JP3102651B2 - Combined use of spectrum analyzer and waveform display - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】この発明は被観測信号をＡＤ変換
して一旦メモリに取込み、メモリから読出して信号の波
形を表示する形式の波形表示器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform display of a type in which a signal to be observed is A / D converted, temporarily taken into a memory, read out from the memory, and a signal waveform is displayed.

【０００２】[0002]

【従来の技術】観測したい信号を一旦メモリに取込み、
メモリから読出してその信号の波形を表示器に表示させ
る形式の波形表示装置が実用されている。その一例とし
てスペクトラムアナライザと呼ばれる周波数分析装置が
ある。スペクトラムアナライザは本来、被測定信号に含
まれる周波数成分を分析し、その周波数スペクトラムを
表示器に表示させる装置であるが、他の使用方法として
被測定信号の波形を表示器に表示させる波形表示器とし
ても利用することができる。2. Description of the Related Art A signal to be observed is temporarily stored in a memory,
2. Description of the Related Art A waveform display device that reads a signal from a memory and displays the waveform of the signal on a display has been put into practical use. One example is a frequency analyzer called a spectrum analyzer. A spectrum analyzer is a device that originally analyzes the frequency components contained in a signal under measurement and displays the frequency spectrum on a display.However, a waveform display that displays the waveform of the signal under measurement on a display is used as another method. It can also be used as

【０００３】図５は従来一般に使われているスペクトラ
ムアナライザの構成を示す。スペクトラムアナライザは
入力端子１に被測定信号Ｓ_X を入力する。この被測定信
号Ｓ _X は周波数掃引手段２で周波数分析され、その分析
結果が一定周波数の中間周波信号としてＩＦフィルタ３
によって取出される。つまり周波数掃引手段２は一般に
周波数混合器によって構成される。この周波数混合器に
被測定信号Ｓ_X と局部発振器６から周波数掃引信号ＳＷ
Ｐが与えられる。ＩＦフィルタ３は被測定信号Ｓ_X と周
波数掃引信号の例えば差の周波数を取込み、一定周波数
の中間周波信号を得る。この中間周波信号の時間の経過
方向は周波数軸を意味し、振幅の変化は被測定信号Ｓ_X
に含まれる周波数成分に対応する。ＩＦフィルタ３によ
って取出された一定周波数の中間周波信号は、ログアン
プ４で対数増幅され、検波器５で検波されて振幅方向の
エンベロープが取出される。FIG. 5 shows a spectrum generally used in the prior art.
2 shows a configuration of a system analyzer. Spectrum analyzer
The signal under test S_XEnter This measured signal
No. S _XIs frequency-analyzed by the frequency sweep means 2 and the analysis
The result is an IF filter 3
Retrieved by That is, the frequency sweeping means 2 is generally
It is constituted by a frequency mixer. In this frequency mixer
Signal under test S_XAnd the frequency sweep signal SW from the local oscillator 6
P is given. The IF filter 3 outputs the signal S_XAnd Zhou
Capture the difference frequency of the wave number sweep signal, for example, and
To obtain the intermediate frequency signal. Elapsed time of this intermediate frequency signal
The direction means the frequency axis, and the change in the amplitude is the signal under test S_X
Corresponding to the frequency components included in By IF filter 3
The intermediate frequency signal of the fixed frequency extracted
Logarithmically amplified by the amplifier 4, detected by the detector 5,
The envelope is removed.

【０００４】検波器５の検波出力はＡＤ変換器８でＡＤ
変換され、そのＡＤ変換出力は信号取込用メモリ９に取
込まれる。信号取込用メモリ９に取込んだデータはＡＤ
変換終了毎に画像表示用メモリ１０に転送され、画像表
示用メモリ１０から読出され、ＤＡ変換器１１でＤＡ変
換されて表示器１２に表示される。このとき表示される
のは図６又は図７に示す周波数スペクトラムである。[0006] The detection output of the detector 5 is converted into an AD signal by an AD converter 8.
The signal is converted and the AD conversion output is taken into the signal taking memory 9. The data fetched into the signal fetch memory 9 is AD
Each time the conversion is completed, the data is transferred to the image display memory 10, read out from the image display memory 10, DA-converted by the DA converter 11, and displayed on the display 12. At this time, the frequency spectrum shown in FIG. 6 or 7 is displayed.

【０００５】７は鋸歯状波発生器を示す。この鋸歯状波
発生器７から出力される鋸歯状波が局部発振器６と表示
器１２に与えられ、局部発振器６では発振周波数を鋸歯
状波の傾斜に従って周波数掃引させる。また表示器１２
では鋸歯状波をＸ軸に入力し、電子ビームをＸ軸方向に
走査させる。鋸歯状波のスタートのタイミングはトリガ
信号発生器１６から出力されるトリガ信号によって与え
られる。このトリガ信号は鋸歯状波発生器７の他に、ア
ドレス発生制御器１３にも与えられ、ＡＤ変換器８のＡ
Ｄ変換開始指令と信号取込用メモリ９の信号取込発生開
始タイミングを規定している。[0005] Reference numeral 7 denotes a sawtooth wave generator. The sawtooth wave output from the sawtooth wave generator 7 is supplied to the local oscillator 6 and the display 12, and the local oscillator 6 sweeps the oscillation frequency according to the slope of the sawtooth wave. Display 12
Then, a sawtooth wave is input to the X-axis and the electron beam is scanned in the X-axis direction. The start timing of the sawtooth wave is given by a trigger signal output from the trigger signal generator 16. This trigger signal is also supplied to the address generation controller 13 in addition to the saw-tooth wave generator 7 and the A / D converter 8
The D-conversion start command and the signal capture generation start timing of the signal capture memory 9 are defined.

【０００６】以上の構成により表示器１２には周波数ス
ペクトラムが表示され本来のスペクトラムアナライザと
して動作する。スペクトラムアナライザを波形表示器と
して動作させるために任意の直流電圧を出力することが
できる可変直流電圧源１４が用意され、スイッチ７Ａを
この可変直流電圧源１４側に切替ることにより、局部発
振器６は一定周波数の局部発振信号を出力する。従って
このとき周波数掃引手段２は一定周波数の信号を取込む
回路として動作し、ＩＦフィルタ３、ログアンプ４、検
波器５を通じて取出される信号は入力端子１に入力され
る単一周波数の信号が取出され、その信号の時間軸上で
変化する波形がＡＤ変換されて信号取込用メモリ９に取
込まれる。信号取込用メモリ９への信号の取込はトリガ
信号発生器１６から出力されるトリガ信号に同期して行
なわれる。[0006] With the above configuration, the frequency spectrum is displayed on the display 12 and operates as an original spectrum analyzer. In order to operate the spectrum analyzer as a waveform display, a variable DC voltage source 14 capable of outputting an arbitrary DC voltage is prepared, and by switching the switch 7A to the variable DC voltage source 14, the local oscillator 6 Outputs a local oscillation signal with a constant frequency. Therefore, at this time, the frequency sweeping means 2 operates as a circuit for taking in a signal of a constant frequency, and the signal taken out through the IF filter 3, the log amplifier 4, and the detector 5 is a signal of a single frequency inputted to the input terminal 1. The signal which is taken out and changes on the time axis of the signal is AD-converted and taken into the signal taking-in memory 9. The signal is taken into the signal taking memory 9 in synchronization with the trigger signal output from the trigger signal generator 16.

【０００７】[0007]

【発明が解決しようとする課題】入力信号の波形を表示
するモード（以下これをゼロスパンモードと称す）にお
いて、信号取込用メモリ９へのデータの取込開始はトリ
ガ信号発生器１６から出力されるトリガ信号に同期して
行なわれている。このため例えば図８Ａに示すように被
測定信号Ｓ_X がバースト波であったとすると、トリガ信
号Ｔ_R のタイミングからバースト波の搬送波ＣＹが存在
する区間までに無駄な時間Ｔ_S が発生し、この無駄な時
間Ｔ_S の間に得られるＡＤ変換出力が信号取込用メモリ
９に取込まれ、画像表示用メモリ１０にも転送されるか
ら本来観測したい搬送波ＣＹだけを表示面の全体に表示
することができない不都合が生じる。つまり表示器１２
の時間軸を拡大して表示させると、図８Ｄに示すように
無信号の期間Ｔ_S が時間軸方向に拡大されて表示され、
観測したい搬送波ＣＹを表示面全体に拡大して表示する
ことができない欠点が生じる。In a mode for displaying the waveform of an input signal (hereinafter referred to as a zero span mode), the start of data acquisition to the signal acquisition memory 9 is output from the trigger signal generator 16. Is performed in synchronization with the trigger signal. If the measured signal S _X, as shown in for example FIG. 8A is assumed to be a burst wave, burst wave carrier CY wasted time T _S until the section is present is generated from the timing of the trigger signal T _R, the The AD conversion output obtained during the useless time T _S is taken into the signal acquisition memory 9 and is also transferred to the image display memory 10, so that only the carrier wave CY originally desired to be observed is displayed on the entire display surface. The inconvenience that cannot be done arises. That is, the display 12
When the time axis is enlarged and displayed, as shown in FIG. 8D, the no-signal period T _S is enlarged and displayed in the time axis direction,
A disadvantage arises in that the carrier CY desired to be observed cannot be enlarged and displayed on the entire display surface.

【０００８】この発明の目的はゼロスパンモード（波形
表示モード）において、被測定信号の任意のタイミング
からその波形を表示器に表示することができる波形表示
器を提供しようとするものである。An object of the present invention is to provide a waveform display which can display a waveform of a signal under measurement at an arbitrary timing in a zero span mode (waveform display mode).

【０００９】[0009]

【課題を解決するための手段】この発明ではＡＤ変換器
と、このＡＤ変換器から出力されるＡＤ変換出力を記憶
する信号取込用メモリと、ＡＤ変換器と信号取込用メモ
リにＡＤ変換の開始指令と信号の取込開始指令を出力す
るトリガ信号発生器とを具備し、信号取込用メモリに取
込だ信号波形データを画像表示用メモリに移し、画像表
示用メモリから読出される信号波形データをＤＡ変換
し、アナログ波形を表示器に表示させる形式の波形表示
器において、トリガ信号発生器から出力されるトリガ信
号を可変遅延回路を通じてＡＤ変換器及び信号取込用メ
モリに与え、ＡＤ変換器のＡＤ変換動作の開始タイミン
グ及び信号取込用メモリのデータ取込開始タイミングを
任意のタイミングに設定できるように構成する。According to the present invention, an A / D converter, a signal acquisition memory for storing an A / D conversion output from the A / D converter, and an A / D conversion to the A / D converter and the signal acquisition memory are provided. And a trigger signal generator for outputting a signal capture start command. The signal waveform data captured in the signal capture memory is transferred to the image display memory and read out from the image display memory. In a waveform display in which a signal waveform data is DA-converted and an analog waveform is displayed on a display, a trigger signal output from a trigger signal generator is supplied to an AD converter and a signal acquisition memory through a variable delay circuit, The configuration is such that the start timing of the A / D conversion operation of the A / D converter and the start timing of data acquisition of the signal acquisition memory can be set to arbitrary timings.

【００１０】この発明の構成によればＡＤ変換器のＡＤ
変換動作開始のタイミング及び信号取込用メモリのデー
タの取込開始タイミングをトリガ信号のタイミングから
任意に遅延したタイミングに選定できるから、被測定信
号がバースト波のような間欠信号であっても、目的とす
る信号部分だけを信号取込用メモリに取込むことができ
る。According to the structure of the present invention, the AD converter
Since the conversion operation start timing and the data acquisition start timing of the signal acquisition memory can be selected to be arbitrarily delayed from the trigger signal timing, even if the measured signal is an intermittent signal such as a burst wave, Only the intended signal portion can be captured in the signal capturing memory.

【００１１】従って本来観測したい信号部分だけをメモ
リに取込むことができるから、表示器の画面全体に目的
とする信号の波形だけを表示することができ、波形の観
測精度を高めることができる。[0011] Therefore, since only the signal portion originally intended to be observed can be stored in the memory, only the waveform of the target signal can be displayed on the entire screen of the display, and the observation accuracy of the waveform can be improved.

【００１２】[0012]

【実施例】図１にこの発明による波形表示器の一実施例
を示す。図１において図５と対応する部分には同一符号
を付し、その重複説明は省略するが、この発明において
はトリガ信号発生器１６から出力されるトリガ信号を、
可変遅延回路１５を通じてＡＤ変換器８、信号取込用メ
モリ９、鋸歯状波発生器７に与える構造とするものであ
る。FIG. 1 shows an embodiment of a waveform display according to the present invention. In FIG. 1, parts corresponding to those in FIG. 5 are denoted by the same reference numerals, and redundant description thereof is omitted. In the present invention, the trigger signal output from the trigger signal generator 16 is
The variable delay circuit 15 supplies the signal to the AD converter 8, the signal capturing memory 9, and the sawtooth wave generator 7.

【００１３】つまりこの例ではトリガ信号発生器１６と
アドレス発生制御器１３との間及び鋸歯状波発生器７と
の間に可変遅延回路１５を設け、アドレス発生制御器１
３に供給するトリガ信号を可変遅延回路１５に設定した
遅延時間だけ遅延させてアドレス発生制御器１３と鋸歯
状波発生器７に供給し、実質的にＡＤ変換器８と信号取
込用メモリ９に与えるＡＤ変換開始指令と、信号取込開
始指令及び鋸歯状波発生器７の鋸歯状波の立上りの開始
を任意の時間だけ遅延させ、鋸歯状波の立上りと信号取
込用メモリ９の信号取込開始点とを図２に示すように同
期させるように構成した場合を示す。That is, in this example, a variable delay circuit 15 is provided between the trigger signal generator 16 and the address generation controller 13 and between the trigger signal generator 16 and the sawtooth wave generator 7, and the address generation controller 1
3 is supplied to the address generation controller 13 and the saw-tooth wave generator 7 after being delayed by a delay time set in the variable delay circuit 15, and the AD converter 8 and the signal acquisition memory 9 are substantially delayed. , The start of the rise of the sawtooth wave of the sawtooth wave generator 7 is delayed by an arbitrary time, and the rise of the sawtooth wave and the signal of the signal acquisition memory 9 are delayed. FIG. 3 shows a case in which an acquisition start point is configured to be synchronized as shown in FIG.

【００１４】可変遅延回路１５は例えば図３に示すよう
に構成することができる。図３において１５Ａは遅延時
間を設定するデータラッチ回路を示す。データラッチ回
路１５Ａに設定したデータをカウンタ１５Ｂにロード
し、カウンタ１５Ｂがフルカウントに達するまでの計数
値を制御する。例えばカウンタ１５Ｂが１６進カウンタ
で、データラッチ回路１５Ａに数値「１０」をラッチし
た場合、カウンタ１５Ｂはクロックを６個計数するとフ
ルカウントに達し、クロックの６個分の周期に対応する
時間の遅延時間が得られる。このようにしてデータラッ
チ回路１５Ａにラッチする数値に応じてカウンタ１５Ｂ
のフルカウントに至るまでのクロック数を制御すること
ができる。The variable delay circuit 15 can be configured, for example, as shown in FIG. In FIG. 3, reference numeral 15A denotes a data latch circuit for setting a delay time. The data set in the data latch circuit 15A is loaded into the counter 15B, and the count value until the counter 15B reaches the full count is controlled. For example, when the counter 15B is a hexadecimal counter and the value "10" is latched in the data latch circuit 15A, the counter 15B reaches a full count when six clocks are counted, and a delay time corresponding to a period of six clocks. Is obtained. Thus, the counter 15B according to the numerical value latched in the data latch circuit 15A
The number of clocks up to the full count can be controlled.

【００１５】カウンタ１５Ｂがフルカウントに達した状
態をアンドゲート１５Ｃで検出し、その検出出力を整時
回路１５Ｄに供給し、整時回路１５Ｄでクロックに同期
させてアンドゲート１５Ｃの一致検出出力を読込む。カ
ウンタ１５Ｂのクロック入力端子ＣＬＫには図４Ａに示
すクロックＰＣを与える。またロード入力端子ＬＯＡＤ
には単安定マルチバイブレータ１５Ｆから瞬時Ｈ論理と
なるロード指令パルスＰＬＯＤ（図４Ｇ）を与える。カ
ウンタ１５Ｂはこのロード指令パルスＰＬＯＤが与えら
れる毎に、データラッチ回路１５Ａにラッチしたデータ
をロードする。単安定マルチバイブレータ１５Ｆは初期
設定信号ＳＥＴ（図４Ｂ）と、後述する信号Ｐ_F （図４
Ｆ）が与えられる毎にロード指令パルスＰＬＯＤを出力
する。The state where the counter 15B has reached the full count is detected by an AND gate 15C, and its detection output is supplied to a timing circuit 15D, and the coincidence detection output of the AND gate 15C is read by synchronizing the clock with the timing circuit 15D. Put in. The clock PC shown in FIG. 4A is applied to the clock input terminal CLK of the counter 15B. Also, load input terminal LOAD
Is supplied with a load command pulse PLOD (FIG. 4G) which becomes an instantaneous H logic from the monostable multivibrator 15F. The counter 15B loads the latched data into the data latch circuit 15A every time the load command pulse PLOD is given. The monostable multivibrator 15F receives an initial setting signal SET (FIG. 4B) and a signal P _F (FIG.
Each time F) is given, a load command pulse PLOD is output.

【００１６】トリガ信号発生器１６から出力されるトリ
ガ信号Ｔ_R はカウント制御器１５Ｇのクロック入力端子
ＣＬＫに与えられる。このカウント制御器１５Ｇはこの
例ではＤ型フリップフロップによって構成した場合を示
す。Ｄ型フリップフロップのデータ入力端子Ｄに常時Ｈ
論理電位を与えておき、トリガ信号Ｔ_R の立上りのタイ
ミングでこのＨ論理を読込む。カウント制御器１５Ｇか
ら出力されるＨ論理信号Ｐ_D （図４Ｄ）はカウンタ１５
Ｂのイネーブル端子ＥＮに与えられる。カウント制御器
１５Ｇからイネーブル端子ＥＮにＨ論理が入力されると
カウンタ１５ＢはクロックＰ_C の計数を開始し、フルカ
ウントに達すると、アンドゲート１５ＣがＨ論理を出力
し、このＨ論理を整時回路１５ＤはクロックＰ_C に同期
して整時し、出力端子１５Ｅに遅延パルスＰ_E （図４
Ｅ）を出力する。The trigger signal T _R output from the trigger signal generator 16 is applied to the clock input terminal CLK of the count controller 15G. In this example, the count controller 15G is configured by a D-type flip-flop. The data input terminal D of the D-type flip-flop is always H
Advance given logic potential, reads the H logic at the timing of rising of the trigger signal T _R. The H logic signal P _D (FIG. 4D) output from the count controller 15G is
B is provided to the enable terminal EN. When H logic is input to the enable terminal EN from the count controller 15G counter 15B starts counting the clock P _C, reaches full count, AND gate 15C outputs the H logic, Sage circuits the H logic 15D is sage in synchronization with the clock P _C, to the output terminal 15E delay pulse P _E (FIG. 4
E) is output.

【００１７】出力端子１５Ｅに出力した遅延パルスＰ_E
はインバータ１５Ｉで極性反転され、この極性反転され
た信号Ｐ_F （図４Ｆ）をオアゲート１５Ｈを通じて単安
定マルチバイブレータ１５Ｆのトリガ端子とカウント制
御器１５Ｇのリセット端子ＲＳＴに与える。単安定マル
チバイブレータ１５Ｆは信号Ｐ_F の立上りエッジでロー
ド指令パルスＰＬＯＤ（図４Ｇ）を出力する。またカウ
ント制御器１５Ｇはリセットされカウンタ１５Ｂのカウ
ント動作を停止させる。この状態で次のトリガ信号Ｔ_R
が入力されるまでの間、可変遅延回路１５は待期状態と
なる。The delay pulse P _E output to the output terminal 15E
Is polarity inverted by the inverter 15I, gives to the reset terminal RST of the polarity inverted signal P _F (FIG. 4F) monostable multivibrator 15F trigger pin count controller 15G through the OR gate 15H. Monostable multivibrator 15F outputs a signal P _F of the load command pulse PLOD at the rising edge (Fig. 4G). The count controller 15G is reset and stops the counting operation of the counter 15B. In this state, the next trigger signal T _R
Until is input, the variable delay circuit 15 is in a waiting state.

【００１８】可変遅延回路１５の出力端子１５Ｅから出
力される遅延パルスＰ_E を図１に示したアドレス発生制
御器１３と鋸歯状波発生器７に与え、メモリ９のデータ
の取込開始と、鋸歯状波の立上がりのタイミングとを合
致させることによりメモリ９にはその先頭番地から可変
遅延回路１５で与えられた遅延時間Ｔ_S を経過したタイ
ミングからデータの取込を開始するから、図２Ａに示し
たバースト波の搬送波ＣＹが存在するタイミングからメ
モリ９にデータを取込むことができる。よって表示器１
２には図２Ｅに示すように搬送波ＣＹだけを拡大して表
示することができる。[0018] provided to the variable delay address generator controller 13 and the sawtooth wave generator 7 a delay pulse P _E output from the output terminal 15E shown in FIG. 1 of the circuit 15, the capture start of the data in the memory 9, By matching the timing of the rise of the sawtooth wave with the rising edge of the sawtooth wave, the memory 9 starts fetching data from the timing at which the delay time T _S given by the variable delay circuit 15 has elapsed from the start address. Data can be taken into the memory 9 from the timing at which the carrier wave CY of the burst wave exists. Therefore, display 1
In FIG. 2, only the carrier CY can be enlarged and displayed as shown in FIG. 2E.

【００１９】[0019]

【発明の効果】以上説明したように、この発明によれば
可変遅延回路１５に被測定信号Ｓ_X の観測したい信号部
分ＣＹが先頭に位置するような遅延時間Ｔ_S （図２Ｃ参
照）を設定することにより観測したい信号部分ＣＹ（図
２Ａ参照）の部分をメモリ９の先頭番地から取込を開始
することができる。As described above, according to the present invention, set the delay time as to be observed signal portion CY of the measured signal S _X is located at the head T _S (see FIG. 2C) to the variable delay circuit 15 according to the present invention By doing so, it is possible to start fetching the signal portion CY (see FIG. 2A) to be observed from the head address of the memory 9.

【００２０】メモリ９の先頭番地から観測したい信号部
分ＣＹを取込むことができることにより表示器１２の時
間軸を拡大すれば表示器１２には観測したい信号部分を
図２Ｅに示すように拡大して表示することができる。従
って観測したい信号部分ＣＹを精度よく観測することが
でき、その効果は実用に供して頗る大である。If the time axis of the display 12 is enlarged by being able to take in the signal portion CY to be observed from the head address of the memory 9, the signal portion to be observed is enlarged in the display 12 as shown in FIG. 2E. Can be displayed. Therefore, the signal portion CY to be observed can be observed with high accuracy, and the effect is extremely large for practical use.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明の一実施例を示すブロック図。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図２】この発明の動作を説明するための波形図。FIG. 2 is a waveform chart for explaining the operation of the present invention.

【図３】この発明の実施例に用いた可変遅延回路の一例
を説明するためのブロック図。FIG. 3 is a block diagram for explaining an example of a variable delay circuit used in the embodiment of the present invention.

【図４】図３に示した可変遅延回路の動作を説明するた
めの波形図。FIG. 4 is a waveform chart for explaining the operation of the variable delay circuit shown in FIG. 3;

【図５】従来の技術を説明するためのブロック図。FIG. 5 is a block diagram for explaining a conventional technique.

【図６】従来の技術の動作を説明するための波形図。FIG. 6 is a waveform chart for explaining the operation of the conventional technique.

【図７】図６と同様の波形図。FIG. 7 is a waveform chart similar to FIG. 6;

【図８】従来技術の欠点を説明するための波形図。FIG. 8 is a waveform chart for explaining the disadvantages of the related art.

【符号の説明】 １ 入力端子 ２ 周波数掃引手段 ３ ＩＦフィルタ ４ ログアンプ ５ 検波器 ６ 局部発振器 ７ 鋸歯状波発生器 ８ ＡＤ変換器 ９ メモリ １０ 画像表示用メモリ １２ 表示器 １３ アドレス発生制御器 １４ 可変電圧源[Description of Signs] 1 input terminal 2 frequency sweep means 3 IF filter 4 log amplifier 5 detector 6 local oscillator 7 sawtooth wave generator 8 AD converter 9 memory 10 image display memory 12 display 13 address generation controller 14 Variable voltage source

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 Ａ．入力信号と局部信号発振器からの局
部信号とが与えられて中間周波信号を出力する周波数混
合器と、 Ｂ．増幅・検波された上記中間周波信号をＡＤ変換する
ＡＤ変換器と、 Ｃ．上記ＡＤ変換器の出力データをアドレス信号に指定
されたアドレスに記憶するメモリと、 Ｄ．ＤＡ変換された上記メモリのデータを水平同期信号
に同期して表示する表示器と、 Ｅ．切替スイッチから出力される制御信号により、発振
周波数が制御される上記局部信号発振器と、 Ｆ．遅延トリガ信号が与えられてから鋸歯状信号を発生
し、この鋸歯状信号を上記切替スイッチの一方の入力に
上記制御信号の１つとしてとして与えると共に、上記表
示器に水平同期信号として与える鋸歯状波発生器と、 Ｇ．上記切替スイッチの他方の入力に上記制御信号の他
の１つとして直流信号を与える可変直流電源と、 Ｈ．トリガ信号を発生するトリガ信号発生器と、 Ｉ．与えられた上記トリガ信号よりも所定の時間だけ遅
延した上記遅延トリガ信号を発生する可変遅延回路と、 Ｊ．上記遅延トリガ信号が与えられてから上記アドレス
信号を発生するアドレス発生制御器と、 からなることを特徴とするスペクトラムアナライザと波
形表示器の兼用器。1. A. First Embodiment B. a frequency mixer which receives an input signal and a local signal from a local signal oscillator and outputs an intermediate frequency signal; B. an AD converter for AD-converting the amplified and detected intermediate frequency signal; A memory for storing the output data of the AD converter at an address specified by an address signal; A display for displaying the DA-converted data in the memory in synchronization with a horizontal synchronization signal; B. the local signal oscillator whose oscillation frequency is controlled by a control signal output from a changeover switch; A sawtooth signal is generated after the delay trigger signal is applied, and the sawtooth signal is applied to one input of the changeover switch as one of the control signals and is also applied to the display as a horizontal synchronizing signal. A wave generator; B. a variable DC power supply that supplies a DC signal to the other input of the changeover switch as another one of the control signals; A trigger signal generator for generating a trigger signal; I. A variable delay circuit that generates the delayed trigger signal delayed by a predetermined time from the applied trigger signal; An address generation controller for generating the address signal after the delay trigger signal is applied; and a spectrum analyzer and a waveform display.