JP3099477B2

JP3099477B2 - 圧電素子駆動装置

Info

Publication number: JP3099477B2
Application number: JP03328258A
Authority: JP
Inventors: 和人中村
Original assignee: Omron Corp
Current assignee: Omron Corp
Priority date: 1991-11-15
Filing date: 1991-11-15
Publication date: 2000-10-16
Anticipated expiration: 2015-10-16
Also published as: JPH05145133A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は圧電素子駆動装置に関す
る。具体的にいうと、直流電圧を印加して駆動する圧電
素子の駆動装置に関する。

【０００２】

【従来の技術】よく知られているように、圧電素子はヒ
ステリシス特性を有している。図１は圧電素子のヒステ
リシス特性の一例を示すものであって、横軸は圧電素子
に印加する電圧Ｖを示し、縦軸は圧電素子の変位量（伸
張量）Ｌを示し、閉曲線ＡＰＢＱはヒステリシスループ
を表わしている。

【０００３】いま、Ｖ＝０の始状態ＯからＶ＝Ｖ₁まで
未分極の圧電素子の印加電圧を増加させると、圧電素子
は破線Ｓに沿って原点Ｏから点Ｂまで変化する。つい
で、圧電素子の印加電圧を再びＶ＝０まで下げると、圧
電素子は上側曲線Ｑに沿って点Ｂから点Ａまで変化し、
Ｖ＝０においても圧電素子には残留変位量Ｌａが残る。
再び、圧電素子の印加電圧をＶ＝０からＶ＝Ｖ₁まで上
昇させると、圧電素子は下側曲線Ｐに沿って点Ａから点
Ｂまで変化する。また、下側曲線Ｐ上の点Ｃから印加電
圧ＶをＶ＝０まで下げると、圧電素子は曲線Ｒに沿って
点Ｃから点Ａまで変化する。

【０００４】したがって、圧電素子にＶ₂の電圧を印加
する場合も、例えば、点ＡからＶ₂まで印加電圧Ｖを上
昇させた場合には圧電素子の変位量はＬ₁となり、点Ｃ
からＶ₂まで印加電圧Ｖを下降させた場合には圧電素子
の変位量はＬ₂となり、点ＢからＶ₂まで印加電圧Ｖを下
降させた場合には圧電素子の変位量はＬ₃となる。この
ように、圧電素子の変位量Ｌと印加電圧Ｖとが１対１に
対応せず、それ以前の状態（履歴）によって圧電素子の
変位量Ｌが異なるため、圧電素子による変位量Ｌの精密
な制御を妨げていた。

【０００５】このため、従来にあっては、コンデンサと
圧電素子とを直列に接続し、圧電素子に供給される電荷
を制御することによって圧電素子のヒステリシス特性を
改善する方法がとられているが、コンデンサの容量に
よって駆動増幅器の出力電圧の利用率が低下し、駆動増
幅器を直接圧電素子に接続する場合よりも出力電圧の大
きな駆動増幅器が必要になる、完全なヒステリシスを
除くことが困難である、などの欠点があった。

【０００６】そこで、圧電素子にある電圧を印加する場
合には、常に圧電素子の印加電圧をヒステリシス曲線に
沿って一旦上昇させた後、印加電圧をひとまず０まで下
げ、再び目的とする電圧まで印加電圧を上昇させるよう
にすることにより、ヒステリシスループの下側曲線によ
って圧電素子の変位量が決まるようにする方法が提案さ
れている。

【０００７】しかしながら、このような制御方式にあっ
ては、駆動電圧（直流電源）をヒステリシス曲線に沿っ
て上昇、下降、さらに上昇させなければならず、圧電素
子の制御方法が複雑になるという問題があった。また、
圧電素子の変位量を変化させる都度、ヒステリシスルー
プ（大ループ）の１周相当のエネルギーが浪費され、エ
ネルギー利用効率も悪かった。さらに、純粋な直流電圧
では、圧電素子やコンデンサの漏れ抵抗等により、圧電
素子に充電する電荷制御も困難であった。

【０００８】

【発明が解決しようとする課題】本発明は叙上の従来例
の問題点に鑑みてなされたものであり、その目的とする
ところは、圧電素子のヒステリシスの影響を除去して駆
動電圧に対する圧電素子の変位量の再現性を高め、さら
に、制御方法が簡単でエネルギー利用効率も高い圧電素
子駆動装置を提供することにある。

【０００９】

【課題を解決するための手段】本発明による圧電素子駆
動装置は、直流駆動電圧を入力する入力部に整流素子を
介して接続されたコンデンサと、前記整流素子の両端間
電圧を監視することによって前記コンデンサの充電電圧
と前記駆動電圧とを比較する比較手段と、前記駆動電圧
が前記コンデンサの充電電圧よりも低い場合に、前記コ
ンデンサを放電させる放電手段と、前記コンデンサの充
電電圧と比例した電圧を圧電素子へ出力する出力部とを
備えたことを特徴としている。

【００１０】

【作用】本発明にあっては、駆動電圧がコンデンサの充
電電圧よりも高い場合には、コンデンサを駆動電圧まで
充電し、コンデンサの充電電圧と比例した電圧を圧電素
子に印加して圧電素子を駆動する。したがって、圧電素
子は、ヒステリシスループの下側曲線に沿って変化す
る。

【００１１】一方、駆動電圧がコンデンサの充電電圧よ
りも低い場合には、比較手段でこれを検知し、放電回路
を働かせてコンデンサに充電されていた電荷を十分に放
電させ、出力部の電圧を一旦０電圧まで低下させる。つ
いで、駆動電圧によってコンデンサを充電し、コンデン
サの充電電圧に比例して出力部の出力電圧を上昇させ、
圧電素子を目的とする電圧で駆動する。したがって、圧
電素子は、ヒステリシスループの下側曲線の下端まで一
旦下がった後、下側曲線に沿って目標とする駆動状態ま
で変化する。

【００１２】よって、圧電素子の駆動電圧が上昇する場
合も、下降する場合も、ヒステリシスループの下側曲線
に沿って圧電素子の状態が変化し、駆動電圧に応じて常
に同じ変位量を出力させることができ、圧電素子の変位
量の再現性が向上する。

【００１３】しかも、常にヒステリシスループ（大ルー
プ）を１周するように変化する従来例に比較して電力の
浪費を少なくすることができる。

【００１４】

【実施例】図２は本発明の一実施例による圧電素子駆動
装置の電気回路を示す。１ａ，１ｂは圧電素子２を駆動
するための駆動電圧（変位指令電圧）Ｖ_iを入力するた
めの入力端子であって、正電位側の入力端子１ａには、
入力抵抗３が接続されており、入力抵抗３の他端にはダ
イオード４のアノードが接続され、ダイオード４のカソ
ードにはコンデンサ５が接続され、コンデンサ５の他端
は接地されている。したがって、入力端子１ａに入力さ
れる駆動電圧Ｖ_iが、コンデンサ５の充電電圧Ｖ_Cよりも
高い場合には、入力端子１ａからコンデンサ５に電荷が
充電される。

【００１５】コンデンサ５の正電位側は、駆動増幅器６
を介して正電位側の出力端子７ａに接続されており、駆
動増幅器６からはコンデンサ５の充電電圧Ｖ_Cと等しい
電圧（あるいは、コンデンサ５の充電電圧Ｖ_Cと比例し
た電圧でも差し支えない。）が出力されている。圧電素
子２は、この出力端子７ａ及び接地側の出力端子７ｂ間
に接続され、駆動増幅器６からの出力電圧によって駆動
される。また、コンデンサ５の正電位側には、ダイオー
ド４のアノード＝カソード間電圧Ｖ_akが逆バイアスとな
った時に、コンデンサ５にチャージされている電荷を放
電させるための放電回路８が接続されている。

【００１６】この放電回路８は図２の破線枠内のように
構成されており、コンデンサ５の高電位側には放電抵抗
９が接続され、放電抵抗９とアース間には放電用スイッ
チング素子（ＦＥＴ）１０が接続され、放電用スイッチ
ング素子１０のゲートとアース間にはゲート保護用のツ
ェナーダイオード１１が接続されており、放電用スイッ
チング素子１０にツェナー電圧以上のゲート電圧が加わ
るのを防止している。さらに、放電用スイッチング素子
１０のゲートには抵抗１２が接続されており、この抵抗
１２の両端はそれぞれ抵抗１３，１４を介して接地され
ている。抵抗１２の他端にはゲートドライブトランジス
タ１５のエミッタが接続され、当該トランジスタ１５の
コレクタには抵抗１６を介して電圧Ｖccが印加されてお
り、当該トランジスタ１５のベースにはタイミング回路
１７の出力が接続されている。

【００１７】しかして、タイミング回路１７からゲート
ドライブトランジスタ１５のベースにＨ（ハイ）レベル
の信号が出力され、ゲートドライブトランジスタ１５が
オンしている場合には、放電用スイッチング素子１０の
ゲートに電圧が加わり、放電用スイッチング素子１０が
オンになるので、コンデンサ５に充電されていた電荷
は、放電抵抗９及び放電用スイッチング素子１０を通し
て放電される。一方、タイミング回路１７からゲートド
ライブトランジスタ１５のベースにＬ（ロー）レベルの
信号が出力され、ゲートドライブトランジスタ１５がオ
フしている場合には、放電用スイッチング素子１０のゲ
ート電位はアースレベルにあり、放電用スイッチング素
子１０がオフになっているので、コンデンサ５の電荷は
放電されない。

【００１８】また、タイミング回路１７の入力側には、
ダイオード４のアノード＝カソード間電圧Ｖ_akが順バイ
アスか、逆バイアスかを監視するためのコンパレータ回
路１８が接続されている。コンパレータ回路１８は、図
２の鎖線枠内のように＋／−電圧出力の比較器（オペア
ンプ）１９を用いて構成されている。すなわち、比較器
１９の反転入力端子には抵抗２０を介してダイオード４
のアノードが接続されており、非反転入力端子には抵抗
２１を介してダイオード４のカソードが接続されてい
る。また、比較器１９の反転入力端子と非反転入力端子
間には、逆並列接続した２個の保護ダイオード２２が接
続されており、反転入力端子と非反転入力端子間に保護
ダイオード２２の順方向降下電圧以上の電圧が加わるの
を防止し、比較器１９を保護している。さらに、比較器
１９の出力には、抵抗２３、シュミットトリガ回路（イ
ンバータ）２４、ＲＣフィルタ２５及びインバータ（シ
ュミットトリガ回路；一般のロジックゲートのインバー
タでもよい。）２６を介してタイミング回路１７が接続
されており、抵抗２３とシュミットトリガ回路２４との
間にカソードを接続されたダイオード２７のアノードを
接地している。

【００１９】したがって、駆動電圧Ｖ_iがコンデンサ５
の充電電圧Ｖ_Cよりも高い場合（ダイオード４が順バイ
アスの場合）には、比較器１９から−Ｖｔ（−１５ボル
ト）の電圧信号が出力され、シュミットトリガ回路２４
には０（Ｌレベル）の電圧が入力され、コンパレータ回
路１８からはＬレベルの信号Ｖ_comが出力される。ま
た、駆動電圧Ｖ_iがコンデンサ５の充電電圧Ｖ_Cよりも低
い場合（ダイオード４が逆バイアスの場合）には、比較
器１９からＶｔ（１５ボルト）の電圧信号が出力され、
シュミットトリガ回路２４にはＶｔ（Ｈレベル）の電圧
が入力され、コンパレータ回路１８からはＨレベルの信
号Ｖ_comが出力される。しかも、コンパレータ回路１８
の出力はシュミットトリガ回路２４の働きでヒステリシ
スを持たせられており、ダイオード４の沿層電流やノイ
ズで誤動作しないようになっている。すなわち、ダイオ
ード４が逆バイアスとなってコンパレータ回路１８から
Ｈ信号が出力されると、ダイオード４が順バイアスとな
っても直ちにコンパレータ回路１８からＬ信号が出力さ
れず、順バイアス電圧が所定値（上側しきい値）を超え
るとＬ信号が出力される。同様に、ダイオード４が順バ
イアスから逆バイアスとなっても直ちにコンパレータ回
路１８からＨ信号が出力されず、逆バイアス電圧が所定
値（下側しきい値）を超えるとＨ信号が出力される。

【００２０】つぎに上記圧電素子駆動装置の動作を説明
する。始めに、圧電素子２にＶ_i1の電圧が印加されてい
て圧電素子が図４に破線で示すヒステリシスループ（大
ループ）の下側曲線Ｐ上のｐ点にあるとし、時刻ｔ₁に
圧電素子２の駆動電圧がＶ_i1からＶ_i2（＞Ｖ_i1）に上昇
し、さらに時刻ｔ₃に駆動電圧がＶ_i2からＶ_i3（＜
Ｖ_i ₁）に下降した場合を考える。図３はこの場合の圧電
素子駆動装置の動作を示すタイムチャートであって、
（ａ）は入力端子１ａに入力される駆動電圧Ｖ_i、
（ｂ）はダイオード４のアノード＝カソード間電圧
〔（アノード電圧）−（カソード電圧）〕Ｖ_ak、（ｃ）
はコンデンサ５の充電電圧Ｖ_C、（ｄ）はコンパレータ
回路１８の出力Ｖ_com、（ｅ）はタイミング回路１７か
らの出力信号Ｖ_gを表わしている。また、図４はこの場
合の圧電素子２の状態の変化を示している。

【００２１】いま、時刻ｔ₁以前（ｔ＜ｔ₁）には、入力
端子１ａに駆動電圧Ｖ_i＝Ｖ_i1が入力されている。コン
デンサ５の充電電圧Ｖ_Cは駆動電圧Ｖ_iと等しい電圧Ｖ_i1
（ダイオードの順方向電圧降下分δＶだけ電圧低下して
いるが、ここでは無視する。）となっており、駆動増幅
器６から圧電素子２へもＶ_i1の電圧が印加されている。

【００２２】時刻ｔ₁に駆動電圧Ｖ_iがＶ_i2に上昇する
と、ダイオード４のアノード＝カソード間電圧Ｖ_akが瞬
間的に（Ｖ_i2−Ｖ_i1）だけ上昇し、ダイオード４が順バ
イアスであるためダイオード４からコンデンサ５へ電流
が流れる。このとき、ダイオード４は順バイアスとなっ
ているから、コンパレータ回路１８からは信号が出力さ
れず、放電回路８も動作しない。よって、コンデンサ５
に充電され、コンデンサ５の充電電圧Ｖ_Cが上昇するに
つれてダイオード４のアノ−ド＝カソード間電圧Ｖ_akは
下がり、時刻ｔ₂にコンデンサ５の充電電圧Ｖ_CがＶ_i2ま
で上昇すると、ダイオード４のカソード＝アノード間電
圧Ｖ_akは元の電圧δＶに戻る。こうして圧電素子２の状
態は、ｔ₁〜ｔ₂の間に図４のヒステリシスループの下側
曲線Ｐに沿ってｐ点からｑ点へ移動する。ｑ点では、コ
ンデンサ５の充電電圧がＶ_i2となっているので、駆動増
幅器６から圧電素子２にもＶ_i2の電圧が印加されてい
る。従って、この場合には、通常の圧電素子の駆動方法
と同様な動作をする。なお、コンデンサの充電時間（ｔ
₂−ｔ₁）は、抵抗４とコンデンサ５の時定数によって調
整することができる。

【００２３】つぎに、時刻ｔ₃に駆動電圧をＶ_i3まで下
げると、ダイオード４のアノード＝カソード間電圧Ｖ_ak
が瞬間的に（Ｖ_i2−Ｖ_i3）だけ低下し、ダイオード４が
逆バイアスとなる。ダイオード４のアノード＝カソード
間電圧Ｖ_akが逆バイアスになると、コンパレータ回路１
８から信号Ｖ_comが出力され、タイミング回路１７から
放電回路８へＨ信号が出力され、放電用スイッチング素
子１０がオンとなり、コンデンサ５に充電されていた電
荷は放電抵抗９及び放電用スイッチング素子１０を通じ
て放電される。コンデンサ５の充電電圧Ｖ_Cが下がる
と、ダイオード４が順バイアスとなり、ｔ＝ｔ₄にコン
パレータ回路１８からの信号が停止するが、タイミング
回路１７は一定時間Ｈ信号を持続するので、コンデンサ
５は放電を続ける。従って、ｔ＝ｔ₅にタイミング回路
１７からのＨ信号が停止した時には、コンデンサ５の充
電電圧Ｖ_Cは約０ボルトまで下がっており、図４におい
て電圧素子２の状態はｑ点からＡ点へ変化している。

【００２４】ｔ＝ｔ₅にタイミング回路１７からのＨ信
号が停止すると、放電回路８が動作を停止し、放電用ス
イッチング素子１０がオフとなるので、再び駆動電圧Ｖ
_i＝Ｖ_i3によってコンデンサ５が充電され、コンデンサ
５の充電電圧Ｖ_Cが上昇する。従って、圧電素子２の状
態は、図４のヒステリシスループの下側曲線Ｐに沿って
ｒ側へ移動する。そして、ｔ＝ｔ₆にコンデンサ５の充
電電圧Ｖ_CがＶ_i3に達するとコンデンサ５への充電が停
止し、圧電素子２は駆動増幅器６によってＶ_i3の電圧を
印加される。この時、圧電素子２は、図４のｒ点の状態
にある。

【００２５】従って、圧電素子２の駆動電圧Ｖ_iを下げ
ると、圧電素子２の印加電圧はＡ点まで下がり、ヒステ
リシスループの下側曲線Ｐに沿って印加電圧が増加し、
駆動電圧Ｖ_i3まで上昇する。このとき、圧電素子２は従
来例のように大ループに沿って変化するのでなく、小ル
ープＡ→ｐ→ｑ→（ｔ₄）→Ａに沿って変化するので、
エネルギー消費は小ループＡ→ｐ→ｑ→（ｔ₄）→Ａ内
の面積に相当し、従来例に比べてエネルギー消費が低減
される。また、圧電素子２は、常に図４のヒステリシス
ループ（大ループ）の下側曲線Ｐの上でのみ駆動され、
圧電素子２の再現性が良好となる。

【００２６】図５（ａ）（ｂ）及び（ｃ）（ｄ）はいず
れも圧電素子２の別な動作モードを示す図である。図５
（ａ）（ｂ）は圧電素子２に駆動電圧Ｖ₄とＶ₅を印加
し、非駆動時に変位量をＬ₄とし、駆動時に変位量をＬ₅
として使用する場合を示している。また、図５（ｃ）
（ｄ）は圧電素子２に駆動電圧Ｖ₆とＶ₁を印加し、非駆
動時に変位量をＬ₆とし、駆動時に変位量をＬ^mとして使
用する場合を示している。このように、圧電素子２は常
にヒステリシスループの下側曲線Ｐ上で動作しており、
変位量の再現性も良好となっている。

【００２７】なお、タイミング回路１７内に放電用スイ
ッチング素子１０をドライブする能力のバッファが用意
されていれば、ゲートドライブトランジスタ１５は必要
ない。さらに、放電抵抗９や充電抵抗３も省略してもよ
い。また、放電抵抗９はインダクタに置き換え、放電電
流の立ち上がりのみを抑制するようにしてもよい。さら
に、場合によっては、抵抗１２，１３，１４も省略可能
な場合がある。

【００２８】

【発明の効果】本発明によれば、駆動電圧が上昇した場
合には通常の動作しかせず、駆動電圧が下降した場合に
は、圧電素子はほぼ完全にヒステリシスループの始点に
戻ってからヒステリシスループの下側曲線に沿って制御
される。したがって、圧電素子は、常にヒステリシスル
ープの下側曲線に沿ってのみ制御され、従来例に比べて
圧電素子の変位量の再現性が向上する。

【００２９】しかも、駆動電圧が上昇側へ変化する場合
には、通常の動作と変りないので、余分なエネルギー消
費がない。また、駆動電圧が下降側へ変化する場合も従
来例のように大ループに沿って変化するのでなく、小ル
ープに沿って変化するので、ヒステリシスループを１周
する際のエネルギー消費も小さくなる。したがって、圧
電素子を駆動するための電力消費を抑制でき、圧電素子
駆動用増幅器（電源）の電圧利用効率の低下も防止でき
る。

【図面の簡単な説明】

【図１】圧電素子のヒステリシス特性を示す図である。

【図２】本発明の一実施例による圧電素子駆動装置の電
気回路図である。

【図３】同上の圧電素子駆動装置の動作を説明するため
のタイムチャートである。

【図４】同上の動作における圧電素子の状態の変化を示
すヒステリシス特性図である。

【図５】（ａ）（ｂ）及び（ｃ）（ｄ）はそれぞれ圧電
素子の駆動状態の変化を示す説明図である。

【符号の説明】

２圧電素子４ダイオード５コンデンサ６駆動増幅器８放電回路１８コンパレータ回路

Claims

(57)【特許請求の範囲】

【請求項１】直流駆動電圧を入力する入力部に整流素
子を介して接続されたコンデンサと、前記整流素子の両端間電圧を監視することによって前記
コンデンサの充電電圧と前記駆動電圧とを比較する比較
手段と、前記駆動電圧が前記コンデンサの充電電圧よりも低い場
合に、前記コンデンサを放電させる放電手段と、前記コンデンサの充電電圧と比例した電圧を圧電素子へ
出力する出力部とを備えた圧電素子駆動装置。