JP3097254B2 - 薄膜トランジスタおよび薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタおよび薄膜トランジスタの製造方法Info
- Publication number
- JP3097254B2 JP3097254B2 JP03343442A JP34344291A JP3097254B2 JP 3097254 B2 JP3097254 B2 JP 3097254B2 JP 03343442 A JP03343442 A JP 03343442A JP 34344291 A JP34344291 A JP 34344291A JP 3097254 B2 JP3097254 B2 JP 3097254B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- silicon
- gate insulating
- sih
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
マトリックス方式の液晶ディスプレイや、イメージセン
サや、液晶シャッターアレイや、3次元集積素子などに
応用される電界効果トランジスタ、特に薄膜トランジス
タの製造方法に関する。
ティブマトリクス型の液晶表示体の画素に応用されてい
るように、次のような利点を有することが知られてい
る。
を透過するような透明の基板上に均一な特性のトランジ
スタを形成できる。P−N接合面積を小さくすること
により、浮遊容量を小さくできる。
基板上に薄膜トランジスタを形成して、同じ基板上に画
素トランジスタや、同じ基板上にこの画素を駆動するた
めの薄膜トランジスタによるC−MOS回路を構成して
いる例もある。ところが、このC−MOS回路は100
0℃以上の温度で、ゲート絶縁膜を形成したり、イオン
注入後の不純物の活性化を行っているため、歪点が80
0℃以下の安価な大面積のガラス基板が使えない欠点が
あった。
ス基板用に、歪点が850℃以下の安価なガラス基板上
の薄膜トランジスタでは、1000℃以上のプロセスを
利用することが出来ないので、減圧化学気相成長法でシ
リコン層を堆積しても、多結晶の粒径は高々数nmであ
るため、この上にMOSトランジスタを形成しても、そ
のキャリア移動度は、バルクシリコン上のMOSトラン
ジスタの数十分の1程度である。
等をシリコン薄膜上を走査し、該薄膜の溶融再固化を行
うことにより、結晶粒径を増大させ単結晶化する方法が
検討されている。この方法によれば、絶縁基板上に高品
質シリコン単結晶相を、または高品質多結晶を形成で
き、それを用いて作成した素子の特性も向上し、バルク
シリコンに作成した素子の特性と同程度まで改善され
る。さらにこの方法では、素子を積層化することが可能
となりいわゆる3次元ICの実現が可能となる。そして
高密度、高速、多機能などの特徴を持つ回路が得られる
ようになる。
OS回路の薄膜トランジスタのゲート絶縁膜は1000
℃以上の高温で、酸化性ガス中で熱酸化することにより
形成されているため、この方法で形成された酸化シリコ
ンは、酸素とシリコン原子の組成比が理想の2:1に近
く、緻密で比重が大きく、弗酸などの酸性溶液に対する
化学的耐久性が高い性質を持つ。しかし、歪点が850
℃以下の安価なガラス基板上の薄膜トランジスタでは、
1000℃の高温を用いることができないため、薄膜ト
ランジスタのゲート絶縁膜は、500℃以下の温度で、
常圧化学気相成長法(APCVD法)あるいはプラズマ
化学気相成長法(PCVD法)、あるいは電子サイクロ
トロン化学気相成長法(ECR−CVD法)により形成
されている。
成された酸化シリコン膜をゲート絶縁膜に使用した薄膜
トランジスタの特性は、長時間の連続使用により、レー
ザ結晶化多結晶シリコンをチャンネル層に利用した薄膜
トランジスタでも、電気的特性が劣化する問題点があっ
た。
考慮して、安価なガラス基板が使用できる600℃以下
のプロセス温度で、長時間の連続使用に対しても、電気
的特性が劣化しない薄膜トランジスタを製造できる酸化
シリコン膜のゲート絶縁膜を提供するものである。
あるいはゲート電極とドレイン電極の間の電気的な耐性
の高い酸化シリコン膜によるゲート絶縁膜を提供するも
のである。
・ドレイン間のリーク電流を低減することのできる酸化
シリコン膜によるゲート絶縁膜を提供するものである。
を高くするゲート絶縁膜を提供するものである。
ネルとなるシリコン層と、ゲート絶縁膜と、ゲート電極
とを有する薄膜トランジスタにおいて、前記ゲート絶縁
膜は、シリコン原子と水素原子の結合したSiH,Si
H2およびSiH3の官能基と、シリコン原子と水酸基が
結合したSiOHの官能基を含まない酸化シリコン膜を
窒素雰囲気でアニールすることにより形成されることを
特徴とする。本発明は、基板上にチャネルとなるシリコ
ン層と、ゲート絶縁膜と、ゲート電極とを有する薄膜ト
ランジスタの製造方法において、前記ゲート絶縁膜は、
モノシランと酸素の反応ガスを用いて常圧化学気相成長
法、あるいはテトラエトキシシランガスを用いてプラズ
マ化学気相成長法により、酸化シリコン膜を形成した後
に窒素雰囲気でアニールすることにより形成されてな
り、前記ゲート絶縁膜はシリコン原子と水素原子の結合
したSiH,SiH2およびSiH3の官能基と、シリコ
ン原子と水酸基が結合したSiOHの官能基を含まない
ことを特徴とする。
説明する。
の実施例を示す。
り形成されたゲート絶縁膜を使用した薄膜トランジスタ
のそれぞれの信頼性試験結果を示す。
の絶縁性基板上に、常圧化学気相成長法(APCVD
法)、あるいは電子サイクロトロンCVD法(ECR−
CVD法)により酸化シリコン層ULYを250nm被
着形成する。この酸化シリコン薄膜の役目は、耐熱性ガ
ラス基板の構成元素であるAl原子、P原子などの原子
が薄膜トランジスタのシリコン層中への拡散を防止す
る。耐熱性ガラスが若干の、たとえば原子数比にして1
00ppm程度のNa原子を含むときには、このNa原
子の拡散を防止するために、ガラス基板上にプラズマC
VD法により窒化珪素膜を150nm被着形成する。ま
たは、上記の方法によって形成された窒化珪素膜上にさ
らに酸化シリコン膜を被着形成してもよい。
を含んだ厚みが150nmであるシリコン層を減圧化学
気相成長法により被着形成する。n型の薄膜トランジス
タを製造する場合にはP、Asを不純物とすればよい。
またp型の薄膜トランジスタを製造する場合には、減圧
化学気相成長法(LPCVD)により、不純物を含まな
いシリコン層を形成し、イオン注入法によりBを注入
し、600℃2時間のアニールあるいはレーザビームを
照射して不純物を活性化することにより、p型の不純物
を含んだシリコン層を形成することができる。さらに、
上記で形成した不純物を含んだシリコン層をフォトリソ
グラフィー法によりパターニングして、不純物を含んだ
シリコン島PADを形成する。
度でシリコン層SLLを不純物を含んだシリコン層PA
Dを覆うように25nmの厚みで被着形成する。このシ
リコン層を形成するときのLPCVDの反応ガスである
モノシランの流量が20sccmであるときには、シリ
コン層SLLの結晶性は非晶質である。
で550℃の温度で形成したものの他に、570〜63
0℃の温度で形成した多結晶シリコン層でも、十分、本
発明を応用することができる。
注入法あるいは拡散法により、微量の不純物を混入して
も良い。
層SLLに波長308nmのXeClエキシマレーザを
非晶質シリコン層直前で230mJcm-2の強度で照射
して基板全面の、あるいは一部の非晶質シリコン層を結
晶化する。エキシマレーザを照射する前に600℃48
時間の窒素雰囲気中でシリコン層を結晶化してもよい。
図3に示すように、シリコン層SLLは粒径100〜2
00nmの石垣状の結晶で構成された多結晶シリコン層
PCSとなる。次に、このシリコン層SLLをリソグラ
フィー法によってパターニングする。
シリコン層PADと多結晶シリコン層PCSと酸化シリ
コン層ULIを覆うように、酸化シリコン層GILを1
20nmの厚みで被着形成する。酸化シリコン層GIL
の形成方法は、APCVD法で400℃の温度でモノシ
ランと酸素を反応ガスに用いて形成する。次に、酸化シ
リコン層GILを形成した基板を窒素雰囲気中で600
℃の温度で2時間熱アニールを施す。反応ガスにモノシ
ランと酸素を用いて400℃の温度でAPCVD法で形
成した酸化シリコン膜を200nmの厚みでシリコン基
板上に形成し、FT−IR法で赤外吸収を観測すると、
870〜890cm-1にSiH2の振動による吸収と、
3600cm-1付近にSiOHの振動吸収が観測され
る。一方、400℃の温度でAPCVD法で形成した酸
化シリコン層を600℃の温度でアニールした場合、上
記の赤外吸収が観測されない。
られることはなく、テトラエトキシシランガスを用いた
プラズマCVD法による酸化シリコン膜を形成し600
℃の温度で2時間窒素雰囲気中でアニールした酸化シリ
コン膜もSiH2やSiOHの官能基の振動が観測され
ない。
いた電子サイクロトンCVD法により作成された酸化シ
リコン膜もSiH2やSiOHの官能基の振動が観測さ
れない。
れた酸化シリコン膜と、本発明のゲート絶縁膜のために
使用される酸化シリコン膜のFT−IRの測定結果を示
す。SiH、SiH2およびSiH3の官能基と、シリコ
ン原子と水酸基が結合したSi−OHの官能基を含まな
い酸化シリコン膜は上記の方法に限られず、他さまざま
な方法があるが、本発明の主旨は、SiH、SiH2お
よびSiH3の官能基とSiOH官能基を含まない酸化
シリコン膜をゲート絶縁膜に用いた薄膜トランジスタの
構成と形成方法であり、この理由は実施例の終わりに改
めて説明する。以上の数種の方法によりSiH、SiH
2およびSiH3の官能基と、SiOHの官能基を含有し
ない酸化シリコン層GILを形成することができる。
ILの上に不純物を含んだシリコン層を500nmの厚
みで被着形成し、さらにこの不純物を含んだシリコン層
の上にCr薄膜をスパッタ法で150nmの厚みで被着
形成する。次に、リソグラフィー法により、まずCr薄
膜をパターニングしてさらに不純物を含んだシリコン層
をパターニングしてゲート電極GEDを形成する。不純
物を含んだシリコン層とCr薄膜の2層によりゲート電
極が形成されているので、ゲート電極の抵抗は低く、2
×10-6Ωcm以下である。
して自己整合的に不純物を注入しソース・ドレイン領域
を形成する。不純物の注入方法は、質量分離型のイオン
注入方法のほかに、バケット型の質量非分離型のイオン
注入方法も用いることができる。n型の薄膜トランジス
タを形成するときには、ゲート絶縁膜の厚みが120n
mである場合には、リンイオンを100keVのエネル
ギーで注入すれば良く、注入量は5×1015cm-3であ
る。また、p型の薄膜トランジスタを形成するときに
は、ホウ素イオンを注入する。ホウ素の他にヒ素イオ
ン、アンチモンイオンもp型の薄膜トランジスタの不純
物に使える。イオン注入する不純物は、ゲート電極が厚
さが500nmのシリコン層でできているため、チャン
ネル部に不純物が注入されることはない。p型とn型の
薄膜トランジスタを同一基板上に作成するときには、イ
オン注入の工程を複数回に分けて、p型の薄膜トランジ
スタには、n型トランジスタの形成領域にレジストなど
のイオン注入阻止能のある薄膜によりマスクを形成し、
p型の不純物をイオン注入し、n型の薄膜トランジスタ
を作成するには同様に別のマスクを形成して、n型トラ
ンジスタの領域のみにn型の不純物を選択的にイオン注
入すれば良い。
た不純物領域ソース領域SCEとドレイン領域DNAが
形成される。
域DAAに、波長308nmのXeClエキシマレーザ
ーを300mJcm-2の強度で照射し、注入された不純
物を活性化する。このレーザ照射により、領域SCEと
領域DAAの不純物は活性化してソース領域SAAとド
レイン領域DAAになり、それぞれの領域の比抵抗は、
25nmの厚みの部分で1.5×10-2Ωcm-1とな
る。このパルスレーザ照射による活性化は、室温で行わ
れ、レーザエネルギーを吸収するソース領域SAAとド
レイン領域DAAは瞬間的に数百℃に上昇するが、1〜
2×10-9sの短時間で数十℃になるため、レーザ照射
によって発生した熱がゲート絶縁膜GILに与える影響
はほとんど無い。
Lおよびゲート電極GEDを覆うように層間絶縁膜であ
る酸化シリコン膜ILI500nmをAPCVD法によ
り被着形成する。次に、層間絶縁膜ILIとゲート絶縁
膜GILを貫くように、ソース領域SAAおよびドレイ
ン領域DAA上に配線用のコンタクト窓を、リアクティ
ブイオンエッチング法により開ける。次に、銅とシリコ
ンを数%含有するアルミニウム薄膜をスパッタ法により
800nmの厚みで被着形成し、リソグラフィー法によ
りパターニングしてソース電極SEDとドレイン電極D
EDを形成する。
トランジスタを適当に組み合わせ配列し、配線を施すこ
とにより必要なC−MOS回路を構成することができ
る。
合には、ドレイン電極の材質をスパッタ法で作成された
200nmの厚みのインジウム−すず酸化膜にすれば良
い。上記の本発明の方法と従来の方法で作成されたn型
の薄膜トランジスタの、初期のサブスレッショルド特性
を図9に示す。また、80℃の温度、70%の湿度の大
気中で、ゲート電圧8Vとドレイン電圧4Vの1000
時間のストレス試験後の、従来の方法と本発明の薄膜ト
ランジスタのサブスレッショルド特性を図10に示す。
図9で、PBCは従来の薄膜トランジスタのストレス印
加前の伝達特性を、IBCは本発明の薄膜トランジスタ
のストレス印加前の伝達特性を示している。図9で示す
ように初期特性は、本発明が、従来例より移動度が24
%高い。上記のストレス試験後では、従来の方法で形成
された薄膜トランジススタのサブスレッショルド特性P
ACが図10に示すように大きく劣化しているのに対し
て、本発明の薄膜トランジスタの特性IACは、変化が
ない。表1に、従来の方法と、本発明の方法で作成され
た薄膜トランジスタのストレス試験前後の伝達特性の測
定値をそれぞれ示す。表1に示されるように、従来の薄
膜トランジスタのサブスレッショルドスロープ値は、3
1mV/decから71mV/decへ大きく増加して
いるが、本発明の薄膜トランジスタでは26mV/de
cのままである。従来の薄膜トランジスタの伝達特性が
ストレス試験後に劣化したのは、ストレス試験の電流に
より酸化シリコン膜中の電子捕獲準位が増加したためと
考えられる。一方、本発明のSiH、SiH2およびS
iH3の官能基と、SiOHの官能基を含まない酸化シ
リコン膜では、シリコン原子と酸素原子のネットワーク
が強固で、しかもシリコン原子のダングリングボンドが
ないために、上記のストレス試験において電子捕獲準位
が増加しないため、ストレス試験後の電気的特性の劣化
が観測されなかったと考えられる。
絶縁膜の形成方法では薄膜トランジスタの移動度が、向
上していることが分かる。
形成され、液晶ディスプレイのアクティブマトリクス基
板の画素トランジスタに現在盛んに応用されている。携
帯コンピュータのディスプレイなど人間の室内の居住環
境で使用されることもあるが、衛星ナビゲーションシス
テムでは、日光が差し込む自動車内の気温80℃、湿度
90%以上の過酷な環境で、液晶ディスプレイが長時間
使用されることから、薄膜トランジスタの信頼性の要求
度は極めて高くなっている。そこで、ゲート絶縁膜の物
性分析と薄膜トランジスタの信頼性の相関の解析から、
酸化シリコン膜で形成されたゲート絶縁膜の要求性能が
明らかになり、ガラス基板上に600℃以下のプロセス
で形成される信頼性の高い薄膜トランジスタの製造方法
が本発明された。本発明で、チャンネルシリコン層をレ
ーザ照射による結晶多結晶シリコン層を用いると表1に
示すように移動度が極めて高い薄膜トランジスタを形成
することができる。これによってできる薄膜トランジス
タは、アクティブマトリクス基板の画素トランジスタば
かりでなく、この画素トランジスタを駆動する駆動回路
を構成することもできる。画素トランジスタと同様に本
発明によって、高温多湿の過酷な環境においても、長時
間動作できる駆動回路内蔵のアクティブマトリクス基板
を製造できる。
ネルシリコン層に直接接触するゲート酸化膜に酸化シリ
コン膜を使用する薄膜トランジスタにおいて、SiH、
SiH2およびSiH3の官能基と、SiOHの官能基を
含有しない酸化シリコン膜にすることによって、高温多
湿の環境下で長時間の使用に充分耐える薄膜トランジス
タを製造できる。
宙船内でも充分使用できる薄膜トランジスタ型のアニテ
ィブマトリクス平面ディスプレイを提供することができ
る。また、本発明による薄膜トランジスタ型アクティブ
マトリックス液晶ディスプレイは、画素トランジスタの
劣化がないために、極めて長時間にわたって色ムラのな
い高コントラストの表示ができる良質な画像を得ること
ができる。
法は、絶縁基板に安価なガラスを用いることができるた
め、石英基板を使用する1000℃以上のプロセスでは
できなかった大面積の液晶表示体を製造することができ
る。
絶縁膜は、電子捕獲準位が極めて少ないので、ゲート電
極から、ソース・ドレイン領域あるいはチャンネル層へ
のリーク電流が極めて少なく、つまりゲート絶縁膜が電
気的な耐性の高い薄膜トランジスタを提供できる。
結晶多結晶シリコン層を用いると表1に示すように移動
度が極めて高い薄膜トランジスタを形成することができ
るので、画素トランジスタばかりでなく、本発明の薄膜
トランジスタで駆動回路を構成することもできる。よっ
て、本発明は、高温多湿の過酷な環境においても、長時
間動作できる駆動回路内蔵のアクティブマトリクス基板
を、600℃以下のプロセスで製造できる。
造にも適用可能である。
図。
図。
図。
図。
図。
図。
図。
図。
性を示す図。
性を示す図。
伝達特性 IBC …本発明の薄膜トランジスタのストレス試験前
の伝達特性 PAC …従来の薄膜トランジスタのストレス試験後の
伝達特性 IAC …本発明の薄膜トランジスタのストレス試験後
の伝達特性 PFF …従来の薄膜トランジスタに使われたゲート絶
縁膜である酸化シリコン膜のFT−IR測定図 IFF …本発明の薄膜トランジスタに使われるゲート
絶縁膜であるSiH、SiH2およびSiH3と、SiO
H官能基を含まない酸化シリコン膜のFT−IR測定図
Claims (2)
- 【請求項1】 基板上にチャネルとなるシリコン層と、
ゲート絶縁膜と、ゲート電極とを有する薄膜トランジス
タにおいて、前記ゲート絶縁膜は、シリコン原子と水素
原子の結合したSiH,SiH2およびSiH3の官能基
と、シリコン原子と水酸基が結合したSiOHの官能基
を含まない酸化シリコン膜を窒素雰囲気でアニールする
ことにより形成されることを特徴とする薄膜トランジス
タ。 - 【請求項2】 基板上にチャネルとなるシリコン層と、
ゲート絶縁膜と、ゲート電極とを有する薄膜トランジス
タの製造方法において、前記ゲート絶縁膜は、モノシラ
ンと酸素の反応ガスを用いて常圧化学気相成長法、ある
いはテトラエトキシシランガスを用いてプラズマ化学気
相成長法により、酸化シリコン膜を形成した後に窒素雰
囲気でアニールすることにより形成されてなり、前記ゲ
ート絶縁膜はシリコン原子と水素原子の結合したSi
H,SiH2およびSiH3の官能基と、シリコン原子と
水酸基が結合したSiOHの官能基を含まないことを特
徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03343442A JP3097254B2 (ja) | 1991-12-25 | 1991-12-25 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03343442A JP3097254B2 (ja) | 1991-12-25 | 1991-12-25 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05175502A JPH05175502A (ja) | 1993-07-13 |
JP3097254B2 true JP3097254B2 (ja) | 2000-10-10 |
Family
ID=18361549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03343442A Expired - Lifetime JP3097254B2 (ja) | 1991-12-25 | 1991-12-25 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3097254B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5515281B2 (ja) * | 2008-12-03 | 2014-06-11 | ソニー株式会社 | 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法 |
KR102332646B1 (ko) * | 2017-05-02 | 2021-11-30 | 엘지디스플레이 주식회사 | 마이크로 디스플레이 디바이스 및 디스플레이 집적회로 |
-
1991
- 1991-12-25 JP JP03343442A patent/JP3097254B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05175502A (ja) | 1993-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
KR100333153B1 (ko) | 반도체장치제작방법 | |
EP0023021B1 (en) | Semiconductor device and method of manufacturing the same | |
JPH0555581A (ja) | 薄膜状半導体素子およびその作製方法 | |
JPH0555582A (ja) | 薄膜状半導体素子およびその作製方法 | |
JPS633463A (ja) | 薄膜トランジスタの製造方法 | |
JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3097254B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
JPH05175231A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
EP0043691B1 (en) | Semiconductor device having a polycrystalline semiconductor film | |
JP3310321B2 (ja) | アクティブマトリクス基板の製造方法 | |
JP3094542B2 (ja) | アクティブマトリクス基板の製造方法 | |
JPH0582552A (ja) | 薄膜トランジスタの製造方法 | |
JP2003051600A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPS62219574A (ja) | 半導体装置 | |
JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
JPH0458564A (ja) | 薄膜半導体装置の製造方法 | |
JP3375938B2 (ja) | 半導体装置 | |
JPS631071A (ja) | 薄膜半導体装置 | |
JPH09252135A (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法 | |
JP2001028449A (ja) | 半導体装置 | |
JPH10189991A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |