JP3095137B2 - トランスコンダクタンスを利用した遮断周波数安定化装置 - Google Patents
トランスコンダクタンスを利用した遮断周波数安定化装置Info
- Publication number
- JP3095137B2 JP3095137B2 JP09183935A JP18393597A JP3095137B2 JP 3095137 B2 JP3095137 B2 JP 3095137B2 JP 09183935 A JP09183935 A JP 09183935A JP 18393597 A JP18393597 A JP 18393597A JP 3095137 B2 JP3095137 B2 JP 3095137B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transconductance
- current mirror
- drain
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0472—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0466—Filters combining transconductance amplifiers with other active elements, e.g. operational amplifiers, transistors, voltage conveyors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はトランスコンダクタ
ンス(Transconductance)を利用した遮断周波数安定化装
置に係り、より詳細には、フィルタ回路を集積回路（以
下、ＩＣという）に内装する時の温度、製造工程及び電
源電圧の変動に関係なく安定的な周波数特性を有するよ
うにするトランスコンダクタンスを利用した遮断周波数
安定化装置に関するものである。
ンス(Transconductance)を利用した遮断周波数安定化装
置に係り、より詳細には、フィルタ回路を集積回路（以
下、ＩＣという）に内装する時の温度、製造工程及び電
源電圧の変動に関係なく安定的な周波数特性を有するよ
うにするトランスコンダクタンスを利用した遮断周波数
安定化装置に関するものである。
【０００２】
【従来の技術】フィルタの集積回路化に対する要求は電
子工学分野において非常に主要な関心事中の一つであ
る。その一環で１９７０年代末からスイッチ−キャパシ
タフィルタ(Switched-Capacitor Filter) に非常な関心
が集中して、現在はＭＯＳ ＩＣ技術によって常用化が
実現されている。
子工学分野において非常に主要な関心事中の一つであ
る。その一環で１９７０年代末からスイッチ−キャパシ
タフィルタ(Switched-Capacitor Filter) に非常な関心
が集中して、現在はＭＯＳ ＩＣ技術によって常用化が
実現されている。
【０００３】通常、能動素子により構成される能動フィ
ルタは、その製作特性上、最終段階で抵抗を調整して正
確なフィルタ特性に設定するようになるが、これは能動
フィルタの完全な集積回路化に深刻な障害になってい
る。このような障害が解決できる一つの方案としてスイ
ッチ−キャパシタフィルタが提示された。通常、スイッ
チ−キャパシタフィルタは、スイッチング部とキャパシ
タ及び演算増幅器とで構成されて、フィルタの動作特性
を容易に集積回路化できるキャパシタの比として決定で
きることを特徴とする。
ルタは、その製作特性上、最終段階で抵抗を調整して正
確なフィルタ特性に設定するようになるが、これは能動
フィルタの完全な集積回路化に深刻な障害になってい
る。このような障害が解決できる一つの方案としてスイ
ッチ−キャパシタフィルタが提示された。通常、スイッ
チ−キャパシタフィルタは、スイッチング部とキャパシ
タ及び演算増幅器とで構成されて、フィルタの動作特性
を容易に集積回路化できるキャパシタの比として決定で
きることを特徴とする。
【０００４】即ち、能動フィルタに利用される抵抗成分
を所定のスイッチング周波数によりスイッチングされる
スイッチング部とキャパシタとで代替できるが、この
時、前記スイッチング部をＭＯＳＦＥＴで容易に構成で
きることにより集積化が可能になった。図３（Ａ）は従
来技術によるスイッチ１とキャパシタＣR とで抵抗を具
現した回路の概念図であり、図３（Ｂ）は図３（Ａ）の
等価回路図である。ここで、スイッチ１は所定のスイッ
チング周波数によってオン／オフされるスイッチを意味
する。
を所定のスイッチング周波数によりスイッチングされる
スイッチング部とキャパシタとで代替できるが、この
時、前記スイッチング部をＭＯＳＦＥＴで容易に構成で
きることにより集積化が可能になった。図３（Ａ）は従
来技術によるスイッチ１とキャパシタＣR とで抵抗を具
現した回路の概念図であり、図３（Ｂ）は図３（Ａ）の
等価回路図である。ここで、スイッチ１は所定のスイッ
チング周波数によってオン／オフされるスイッチを意味
する。
【０００５】図３（Ｃ）は図３（Ａ）に図示した概念図
を実際に具現した回路図で、トランジスタＱ1 ，Ｑ2 の
ゲート端子に相互逆位相のクロック信号を印加して前記
トランジスタＱ1 ，Ｑ2 を相互排他的にオン／オフさせ
ることにより、入力電圧Ｖ1を充放電させフィルタリン
グされた周波数電圧Ｖ2 を出力する。即ち、トランジス
タＱ1 がオンされるとキャパシタＣR はＣR ×Ｖ1 の電
荷で充電されて、トランジスタＱ1 がオフされてトラン
ジスタＱ2 がオンされるとＣ R ×Ｖ2 で放電される。
を実際に具現した回路図で、トランジスタＱ1 ，Ｑ2 の
ゲート端子に相互逆位相のクロック信号を印加して前記
トランジスタＱ1 ，Ｑ2 を相互排他的にオン／オフさせ
ることにより、入力電圧Ｖ1を充放電させフィルタリン
グされた周波数電圧Ｖ2 を出力する。即ち、トランジス
タＱ1 がオンされるとキャパシタＣR はＣR ×Ｖ1 の電
荷で充電されて、トランジスタＱ1 がオフされてトラン
ジスタＱ2 がオンされるとＣ R ×Ｖ2 で放電される。
【０００６】したがって、入力側から出力側に伝達され
る電荷（ｑ）は、下記式（１）で表わされる。 ｑ＝ＣR （Ｖ1 −Ｖ2 ） ・・・ (1) これがスイッチング周期（ＴC ）間伝達されるため、電
流i(t)は平均的に、下記式（２）で表わされる。
る電荷（ｑ）は、下記式（１）で表わされる。 ｑ＝ＣR （Ｖ1 −Ｖ2 ） ・・・ (1) これがスイッチング周期（ＴC ）間伝達されるため、電
流i(t)は平均的に、下記式（２）で表わされる。
【０００７】
【数１】
【０００８】入出力端子間にＴC ／ＣR に該当する抵抗
が接続される時、流れる電流と電圧降下間の関係になる
ため入出力端子間に近似的に下記式（３）のような等価
抵抗が連結されたと判断できる。
が接続される時、流れる電流と電圧降下間の関係になる
ため入出力端子間に近似的に下記式（３）のような等価
抵抗が連結されたと判断できる。
【０００９】
【数２】
【００１０】ここで、ｆC はスイッチング周期（ＴC ）
の逆数、即ち、スイッチング周波数を意味する。このよ
うな理論的な根拠に基づいてスイッチ−キャパシタフィ
ルタでは集積化に障害になっている抵抗成分をスイッチ
ング部とキャパシタを利用して代替している。
の逆数、即ち、スイッチング周波数を意味する。このよ
うな理論的な根拠に基づいてスイッチ−キャパシタフィ
ルタでは集積化に障害になっている抵抗成分をスイッチ
ング部とキャパシタを利用して代替している。
【００１１】図４（Ａ）は抵抗を利用して具現した能動
フィルタ回路で、入力電圧Ｖ1 を制御する抵抗ＲC と、
抵抗ＲC から発生する信号を増幅して出力電圧Ｖout を
出力する演算増幅器（以下、ＯＰアンプという）２と、
前記ＯＰアンプ２の出力を帰還させるキャパシタＣ1 と
で構成されて、出力電圧Ｖout は、下記式（４）で表わ
される。
フィルタ回路で、入力電圧Ｖ1 を制御する抵抗ＲC と、
抵抗ＲC から発生する信号を増幅して出力電圧Ｖout を
出力する演算増幅器（以下、ＯＰアンプという）２と、
前記ＯＰアンプ２の出力を帰還させるキャパシタＣ1 と
で構成されて、出力電圧Ｖout は、下記式（４）で表わ
される。
【００１２】
【数３】
【００１３】ここで、ωは入力信号の角速度であり、ｆ
i は入力信号の周波数である。図４（Ｂ）は図４（Ａ）
を利用して具現したスイッチ−キャパシタフィルタ回路
で、入力電圧Ｖ1 を所定の周波数でサンプリングするス
イッチ１と、前記スイッチ１に入力される電圧を充放電
するキャパシタＣR と、前記スイッチ１から発生される
信号を増幅して出力電圧Ｖout を出力するＯＰアンプ３
と、前記ＯＰアンプ３の出力中フィルタリングする周波
数の電圧を帰還させるキャパシタＣ2 とで構成される。
ここで、前記スイッチ１に入力される電圧を充放電する
キャパシタＣR は抵抗ＲC と式（３）のような関係を持
ち、出力電圧Ｖout は、下記式（５）で表わされる。
i は入力信号の周波数である。図４（Ｂ）は図４（Ａ）
を利用して具現したスイッチ−キャパシタフィルタ回路
で、入力電圧Ｖ1 を所定の周波数でサンプリングするス
イッチ１と、前記スイッチ１に入力される電圧を充放電
するキャパシタＣR と、前記スイッチ１から発生される
信号を増幅して出力電圧Ｖout を出力するＯＰアンプ３
と、前記ＯＰアンプ３の出力中フィルタリングする周波
数の電圧を帰還させるキャパシタＣ2 とで構成される。
ここで、前記スイッチ１に入力される電圧を充放電する
キャパシタＣR は抵抗ＲC と式（３）のような関係を持
ち、出力電圧Ｖout は、下記式（５）で表わされる。
【００１４】
【数４】
【００１５】ここで、ωは入力信号の角速度であり、ｆ
i とｆC は各々入力信号の周波数とスイッチング周波数
とを意味する。前記図４（Ａ）及び図４（Ｂ）のフィル
タ回路を集積回路ＩＣ内に内装させると、製造工程上の
誤差により通常的に抵抗とキャパシタは各々約±２０％
の誤差を発生させるため、スイッチング周波数ｆC を変
化させ所望するフィルタ回路の遮断周波数が得られる。
ここで、前記スイッチング周波数はサンプリング理論に
基づく時、入力信号が持つ周波数に対して最小２倍以上
である必要があり、抵抗成分に充分に近似させるために
は通常入力信号の周波数に比して１０倍以上のスイッチ
ング周波数が要求される。
i とｆC は各々入力信号の周波数とスイッチング周波数
とを意味する。前記図４（Ａ）及び図４（Ｂ）のフィル
タ回路を集積回路ＩＣ内に内装させると、製造工程上の
誤差により通常的に抵抗とキャパシタは各々約±２０％
の誤差を発生させるため、スイッチング周波数ｆC を変
化させ所望するフィルタ回路の遮断周波数が得られる。
ここで、前記スイッチング周波数はサンプリング理論に
基づく時、入力信号が持つ周波数に対して最小２倍以上
である必要があり、抵抗成分に充分に近似させるために
は通常入力信号の周波数に比して１０倍以上のスイッチ
ング周波数が要求される。
【００１６】
【発明が解決しようとする課題】しかし、前述のような
従来の集積回路に内装されたフィルタ回路は、スイッチ
ング周波数ｆC を無限定に増加させることができないか
らその適用範囲が低周波フィルタに制限されて、また、
スイッチング周波数ｆC から必然的に発生されるノイズ
により回路の不安定性が招来される問題点があった。
従来の集積回路に内装されたフィルタ回路は、スイッチ
ング周波数ｆC を無限定に増加させることができないか
らその適用範囲が低周波フィルタに制限されて、また、
スイッチング周波数ｆC から必然的に発生されるノイズ
により回路の不安定性が招来される問題点があった。
【００１７】したがって、本発明は前記のような問題点
を解決するため案出されたもので、その目的は、フィル
タ回路を集積回路の内部に内装する時クロック周波数に
よるノイズ、温度、製造工程及び電源電圧の変動に関係
なく安定的な周波数特性を持つようにするためのもの
で、特に高周波等に主に用いられるトランスコンダクタ
ンスを利用した遮断周波数安定化装置を提供することに
ある。
を解決するため案出されたもので、その目的は、フィル
タ回路を集積回路の内部に内装する時クロック周波数に
よるノイズ、温度、製造工程及び電源電圧の変動に関係
なく安定的な周波数特性を持つようにするためのもの
で、特に高周波等に主に用いられるトランスコンダクタ
ンスを利用した遮断周波数安定化装置を提供することに
ある。
【００１８】
【課題を解決するための手段】前述の目的を達成するた
めの本発明によるトランスコンダクタンスを利用した遮
断周波数安定化装置は、入力される制御電圧に基づいて
トランスコンダクタンスが可変することにより抵抗値が
可変するトランスコンダクタンス部と容量性リアクタン
スを持つキャパシタ部とを具備して、印加される入力信
号中前記抵抗値が前記容量性リアクタンスにより決定さ
れる周波数帯域だけを通過させるフィルタ部と、差動増
幅器の１次側に接続された第１トランジスタと２次側に
接続された第２トランジスタ間のトランスコンダクタン
スの差により可変される出力を前記制御電圧入力として
印加することにより、前記トランスコンダクタンス部の
トランスコンダクタンスが可変的に設定されるようにす
るトランスコンダクタンス設定部と、差動増幅器を構成
する前記第１トランジスタと前記第２トランジスタの中
でいずれか一つのトランスコンダクタンスが可変される
ように制御する制御手段とを含むことを特徴とする。
めの本発明によるトランスコンダクタンスを利用した遮
断周波数安定化装置は、入力される制御電圧に基づいて
トランスコンダクタンスが可変することにより抵抗値が
可変するトランスコンダクタンス部と容量性リアクタン
スを持つキャパシタ部とを具備して、印加される入力信
号中前記抵抗値が前記容量性リアクタンスにより決定さ
れる周波数帯域だけを通過させるフィルタ部と、差動増
幅器の１次側に接続された第１トランジスタと２次側に
接続された第２トランジスタ間のトランスコンダクタン
スの差により可変される出力を前記制御電圧入力として
印加することにより、前記トランスコンダクタンス部の
トランスコンダクタンスが可変的に設定されるようにす
るトランスコンダクタンス設定部と、差動増幅器を構成
する前記第１トランジスタと前記第２トランジスタの中
でいずれか一つのトランスコンダクタンスが可変される
ように制御する制御手段とを含むことを特徴とする。
【００１９】ここで、前記フィルタ部は、ドレインが抵
抗を通して供給電源に接続されて前記入力信号がゲート
を通して印加される入力用トランジスタと、ドレインが
前記入力用トランジスタのソースに接続されてゲートを
通して前記制御電圧の入力を受けてソースが接地された
トランスコンダクタンス可変用トランジスタとを具備し
て、前記制御電圧が可変することにより前記トランスコ
ンダクタンス可変用トランジスタのトランスコンダクタ
ンスが可変される前記トランスコンダクタンス部と、前
記入力用トランジスタのドレイン反転端子が接続された
フィルタリング用演算増幅器と、一側が前記入力用トラ
ンジスタのドレインと前記演算増幅器の反転端子に共通
に接続されて他側が前記演算増幅器の出力端子に接続さ
れた前記キャパシタ部とを含むことが好ましい。
抗を通して供給電源に接続されて前記入力信号がゲート
を通して印加される入力用トランジスタと、ドレインが
前記入力用トランジスタのソースに接続されてゲートを
通して前記制御電圧の入力を受けてソースが接地された
トランスコンダクタンス可変用トランジスタとを具備し
て、前記制御電圧が可変することにより前記トランスコ
ンダクタンス可変用トランジスタのトランスコンダクタ
ンスが可変される前記トランスコンダクタンス部と、前
記入力用トランジスタのドレイン反転端子が接続された
フィルタリング用演算増幅器と、一側が前記入力用トラ
ンジスタのドレインと前記演算増幅器の反転端子に共通
に接続されて他側が前記演算増幅器の出力端子に接続さ
れた前記キャパシタ部とを含むことが好ましい。
【００２０】また、前記トランスコンダクタンス設定部
は、供給電圧に接続され前記差動増幅器の１次側と２次
側に流れる電流が同一になるようにカレントミラー機能
を実行するカレントミラー部と、前記差動増幅器を構成
する前記第１トランジスタ及び前記第２トランジスタに
相異なバイアス電圧である第１バイアス電圧と第２バイ
アス電圧を各々供給するバイアス電圧印加部と、前記第
１バイアス電圧に比例して第１トランスコンダクタンス
を有する第１トランジスタと前記第２バイアス電圧に比
例して第２トランスコンダクタンスを有する前記第２ト
ランジスタとを具備したトランスコンダクタンス可変部
と、前記カレントミラー部と前記トランスコンダクタン
ス可変部間に接続され第１トランスコンダクタンスと前
記第２トランスコンダクタンスの差により発生される電
圧を増幅して出力することにより、カレントミラー機能
を実行すると共に前記制御電圧で印加する第１トランス
コンダクタンス制御部と、前記トランスコンダクタンス
可変部に接続され第２トランジスタのドレイン−ソース
電圧を変動させ前記第２トランスコンダクタンスを可変
させることにより前記第１トランスコンダクタンス制御
部の出力が変動されるように制御する第２トランスコン
ダクタンス制御部とを含むことが好ましい。
は、供給電圧に接続され前記差動増幅器の１次側と２次
側に流れる電流が同一になるようにカレントミラー機能
を実行するカレントミラー部と、前記差動増幅器を構成
する前記第１トランジスタ及び前記第２トランジスタに
相異なバイアス電圧である第１バイアス電圧と第２バイ
アス電圧を各々供給するバイアス電圧印加部と、前記第
１バイアス電圧に比例して第１トランスコンダクタンス
を有する第１トランジスタと前記第２バイアス電圧に比
例して第２トランスコンダクタンスを有する前記第２ト
ランジスタとを具備したトランスコンダクタンス可変部
と、前記カレントミラー部と前記トランスコンダクタン
ス可変部間に接続され第１トランスコンダクタンスと前
記第２トランスコンダクタンスの差により発生される電
圧を増幅して出力することにより、カレントミラー機能
を実行すると共に前記制御電圧で印加する第１トランス
コンダクタンス制御部と、前記トランスコンダクタンス
可変部に接続され第２トランジスタのドレイン−ソース
電圧を変動させ前記第２トランスコンダクタンスを可変
させることにより前記第１トランスコンダクタンス制御
部の出力が変動されるように制御する第２トランスコン
ダクタンス制御部とを含むことが好ましい。
【００２１】また、前記制御手段は、設定された抵抗値
に基づいて前記第１トランジスタと前記第２トランジス
タの中でいずれか一つのトランスコンダクタンスを可変
させる外部抵抗と、印加される調整電圧によって前記第
１トランジスタと前記第２トランジスタの中でいずれか
一つのトランスコンダクタンスを可変させる外部電圧印
加端子とを含むことが好ましい。
に基づいて前記第１トランジスタと前記第２トランジス
タの中でいずれか一つのトランスコンダクタンスを可変
させる外部抵抗と、印加される調整電圧によって前記第
１トランジスタと前記第２トランジスタの中でいずれか
一つのトランスコンダクタンスを可変させる外部電圧印
加端子とを含むことが好ましい。
【００２２】以上の本発明の構成要素についてより詳細
に説明すると、前記バイアス電圧印加部は、反転端子に
は所定の直流電圧が入力されて非反転端子は相互直列連
結された第１抵抗、第２抵抗、第３抵抗を経て接地され
るバイアス用演算増幅器と、ゲートが前記バイアス用演
算増幅器の出力端子に接続されてソースが前記供給電源
に接続されてドレインが第４抵抗を経て前記バイアス用
演算増幅器の非反転端子に接続されるバイアス用トラン
ジスタとで構成されて、前記カレントミラー部は、ソー
スが前記供給電源に接続された第１カレントミラー用ト
ランジスタと、ゲートが前記第１カレントミラー用トラ
ンジスタのゲート及び自身のドレインに共通接続されて
ソースが前記供給電源に接続された第２カレントミラー
用トランジスタと、ソースが前記第１カレントミラー用
トランジスタのドレインに接続された第３カレントミラ
ー用トランジスタと、ゲート端子が前記第３カレントミ
ラー用トランジスタのゲート端子及び自身のドレインに
接続されてソースが前記第２カレントミラー用トランジ
スタのドレインに接続された第４カレントミラー用トラ
ンジスタとで構成される。
に説明すると、前記バイアス電圧印加部は、反転端子に
は所定の直流電圧が入力されて非反転端子は相互直列連
結された第１抵抗、第２抵抗、第３抵抗を経て接地され
るバイアス用演算増幅器と、ゲートが前記バイアス用演
算増幅器の出力端子に接続されてソースが前記供給電源
に接続されてドレインが第４抵抗を経て前記バイアス用
演算増幅器の非反転端子に接続されるバイアス用トラン
ジスタとで構成されて、前記カレントミラー部は、ソー
スが前記供給電源に接続された第１カレントミラー用ト
ランジスタと、ゲートが前記第１カレントミラー用トラ
ンジスタのゲート及び自身のドレインに共通接続されて
ソースが前記供給電源に接続された第２カレントミラー
用トランジスタと、ソースが前記第１カレントミラー用
トランジスタのドレインに接続された第３カレントミラ
ー用トランジスタと、ゲート端子が前記第３カレントミ
ラー用トランジスタのゲート端子及び自身のドレインに
接続されてソースが前記第２カレントミラー用トランジ
スタのドレインに接続された第４カレントミラー用トラ
ンジスタとで構成される。
【００２３】また、前記第１トランスコンダクタンス制
御部は、ソースが前記第４カレントミラー用トランジス
タのドレインに接続されてドレインが前記制御手段を通
して接地される制御用トランジスタと、非反転端子が調
整電圧を印加するための端子である外部電圧印加端子に
接続されて、反転端子が前記制御用トランジスタのソー
スに接続されて、出力端子が前記制御用トランジスタの
ゲートに接続される制御用演算増幅器とで構成される。
御部は、ソースが前記第４カレントミラー用トランジス
タのドレインに接続されてドレインが前記制御手段を通
して接地される制御用トランジスタと、非反転端子が調
整電圧を印加するための端子である外部電圧印加端子に
接続されて、反転端子が前記制御用トランジスタのソー
スに接続されて、出力端子が前記制御用トランジスタの
ゲートに接続される制御用演算増幅器とで構成される。
【００２４】前記トランスコンダクタンス可変部は、ゲ
ート端子が前記バイアス用トランジスタのドレインと前
記抵抗４に共通接続されて、ドレインが前記カレントミ
ラー用トランジスタのソースに接続されて、ソースが接
地された前記第１トランジスタと、ゲート端子が前記第
１抵抗及び前記第２抵抗の共通接点に接続されて、ドレ
インが前記カレントミラー用トランジスタのソースに接
続されて、ソースが接地された前記第２トランジスタと
で構成される。
ート端子が前記バイアス用トランジスタのドレインと前
記抵抗４に共通接続されて、ドレインが前記カレントミ
ラー用トランジスタのソースに接続されて、ソースが接
地された前記第１トランジスタと、ゲート端子が前記第
１抵抗及び前記第２抵抗の共通接点に接続されて、ドレ
インが前記カレントミラー用トランジスタのソースに接
続されて、ソースが接地された前記第２トランジスタと
で構成される。
【００２５】前記第２トランスコンダクタンス制御部
は、ドレインが前記第３カレントミラー用トランジスタ
のドレインに接続された第５カレントミラー用トランジ
スタと、ドレインが前記第４カレントミラー用トランジ
スタのドレインに接続された第６カレントミラー用トラ
ンジスタと、非反転端子が前記第３カレントミラー用ト
ランジスタのドレインと前記第５カレントミラー用トラ
ンジスタのドレインに共通接続されて、反転端子が前記
第４カレントミラー用トランジスタのドレインと前記第
６カレントミラー用トランジスタのドレインに共通接続
されて、出力端子が前記第５カレントミラー用トランジ
スタのゲートと前記第６カレントミラー用トランジスタ
のゲートに共通接続されたカレントミラー出力用演算増
幅器とで構成されることが好ましい。
は、ドレインが前記第３カレントミラー用トランジスタ
のドレインに接続された第５カレントミラー用トランジ
スタと、ドレインが前記第４カレントミラー用トランジ
スタのドレインに接続された第６カレントミラー用トラ
ンジスタと、非反転端子が前記第３カレントミラー用ト
ランジスタのドレインと前記第５カレントミラー用トラ
ンジスタのドレインに共通接続されて、反転端子が前記
第４カレントミラー用トランジスタのドレインと前記第
６カレントミラー用トランジスタのドレインに共通接続
されて、出力端子が前記第５カレントミラー用トランジ
スタのゲートと前記第６カレントミラー用トランジスタ
のゲートに共通接続されたカレントミラー出力用演算増
幅器とで構成されることが好ましい。
【００２６】
【発明の実施の形態】以下、添付図面を参照して本発明
によるトランスコンダクタンスを利用した遮断周波数安
定化装置の好ましい実施形態について詳細に説明する。
図１は本発明によるトランスコンダクタンスを利用した
遮断周波数安定化装置の好ましい一実施形態の構成を示
すブロック図で、前記設定された所定周波数帯域を持つ
信号だけを通過させるフィルタ部１００と、前記フィル
タ部１００のトランスコンダクタンスを設定するトラン
スコンダクタンス設定部２００と、前記トランスコンダ
クタンス設定部２００のトランスコンダクタンスとを制
御する制御手段である外部制御部３００とで構成され
る。
によるトランスコンダクタンスを利用した遮断周波数安
定化装置の好ましい実施形態について詳細に説明する。
図１は本発明によるトランスコンダクタンスを利用した
遮断周波数安定化装置の好ましい一実施形態の構成を示
すブロック図で、前記設定された所定周波数帯域を持つ
信号だけを通過させるフィルタ部１００と、前記フィル
タ部１００のトランスコンダクタンスを設定するトラン
スコンダクタンス設定部２００と、前記トランスコンダ
クタンス設定部２００のトランスコンダクタンスとを制
御する制御手段である外部制御部３００とで構成され
る。
【００２７】ここで、前記フィルタ部１００は、流れる
電流によって抵抗成分値が可変されるトランスコンダク
タンス部１０と、前記トランスコンダクタンス部１０か
ら発生される信号の入力を受け増幅するＯＰアンプ２０
と、前記ＯＰアンプ２０の出力を帰還させるキャパシタ
３０とで構成されて、好ましくは、前記トランスコンダ
クタンス部１０はＭＯＳＦＥＴ１０ａ，１０ｂとで構成
される。
電流によって抵抗成分値が可変されるトランスコンダク
タンス部１０と、前記トランスコンダクタンス部１０か
ら発生される信号の入力を受け増幅するＯＰアンプ２０
と、前記ＯＰアンプ２０の出力を帰還させるキャパシタ
３０とで構成されて、好ましくは、前記トランスコンダ
クタンス部１０はＭＯＳＦＥＴ１０ａ，１０ｂとで構成
される。
【００２８】図２を参照してトランスコンダクタンス設
定部２００と外部制御部３００の構造について詳細に説
明する。図２は図１のトランスコンダクタンス設定部及
び外部制御部の一実施形態を示す回路図である。図２に
示されるように、前記トランスコンダクタンス設定部２
００は、バイアス電圧を印加するバイアス電圧印加部２
１０と、電源電圧ＶDDの印加を受け二つの出力端子Ａ，
Ｂに同一な量の電流を出力するカレントミラー部２２０
と、前記カレントミラー部２２０の出力端子Ａ，Ｂに接
続され二つのトランジスタＱ7 ，Ｑ8 のトランスコンダ
クタンスを制御して前記フィルタ部１００のトランスコ
ンダクタンス部１０に動作電圧を印加する第２トランス
コンダクタンス制御部２３０と、前記カレントミラー部
２２０の一つの出力端子であるノードＢに接続され流れ
る電流を分岐させ制御することにより、トランジスタＱ
7 ，Ｑ8 のトランスコンダクタンスを制御する第１トラ
ンスコンダクタンス制御部２４０と、トランスコンダク
タンスを可変させるトランスコンダクタンス可変部２５
０とで構成される。
定部２００と外部制御部３００の構造について詳細に説
明する。図２は図１のトランスコンダクタンス設定部及
び外部制御部の一実施形態を示す回路図である。図２に
示されるように、前記トランスコンダクタンス設定部２
００は、バイアス電圧を印加するバイアス電圧印加部２
１０と、電源電圧ＶDDの印加を受け二つの出力端子Ａ，
Ｂに同一な量の電流を出力するカレントミラー部２２０
と、前記カレントミラー部２２０の出力端子Ａ，Ｂに接
続され二つのトランジスタＱ7 ，Ｑ8 のトランスコンダ
クタンスを制御して前記フィルタ部１００のトランスコ
ンダクタンス部１０に動作電圧を印加する第２トランス
コンダクタンス制御部２３０と、前記カレントミラー部
２２０の一つの出力端子であるノードＢに接続され流れ
る電流を分岐させ制御することにより、トランジスタＱ
7 ，Ｑ8 のトランスコンダクタンスを制御する第１トラ
ンスコンダクタンス制御部２４０と、トランスコンダク
タンスを可変させるトランスコンダクタンス可変部２５
０とで構成される。
【００２９】ここで、前記バイアス電圧印加部２１０
は、反転端子（−）に所定の直流電圧が入力されて、非
反転端子（＋）は相互直列連結された抵抗Ｒ1 ，Ｒ2 ，
Ｒ3 を経て接地されて、出力端子はトランジスタＱ9 の
ゲート端子に接続されるＯＰアンプ２１１と、ゲート端
子が前記ＯＰアンプ２１１の出力端子に接続されて、ソ
ース端子が電源電圧ＶDDに接続されて、ドレイン端子が
抵抗Ｒ4 を経て前記ＯＰアンプ２１１の非反転端子と抵
抗Ｒ1 との共通接点に接続されるトランジスタＱ 9 とで
構成される。
は、反転端子（−）に所定の直流電圧が入力されて、非
反転端子（＋）は相互直列連結された抵抗Ｒ1 ，Ｒ2 ，
Ｒ3 を経て接地されて、出力端子はトランジスタＱ9 の
ゲート端子に接続されるＯＰアンプ２１１と、ゲート端
子が前記ＯＰアンプ２１１の出力端子に接続されて、ソ
ース端子が電源電圧ＶDDに接続されて、ドレイン端子が
抵抗Ｒ4 を経て前記ＯＰアンプ２１１の非反転端子と抵
抗Ｒ1 との共通接点に接続されるトランジスタＱ 9 とで
構成される。
【００３０】また、カレントミラー部２２０は、ソース
端子が電源電圧に接続されて、ゲート端子がトランジス
タＱ2 のゲート端子に接続されて、ドレイン端子がトラ
ンジスタＱ3 のソース端子に接続されるトランジスタＱ
1 と、ゲート端子が前記トランジスタＱ1 のゲート端子
及び自身のドレイン端子に共通接続されて、ソース端子
が電源電圧に接続されて、ドレイン端子がトランジスタ
Ｑ4 のソース端子に接続されるトランジスタＱ2 と、ソ
ース端子が前記トランジスタＱ1 のドレイン端子に接続
されて、ゲート端子がトランジスタＱ4 のゲート端子に
接続されて、ドレイン端子がＯＰアンプ２３１の非反転
端子（＋）であるノードＡに接続されるトランジスタＱ
3 と、ゲート端子が前記トランジスタＱ3 のドレイン端
子に接続されて、ドレイン端子がＯＰアンプ２３１の反
転端子（−）であるノードＢに接続されるトランジスタ
Ｑ4 とを具備することにより、トランジスタＱ3 のコレ
クタ電流とトランジスタＱ4 のコレクタ電流が同一に流
れるようにカレントミラー役割を実行する。
端子が電源電圧に接続されて、ゲート端子がトランジス
タＱ2 のゲート端子に接続されて、ドレイン端子がトラ
ンジスタＱ3 のソース端子に接続されるトランジスタＱ
1 と、ゲート端子が前記トランジスタＱ1 のゲート端子
及び自身のドレイン端子に共通接続されて、ソース端子
が電源電圧に接続されて、ドレイン端子がトランジスタ
Ｑ4 のソース端子に接続されるトランジスタＱ2 と、ソ
ース端子が前記トランジスタＱ1 のドレイン端子に接続
されて、ゲート端子がトランジスタＱ4 のゲート端子に
接続されて、ドレイン端子がＯＰアンプ２３１の非反転
端子（＋）であるノードＡに接続されるトランジスタＱ
3 と、ゲート端子が前記トランジスタＱ3 のドレイン端
子に接続されて、ドレイン端子がＯＰアンプ２３１の反
転端子（−）であるノードＢに接続されるトランジスタ
Ｑ4 とを具備することにより、トランジスタＱ3 のコレ
クタ電流とトランジスタＱ4 のコレクタ電流が同一に流
れるようにカレントミラー役割を実行する。
【００３１】また、前記第２トランスコンダクタンス制
御部２３０は、非反転端子（＋）が前記トランジスタＱ
3 のドレイン端子に接続されて、反転端子（−）が前記
トランジスタＱ4 のドレイン端子に接続されて出力端子
が前記フィルタ部１００のトランスコンダクタンス部１
０に接続されるＯＰアンプ２３１と、ドレイン端子が前
記トランジスタＱ3 のドレイン端子及び前記ＯＰアンプ
２３１の非反転端子に共通接続されて、ゲート端子が前
記ＯＰアンプ２３１の出力端子及びトランジスタＱ6 の
ゲート端子に共通接続されてソース端子がトランジスタ
Ｑ7 のドレイン端子に接続されるトランジスタＱ5 と、
ゲート端子が前記ＯＰアンプ２３１の出力端子及びトラ
ンジスタＱ5 のゲート端子に共通接続されて、ドレイン
端子が前記トランジスタＱ4 のドレイン端子及び前記Ｏ
Ｐアンプ２３１の反転端子に共通接続されて、ソース端
子がトランジスタＱ8 のドレイン端子に接続されるトラ
ンジスタＱ6 とで構成される。
御部２３０は、非反転端子（＋）が前記トランジスタＱ
3 のドレイン端子に接続されて、反転端子（−）が前記
トランジスタＱ4 のドレイン端子に接続されて出力端子
が前記フィルタ部１００のトランスコンダクタンス部１
０に接続されるＯＰアンプ２３１と、ドレイン端子が前
記トランジスタＱ3 のドレイン端子及び前記ＯＰアンプ
２３１の非反転端子に共通接続されて、ゲート端子が前
記ＯＰアンプ２３１の出力端子及びトランジスタＱ6 の
ゲート端子に共通接続されてソース端子がトランジスタ
Ｑ7 のドレイン端子に接続されるトランジスタＱ5 と、
ゲート端子が前記ＯＰアンプ２３１の出力端子及びトラ
ンジスタＱ5 のゲート端子に共通接続されて、ドレイン
端子が前記トランジスタＱ4 のドレイン端子及び前記Ｏ
Ｐアンプ２３１の反転端子に共通接続されて、ソース端
子がトランジスタＱ8 のドレイン端子に接続されるトラ
ンジスタＱ6 とで構成される。
【００３２】第１トランスコンダクタンス制御部２４０
は、ソース端子がノードＢであるトランジスタＱ4 のド
レイン端子に接続されて、ゲート端子がＯＰアンプ２４
１の出力端子に接続されて、ドレイン端子が外部抵抗Ｒ
の一側に接続されるトランジスタＱ10と、非反転端子が
トランスコンダクタンスを制御するための外部電圧印加
端子（Ｅ）に接続されて、反転端子が前記トランジスタ
Ｑ10のドレイン端子に接続されて、出力端子が前記トラ
ンジスタＱ10のゲート端子に接続されるＯＰアンプ２４
１とで構成される。
は、ソース端子がノードＢであるトランジスタＱ4 のド
レイン端子に接続されて、ゲート端子がＯＰアンプ２４
１の出力端子に接続されて、ドレイン端子が外部抵抗Ｒ
の一側に接続されるトランジスタＱ10と、非反転端子が
トランスコンダクタンスを制御するための外部電圧印加
端子（Ｅ）に接続されて、反転端子が前記トランジスタ
Ｑ10のドレイン端子に接続されて、出力端子が前記トラ
ンジスタＱ10のゲート端子に接続されるＯＰアンプ２４
１とで構成される。
【００３３】また、前記トランスコンダクタンス可変部
２５０は、ゲート端子が前記トランジスタＱ9 のドレイ
ン端子に接続されて、ドレイン端子が前記トランジスタ
Ｑ5のソース端子に接続されて、ソース端子が接地され
るトランジスタＱ7 と、ゲート端子が前記直列連結され
た抵抗Ｒ1 ，Ｒ2 の共通接点であるノードＤに接続され
て、ドレイン端子が前記トランジスタＱ6 のソース端子
に接続されて、ソース端子が接地されるトランジスタＱ
8 とで構成される。
２５０は、ゲート端子が前記トランジスタＱ9 のドレイ
ン端子に接続されて、ドレイン端子が前記トランジスタ
Ｑ5のソース端子に接続されて、ソース端子が接地され
るトランジスタＱ7 と、ゲート端子が前記直列連結され
た抵抗Ｒ1 ，Ｒ2 の共通接点であるノードＤに接続され
て、ドレイン端子が前記トランジスタＱ6 のソース端子
に接続されて、ソース端子が接地されるトランジスタＱ
8 とで構成される。
【００３４】このように構成された本発明によるトラン
スコンダクタンスを利用した遮断周波数安定化装置につ
いて詳細に説明すると次のようである。まず、本発明の
作用について説明する前にトランジスタのトランスコン
ダクタンス（即ち、伝達コンダクタンス）を調整するこ
とにより遮断周波数を安定化させることができる根拠に
ついて簡略に説明する。
スコンダクタンスを利用した遮断周波数安定化装置につ
いて詳細に説明すると次のようである。まず、本発明の
作用について説明する前にトランジスタのトランスコン
ダクタンス（即ち、伝達コンダクタンス）を調整するこ
とにより遮断周波数を安定化させることができる根拠に
ついて簡略に説明する。
【００３５】ここで、コンダクタンスは抵抗成分の逆数
に対応する値として、説明の便宜上、ＦＥＴ（電界効果
トランジスタ）を例えに説明する。ＦＥＴのトランスコ
ンダクタンス（ｇm ）は、下記式（６）で表わされる。 ｇm ＝∂ＩD ／∂ＶGS ・・・ (6) ここで、ＩD はバイアス点でのドレイン電流であり、Ｖ
GSはゲート−ソース間の電圧である。
に対応する値として、説明の便宜上、ＦＥＴ（電界効果
トランジスタ）を例えに説明する。ＦＥＴのトランスコ
ンダクタンス（ｇm ）は、下記式（６）で表わされる。 ｇm ＝∂ＩD ／∂ＶGS ・・・ (6) ここで、ＩD はバイアス点でのドレイン電流であり、Ｖ
GSはゲート−ソース間の電圧である。
【００３６】ＦＥＴのトランスコンダクタンス（ｇm ）
は、ＦＥＴの伝達特性曲線上から見る時、動作点（Ｑ）
での傾斜と同一な値で、回路上で電圧を利用してトラン
スコンダクタンスを可変させることは抵抗成分を可変さ
せることと類似な効果を発生させる。このような効果を
“電圧可変抵抗（ＶＶＲ）効果”という。ＦＥＴのＩD
−ＶDS出力特性曲線（ここで、ＶDSはドレインとソース
間の電圧）を通して説明すると、ＶDSが小さい時、前記
出力特性曲線が両方向に直線に近づいて、傾斜がＶGSに
よって相異である。
は、ＦＥＴの伝達特性曲線上から見る時、動作点（Ｑ）
での傾斜と同一な値で、回路上で電圧を利用してトラン
スコンダクタンスを可変させることは抵抗成分を可変さ
せることと類似な効果を発生させる。このような効果を
“電圧可変抵抗（ＶＶＲ）効果”という。ＦＥＴのＩD
−ＶDS出力特性曲線（ここで、ＶDSはドレインとソース
間の電圧）を通して説明すると、ＶDSが小さい時、前記
出力特性曲線が両方向に直線に近づいて、傾斜がＶGSに
よって相異である。
【００３７】即ち、ＦＥＴが線形領域で動作する時、Ｖ
GSの可変により抵抗成分を電磁的に可変させることがで
きる。ドレイン−ソース間のこの直流抵抗をＲDSとする
と、下記式（７）が成り立つ。
GSの可変により抵抗成分を電磁的に可変させることがで
きる。ドレイン−ソース間のこの直流抵抗をＲDSとする
と、下記式（７）が成り立つ。
【００３８】
【数５】
【００３９】式（７）から確認できるように、ＶGSに対
する線形領域のＲDSの逆数が同一なＶGSに対する線形領
域のトランスコンダクタンス（ｇm ）と同一になる。こ
れはＶGSかＶDSの電圧を可変させることにより抵抗を可
変させることができることを意味し、電圧可変抵抗効果
はこれを利用することである。図１に示されるように、
フィルタ部１００とトランスコンダクタンス設定部２０
０をＩＣ内に内装した後、外部制御部３００の外部抵抗
Ｒと外部電圧印加端子（Ｆ）をＩＣ外部に設置してトラ
ンスコンダクタンスを制御することにより、ＩＣ内にフ
ィルタを構成する時発生する温度、電源変動及び製造工
程上の誤差とは関係なく安定された所望する遮断周波数
が得られる。
する線形領域のＲDSの逆数が同一なＶGSに対する線形領
域のトランスコンダクタンス（ｇm ）と同一になる。こ
れはＶGSかＶDSの電圧を可変させることにより抵抗を可
変させることができることを意味し、電圧可変抵抗効果
はこれを利用することである。図１に示されるように、
フィルタ部１００とトランスコンダクタンス設定部２０
０をＩＣ内に内装した後、外部制御部３００の外部抵抗
Ｒと外部電圧印加端子（Ｆ）をＩＣ外部に設置してトラ
ンスコンダクタンスを制御することにより、ＩＣ内にフ
ィルタを構成する時発生する温度、電源変動及び製造工
程上の誤差とは関係なく安定された所望する遮断周波数
が得られる。
【００４０】その制御方法について説明すると次の通り
である。まず、バイアス電圧印加部２１０のＯＰアンプ
２１１の反転端子（−）に2.5 ボルトを印加することに
よりＯＰアンプの特性により非反転端子（＋）も2.5 ボ
ルトになるため、相互直列連結された抵抗の各端の電圧
は各々の抵抗比で分圧されノードＣは３ボルトになっ
て、ノードＤは２ボルトになる。
である。まず、バイアス電圧印加部２１０のＯＰアンプ
２１１の反転端子（−）に2.5 ボルトを印加することに
よりＯＰアンプの特性により非反転端子（＋）も2.5 ボ
ルトになるため、相互直列連結された抵抗の各端の電圧
は各々の抵抗比で分圧されノードＣは３ボルトになっ
て、ノードＤは２ボルトになる。
【００４１】前記ノードＣとノードＤから発生された電
圧は各々トランジスタＱ7 とトランジスタＱ8 のゲート
端子に印加される。前記トランジスタＱ7 とトランジス
タＱ8 は同一特性のトランジスタであり、各々のゲート
端子に印加された電圧が１ボルトの差を持つためトラン
ジスタＱ7に流れる電流であるＩ2 がトランジスタＱ8
に流れる電流であるＩ3 より大きくなってノードＡの電
圧がノードＢの電圧より大きくなる。
圧は各々トランジスタＱ7 とトランジスタＱ8 のゲート
端子に印加される。前記トランジスタＱ7 とトランジス
タＱ8 は同一特性のトランジスタであり、各々のゲート
端子に印加された電圧が１ボルトの差を持つためトラン
ジスタＱ7に流れる電流であるＩ2 がトランジスタＱ8
に流れる電流であるＩ3 より大きくなってノードＡの電
圧がノードＢの電圧より大きくなる。
【００４２】ここで、前記トランジスタＱ7 とＱ8 に流
れる電流は２端に構成されたカレントミラー部２２０の
二つの出力端子であるノードＡとノードＢから供給され
る。この時、前記ノードＡの電圧とノードＢの電圧差を
補償するためノードＡの電圧とノードＢの差電圧がＯＰ
アンプ２３１により増幅され出力端子に出力されること
により前記出力端子に接続されたトランジスタＱ5 ，Ｑ
6 のゲート端子の電圧も増加する。即ち、トランジスタ
Ｑ5 ，Ｑ6 のゲート端子の電圧が増加されるため、前記
トランジスタＱ5 ，Ｑ6 のソース端子の電圧も臨界電圧
ほどの差を持ちながら増加する。したがって、トランジ
スタＱ7 ，Ｑ8 のドレイン端子とソース端子間の電圧で
あるＶDSが増加して電流も増加する。
れる電流は２端に構成されたカレントミラー部２２０の
二つの出力端子であるノードＡとノードＢから供給され
る。この時、前記ノードＡの電圧とノードＢの電圧差を
補償するためノードＡの電圧とノードＢの差電圧がＯＰ
アンプ２３１により増幅され出力端子に出力されること
により前記出力端子に接続されたトランジスタＱ5 ，Ｑ
6 のゲート端子の電圧も増加する。即ち、トランジスタ
Ｑ5 ，Ｑ6 のゲート端子の電圧が増加されるため、前記
トランジスタＱ5 ，Ｑ6 のソース端子の電圧も臨界電圧
ほどの差を持ちながら増加する。したがって、トランジ
スタＱ7 ，Ｑ8 のドレイン端子とソース端子間の電圧で
あるＶDSが増加して電流も増加する。
【００４３】即ち、トランスコンダクタンスは抵抗の逆
数であるからトランスコンダクタンスを可変させること
ができるということは抵抗値を所望する値で制御できる
ことを意味するのでトランスコンダクタンス設定部２０
０の出力端子であるＯＰアンプ２３１の出力端子をフィ
ルタ部１００のトランスコンダクタンス部１０のゲート
端子に接続することにより、フィルタ部１００のトラン
スコンダクタンスを所望する値に可変させフィルタ部１
００に構成されたキャパシタの容量値が±２０％に変化
されても安定的なフィルタ回路が構成できることを意味
する。
数であるからトランスコンダクタンスを可変させること
ができるということは抵抗値を所望する値で制御できる
ことを意味するのでトランスコンダクタンス設定部２０
０の出力端子であるＯＰアンプ２３１の出力端子をフィ
ルタ部１００のトランスコンダクタンス部１０のゲート
端子に接続することにより、フィルタ部１００のトラン
スコンダクタンスを所望する値に可変させフィルタ部１
００に構成されたキャパシタの容量値が±２０％に変化
されても安定的なフィルタ回路が構成できることを意味
する。
【００４４】ここで、トランスコンダクタンスを所望す
る値で可変させる方式は、前記ノードＡの電圧とノード
Ｂの電圧差によって流れる電流Ｉ1 を制御することによ
り可能である。したがって、ＩＣ外部に位置された外部
抵抗Ｒを可変させることにより電流Ｉ 1 の大きさが制御
でき、電流Ｉ1 の大きさを制御することによりトランス
コンダクタンスの大きさも制御できる。
る値で可変させる方式は、前記ノードＡの電圧とノード
Ｂの電圧差によって流れる電流Ｉ1 を制御することによ
り可能である。したがって、ＩＣ外部に位置された外部
抵抗Ｒを可変させることにより電流Ｉ 1 の大きさが制御
でき、電流Ｉ1 の大きさを制御することによりトランス
コンダクタンスの大きさも制御できる。
【００４５】即ち、外部抵抗Ｒ値を小さくすると抵抗Ｒ
に流れる電流は増加してＱ6 のドレイン電圧が降下され
るためトランジスタＱ8 のドレイン電圧も降下するよう
になってトランスコンダクタンス可変部２５０のトラン
ジスタＱ8 のトランスコンダクタンスも低下される。こ
の時、ＯＰアンプ２３１は発生されたノードＡ，Ｂ間の
差電圧を増幅して出力端子（ＯＵＴ）に出力して、前記
出力された増幅された電圧はフィルタ部１００のトラン
スコンダクタンス１０のゲート端子（図示せず）に印加
されることにより、トランスコンダクタンス１０を所望
する値で制御でき、この時、外部抵抗Ｒを１％誤差を持
つ抵抗を使用してフィルタ構成を１％誤差を持つように
設計できる。
に流れる電流は増加してＱ6 のドレイン電圧が降下され
るためトランジスタＱ8 のドレイン電圧も降下するよう
になってトランスコンダクタンス可変部２５０のトラン
ジスタＱ8 のトランスコンダクタンスも低下される。こ
の時、ＯＰアンプ２３１は発生されたノードＡ，Ｂ間の
差電圧を増幅して出力端子（ＯＵＴ）に出力して、前記
出力された増幅された電圧はフィルタ部１００のトラン
スコンダクタンス１０のゲート端子（図示せず）に印加
されることにより、トランスコンダクタンス１０を所望
する値で制御でき、この時、外部抵抗Ｒを１％誤差を持
つ抵抗を使用してフィルタ構成を１％誤差を持つように
設計できる。
【００４６】また、第２トランスコンダクタンス制御部
２４０の外部電圧印加端子（Ｆ）に印加される電圧の大
きさを制御すると、ノードＥの電圧が可変されるため外
部抵抗Ｒに流れる電流も可変され抵抗値を可変させる時
と同一にトランジスタＱ8 のトランスコンダクタンスを
可変させることができるようになる。このようにＯＰア
ンプ２３１の出力を制御することにより、フィルタ部１
００のトランスコンダクタンス部１０を可変させ所望す
る周波数帯域のフィルタ構成及び増幅度が得られる。
２４０の外部電圧印加端子（Ｆ）に印加される電圧の大
きさを制御すると、ノードＥの電圧が可変されるため外
部抵抗Ｒに流れる電流も可変され抵抗値を可変させる時
と同一にトランジスタＱ8 のトランスコンダクタンスを
可変させることができるようになる。このようにＯＰア
ンプ２３１の出力を制御することにより、フィルタ部１
００のトランスコンダクタンス部１０を可変させ所望す
る周波数帯域のフィルタ構成及び増幅度が得られる。
【００４７】即ち、ＯＰアンプ２３１の出力がトランジ
スタ１０ｂのゲートを通して入力されることによりＯＰ
アンプ２３１の出力が可変されると、ゲート電圧が可変
されトランジスタ１０ｂの伝達コンダクタンスが可変さ
れて、これによって、トランジスタ１０ａを通して入力
される入力信号を対象として所望するフィルタ特性を持
つフィルタが設計できる。
スタ１０ｂのゲートを通して入力されることによりＯＰ
アンプ２３１の出力が可変されると、ゲート電圧が可変
されトランジスタ１０ｂの伝達コンダクタンスが可変さ
れて、これによって、トランジスタ１０ａを通して入力
される入力信号を対象として所望するフィルタ特性を持
つフィルタが設計できる。
【００４８】また、前記トランスコンダクタンスを利用
した遮断周波数安定化装置は、フィルタ回路にだけ局限
されることではなく、フィルタ回路１００の帰還用キャ
パシタ３０を抵抗に代置すると増幅回路にも同一に適用
可能である。
した遮断周波数安定化装置は、フィルタ回路にだけ局限
されることではなく、フィルタ回路１００の帰還用キャ
パシタ３０を抵抗に代置すると増幅回路にも同一に適用
可能である。
【００４９】
【発明の効果】前述のように、本発明によるトランスコ
ンダクタンスを利用した遮断周波数安定化装置による
と、スイッチ周波数が不必要であるためノイズに強く高
周波フィルタ回路に対応できるだけではなく、トランス
コンダクタンスを利用することによりＩＣ製造工程、温
度及び電源電圧に関係なく遮断周波数を安定化させるこ
とができる。
ンダクタンスを利用した遮断周波数安定化装置による
と、スイッチ周波数が不必要であるためノイズに強く高
周波フィルタ回路に対応できるだけではなく、トランス
コンダクタンスを利用することによりＩＣ製造工程、温
度及び電源電圧に関係なく遮断周波数を安定化させるこ
とができる。
【図１】本発明によるトランスコンダクタンスを利用し
た遮断周波数安定化装置の好ましい実施形態の構成を示
すブロック図である。
た遮断周波数安定化装置の好ましい実施形態の構成を示
すブロック図である。
【図２】図１に示されたトランスコンダクタンス設定部
及び外部制御部の一実施形態を示す回路図である。
及び外部制御部の一実施形態を示す回路図である。
【図３】（Ａ）は従来技術によるスイッチとキャパシタ
で抵抗を具現した回路の概念図であり、（Ｂ）は（Ａ）
の等価回路図であり、（Ｃ）は図２（Ａ）を具現した回
路図である。
で抵抗を具現した回路の概念図であり、（Ｂ）は（Ａ）
の等価回路図であり、（Ｃ）は図２（Ａ）を具現した回
路図である。
【図４】（Ａ）は一般的な能動フィルタを示す回路図で
あり、（Ｂ）は図３（Ａ）を利用してフィルタを具現し
た回路図である。
あり、（Ｂ）は図３（Ａ）を利用してフィルタを具現し
た回路図である。
１０ トランスコンダクタンス部 ２０，２１１，２３１，２４１ ＯＰアンプ ３０ キャパシタ １００ フィルタ部 ２００ トランスコンダクタンス設定部 ２１０ バイアス電圧印加部 ２２０ カレントミラー部 ２３０ 第２トランスコンダクタンス制御部 ２４０ 第１トランスコンダクタンス制御部 ２５０ トランスコンダクタンス可変部 ３００ 外部制御部 Ｑ1 〜Ｑ10 トランジスタ Ｒ1 〜Ｒ4 抵抗
Claims (11)
- 【請求項１】 入力される制御電圧に基づいてコンダク
タンスが可変することにより抵抗値が可変するトランス
コンダクタンスと容量性リアクタンスとを有するキャパ
シタ部を具備して、印加される入力信号で前記抵抗値と
前記容量性リアクタンスにより決定される周波数帯域を
有する信号だけを通過させるフィルタ部と、 差動増幅器の１次側に接続された第１トランジスタと２
次側に接続された第２トランジスタとの間のトランスコ
ンダクタンス差により可変される出力を前記制御電圧入
力として印加することにより、前記トランスコンダクタ
ンス部のトランスコンダクタンスが可変的に設定される
ようにするトランスコンダクタンス設定部と、 差動増幅器を構成する前記第１トランジスタと前記第２
トランジスタの中でいずれの一つのトランスコンダクタ
ンスが可変されるように制御する制御手段とを含むこと
を特徴とするトランスコンダクタンスを利用した遮断周
波数安定化装置。 - 【請求項２】 前記フィルタ部は、ドレインが抵抗を通
して供給電源に接続されて前記入力信号がゲートを通し
て印加される入力用トランジスタと、ドレインが前記入
力用トランジスタのソースに接続されてゲートを通して
前記制御電圧の入力を受けてソースが接地されたトラン
スコンダクタンス可変用トランジスタを具備して、前記
制御電圧が可変することにより前記トランスコンダクタ
ンス可変用トランジスタのトランスコンダクタンスが可
変する前記トランスコンダクタンス部と、 前記入力用トランジスタのドレインに反転端子が接続さ
れたフィルタリング用演算増幅器と、 一側が前記入力用トランジスタのドレインと前記演算増
幅器の反転端子に共通に接続されて、他側が前記演算増
幅器の出力端子に接続された前記キャパシタ部とを含む
ことを特徴とする請求項１記載のトランスコンダクタン
スを利用した遮断周波数安定化装置。 - 【請求項３】 前記トランスコンダクタンス設定部は、
供給電源に接続され前記差動増幅器の１次側と２次側に
流れる電流が同一になるようにカレントミラー機能を実
行するカレントミラー部と、 前記差動増幅器を構成する前記第１トランジスタ及び前
記第２トランジスタに、相異なバイアス電圧である第１
バイアス電圧と第２バイアス電圧を各々供給するバイア
ス電圧印加部と、 前記第１バイアス電圧に比例して第１トランスコンダク
タンスを有する第１トランジスタと前記第２バイアス電
圧に比例して第２トランスコンダクタンスを有する前記
第２トランジスタとを具備したトランスコンダクタンス
可変部と、 前記カレントミラー部と前記トランスコンダクタンス可
変部の間に接続され第１トランスコンダクタンスと前記
第２トランスコンダクタンスとの差により発生される電
圧を増幅して出力することにより、カレントミラー機能
を実行すると共に前記制御電圧で印加する第１トランス
コンダクタンス制御部と、 前記トランスコンダクタンス可変部に接続され第２トラ
ンジスタのドレイン−ソース電圧を変動させ前記第２ト
ランスコンダクタンスを可変させることにより、前記第
１トランスコンダクタンス制御部の出力が変動されるよ
うに制御する第２トランスコンダクタンス制御部とを含
むことを特徴とする請求項１記載のトランスコンダクタ
ンスを利用した遮断周波数安定化装置。 - 【請求項４】 前記制御手段は、設定された抵抗値によ
って前記第１トランジスタと前記第２トランジスタの中
でいずれか一つのトランスコンダクタンスを可変させる
外部抵抗を含むことを特徴とする請求項１記載のトラン
スコンダクタンスを利用した遮断周波数安定化装置。 - 【請求項５】 前記制御手段は、印加される調整電圧に
よって前記第１トランジスタと前記第２トランジスタの
中でいずれか一つのトランスコンダクタンスを可変させ
る外部電圧印加端子を含むことを特徴とする請求項１記
載のトランスコンダクタンスを利用した遮断周波数安定
化装置。 - 【請求項６】 前記バイアス電圧印加部は、反転端子に
は所定の直流電圧が入力されて、非反転端子は相互直列
連結された第１抵抗、第２抵抗、第３抵抗を経て接地さ
れるバイアス用演算増幅器と、 ゲートが前記バイアス用演算増幅器の出力端子に接続さ
れて、ソースが前記供給電源に接続されて、ドレインが
第４抵抗を経て前記バイアス用演算増幅器の非反転端子
に接続されるバイアス用トランジスタとを含むことを特
徴とする請求項３記載のトランスコンダクタンスを利用
した遮断周波数安定化装置。 - 【請求項７】 前記第１抵抗は５ＫΩであり、前記第２
抵抗及び前記第３抵抗は１０ＫΩであり、前記第４抵抗
は５ＫΩであることを特徴とする請求項５記載のトラン
スコンダクタンスを利用した遮断周波数安定化装置。 - 【請求項８】 前記カレントミラー部は、ソースが前記
供給電源に接続された第１カレントミラー用トランジス
タと、ゲートが前記第１カレントミラー用トランジスタ
のゲート及び自身のドレインに共通接続されてソースが
前記供給電源に接続された第２カレントミラー用トラン
ジスタとを具備した第１カレントミラー部と、 ソースが前記第１カレントミラー用トランジスタのドレ
インに接続された第３カレントミラー用トランジスタ
と、ゲート端子が前記第３カレントミラー用トランジス
タのゲート端子及び自身のドレインに接続されてソース
が前記第２カレントミラー用トランジスタのドレインに
接続された第４カレントミラー用トランジスタとを具備
した第２カレントミラー部とを含むことを特徴とする請
求項３記載のトランスコンダクタンスを利用した遮断周
波数安定化装置。 - 【請求項９】 前記第１トランスコンダクタンス制御部
は、ソースが前記第４カレントミラー用トランジスタの
ドレインに接続されてドレインが前記制御手段を通して
接地される制御用トランジスタと、 非反転端子が調整電圧を印加するための端子である外部
電圧印加端子に接続されて反転端子が前記制御用トラン
ジスタのソースに接続されて出力端子が前記制御用トラ
ンジスタのゲートに接続される制御用演算増幅器とを含
むことを特徴とする請求項８記載のトランスコンダクタ
ンスを利用した遮断周波数安定化装置。 - 【請求項１０】 前記トランスコンダクタンス可変部
は、ゲート端子が前記バイアス用トランジスタのドレイ
ンと前記抵抗４とに共通接続されて、ドレインが前記カ
レントミラー用トランジスタのソースに接続されてソー
スが接地された前記第１トランジスタと、 ゲート端子が前記第１抵抗及び前記第２抵抗の共通接点
に接続されて、ドレインが前記カレントミラー用トラン
ジスタのソースに接続されて、ソースが接地された前記
第２トランジスタとを含むことを特徴とする請求項９記
載のトランスコンダクタンスを利用した遮断周波数安定
化装置。 - 【請求項１１】 前記第２トランスコンダクタンス制御
部は、ドレインが前記第３カレントミラー用トランジス
タのドレインに接続された第５カレントミラー用トラン
ジスタと、 ドレインが前記第４カレントミラー用トランジスタのド
レインに接続された第６カレントミラー用トランジスタ
と、 非反転端子が前記第３カレントミラー用トランジスタの
ドレインと前記第５カレントミラー用トランジスタのド
レインに共通接続されて、反転端子が前記第４カレント
ミラー用トランジスタのドレインと前記第６カレントミ
ラー用トランジスタのドレインに共通接続されて、出力
端子が前記第５カレントミラー用トランジスタのゲート
と前記第６カレントミラー用トランジスタのゲートに共
通接続されたカレントミラー／出力用演算増幅器とを含
むことを特徴とする請求項８記載のトランスコンダクタ
ンスを利用した遮断周波数安定化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR28195/1996 | 1996-07-12 | ||
| KR1019960028195A KR100187200B1 (ko) | 1996-07-12 | 1996-07-12 | 트랜스 컨덕턴스를 이용한 차단 주파수 안정화 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079643A JPH1079643A (ja) | 1998-03-24 |
| JP3095137B2 true JP3095137B2 (ja) | 2000-10-03 |
Family
ID=19466168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09183935A Expired - Fee Related JP3095137B2 (ja) | 1996-07-12 | 1997-07-09 | トランスコンダクタンスを利用した遮断周波数安定化装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5880641A (ja) |
| EP (1) | EP0818884B1 (ja) |
| JP (1) | JP3095137B2 (ja) |
| KR (1) | KR100187200B1 (ja) |
| CN (1) | CN1076143C (ja) |
| CA (1) | CA2209666C (ja) |
| DE (1) | DE69728328T2 (ja) |
| IN (1) | IN192576B (ja) |
| RU (1) | RU2146414C1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2341741B (en) | 1998-09-18 | 2003-03-26 | Nec Technologies | Stabilisation of passband active filters |
| US6191655B1 (en) | 1999-08-27 | 2001-02-20 | Conexant Systems, Inc. | Six inverting amplifier transconductance stage and methods for its use |
| US6741131B2 (en) * | 2002-09-23 | 2004-05-25 | Telefonaktiebolaget Lm Ericsson (Publ) | DC-compensation loop for variable gain amplifier |
| US7202645B2 (en) * | 2003-01-09 | 2007-04-10 | Audio Note Uk Ltd. | Regulated power supply unit |
| KR101278951B1 (ko) * | 2006-05-24 | 2013-06-26 | 페어차일드코리아반도체 주식회사 | 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법 |
| JP5355648B2 (ja) | 2011-09-22 | 2013-11-27 | 株式会社東芝 | 高周波増幅器 |
| KR101382438B1 (ko) * | 2013-04-03 | 2014-04-08 | 한국과학기술원 | Q팩터 강화 회로를 이용한 rf 필터 시스템 |
| CN103684344B (zh) * | 2013-11-28 | 2016-04-20 | 成都位时通科技有限公司 | 转角频率可调的跨导电路 |
| US10048714B2 (en) | 2014-01-31 | 2018-08-14 | Analog Devices, Inc. | Current source calibration tracking temperature and bias current |
| CN104359455B (zh) * | 2014-12-03 | 2016-09-07 | 张石 | 基于背景噪声消除的光电二极管电路及激光测距*** |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918338A (en) * | 1988-10-04 | 1990-04-17 | North American Philips Corporation | Drain-biassed transresistance device for continuous time filters |
| US4868519A (en) * | 1988-11-02 | 1989-09-19 | Dnic Brokerage Company | Microprocessor-controlled amplifier |
| JPH05315859A (ja) * | 1992-05-14 | 1993-11-26 | Nec Corp | 演算増幅回路 |
| DE69226862T2 (de) * | 1992-07-24 | 1999-01-21 | Alsthom Cge Alcatel | Frequenzabstimmungssystem für ein Paar C-Transkonduktanzoperationsverstärker |
| US5508570A (en) * | 1993-01-27 | 1996-04-16 | Micro Linear Corporation | Differential amplifier based integrator having a left-half plane pole |
| JP3318725B2 (ja) * | 1994-01-12 | 2002-08-26 | 株式会社日立製作所 | アナログフィルタ回路 |
| US5673003A (en) * | 1996-03-29 | 1997-09-30 | Motorola, Inc. | Amplifier circuit having a variable bandwidth |
-
1996
- 1996-07-12 KR KR1019960028195A patent/KR100187200B1/ko not_active IP Right Cessation
-
1997
- 1997-07-07 CA CA002209666A patent/CA2209666C/en not_active Expired - Fee Related
- 1997-07-09 JP JP09183935A patent/JP3095137B2/ja not_active Expired - Fee Related
- 1997-07-09 IN IN1301CA1997 patent/IN192576B/en unknown
- 1997-07-10 DE DE69728328T patent/DE69728328T2/de not_active Expired - Lifetime
- 1997-07-10 EP EP97305117A patent/EP0818884B1/en not_active Expired - Lifetime
- 1997-07-11 RU RU97111586A patent/RU2146414C1/ru not_active IP Right Cessation
- 1997-07-12 CN CN97115960A patent/CN1076143C/zh not_active Expired - Fee Related
- 1997-07-14 US US08/892,027 patent/US5880641A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0818884A2 (en) | 1998-01-14 |
| US5880641A (en) | 1999-03-09 |
| IN192576B (ja) | 2004-05-01 |
| EP0818884B1 (en) | 2004-03-31 |
| CN1076143C (zh) | 2001-12-12 |
| CA2209666C (en) | 2000-11-28 |
| RU2146414C1 (ru) | 2000-03-10 |
| JPH1079643A (ja) | 1998-03-24 |
| DE69728328T2 (de) | 2004-08-26 |
| CN1175127A (zh) | 1998-03-04 |
| KR980012861A (ko) | 1998-04-30 |
| CA2209666A1 (en) | 1998-01-12 |
| KR100187200B1 (ko) | 1999-04-15 |
| EP0818884A3 (en) | 1998-09-30 |
| DE69728328D1 (de) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3318725B2 (ja) | アナログフィルタ回路 | |
| JP3110430B2 (ja) | ドレインバイアスドトランスレジスタンス装置 | |
| US7049860B2 (en) | Method and circuit for controlling a resistance of a field effect transistor configured to conduct a signal with a varying voltage | |
| JPH04282912A (ja) | 同調回路 | |
| US5990748A (en) | Frequency self-compensated operational amplifier | |
| US7123082B2 (en) | Variable time constant circuit and filter circuit using the same | |
| JPS58111416A (ja) | 利得制御増幅器 | |
| EP0225902A1 (en) | Improvements in or relating to transconductors | |
| US6111467A (en) | Circuit for time constant tuning of gm-C filters | |
| US6958652B2 (en) | Transconductance varying circuit of transconductor circuit, varying bandwidth filter circuit using the same and digital tuning circuit of transconductor-capacitor filter | |
| JP3095137B2 (ja) | トランスコンダクタンスを利用した遮断周波数安定化装置 | |
| US7071760B2 (en) | Filter circuit and detection circuit having filter circuit | |
| US5438288A (en) | High differential output impedance setter | |
| JP4867066B2 (ja) | 増幅回路 | |
| US8736360B2 (en) | Output conductance automatic regulation circuit of differential current output type circuit and filter circuit | |
| JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
| US6031416A (en) | First and second order CMOS elementary cells for time-continuous analog filters | |
| JPH08274561A (ja) | 利得制御方法及び自動利得制御増幅器 | |
| JP2001177063A (ja) | 半導体装置及び増幅回路並びにアクティブフィルタ | |
| JP3580409B2 (ja) | オフセット調整回路 | |
| JP2551925B2 (ja) | 接合容量キャンセル式ｆｅｔスイッチ回路 | |
| JPH07122950A (ja) | 可変利得増幅器 | |
| JP2003198283A (ja) | 電圧電流変換器およびアクティブフィルタ回路 | |
| JP2004512766A (ja) | 妨害信号存在時により広いダイナミックレンジを有する能動連続時間フィルタ | |
| JPH06204793A (ja) | 抵抗制御回路及びこれを用いた電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |