JP3095018B2

JP3095018B2 - 楽音発生装置

Info

Publication number: JP3095018B2
Application number: JP11281990A
Authority: JP
Inventors: 正宏清水
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1997-03-03
Filing date: 1999-10-01
Publication date: 2000-10-03
Anticipated expiration: 2018-02-26
Also published as: JP2000089765A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、波形メモリに記憶
された波形データを用いて楽音波形を生成する楽音発生
装置に関するものである。この楽音発生装置は、例え
ば、電子楽器の音源に用いることができる。

【０００２】

【従来の技術】従来より、波形メモリに記憶された波形
データを、発生する楽音のピッチに応じた速さで読み出
し、読み出された波形データのエンベロープ等を制御し
て楽音波形を形成する楽音発生装置が知られている。こ
のような波形メモリを用いた楽音発生装置では、波形再
生時に音色を制御する方法が限られてしまう。波形メモ
リ中に複数の波形データを用意し、その波形データの中
から演奏データに応じた音色の波形データを選択し、こ
れを読み出して楽音を形成することができる。しかし、
ある特定の演奏表現で演奏され、この演奏表現に応じた
特性を有する波形を波形メモリに記憶させる場合、１つ
の演奏表現だけを取り上げてみても、短い時間のスラ
ー，長い時間のスラーといったように発生する楽音波形
の形状は多様に変化し、これらの楽音波形を全て記憶さ
せることは現実的でない。したがって、演奏データに応
じて音色を制御したい場合には、波形メモリから読み出
された波形データを、演奏データに応じた周波数特性を
有するディジタルフィルタで加工する方法が一般的であ
る。

【０００３】いずれにしても、波形データの読み出し
は、生成すべき楽音のピッチに応じて制御されるだけ
で、読み出される波形データの時間軸を、ピッチに関係
なく自由に制御することができないという問題があっ
た。例えば、読出レートを速くすればピッチが上がる
が、波形の全体長が短くなり、逆に読出レートを遅くす
ればピッチが下がるが、波形の全体長が長くなる。１波
形の中の立上り部分、中央部分、立下り部分といった個
々の時間長を制御する場合でも同様に楽音のピッチで決
定されていた。

【０００４】読み出される波形データの時間軸を自由に
制御できれば、波形再生時に、１種類の波形データから
生成可能な音色の種類を増やすことがでる。例えば、ピ
ッチを変えずにアタック長を変えることで異なる音色を
生成できる。また、演奏場面を飛躍的に広げることもで
きる。例えば、スラー波形を読み出す際には、ピッチを
変えずに時間軸方向に波形を縮めれば、録音時のスラー
よりも短い時間のスラーを、伸ばせば長い時間のスラー
を生成することができる。ビブラート波形を読み出す際
に、ピッチを変えずに時間軸方向に波形を伸ばせばビブ
ラートがゆっくりしたものとなり、縮めればビブラート
が早くなる。いずれも、ピッチと無関係に時間軸方向に
波形を伸ばしたり縮めたりする必要がある。

【０００５】一方、録音再生技術分野では、早口の言葉
を聞き取りやすくするためにピッチを変えずに時間軸方
向に音声波形を伸ばす技術、２倍速再生時に再生音声の
ピッチを元のピッチに戻す技術などが知られている。こ
のような技術を上述した楽音発生装置に適用することが
考えられる。しかし、楽音波形データのピッチは波形デ
ータの進行に従ってダイナミックに変動している。上述
した従来の時間軸圧縮伸張技術は、ピッチ制御を必要と
しない音声のための技術であり、電子楽器の音源のよう
にセント単位のピッチ制御が必要な場合への適用は容易
ではない。また、楽音波形は、演奏データに応じて各発
音毎に異なる態様で制御しなければならないのに対し、
従来の時間軸圧縮伸張技術は、入力する波形データを一
律に処理するためのものであり、楽音波形データの読出
レートを、生成すべき楽音のピッチに応じて自由に制御
することはできないという問題があった。

【０００６】そのため、演奏表現に応じた特性を有する
波形データを波形メモリに記憶し、読み出し時にこの楽
音波形を部分的に飛び越させたり、繰り返したりして楽
音波形の形状を変えようとする場合、元の波形データを
微細に眺めれば、各周期は一定していない。したがっ
て、波形メモリからの読み出し時に、読み出された波形
データをそのままの形で、部分的な抜き取りや繰り返し
をしようとすると、境界でのつながりが悪く、また、つ
なぎ合わせの波形処理操作が困難であった。

【０００７】

【発明が解決しようとする課題】本発明は、上述した問
題点を解決するためになされたもので、生成する楽音の
ピッチと波形メモリから読み出される波形データの時間
軸の圧縮伸張とを自由に制御することができるととも
に、複数の部分的な波形データのつながりを良くするこ
とができる楽音発生装置および楽音発生方法を提供する
ことを目的とするものである。

【０００８】

【課題を解決するための手段】請求項１に記載の発明に
おいては、楽音発生装置において、連続した複数周期の
楽音波形が１または複数の周期を単位として区切られた
複数の単位波形データを記憶した波形メモリと、指定さ
れた楽音ピッチに応じた速度で増加する読出アドレスを
生成し、前記読出アドレスにより前記波形メモリから前
記複数の単位波形データを読み出す読出手段と、時間的
に変化する仮想アドレスを出力する仮想アドレス出力手
段と、前記読出アドレスと前記仮想アドレスとの差に応
じて前記読出アドレスとは異なる交替読出アドレスを発
生し、前記読出手段が現在の読出アドレスに替えて前記
交替読出アドレスを前記読出アドレスとして前記複数の
単位波形データを読み出すように制御する制御手段とを
有するものである。したがって、仮想アドレスにより時
間軸の圧縮伸張を制御することができ、生成する楽音の
ピッチと波形メモリから読み出される波形データの時間
軸の圧縮伸張とを自由に制御することができる。また、
波形データの読み出しの途中においても、時間軸方向の
圧縮率を精密に制御することができる。単位波形データ
が１または複数の周期を単位として区切られているか
ら、単位波形データのつながりが良くなる。

【０００９】請求項２に記載の発明においては、楽音発
生装置において、連続した複数周期の楽音波形が１また
は複数の周期を単位として区切られた複数の単位波形デ
ータを記憶した波形メモリと、指定された楽音ピッチに
応じた速度で増加する読出アドレスを生成し、前記読出
アドレスにより前記波形メモリから前記複数の単位波形
データを読み出す読出手段と、時間的に減少変化する仮
想アドレスを出力する仮想アドレス出力手段と、前記読
出アドレスと前記仮想アドレスとの差に応じて、時間軸
上の過去の位置にある周期を読み出すように、前記読出
手段の生成する前記読出アドレスを変更する制御をする
制御手段とを有するものである。

【００１０】請求項３に記載の発明においては、楽音発
生装置において、連続した複数周期の楽音波形が１また
は複数の周期を単位として区切られた複数の単位波形デ
ータを記憶した波形メモリと、指定された楽音ピッチに
応じた速度で増加する読出アドレスを生成し、前記読出
アドレスにより前記波形メモリから前記複数の単位波形
データを読み出す読出手段と、楽音制御に関するパラメ
ータに応じて時間的に変化する仮想アドレスを出力する
仮想アドレス出力手段と、前記読出アドレスと前記仮想
アドレスとの差に応じて、前記楽音波形が時間軸伸縮さ
れるように、前記読出手段の生成する前記読出アドレス
を変更する制御をする制御手段とを有するものである。
請求項４に記載の発明においては、楽音発生装置におい
て、連続した複数周期の楽音波形が１または複数の周期
を単位として区切られた複数の単位波形データを記憶し
た波形メモリと、指定された楽音ピッチに応じた速度で
増加する読出アドレスを生成し、前記読出アドレスによ
り前記波形メモリから前記複数の単位波形データを読み
出す読出手段と、時間的に減少変化する仮想アドレスを
出力する仮想アドレス出力手段と、前記読出アドレスと
前記仮想アドレスとの差に応じて前記読出アドレスとは
異なる交替読出アドレスを発生し、前記読出手段が現在
の読出アドレスに替えて前記交替読出アドレスを前記読
出アドレスとして前記複数の単位波形データを読み出す
ように制御することにより、時間軸上の過去の位置にあ
る周期を読み出すようにする制御手段とを有するもので
ある。請求項５に記載の発明においては、楽音発生装置
において、連続した複数周期の楽音波形が１または複数
の周期を単位として区切られた複数の単位波形データを
記憶した波形メモリと、指定された楽音ピッチに応じた
速度で増加する読出アドレスを生成し、前記読出アドレ
スにより前記波形メモリから前記複数の単位波形データ
を読み出す読出手段と、楽音制御に関するパラメータに
応じて時間的に変化する仮想アドレスを出力する仮想ア
ドレス出力手段と、前記読出アドレスと前記仮想アドレ
スとの差に応じて前記読出アドレスとは異なる交替読出
アドレスを発生し、前記読出手段が現在の読出アドレス
に替えて前記交替読出アドレスを前記読出アドレスとし
て前記複数の単位波形データを読み出すように制御する
ことにより、前記楽音波形が時間軸伸縮されるようにす
る制御手段とを有するものである。

【００１１】なお、上述した発明に関連した楽音発生装
置として、連続した複数周期の楽音波形が１または複数
の周期を単位として区切られ周期長が規格化された複数
の単位波形データを記憶した波形メモリと、指定された
楽音ピッチに応じた速度で増加する読出アドレスを生成
し、前記読出アドレスにより前記波形メモリから前記複
数の単位波形データを読み出す読出手段と、時間的に変
化する仮想アドレスを出力する仮想アドレス出力手段
と、前記読出アドレスと前記仮想アドレスとを前記単位
波形データの周期番号を単位として比較することによ
り、前記読出アドレスと前記仮想アドレスとの差を求
め、前記読出アドレスと前記仮想アドレスとの差に応じ
て前記読出アドレスと前記規格化された周期長の整数倍
だけ異なる交替読出アドレスを発生し、前記読出手段が
現在の読出アドレスに替えて前記交替読出アドレスを前
記読出アドレスとして前記複数の単位波形データを読み
出すように制御する制御手段を有するものがある。

【００１２】また、連続した複数周期の楽音波形が１ま
たは複数の周期を単位として区切られた複数の単位波形
データを記憶した波形メモリと、指定された楽音ピッチ
に応じた速度で増加する読出アドレスを生成し、前記読
出アドレスにより前記波形メモリから前記複数の単位波
形データを読み出す読出手段と、該読出手段の読み出し
ている前記単位波形データの番号を出力する番号出力手
段と、時間的に変化する仮想アドレスを出力する仮想ア
ドレス出力手段と、前記番号と前記仮想アドレスとの差
が所定値以上になったことを検出し、前記差が小さくな
るよう、前記読出手段の生成する前記読出アドレスを変
更する制御をする制御手段を有するものがある。

【００１３】上述した請求項１ないし請求項３の各請求
項に記載の楽音発生装置、これらの楽音発生装置に関連
した上述した楽音発生装置を構成する各手段は、ハード
ウエアにより実現することができる。また、コンピュー
タを、上述した各手段として機能させるためのプログラ
ムを作成することができる。このプログラムを記録媒体
に記録し、記録媒体からこのプログラムをコンピュータ
で読み取り可能にすることができる。

【００１４】

【発明の実施の形態】図１ないし図６を参照し、最初に
波形準備の段階について説明する。図１は、本発明の楽
音発生装置に用いる波形メモリに記憶させる楽音波形デ
ータの加工方法の原理的説明図である。図中、１は周期
の長い元波形（周期長Ｌ₁）のサンプル値、２は周期の
短い元波形（周期長Ｌ₂）のサンプル値、３は規格化さ
れた周期長ＣＬ（ＣｙｃｌｅＬｅｎｇｔｈ）の記憶波
形のサンプル値である。楽音波形を記憶させる際に、周
期の長い元波形は、圧縮率α₁＝ＣＬ／Ｌ₁で圧縮し、
周期の短い元波形は、圧縮率α₂＝ＣＬ／Ｌ₂で伸張し
て、周期がＣＬに規格化された記憶波形を形成して波形
メモリに記憶する。

【００１５】ここでの圧縮および伸張は、いわゆるサン
プリングレート変換の技術を用いて波形データのサンプ
リング周波数を変更することで実現され、それにより１
周期あたりのサンプル数が変化する。例えば、１周期あ
たり１００サンプルの波形データのサンプリング周波数
を１．５倍すれば１周期あたり１５０サンプルの波形デ
ータが得られ、元波形は圧縮率α₂＝１５０／１００で
伸張され、周期長が１５０サンプルに規格化された記憶
波形を形成して波形メモリに記憶される。このように、
波形準備処理では、圧縮伸張により元波形の長さがα倍
された記憶波形が生成される。

【００１６】具体的には、楽音波形データから、同位相
となる時点を検出して、ここを元波形の区切りポイント
として指定し、このポイント間を１周期と定めて、その
間のサンプル数が予め定められたサンプル数となるよう
にサンプル値を補間する処理を行い、規格化された周期
長ＣＬの記憶波形のサンプル値３を得る。サンプリング
周波数が一定であるので、１周期あたりのサンプル数で
周期長を表すことができる。上述した波形処理におけ
る、１周期当たりのサンプル数の増減により、周期長が
圧縮または伸張されることになる。なお、α₂＝ＣＬ／
Ｌ₂は、１を超える値をとるが、圧縮の場合と同じ演算
式を用いるために伸張も圧縮率αで表現している。

【００１７】周期の切れ目のポイントとしては、楽音波
形を１つのポイントまで読み出し終わったときに、その
時点で、別の任意のポイントから始まる波形の読み出し
に直接つないだ場合でも、波形が比較的滑らかにつなが
り、比較的ノイズの発生しにくい位置が選ばれている。
本発明では、それを同位相ポイントと呼んでいる。例え
ば、振幅値がゼロのゼロクロスポイントが好適である。
同位相ポイントで区切られた範囲が複数周期の波形デー
タの各１周期であり、その長さが所定長に規格化され、
規格化処理後の単位波形データが波形メモリに記憶され
る。

【００１８】このように、本発明では、波形データの各
周期長を規格化したものであり、周期長ＣＬを一定値に
揃えた単位波形データに加工してから波形メモリに記憶
させるとともに、元波形に対する規格化された単位波形
データの圧縮率αも周期データメモリに記憶しておき、
再生時にこの圧縮率αを用いて元波形をそのまま再現し
たり、読み出した波形データの時間軸圧縮伸張を行なう
ことにより元波形とは異なった音色の楽音波形を生成す
ることを可能とする。波形メモリに記憶する複数周期の
波形データの各周期の長さをあらかじめ規格化してある
ため、波形データの読出時に、波形データのある周期の
読み出しから別の周期の読み出しへと簡単に切換えでき
るようになる。

【００１９】図２は、本発明の楽音発生装置に用いる波
形メモリを作成する第１の装置の概要構成図である。図
中、１１は録音再生部、１２は周期長規格化部、１３は
各周期長指定部、１４は波形データ書込部、１５は周期
データ書込部である。

【００２０】波形入力は、録音再生部１１においてディ
ジタル録音されている。この再生時に、録音された複数
周期の波形データは、各周期長指定部１３において、波
形データの各周期の長さを自動的に検出、ないしは、ユ
ーザの操作子の操作により指定して、各周期の長さ、図
１の例では、Ｌ₁，Ｌ₂を判定し、圧縮率αを決定す
る。圧縮率αは、規格化した周期長を元波形の周期長で
割った値である。周期長規格化部１２では、決定された
圧縮率αに基づき圧縮伸張を行って、複数周期の波形デ
ータの各周期長ＣＬを所定の長さに揃えて規格化した波
形データを作成する。波形データ書込部１４は規格化さ
れた波形データで波形メモリを作成し、周期データ書込
部１５は圧縮率α、または、これをセント単位の圧縮率
α’に変換して周期データメモリを作成する。

【００２１】後述する本発明の楽音発生装置の実施の形
態では、上述した方法で準備された波形データを使用す
るが、次に示すような装置で波形データを作成すること
もできる。図３は、本発明の楽音発生装置に用いる波形
メモリを作成する第２の装置の概要構成図である。図
中、図２と同様な部分には同じ符号を付して説明を省略
する。２１は分離部、２２は非周期波形書込部である。
図２に示した第１の装置に比べて、分離部２１で、録音
した波形データを周期成分と非周期成分に分離し、非周
期成分については非周期波形書込部２２によりそのま
ま、波形メモリに書き込み、周期成分につては、図２に
示した第１の装置と同様に、周期長を所定の長さに揃え
て、波形メモリに記憶したものである。非周期波形と周
期波形とは、同期をとって読み出すことができるように
記憶される。

【００２２】分離部としては、例えば、周期成分の多い
周波数帯域を分離するフィルタあるいは、１波形中で周
期成分の多い期間を分離するゲート回路等を用いること
ができる。このような非周期波形データと周期波形デー
タとを使用した楽音形成では、音源の２チャネルを使用
し、そのうち１チャネルで非周期波形データを通常の方
式で読み出し、もう１つのチャネルで周期波形データの
時間軸圧縮伸張を行いつつ読み出すようにする。

【００２３】図４は、本発明の楽音発生装置において、
波形メモリに記憶される波形データの記憶形式の模式的
説明図である。図中、図４（ａ）は立上りから立下りま
での一連の全波形を記憶した例であり、図４（ｂ）は、
アタック部の波形とループ部の波形とを切り出して波形
メモリに記憶した例である。

【００２４】図４（ａ）に示されるように、自然楽器の
複数周期の演奏音は、波形データの１周期の長さを所定
の規格化された長さに揃えられ、言い換えれば、１周期
当たり所定数のサンプル値となるようにして、波形メモ
リの各番地に立上りから立下がりまで順番に記憶されて
いる。図中、Ａ０〜Ａｎ−１は、規格化された波形デー
タの周期１〜周期ｎ−１の先頭番地である。複数周期の
元波形の上で、１周期毎のそれぞれの同位相ポイントを
決定し、この同位相ポイントの間が周期長ＣＬになるよ
うに規格化が行われる。その結果、規格後の各周期ｉの
先頭番地Ａｉは、周期長ＣＬに等しい一定間隔おきであ
る。

【００２５】図４（ｂ）においては、自然楽器の演奏音
を再生した際に、アタック部の波形とループ部の波形と
を抽出したものである。図４（ａ）と同様に、Ａ０〜Ａ
ｎは、規格化された波形データの周期１〜周期ｎの先頭
番地であり、先頭番地は周期長ＣＬに等しい一定間隔お
きである。アタック部の波形データは、先頭番地ＡＳ＝
Ａ０からの波形データの周期０〜周期ｍ−１であり、ル
ープ部の波形データは、先頭番地ＬＳ＝Ａｍからの波形
データの周期ｍ〜周期ｎである。定常波形や、ビブラー
ト，トレモロ，トリルなどの周期性を有する変調波形の
変調周波数の１周期分などをループ部の波形データとす
る。変調周波数は、例えば、ビブラート等では数Ｈｚ〜
数十Ｈｚくらいの周波数である。また、変調周波数の複
数周期分をループ部としてもよい。

【００２６】なお、ループ部の終端から先端に戻る部分
を滑らかにするため、ループ部用に切り出した波形の終
端と先端の波形とをクロスフェードして得られた波形を
ループ部の終わりの部分に記憶してもよい。また、アタ
ック部の波形の途中を抜いて、その両側でクロスフェー
ドして、アタック部の長さを短縮して記憶させてもよ
い。図４（ｂ）においても、各１周期の圧縮率αが周期
データとして記憶される。ただし、アタック部以外で
は、圧縮率が余り変化しないため、複数周期に一度記憶
させるだけでもよい。

【００２７】上述した説明では、規格化された波形デー
タは、音高に関係なく一律に同一周期長、言い換えれ
ば、１周期当たりのサンプル数を同じにしていた。しか
し、規格化する周期長ＣＬを、音高等に応じて変えるこ
とができる。図５は、周期長の規格化の第１，第２の例
を示す説明図である。図５（ａ）は、第１の例を示すも
ので、音色や音高によらないで１つの波形データの中の
各周期の長さを揃えたものである。例えば、１周期長を
１ｋ（１０２４）サンプルとしたものである。以下の例
でも、１ｋサンプルを基準値として説明するが、この値
は説明用の数値例である。

【００２８】図５（ｂ）は、第２の例を示すもので、１
オクターブの各音域毎に、揃える周期の長さを異ならせ
たものである。音域毎にメモリバンクを割り当て、Ｇ０
〜Ｆ＃１の音域は、１周期のサンプル数を１０２４サン
プルとしているが、１オクターブ上がる毎にサンプル数
を半分にし、Ｇ７〜Ｆ＃８の音域は、８サンプルとして
いる。１つの波形データの中では、同じ周期長（サンプ
ル数）に揃えられている。

【００２９】なお、複数周期を１つの単位波形データと
してもよい。例えば、Ｇ１〜Ｆ＃２の音域では、２周期
を１つにして１０２４サンプルの単位波形データとす
る。波形メモリの読み出し時に、複数の単位波形の周期
を特定するための周期番号の桁数が少なくなり、カウン
タのビット数を減らすことができる。高いオクターブの
音域では、特にサンプル数が少ないために有効である。

【００３０】図６は、周期長の規格化の第３の例を示す
説明図である。半音の４つ毎に区分した音域毎に揃える
周期の長さを異ならせたものである。音域毎にメモリバ
ンクを割り当て、Ｇ０〜Ａ＃０の音域は、１周期のサン
プル数を１５３６サンプルとしているが、音域が１つ上
がる毎にサンプル数を５／６〜３／４にしている。シフ
トダウン数については、後述するが、１０２４ビットの
カウンタに付加したシフトレジスタの動作を示してい
る。１つの波形データの中では、同じ周期数（サンプル
数）に揃えられている。

【００３１】上述した説明では、１つの立上りから立下
りまでの波形中の各周期長は、その波形の音域によって
異なる長さに揃えられていたが、アタックの周期長を増
やし、サステインの周期長を減らすといったように、発
音途中で発音期間に応じて切り換えるようにしてもよ
い。また、上述した例は、１つの音色に属する波形デー
タの中での例であり、複数の音色の波形データが用意さ
れる場合は、各音色毎に独立に周期長を決めればよい。

【００３２】上述した変形例では、音域や発音期間、音
色等によって周期長を異ならせたが、それでも、周期長
を全く規格化しない場合に比べて、単位波形の終了の検
出が１周期のサンプル数を計数するカウンタで容易に検
出することができ、次の単位波形の波形の先頭アドレス
に移ることができる。また、単位波形同士のつながりが
よくなる。１つの音色の中で、複数のバリエーションの
波形データ（タッチ強／弱の波形や、変調あり／なしの
波形等）を用意する場合に、各波形データの周期の切り
方を互いに同位相になるようにしておく。そうしておけ
ば、ノイズを抑えつつ１つのバリエーションの波形デー
タのある周期の読み出しの途中で、異なるバリエーショ
ンの波形データの任意の周期の読み出しに切り換えるこ
とができる。

【００３３】図７は、本発明の楽音発生装置の実施の一
形態を説明するための全体構成図である。図中、３１は
演奏入力部、３２は設定入力部、３３は制御部、３４は
音源部、３５は制御レジスタ部、３６は波形発生部、３
７は音量制御部、３８はＣＨ累算部、３９はＤＡＣ、４
０はサウンドシステムである。

【００３４】演奏入力部３１は、ＭＩＤＩキーボード、
ＭＩＤＩギター、ホイール操作子、ペダル操作子、ジョ
イスティック等の演奏操作子、ないし、それらの中の任
意の操作子の組み合わせ、および、自動演奏装置等であ
り、ＭＩＤＩイベント等の演奏情報を供給する。設定入
力部３２は、表示器、パネルスイッチ、スライダー、ジ
ョグダイヤル等であり、ユーザが操作することにより、
設定情報を入力するとともに、設定情報等の表示を行
う。制御部３３は、ＣＰＵ、ＲＯＭ、ＲＡＭ、その他の
周辺回路を含み、設定情報に応じて楽音波形発生装置の
各種設定や、演奏入力に応じて音源部３４に対する発音
制御を行う。

【００３５】音源部３６内の制御レジスタ部３５は、制
御部３３から、音色指定データ、ピッチデータ、エンベ
ロープデータ、発音開始終了データなどのデータを受け
取って保持する。波形発生部３４は、制御レジスタ部３
５から制御データを受けて時分割で複数チャネル分の波
形を生成する。音量制御部３７は、生成された各チャネ
ルの波形に、楽音の立ち上がりから終わりまでの音量変
化特性を付与するもので、ノートオン後に、アタック、
ディケイ、サステイン、リリース（ＡＤＳＲ）型のエン
ベロープを発生しつつ、波形発生部３６が生成した波形
にエンベロープを乗じて音量を制御する。

【００３６】以上の、波形発生部３６、音量制御部３７
の動作は、各発音チャネル毎に独立して行われ、ＣＨ累
算部３８は、エンベロープ特性を付与された複数チャネ
ルの波形を合成して、ＤＡＣ（Ｄ／Ａ変換器）３９に供
給し、ＤＡＣ３９は、アナログ信号に戻された波形をサ
ウンドシステム４０に出力する。

【００３７】図８は、図７に示した波形発生部の内部構
成図である。図中、５１，５２は加算部、５３はＦナン
バ発生部、５４はカウンタ部、５５は波形選択部、５６
はＬＰＦ、５７はスタートアドレスおよび周期長記憶
部、５８は周期データ記憶部、５９は第１の周期番号レ
ジスタ、６０は第２の周期番号レジスタ、６１は第１の
加工部、６２は第２の加工部、６３は波形メモリ、６４
は第１の補間部、６５は第２の補間部、６６はクロスフ
ェード合成部、６７は仮想アドレスカウンタ部である。

【００３８】この実施の形態では、各発音チャネル毎
に、読出アドレスをずらせて波形メモリ６３から２系列
の読み出しを行う。仮想アドレスカウンタ部６７は、時
間の経過とともに波形メモリ６３から波形データを読み
出すべき位置の軌跡を指示し、波形選択部５５は、この
仮想アドレスＶＡの示すアドレスを目標として、２系列
を交替させることにより読み出すアドレスを追従させ
る。それとともに、クロスフェード合成部６６を制御し
て、２系列の一方の選択または両系列の合成をする。１
つの波形データの連続した周期を順次読み出す場合は、
２系列のうちのいずれか一方だけを使用して読み出しを
行う。読み出す周期がジャンプする場合には、一方の系
列では、直前に読み出していた周期に続く周期を読み出
しつつ、もう一方の系列でジャンプ先の新たな周期の読
み出しを行い、その２波形をクロスフェード合成部６６
で合成して波形のつながりを良くしている。

【００３９】この実施の形態では、波形メモリ６３に記
憶された単位波形内のサンプル点のアドレスを指示する
位相データとして、Ｆナンバ（周波数ナンバ）演算方式
を採用している。各鍵の音高周波数に比例した数値をカ
ウンタ部５４で累算してその整数部を単位波形内のサン
プル点のアドレスとして、サンプル値を実時間で読み出
すものである。

【００４０】各鍵の音高周波数に比例したノートナンバ
（セント単位）は、加算部５１においてはピッチベンド
等のピッチずれ入力（セント単位）と加算され、加算部
５２においては、ＬＰＦ（ローパスフィルタ）５６の出
力と加算され、Ｆナンバ発生部５３に入力される。ピッ
チずれの入力データとしては、この他に、基準ピッチか
らのずれを指定するデチューンデータや、ＬＦＯ（低周
波発振器）の発生する低周波波形データ、ピッチエンベ
ロープ発生器の発生するピッチエンベロープデータ等が
あり、これらのデータをそれぞれ単独で、あるいは、複
数混合してＦナンバ発生部５３に供給する。

【００４１】ＬＰＦ５６は、ディジタルローパスフィル
タであり、周期データ記憶部５８から、単位波形毎の圧
縮率α’を受け取り、滑らかな変化となるようにフィル
タリングを行なって加算部５２に圧縮率α’を出力す
る。この周期データ記憶部５８は、選択された波形デー
タを加工した際に使用した各周期の圧縮率αをセント単
位に変換した圧縮率α’を記憶したものである。上述し
たノートナンバおよびピッチずれの入力データは、いず
れもセント単位であるため、乗算すべきところを加算で
済ますことができる。

【００４２】圧縮率α’を加算することで、周波数的に
は、圧縮率を乗算したことになり、規格化された単位波
形データの周期長が、規格化前の変動している周期長に
戻される。規格化された周期長をそのまま用い、変動し
ている録音時の波形データに戻す必要がない場合には、
圧縮率α’を加算する必要はない。

【００４３】図５（ｂ）を参照して説明したように、周
期長の規格化の第２の例においては、音域によって楽音
生成に使用する単位波形の周期長（サンプル数）が異な
っている。Ｆナンバ発生部５３は、このことを考慮して
発音ピッチに対応する周波数情報（Ｆナンバ）を出力す
る。また、図６を参照して説明したように、周期長の規
格化の第３の例においては、バンク１〜３、バンク４〜
６、バンク７〜９・・・の各３つのバンクでは、次に説
明するように、カウンタ部５４のカウント範囲（マスク
するビット数）が同じであるので、同じＦナンバとな
る。

【００４４】カウンタ部５４は、Ｆナンバを累算するカ
ウンタである。整数部は、最大で１０２４までカウント
できればよいので１０ビット、小数部は、ピッチ非同期
で正確なピッチの楽音を発生するために１５ビット程度
を用いる。したがって、合わせて２５ビット程度とな
る。カウンタ部５４は、ノートオンでリセットされ、各
サンプリング周期に各チャネルのＦナンバを累算し、各
系列それぞれの単位波形内を読み出すためのポインタｐ
１，ｐ２を出力する。

【００４５】波形選択部５５は、図７に示した制御部３
３内のＣＰＵにより指示された読み出すべき波形データ
について、そのスタートアドレスＡ０と周期長ＣＬを、
スタートアドレスおよび周期長記憶部５７から受け取
る。スタートアドレスおよび周期長記憶部５７は、選択
された波形データの立ち上がりのスタートアドレスと、
その波形の単位波形の周期長（各単位波形に共通の値）
を記憶している。

【００４６】波形選択部５５内の、第１，第２の周期番
号レジスタ５９，６０は、それぞれ、各系列で読み出し
ている周期番号ＣＮ（サイクルナンバ）１，２を保持す
る。周期番号ＣＮ（サイクルナンバ）１，２は、先に図
４を参照した説明における、「規格化後の各周期ｉ」に
相当する値であり、言い換えれば、周期番号ＣＮ（サイ
クルナンバ）１，２により「規格化後の各周期ｉ」が指
定される。１波形内の各単位波形の先頭アドレスは、各
系列について、次式で計算される。ＡＤＳ１＝Ａ０＋ＣＬ×ＣＮ１ＡＤＳ２＝Ａ０＋ＣＬ×ＣＮ２このように、各単位波形の先頭アドレスは、あらかじめ
記憶しておかなくても簡単に求めることができ、複数の
単位波形データを任意につなぐことが容易である。

【００４７】波形選択部５５は、先頭アドレスＡＤＳ
１，ＡＤＳ２を加工部６１，６２に送るとともに、各周
期長ＣＬに応じてポインタｐ１，ｐ２の指定範囲を変え
るように第１，第２の加工部６１，６２に指示を送る。
また、カウンタ部５４からの出力をモニタしており、ポ
インタｐ１，ｐ２が規格化された周期長ＣＬの範囲を一
通り通過するタイミング、すなわち、指定された１周期
分が読み終わるタイミングを検出し、そのタイミングで
次の波形との接続制御を行う。ただし、バンクにより終
了タイミングは異なる。

【００４８】単位波形データは、その１周期を任意のｎ
ビットで表わされる数に２^mを乗じた数の周期長（サン
プル数）で規格化されたものである。例えば、図５
（ｂ）の規格化例の場合、バンク１の場合はｍ＝３，ｎ
＝７、バンク２の場合はｍ＝３，ｎ＝６、バンク３の場
合は、ｍ＝３，ｎ＝５であり、バンク８の場合にｍ＝
３，ｎ＝０となる。カウンタ部５４は、整数部がｍ＋ｎ
＝１０ビットであり、単位波形データの１周期内のサン
プル点の読出アドレスをポインタｐ１，ｐ２の整数部で
指定する。バンク１の場合は、最上位の第１０ビットが
１から０に反転したことを検出することにより単位波形
データの終了を判定することができ、同様に、バンク２
の場合は第９ビット、バンク３の場合は第８ビット、バ
ンク８の場合は第３ビットが、それぞれ１から０に反転
したことを検出することによって単位波形データの終了
を判定することができる。

【００４９】このように、図５（ｂ）に示した規格化が
行われていれば、波形メモリから複数の単位波形データ
を順次読み出す場合に、周期長が異なる波形データであ
っても、１つのアドレスカウンタを共用し、単位波形デ
ータの終了の判定をカウンタ部５４の上位ビットの判定
だけで行うことができる。また、図示を省略するが、第
１および第２の系列で波形メモリから波形データを時分
割による同時処理で読み出す場合に、第１の系列で読み
出す第１の波形データと第２の系列で読み出す第２の波
形データとの１周期あたりのサンプル数が異なる場合で
も、１つのアドレスカウンタを共用し、各系列毎に単位
波形データの終了の判定をカウンタ部５４の上位ビット
の判定だけで行うことができる。

【００５０】図９は、図８に示した第１，第２の加工部
の内部構成図である。図９（ａ）は、図５（ｂ）を参照
して説明した周期長の規格化の第２の例に、図９（ｂ）
は、図６を参照して説明した周期長の規格化の第３の例
に用いるものである。図中、７１は上位ビットマスク
部、７２は加算部、７３はシフト部、７４は加算部であ
る。

【００５１】図９（ａ）において、上位ビットマスク部
７１は、周期長ＣＬを入力し、図５（ｂ）に示したバン
ク１の場合には全ビットをそのまま出力するが、バンク
２の場合には上位１ビットを０でマスクして９ビット化
し、バンク３の場合には上位２ビットをマスクして８ビ
ット化し、読み出す周期の先頭アドレスＡＤＳ１または
ＡＤＳ２と加算部７２で加算して波形メモリ６３に出力
する。バンク４以降についても同様である。その結果、
加工部６１，６２の出力するアドレスＡＤ１，ＡＤ２
は、バンク１では先頭アドレスＡＤＳ１，ＡＤＳ２から
スタートして１０２４サンプル分の範囲をＦナンバに応
じた速度で変化し、バンク２では先頭アドレスから５１
２サンプル分の範囲、バンク３では２５６サンプル分の
範囲、というように、それぞれバンクに応じた範囲で変
化するアドレスが出力される。

【００５２】このように、図５（ｂ）に示した規格化が
行われていれば、波形メモリから複数の単位波形データ
を順次読み出す場合に、周期長が異なる波形データであ
っても、１つのアドレスカウンタを共用し、ビットマス
クを変えるだけで同じ位相で変化する読出アドレスを作
成することができる。また、上述したように、第１およ
び第２の系列で波形メモリから波形データを時分割によ
る同時処理で読み出す場合に、第１の系列で読み出す第
１の波形データと第２の系列で読み出す第２の波形デー
タの周期長が異なる場合でも、１つのアドレスカウンタ
を共用し、各系列毎にビットマスクを異ならせるだけで
同じ位相で変化する各系列の読出アドレスを作成するこ
とができる。

【００５３】図９（ｂ）において、上位ビットマスク部
７１は、図６に示したバンク１〜３の場合にはマスクを
かけず１０ビットとし、バンク４〜６の場合には９ビッ
ト化し、バンク７〜９の場合には８ビット化し、バンク
１０〜１２以降についても同様にマスクをかけて低ビッ
ト化する。さらに加えて、バンク１，４，６の場合に
は、ビットマスク後のポインタｐ１，ｐ２をシフト部７
３により１ビットシフトダウンした出力（１／２倍にな
る）と加算部７４で加算して、結果的に３／２倍したポ
インタを出力する。バンク２，５，７・・・の場合に
は、シフト部７３により２ビットシフトダウンした出力
（１／４になる）と加算して、結果的に５／４したポイ
ンタを出力し、バンク３，６，９・・・の場合には、ビ
ットマスク後のポインタをそのまま出力する。

【００５４】したがって、加工部６１，６２の出力する
アドレスＡＤ１，ＡＤ２は、図６に示したバンク１では
先頭アドレスＡＤＳ１，ＡＤＳ２からスタートして１５
３６サンプル分の範囲をＦナンバに応じた速度で変化
し、バンク２では先頭アドレスから１２８０サンプル分
の範囲、バンク３では１０２４サンプル分の範囲、バン
ク４では７６８サンプル分の範囲、というようにそれぞ
れバンクに応じた範囲で変化するアドレスが出力され
る。

【００５５】次に、図８に戻り、波形メモリ６３からの
波形の読み出しについて説明する。各チャネル毎に２系
列で、アドレスＡＤ１＝（ＡＤＳ１＋ｐ１），ＡＤ２＝
（ＡＤＳ２＋ｐ２）に記憶された波形データを読み出
す。ここで、読み出し用のポインタｐ１，ｐ２は、各周
期の読出開始時に値０（ほぼ０の値）からスタートし、
各サンプリング周期毎に、楽音ピッチに応じたレート
（Ｆナンバとシフト部７３のシフト量により決まる値）
で増加する。ここで、先頭アドレスＡＤＳ１，ＡＤＳ２
は整数部だけを有し、Ｆナンバとポインタｐ１，ｐ２は
整数部と小数部を有するので、結果的にＡＤ１，ＡＤ２
も整数部と小数部からなるアドレスとなる。波形メモリ
６３からは、各系列毎にそれぞれ、読出アドレスＡＤ
１，ＡＤ２の整数部で示されるアドレスとその１つ先の
アドレスの２つのサンプル値が読み出され、第１，第２
の補間部６４，６５に出力される。

【００５６】第１，第２の補間部６４，６５では、各系
列毎に２つずつ読み出されたサンプル値の間を、それぞ
れ、読出アドレスＡＤ１，ＡＤ２の小数部に応じて補間
し、結果的に、読出アドレスＡＤ１，ＡＤ２の整数部お
よび小数部に対応した２系列の補間サンプル値が出力さ
れる。クロスフェード合成部１６は、クロスフェードの
指示があった場合、入力する２系列分の補間サンプル値
のうちの切り替え前の系列のレベルを最大値から徐々に
小さくする（フェードアウト）とともに切り替え後の系
列のレベルをゼロから徐々に大きく（フェードイン）
し、かつ、レベル制御後の２系列の補間サンプル値を加
算して出力する波形データのサンプル値を得る。クロス
フェードの指示がなかった場合は、直前にフェードイン
した系列のレベルを最大値に保持するとともに、他方の
系列のレベルをゼロに保持し、２系列を合成した波形デ
ータを出力する。

【００５７】図１０は、本発明の楽音発生装置におい
て、発音開始指示に応じて、音源部の発音割当てされた
チャネルで、指示に応じた楽音の生成を開始する状況を
説明するためのフローチャートである。図１０（ａ）
は、メインのフローチャート、図１０（ｂ）は、キーオ
ンイベントのフローチャートである。図１０（ａ）にお
いて、Ｓ８１においては、装置の初期設定を行う。Ｓ８
２においては、鍵スイッチ入力に関する処理を行い、波
形生成Ｓ８３においては、演奏操作子入力に関する処理
を行い、Ｓ８４においては、設定操作子入力に関する処
理を行う。

【００５８】図１０（ｂ）は、Ｓ８２の鍵スイッチ処理
において、キーオンイベント（発音を指示するイベン
ト）があったときの処理を説明するものであり、Ｓ８５
においては、キーの音高をパラメータＮＮのレジスタに
設定し、押鍵強度（速度）をパラメータＶＥＬのレジス
タに設定する。Ｓ８６においては、このキーオンイベン
トによる発音チャネル（ｃｈ）を発音チャネルＡＳとし
て割当てる。Ｓ８７においては、ＡＳｃｈの発音チャネ
ルの制御レジスタに、現在選択されている音色ＴＣの波
形選択情報、エンベロープ情報等を設定する。より具体
的には、波形の記憶位置を指示する情報、アタックの長
さｍ、ループの長さｎ、音高ＮＮに応じたピッチ、エン
ベロープの各レベル、各レート等を書き込む。Ｓ８８に
おいては、ＡＳｃｈの発音チャネルにノートオンを指示
し、波形読み出し、および、音量エンベロープの制御な
どが開始される。

【００５９】上述したＳ８７における発音指示時の制御
レジスタの設定において、当該チャネルでは圧縮伸張を
行わないよう設定された場合、波形発生部のノートオン
後の動作は次のようになる。まず、ステップ１として、
第１の系列のみを使用して、波形メモリに複数記憶され
た波形データの中から、選択されている音色ＴＣに対応
した波形データの周期０のアドレスＡ０（図４（ａ）参
照）から読み出しを開始する。ここで、第１の周期番号
レジスタ５９のＣＮ１は０である。次に、ステップ２と
して、ピッチに応じた速度でポインタｐ１を更新しなが
ら読み出しを続行する。ステップ３として、ポインタｐ
１が、周期長ＣＬ（図４（ａ）の例では、一定長）に達
すると、ＣＮ１を１つインクリメントする。ここで、ポ
インタｐ１の示す位置は、図９に示した加工部６１内の
上位ビットマスク部７１の動作に応じ、先頭の０に戻っ
ている。以後、ステップ２とステップ３を繰り返す。

【００６０】仮想アドレスカウンタ部６７は、周期番号
のスケール上で整数部１０ビット、小数部５ビットの１
５ビットを有するカウンタであり、この出力値に応じて
波形読み出し時の時間軸圧縮伸張が制御される。整数部
のビット数は、１波形の周期数の最大値またはこれ以上
になるように選定されている。小数部は、仮想アドレス
の進行速度ＶＦ（仮想Ｆナンバ）を細かく制御するため
である。仮想アドレスカウンタ部６７は、同じ単位波形
データを繰り返し読み出す範囲を指定するループアドレ
ス、１波形を読み出す進行レート等を入力し、仮想アド
レスを波形選択部５５に出力する。仮想アドレスカウン
タ部６７は、時間の進行あるいは周期の進行に応じてカ
ウント値が進行する。このカウント値を、以下、仮想ア
ドレスＶＡという。

【００６１】第１の例として、仮想アドレスＶＡに対し
て、所定時間毎（例えば、１０ミリ秒毎、２ミリ秒毎
等、あるいは、サンプリング周期の１００周期毎等）に
上述した進行速度ＶＦを累算する。この値に小数部があ
れば、１回の累算で進む量を１．２とか０．８のように
指定できる。この場合の進行速度ＶＦは、絶対時間を基
準とした仮想アドレスＶＡの進行レートとなる。したが
って、Ｆナンバ（実アドレスの進行レート）を変更して
波形のピッチを変更したとしても、波形データの再生時
間は変化を受けない。

【００６２】第２の例として、１つの単位波形を読み出
すごとに、仮想アドレスＶＡに対し進行速度ＶＦを累算
する。この場合の進行速度ＶＦは、波形データを時間軸
圧縮伸張なしで読み出したときの実アドレスの進行レー
ト（Ｆナンバに相当）を基準とした相対レートになる。
例えば、進行速度ＶＦを２とすれば、仮想アドレスは実
アドレスの２倍の速度で進むことになり、波形の再生時
間が２分の１となる。以下の説明では、第１の例のよう
に、時間の進行に応じて仮想アドレスＶＡが進行する場
合についてのみ説明する。

【００６３】仮想アドレスは、０からスタートし時間の
経過とともに波形メモリ６３から単位波形データを読み
出すべき位置の軌跡を指示する。波形選択部５５は、こ
の仮想アドレスＶＡの示す周期番号を目標として、第
１，第２の周期番号レジスタ５９，６０に記憶された周
期番号ＣＮ１，ＣＮ２を追従させる。すなわち、２つの
系列の読出アドレスを追従させる。その様子は、後述す
るように図１１〜図１７に示されている。それととも
に、クロスフェード合成部６６を制御して、２系列の一
方の選択または両系列の合成をする。具体的には、仮想
アドレスカウンタ部６７の示す周期番号ＶＡと、現在ク
ロスフェード部６６においてフェードイン中の系列、ま
たは、レベルが最大値に保持されている系列、すなわ
ち、現系列の周期番号ＣＮとの差を判定して、当該系列
における周期の読み出しを継続するか、他方の系列でそ
れとは異なる番号の周期の読み出しを開始してその系列
への切り替えを行うかを決定する。

【００６４】なお、上述した説明では、現系列の周期番
号ＣＮ１またはＣＮ２で周期データ記憶部５８から圧縮
率α’を読み出しており、読み出している現系列の単位
波形データに対応してピッチを制御することを前提とし
ていた。これに代えて、図８において仮想アドレスカウ
ンタ部６７から周期データ記憶部５８に点線の矢印で示
したように、仮想アドレスカウンタ部６７の出力する仮
想アドレスの整数部により、周期データ記憶部５８から
圧縮率α’を読み出すことにより、現在クロスフェード
部６６においてフェードイン中の系列、または、レベル
が最大値に保持されている系列の波形データを、波形全
体で見た場合の読み出しの進行に対応したピッチ変化で
読み出すようにすることができる。

【００６５】図１０（ｂ）に示したＳ８７における発音
指示時の制御レジスタの設定において、当該チャネルで
圧縮伸張を行うよう設定された場合、図８に示した波形
発生部では、第１の系列と第２の系列の両方を使用し
て、必要に応じてクロスフェード合成部６６でクロスフ
ェードをしながら、波形メモリ６３から読み出される波
形の時間軸を圧縮伸張する音源動作を開始する。

【００６６】最初は、一方の系列の読出アドレス（仮に
ＡＤ１とする）を用いて波形データを出力する。この系
列の周期番号ＣＮ１の軌跡が仮想アドレスＶＡの軌跡に
十分近い場合には、この系列の読出を継続する。一方、
この系列の周期番号ＣＮ１の軌跡が仮想アドレスＶＡの
軌跡から遠ざかったときには、読み出しの切り替えを指
示し、他方の系列において、周期番号ＣＮ１と整数値だ
け大きいかまたは小さい値で、仮想アドレスに近い値の
周期番号ＣＮ２を用いて読み出しを開始するとともに、
この系列から他方の系列へのクロスフェードを行う。ク
ロスフェードの終了後は、他方の系列において読出アド
レス（ＡＤ２）で波形データを読み出すとともに、この
系列の周期番号ＣＮ２の軌跡と仮想アドレスＶＡとの差
を判定し、同様の動作を行う。

【００６７】図１０（ｂ）に示したＳ８７のノートオン
に対して図８に示した波形発生部の動作を説明する。カ
ウンタ５４は、ゼロを初期値として各サンプリング周期
毎にＦナンバを累算し、累算値を加工部６１，６２に出
力する。一方、仮想アドレスカウンタ６７は、ゼロを初
期値として進行速度ＶＦに応じて時間的に変化する仮想
アドレスＶＡを出力する。波形選択部５５は、周期番号
ＣＮ１＝０を初期値として、まず、第１の系列において
選択されている音色ＴＣに対応した波形データ（波形デ
ータの記憶形式としては、図４（ａ）参照）の周期０の
読み出しを行う。このとき、クロスフェード部６６から
は第１系列の第１の補間部６４の補間サンプル値が出力
されている。

【００６８】周期番号ＣＮ１＝０の読み出しの終了時
に、第１の系列において続いて読み出される周期番号Ｃ
Ｎ１＋１＝１を新たな周期番号ＣＮ１に設定するととも
に、その時の仮想アドレスＶＡを新たな周期番号ＣＮ１
＝１と比較し、その差が１／２周期以上かどうかを判定
する。仮想アドレスＶＡとＣＮ１＝１との差が１／２周
期以内の場合は、切り替えを行わず、第１の系列におい
て引き続きＣＮ１＝２，３，・・・に対応した周期の読
出を行い、その周期の終わりの時点で上述したのと同じ
動作を繰り返す。

【００６９】一方、仮想アドレスＶＡがＣＮ１より１／
２周期以上進んでいる場合、または、１／２周期以上遅
れている場合には切り替えを行う。波形選択部５５は、
仮想アドレスＶＡに応じた周期番号をＣＮ２に設定し、
引き続き第１の系列においてＣＮ１に対応した周期の読
み出しを行うとともに、第２の系列において上述したＣ
Ｎ２に対応した新たな周期の読み出しを行い、クロスフ
ェード部６６において、第１の系列の第１の補間部６４
の補間サンプル値から第２の系列の第２の補間部６５の
補間サンプル値へのクロスフェードを行うように制御す
る。このクロスフェードは、第２の系列における周期Ｃ
Ｎ２の読み出しが終わる前に終了するよう設定されてい
る。

【００７０】その後、フェードインした第２の周期で周
期ＣＮ２の読み出しが終了すると、ＣＮ２の値を１つイ
ンクリメントするとともに、その時の仮想アドレスＶＡ
と比較し、その差が１／２周期以上かどうか判定する。
その後の動作は、上述した第１の系列において判定が行
われた後の動作と同様である。すなわち、切り替えが必
要な場合は、再び第１の系列に向けてのクロスフェード
を行い、切り替えが必要ない場合には、第２の系列で継
続して読み出しを行う。なお、切り替えを行うかどうか
の判定基準は、上述したような１／２周期には限らず、
５／４周期，３周期など、任意に決めることができる。
特に、仮想アドレスＶＡも、読出アドレスの周期ＣＮ
１，ＣＮ２と同様に、単位波形データの周期番号を指定
するものとして、読出アドレスの周期ＣＮ１，ＣＮ２と
比較するようにすれば、周期番号同士の比較であるか
ら、仮想アドレスの発生と比較とを少ないビット数で簡
単に行うことができる。

【００７１】一般的に、切り替えを行わない場合には、
２つの系列のうちの現系列（クロスフェード部６６で直
前にフェードインされた系列または最大レベルに保持さ
れていた系列）が、直前に読み出されていた周期に引き
続く周期の読み出しを継続するとともに、その出力がク
ロスフェード部から最大レベルで出力される。切り替え
を行う場合には、現系列が直前に読み出された周期に続
く周期の読み出しを行い、もう一方の系列で仮想アドレ
スＶＡに対応した切り替えられるべき周期の読み出しを
行うとともに、クロスフェード部６６で現系列からもう
一方の系列へのクロスフェードが行われる。

【００７２】上述した仮想アドレスに応じた第１の系
列，第２の系列の読出アドレスの進行の様子が、図１１
ないし図１７に示されている。図１１は、ピッチ一定で
再生時間のみを圧縮する第１の例である。図中、９１は
圧縮伸張しない場合の第１の加工部の出力する第１の系
列の読出アドレス、９２は仮想アドレスカウンタ部の出
力、９３，９５は第１の系列の読出アドレス、９４，９
６は第２の系列の読出アドレスである。横軸は時間であ
り、縦軸は波形メモリ６３のアドレスである。再生時間
を圧縮する場合には、仮想アドレスカウンタ部の出力９
２の傾きを、圧縮伸張しない場合の第１の系列の読出ア
ドレス９１の傾きよりも急峻にする。最初、第１の系列
の読出アドレス９３をアドレスとして波形メモリ６３か
ら読み出した第１の系列をクロスフェード合成部６６か
ら出力する。

【００７３】そうすると、第１の系列の読出アドレス９
３は、仮想アドレスカウンタ部の出力９２から遅れて行
き、この遅れが所定周期数に達したときに、第２の系列
の読出アドレス９４をアドレスとして、上述した所定周
期数だけアドレスを進めた位置から波形メモリ６３を読
み出し、この第２の系列をクロスフェード合成部６６か
ら出力するようにする。その際、瞬時に切り替えるので
はなく、切り替えの前後の所定時間においては、２系列
の出力を用いて徐々に第２の系列の割合を多くしてクロ
スフェード合成部６６から出力するようにする。

【００７４】その後は、第２の系列の読出アドレス９４
も、仮想アドレスカウンタ部の出力９２から遅れ行く。
そこで、この遅れが上述した所定周期数に達したとき
に、第１の系列の読出アドレス９５をアドレスとして、
上述した所定周期数だけアドレスを進めた位置から波形
メモリ６３を読み出し、この第１の系列をクロスフェー
ド合成部６６から出力するようにする。この際も、切り
替えの前後の所定時間においては、２系列の出力を用い
て徐々に第１の系列の割合を多くしてクロスフェード合
成部６６から出力するようにする。同様にして、第１の
系列の読出アドレス９５から第２の系列の読出アドレス
９６に切り替える。結局、仮想アドレスカウンタ部の出
力９２を目標値として交互に２系列を切り替え、かつ、
読み出しアドレスを局部的に飛び越しさせながら１つの
全波形を読み出す。

【００７５】図１２は、ピッチ一定で再生時間のみを圧
縮する第２の例である。図中、図１１と同様な部分には
同じ符号を付して説明を省略する。図１１に示した例
が、全波形の期間において一様に圧縮されるように、仮
想アドレスカウンタ部の出力９２を直線的に設定したの
に対して、この第２の例では、徐々に圧縮率が増加する
ような曲線状にしたものである。この場合も、図１１に
示した例と同様にして交互に２系列を切り替えて圧縮を
実現することができる。切り替えの前後の所定時間にお
いては、２系列の出力をクロスフェードしてクロスフェ
ード合成部６６から出力する。なお、遅れの差である所
定周期数を一定値に固定する代わりに、圧縮率が高くな
るほど大きな値にするなどして適応的に制御することも
可能である。

【００７６】図１３は、ピッチ一定で再生時間のみを伸
張する第１の例である。図中、図１１と同様な部分には
同じ符号を付して説明を省略する。再生時間を伸張する
場合には、仮想アドレスカウンタ部の出力９２の傾き
を、圧縮伸張しない場合の第１の系列の読出アドレス９
１の傾きよりも緩やかにする。最初、第１の系列の読出
アドレス９３をアドレスとして波形メモリ６３から読み
出した第１の系列をクロスフェード合成部６６から出力
する。

【００７７】第１の系列の読出アドレス９３の、仮想ア
ドレスカウンタ部の出力９２からの進みが所定周期数に
達したときに、第２の系列の読出アドレス９４をアドレ
スとして、上述した所定周期数だけアドレスを遅らせた
位置から波形メモリ６３を読み出し、この第２の系列を
クロスフェード合成部６６から出力するようにする。切
り替え前後の所定時間においては、２系列の出力をクロ
スフェードしてクロスフェード合成部６６から出力す
る。その後、第２の系列の読出アドレス９４の、仮想ア
ドレスカウンタ部の出力９２からの進みが上述した所定
周期数に達したときに、再び第１の系列の読出アドレス
９５をアドレスとして、上述した所定周期数だけアドレ
スを遅らせた位置から波形メモリ６３を読み出し、以後
同様に、交互に２系列を切り替える。結局、仮想アドレ
スカウンタ部の出力９２を目標値として交互に２系列を
切り替え、かつ、読出アドレスを局部的に繰り返しなが
ら１つの全波形のアドレスを読み出す。

【００７８】図１４は、ピッチ一定で再生時間のみを伸
張する第２の例である。図中、図１１と同様な部分には
同じ符号を付して説明を省略する。この例は図１３に示
した例が、全波形の期間において一様に伸張されるよう
に、仮想アドレスカウンタ部の出力９２を直線的に設定
したのに対して、この第２の例では、徐々に圧縮率が低
下する（伸張率が増加する）ような曲線状にしたもので
ある。この場合も、図１３に示した例と同様にして伸張
を実現することができる。なお、進みの差である所定周
期数を一定値に固定するのではなく、圧縮率が低くなる
ほど小さな値にするなどして適応的に制御することも可
能である。

【００７９】Ｆナンバは、発生すべき楽音のピッチに対
応しており、したがって、カウンタ５４はこのピッチに
応じた速度で増加する。一方、仮想アドレスＶＡの進行
速度ＶＦは、楽音のピッチ等の他の楽音特性とは独立し
て任意に設定することができる。進行速度ＶＦは、正の
値だけではなく、負の値をとってもよく、また、楽音の
発生途中で大きく変化させてもよい。進行速度ＶＦが負
の値を取った場合は、各周期の読み出しにおいて実アド
レスは正方向に進行しつつ、時間軸上の過去の位置にあ
る周期に順次クロスフェードされ、全体として眺めれば
負の方向に読出位置が進むように見える。楽音の発生途
中で進行速度ＶＦを変化させた場合、波形データに対し
部分的に異なる圧縮伸張をすることができる。例えば、
波形データのアタック部のアドレス範囲で大きい進行速
度ＶＦとし、それ以降を小さい進行速度ＶＦとすると、
アタック部が圧縮され、それ以降が伸張された波形デー
タが出力される。

【００８０】図１５は、再生時間一定でピッチのみを上
げる例である。図中、図１１と同様な部分には同じ符号
を付して説明を省略する。９７は第１の加工部の出力す
る第１の系列の読出アドレスである。ピッチを上げる場
合には、Ｆナンバ発生部５３から出力されるＦナンバを
大きくして、圧縮伸張しない場合の第１の系列の読出ア
ドレス９１の傾きを、仮想アドレスカウンタ部の出力９
２の傾きよりも急峻にする。最初、第１の系列の読出ア
ドレス９３をアドレスとして波形メモリ６３から読み出
した第１の系列をクロスフェード合成部６６から出力す
る。

【００８１】そうすると、第１の系列の読出アドレス９
３は、仮想アドレスカウンタ部の出力９２から進んで行
き、この進みが所定周期数に達したときに、第２の系列
の読出アドレス９４をアドレスとして、上述した所定周
期数だけアドレスを遅らせた位置から波形メモリ６３を
読み出し、この第２の系列をクロスフェード合成部６６
から出力するようにする。その際、瞬時に切り替えるの
ではなく、切り替えの前後の所定時間においては、２系
列の出力を用いて徐々に第２の系列の割合を多くしてク
ロスフェード合成部６６から出力するようにする。

【００８２】その後は、第２の系列の読出アドレス９４
も、仮想アドレスカウンタ部の出力９２から進んで行
く。そこで、この進みが上述した所定周期数に達したと
きに、第１の系列の読出アドレス９５をアドレスとし
て、上述した所定周期数だけアドレスを遅らせた位置か
ら波形メモリ６３を読み出し、この第１の系列をクロス
フェード合成部６６から出力するようにする。この際
も、切り替えの前後の所定時間においては、２系列の出
力を用いて徐々に第１の系列の割合を多くしてクロスフ
ェード合成部６６から出力するようにする。同様にし
て、第１の系列の読出アドレス９５から第２の系列の読
出アドレス９６に切り替え、さらに、第１の系列の読出
アドレス９７に切り替える。結局、この場合も、仮想ア
ドレスカウンタ部の出力９２を目標値として交互に２系
列を切り替え、かつ、アドレスを局部的に繰り返させな
がら１つの全波形のアドレスを読み出す。

【００８３】図１６は、再生時間一定でピッチのみを下
げる例である。図中、図１１と同様な部分には同じ符号
を付して説明を省略する。ピッチを下げる場合には、Ｆ
ナンバ発生部５３から出力されるＦナンバを小さくし
て、第１の系列の読出アドレス９１の傾きを、圧縮伸張
しない場合の仮想アドレスカウンタ部の出力９２の傾き
よりも緩やかにする。最初、第１の系列の読出アドレス
９３をアドレスとして波形メモリ６３から読み出した第
１の系列をクロスフェード合成部６６から出力する。

【００８４】第１の系列の読出アドレス９３は、仮想ア
ドレスカウンタ部の出力９２から遅れて行き、この遅れ
が所定周期数に達したときに、第２の系列の読出アドレ
ス９４をアドレスとして、上述した所定周期数だけアド
レスを遅らせた位置から波形メモリ６３を読み出し、こ
の第２の系列をクロスフェード合成部６６から出力する
ようにする。その際、切り替えの前後の所定時間におい
ては、２系列の出力を用いてクロスフェードさせてクロ
スフェード合成部６６から出力するようにする。その後
も同様に、仮想アドレスカウンタ部の出力９２を目標値
として交互に２系列を切り替え、かつ、アドレスを局部
的に飛び越しさせながら１つの全波形のアドレスを読み
出す。

【００８５】図１５，図１６を参照して説明したよう
に、生成する楽音のピッチが変更された場合でも、仮想
アドレスＶＡの時間変化の形状を変更せずにおけば、も
とと同じ時間軸でピッチのみ変更された波形データを得
ることができる。仮想アドレスにより時間軸の圧縮伸張
を制御する方式であるため、通常のピッチチェンジャと
は異なり、精度の高いピッチチェンジが可能である。

【００８６】図１１ないし図１６を参照して説明した例
では、仮想アドレスＶＡを連続的に進行させたが、所定
の値まで進行した後に別の値にジャンプさせるようにし
てもよい。図１７は、仮想アドレスをループさせながら
圧縮伸張する例である。図中、図１１と同様な部分には
同じ符号を付して説明を省略する。９８，１００は第２
の加工部の出力する第２の系列の読出アドレス、９９は
第１の加工部の出力する第１の系列の読出アドレスであ
る。

【００８７】例えば、図４（ｂ）に示したような波形デ
ータを用意し、仮想アドレスＶＡが、ループエンドＬＥ
のアドレスに達すれば、ループスタートアドレスＬＳに
復帰するようなループ進行がある。ここで、ループスタ
ートアドレスＬＳ，エンドアドレスＬＥとしては、その
周期の番号だけで指定できる。図４（ｂ）の例であれ
ば、ＬＳのアドレスとして「ｍ」、ＬＥのアドレスとし
て「ｎ」を指定すればよい。あるいは、ＬＥとして
「ｎ」、ループサイズとして「ｎ−ｍ」を指定してもよ
い。ループ進行の動作では、順次進行する仮想アドレス
ＶＡの整数部がＬＥ＝ｎに達すれば（ＶＡ−ｎ＋ｍ）を
計算し、それをループの戻りアドレスとして仮想アドレ
スＶＡに設定する。

【００８８】仮想アドレスにループ進行が設定された場
合でも、仮想アドレスカウンタ部６７にのみ、上述した
ループ進行機能を持つように変更すれば、波形発生部３
６における他のブロックの動作は特に変更する必要はな
い。波形選択部５５は、ループ進行する仮想アドレスＶ
Ａを入力し、それを現系列の周期ＣＮと比較して、既に
説明したのと同様な手順で波形データの読出アドレスを
仮想アドレスに追従させる。

【００８９】この様子が図１７に例示されており、図１
１と同様に第１および第２の系列の読出アドレス９３，
９４，９５，９６が交替した後、仮想アドレスＶＡがル
ープエンドＬＥ＝ｎとなり、ループスタートＬＳ＝ｍに
戻る際に、第１の系列の読出アドレス９７に交替するこ
とにより、仮想アドレスＶＡから所定周期数だけアドレ
スを進ませた位置から波形メモリ６３を読み出し、以後
同様にして、第１および第２の系列の読出アドレス９
３，９４、９５、９６が交替する。切り替えの前後の所
定時間においては、２系列の出力を用いてクロスフェー
ドさせる。図示の例では、クロスフェードを考慮して、
仮想アドレスＶＡのループエンドの周期番号を波形メモ
リに記憶された最後の周期番号よりも若干手前に設定し
ている。

【００９０】この実施例では、仮想アドレスをループ進
行させるだけで、時間軸圧縮伸張を制御しながら、波形
のループ読出ができ、構成が簡単である。それに比べ、
波形の読出アドレスでループを制御しようとする場合に
は、読出アドレスがループエンドアドレスに達したのを
検出して読出アドレスを戻す処理に加え、仮想アドレス
をループスタートに戻す処理を行わなければならない。

【００９１】図１５ないし図１７を参照した説明におい
ては、仮想アドレスカウンタ部の出力９２を直線状に変
化させたが、曲線状に変化させてもよい。また、図１１
ないし図１６の例において、Ｆナンバ発生部５３から出
力されるＦナンバを時間に対して曲線状に変化させるこ
とにより、第１，第２の系列の読出アドレス９１の傾き
を曲線状に変化させてもよい。

【００９２】上述した説明では、図５，図６に示したよ
うにバンク毎に１つの単位波形データの周期長（サンプ
ル数）が異なる波形データを図８に示した１つのカウン
タ部５４で取り扱うことができるように、図８，図９に
示したた第１，第２の加工部において上位ビットマスク
を行う構成を採用した。その代わりに、バンクに応じた
所定の最終アドレスを判定したときに先頭アドレスにな
るようにカウンタ部５４の動作を制御してもよい。

【００９３】上述した説明では、２系列の切り替え時点
においては、常にクロスフェードを行ったが、クロスフ
ェードは必ずしも必要ではない。各単位波形は、互いに
位相を同じに揃えてあるので、そのまま接続しても大き
なノイズにはならないからである。また、１つの全波形
の中で、圧縮する期間と伸張する期間とを設けることも
できる。

【００９４】また、１つの波形データの中の連続しない
単位波形データ同士を接続するだけでなく、２つの異な
る波形データの間で、単位波形データ同士を接続するよ
うにしてもよい。新たな波形に接続する時点で、音源部
に対し、新たな波形のスタートアドレスと接続したい周
期の番号を指示すればよい。異なる２波形でも、同じ周
波数になるように読み出しを行い、かつ、同じ位相のポ
イントで波形をつなげれば、接続時の大きなノイズを防
止することができる。

【００９５】次に、図１８，図１９を参照して、波形メ
モリに記憶された波形データの形状を制御して再生する
具体例を説明する。図１８は、本発明の楽音発生装置で
波形データの形状を制御して再生する第１の具体例の説
明図である。１つの波形全体を伸ばしたり縮めたりする
例である。図中、１１１は元波形、１１２はピッチアッ
プ波形、１１３はピッチダウン波形、１１４は圧縮波
形、１１５は等長波形、１１６は伸張波形である。横軸
は時間、縦軸は振幅を表わす。いずれも１つの楽音波形
の立上りから減衰までの１波形を、左から順にアタック
期間（Ａ）、ディケイ期間（Ｄ）、サステイン期間
（Ｓ）、リリース期間（Ｒ）の４区分に分けて模式的に
示すものである。

【００９６】ピッチアップ波形１１２は、波形メモリか
ら読み出す際にＦナンバを大きな値にして、読出速度を
速くしてピッチを上げて再生した波形であり、１波形の
発生期間はピッチに応じて縮まっている。ピッチダウン
波形１１３は、Ｆナンバを小さな値にして、読出速度を
遅くしてピッチを下げて再生した波形であり、１波形の
発生期間はピッチに応じて伸びている。

【００９７】圧縮波形１１４は、ピッチアップ波形１１
２，ピッチダウン波形１１３のいずれかを加工し、加工
前の波形のピッチは変えないで１波形の発生期間を元波
形１１１よりも縮めて再生した波形である。等長波形１
１５は、ピッチアップ波形１１２，ピッチダウン波形１
１３のいずれかを加工し、加工前の波形のピッチは変え
ないで波形の発生期間を元波形１１１と同じ長さで再生
した波形である。もちろん、元波形１１１と同一ピッチ
で読み出しても再生できる。伸張波形１１６は、ピッチ
アップ波形１１２，ピッチダウン波形１１３のいずれか
を加工し、加工前の波形のピッチは変えないで１波形の
発生期間を元波形１１１よりも伸ばして再生した波形で
ある。

【００９８】図１９は、本発明の楽音発生装置で波形デ
ータの形状を制御して再生する第２の具体例の説明図で
ある。１つの波形を部分的に伸ばしたり縮めたりする例
である。図中、１１１は図１８に示した元波形、１２１
は立上り部が圧縮された波形、１２２は定常部が圧縮さ
れた波形、１２３は立下り部が圧縮された波形、１２４
は立上り部が伸張された波形、１２５は定常部が伸張さ
れた波形、１２６は立下り部が伸張された波形である。
図１８と同様に１波形を模式的に示す。立上がり部は、
上述したアタック期間とディケイ期間であり、定常部は
サステイン期間、立ち下がり部はリリース期間である。

【００９９】立上り部が圧縮された波形１２１、定常部
が圧縮された波形１２２、立下り部が圧縮された波形１
２３は、それぞれ、１波形の一部分の期間を元波形１１
１の対応部分よりも縮めて再生した波形である。立上り
部が伸張された波形１２４、定常部が伸張された波形１
２５、立下り部が伸張された波形１２６は、それぞれ、
１波形の一部分の期間を元波形１１１の対応部分よりも
伸ばして再生した波形である。なお、図１９に示した例
では、波形データのピッチを元波形のピッチと同じにし
て説明したが、ピッチを変更することも可能である。

【０１００】上述したように、本発明の楽音発生装置に
よれば、元波形１１１のピッチを単に変えることができ
るだけでなく、ピッチとは関係なく１波形の全体または
１波形の部分的な波形を時間軸上で圧縮、伸張すること
ができる。なお、図１８，図１９において、波形データ
のピッチを変更しても仮想アドレスＶＡの時間変化形状
を変更しなければ、全体的に見た波形形状（時間軸のど
のあたりでどのような形状の波形が出力されているか）
は保持される。上述した「全体的に見た波形形状」と
は、音量のエンベロープを意味するものではなく、波形
準備の段階で音量エンベロープを一定にする波形処理が
行われた波形データの場合にも見ることができる。

【０１０１】上述した説明では、仮想アドレスを生成し
て時間軸の圧縮伸張を制御したが、仮想アドレスと読出
アドレスとの差分さえ求めることができれば、仮想アド
レスは、必ずしも生成しなくともよい。差分が求められ
るということは、実質的に仮想アドレスも生成されてい
ることと等価であるので、このようなものも本発明の技
術的範囲に含まれる。なぜなら、この差分は、上述した
仮想アドレスから読出アドレスを引き算したものであ
り、読出アドレスにこの差分を加算すれば上述した仮想
アドレスを得ることができるからである。

【０１０２】上述した説明では、先頭アドレスＡＤＳ
１，ＡＤＳ２と読み出し用のポインタｐ１，ｐ２を用い
て波形メモリ６３から波形データを読み出したが、先頭
アドレスとしては、図４に示した一連の波形の最初の先
頭アドレスＡ０をそのまま保持するとともに、ポインタ
ｐ１，ｐ２のビット数を増やして、ポインタｐ１，ｐ２
で複数の単位波形データを順次読み出したり、読出アド
レスの切り替えを行うようにしてもよい。

【０１０３】上述した説明では、単位波形の周期長を規
格化したが、周期長が規格化されていなくても、例え
ば、あらかじめ先頭アドレスが記憶されているような単
位波形データに、この単位波形データを特定する番号を
付けるだけでもよい。読出手段の読み出している単位波
形データの番号に基づいて仮想アドレスとの差を検出す
ることにより読出アドレスと仮想アドレスとの差の判定
処理が簡略化され、制御が容易になる。その際、圧縮率
α’は、このような番号によって特定される単位波形デ
ータに対応してあらかじめメモリに記憶される。単位波
形の周期長は、例えば、後に隣接する単位波形の先頭ア
ドレスとこの単位波形の先頭アドレスとの差から求める
ことができる。単位波形の周期長は、単位波形ごとにそ
の周期長をあらかじめ記憶しておくことも可能である。

【０１０４】図１８で説明した波形全体の伸縮、図１９
で説明した波形の部分伸縮、図１１ないし図１７に例示
された態様を、図１０に示したステップＳ８７の設定処
理を適宜行うことにより、楽音制御に関するあらゆるパ
ラメータで選択的に使用して時間軸伸縮の制御をするこ
とができる。例えば、選択されている音色に応じて制御
したり、演奏データで指定された音高や強度で制御する
ことができる。その他、音量、テンポ、リズム種類、効
果種類、各種エンベロープ波形、演奏タイミング、和音
種類、調、等で制御してもよい。

【０１０５】上述した説明では、自然楽器の楽音を元波
形としたが、電子楽器からの楽音、人声音等の周期的な
成分を含むものであればよく、本発明においては、この
ような音も含めて楽音と総称している。また、圧縮率
α’は、必ずしも測定値から忠実に設定する必要はな
く、任意に加工をして設定することができる。圧縮率
α’に近似した時間変化特性を有する波形を、例えば、
ピッチエンベロープ発生器で発生させるようにしてもよ
い。具体的には、折れ線エンベロープとして近似した
り、時間的にサンプリング間隔の異なるエンベロープサ
ンプルを記憶したメモリを読み出してエンベロープを作
成する方法等がある。その場合、上述したピッチずれの
波形成分もそのエンベロープ発生器のパラメータの中に
取り込めば構成が簡単になる。

【０１０６】本発明の楽音発生装置は、ハードウエア音
源の代わりにＣＰＵがプログラムを実行することにより
楽音を生成するソフト音源で実行するようにしてもよ
い。具体的には、図７に示した波形発生部３６を、メモ
リおよびロジック回路などでハードウエア的に実現する
ことに代えて、メモリおよびＣＰＵを用い、プログラム
によりＣＰＵに同等の機能を実現させることができる。
また、図７に示した音源部３４のブロック全体の機能を
プログラムを用いてＣＰＵに実現させることもできる。
また、図７の制御部３３と音源部３４の機能を、１つの
共通のＣＰＵに実現させるプログラムにすることもでき
る。この場合、制御部３３がＤＡＣ３９に直結すること
になる。

【０１０７】パーソナルコンピュータにおいては、音源
ボード上に搭載された専用のＣＰＵやＤＳＰ、ＲＯＭ、
ＲＡＭ等を用いて音源部３４の機能を実行させるか、Ｂ
ＩＯＳ等のシステムプログラムおよびオペレーティング
システムの下で動作するアプリケーションプログラムと
して、ソフト音源のプログラムを実行し、制御部３３お
よび音源部３４の機能をパーソナルコンピュータのＣＰ
Ｕで実現させることができる。上述したソフト音源プロ
グラムは、ＲＯＭに記憶させておくか磁気ディスクや光
ディスク等に記憶させておき、実行時にＲＡＭにロード
して実行する。このプログラムは、光ディスクや通信ネ
ットワークを用いて供給することができる。

【０１０８】

【発明の効果】上述した説明から明らかなように、楽音
のピッチと波形データの時間軸の圧縮伸張を自由に制御
することができ、波形データの読み出しの途中において
も、時間軸方向の圧縮率を精密に制御することができる
という効果がある。複数の部分的な波形データのつなが
りが良くなるという効果がある。

【図面の簡単な説明】

【図１】本発明の楽音発生装置に用いる波形メモリに
記憶させる楽音波形データの加工方法の原理的説明図で
ある。

【図２】本発明の楽音発生装置に用いる波形メモリを
作成する第１の装置の概要構成図である。

【図３】本発明の楽音発生装置に用いる波形メモリを
作成する第２の装置の概要構成図である。

【図４】本発明の楽音発生装置において、波形メモリ
に記憶される波形データの記憶形式の模式的説明図であ
る。

【図５】周期長の規格化の第１，第２の例を示す説明
図である。

【図６】周期長の規格化の第３の例を示す説明図であ
る。

【図７】本発明の楽音発生装置の実施の一形態を説明
するための全体構成図である。

【図８】図７に示した波形発生部の内部構成図であ
る。

【図９】図８に示した第１，第２の加工部の内部構成
図である。

【図１０】本発明の楽音発生装置において、発音開始
指示に応じて楽音の生成を開始する状況を説明するため
のフローチャートである。

【図１１】ピッチ一定で再生時間のみを圧縮する第１
の例の説明図である。

【図１２】ピッチ一定で再生時間のみを圧縮する第２
の例の説明図である。

【図１３】ピッチ一定で再生時間のみを伸張する第１
の例の説明図である。

【図１４】ピッチ一定で再生時間のみを伸張する第２
の例の説明図である。

【図１５】再生時間一定でピッチのみを上げる例の説
明図である。

【図１６】再生時間一定でピッチのみを下げる例の説
明図である。

【図１７】仮想アドレスをループさせながら圧縮伸張
する例の説明図である。

【図１８】本発明の楽音発生装置で波形データの形状
を制御して再生する第１の具体例の説明図である。

【図１９】本発明の楽音発生装置で波形データの形状
を制御して再生する第２の具体例の説明図である。

【符号の説明】

１周期の長い元波形のサンプル値、２周期の短い元
波形のサンプル値、３規格化された周期長の記憶波形の
サンプル値、５１，５２加算部、５３Ｆナンバ発生
部、５４カウンタ部、５５波形選択部、５６ＬＰ
Ｆ、５７スタートアドレスおよび周期長記憶部、５８
周期データ記憶部、５９第１の周期番号レジスタ、
６０第２の周期番号レジスタ、６１第１の加工部、
６２第２の加工部、６３波形メモリ、６４第１の補
間部、６５第２の補間部、６６クロスフェード合成
部、６７仮想アドレスカウンタ部、９１圧縮伸張し
ない場合の第１の系列の読出アドレス、９２仮想アド
レスカウンタ部の出力、９３，９５，９７，９９第１
の系列の読出アドレス、９４，９６，９８，１００第
２の系列の読出アドレス

Claims

(57)【特許請求の範囲】

【請求項１】連続した複数周期の楽音波形が１または
複数の周期を単位として区切られた複数の単位波形デー
タを記憶した波形メモリと、指定された楽音ピッチに応じた速度で増加する読出アド
レスを生成し、前記読出アドレスにより前記波形メモリ
から前記複数の単位波形データを読み出す読出手段と、時間的に変化する仮想アドレスを出力する仮想アドレス
出力手段と、前記読出アドレスと前記仮想アドレスとの差に応じて前
記読出アドレスとは異なる交替読出アドレスを発生し、
前記読出手段が現在の読出アドレスに替えて前記交替読
出アドレスを前記読出アドレスとして前記複数の単位波
形データを読み出すように制御する制御手段と、を有することを特徴とする楽音発生装置。
【請求項２】連続した複数周期の楽音波形が１または
複数の周期を単位として区切られた複数の単位波形デー
タを記憶した波形メモリと、指定された楽音ピッチに応じた速度で増加する読出アド
レスを生成し、前記読出アドレスにより前記波形メモリ
から前記複数の単位波形データを読み出す読出手段と、時間的に減少変化する仮想アドレスを出力する仮想アド
レス出力手段と、前記読出アドレスと前記仮想アドレスとの差に応じて、
時間軸上の過去の位置にある周期を読み出すように、前
記読出手段の生成する前記読出アドレスを変更する制御
をする制御手段と、を有することを特徴とする楽音発生装置。
【請求項３】連続した複数周期の楽音波形が１または
複数の周期を単位として区切られた複数の単位波形デー
タを記憶した波形メモリと、指定された楽音ピッチに応じた速度で増加する読出アド
レスを生成し、前記読出アドレスにより前記波形メモリ
から前記複数の単位波形データを読み出す読出手段と、楽音制御に関するパラメータに応じて時間的に変化する
仮想アドレスを出力する仮想アドレス出力手段と、前記読出アドレスと前記仮想アドレスとの差に応じて、
前記楽音波形が時間軸伸縮されるように、前記読出手段
の生成する前記読出アドレスを変更する制御をする制御
手段と、を有することを特徴とする楽音発生装置。
【請求項４】連続した複数周期の楽音波形が１または
複数の周期を単位として区切られた複数の単位波形デー
タを記憶した波形メモリと、指定された楽音ピッチに応じた速度で増加する読出アド
レスを生成し、前記読出アドレスにより前記波形メモリ
から前記複数の単位波形データを読み出す読出手段と、時間的に減少変化する仮想アドレスを出力する仮想アド
レス出力手段と、前記読出アドレスと前記仮想アドレスとの差に応じて前
記読出アドレスとは異なる交替読出アドレスを発生し、
前記読出手段が現在の読出アドレスに替えて前記交替読
出アドレスを前記読出アドレスとして前記複数の単位波
形データを読み出すように制御することにより、時間軸
上の過去の位置にある周期を読み出すようにする制御手
段と、を有することを特徴とする楽音発生装置。
【請求項５】連続した複数周期の楽音波形が１または
複数の周期を単位として区切られた複数の単位波形デー
タを記憶した波形メモリと、指定された楽音ピッチに応じた速度で増加する読出アド
レスを生成し、前記読出アドレスにより前記波形メモリ
から前記複数の単位波形データを読み出す読出手段と、楽音制御に関するパラメータに応じて時間的に変化する
仮想アドレスを出力する仮想アドレス出力手段と、前記読出アドレスと前記仮想アドレスとの差に応じて前
記読出アドレスとは異なる交替読出アドレスを発生し、
前記読出手段が現在の読出アドレスに替えて前記交替読
出アドレスを前記読出アドレスとして前記複数の単位波
形データを読み出すように制御することにより、前記楽
音波形が時間軸伸縮されるようにする制御手段と、を有することを特徴とする楽音発生装置。