JP3092275B2 - DC-DC converter - Google Patents
DC-DC converterInfo
- Publication number
- JP3092275B2 JP3092275B2 JP03340251A JP34025191A JP3092275B2 JP 3092275 B2 JP3092275 B2 JP 3092275B2 JP 03340251 A JP03340251 A JP 03340251A JP 34025191 A JP34025191 A JP 34025191A JP 3092275 B2 JP3092275 B2 JP 3092275B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output voltage
- circuit
- charge pump
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はチャージポンプ式DC−
DCコンバータ回路に関する。BACKGROUND OF THE INVENTION The present invention relates to a charge pump type DC-
The present invention relates to a DC converter circuit.
【0002】[0002]
【従来の技術】従来のチャージポンプ式DC−DCコン
バータ回路を図7に示す。このDC−DCコンバータは
入力電圧を2倍にして出力する。2. Description of the Related Art A conventional charge pump type DC-DC converter circuit is shown in FIG. This DC-DC converter doubles the input voltage and outputs it.
【0003】従来のDC−DCコンバータはチャージポ
ンプ用コンデンサC1と、平滑用コンデンサCFと、ス
イッチS1〜S4と、スイッチS1〜S4のオン・オフ
を周期的に制御するため発振回路OSCを有している。
発振回路OSCの出力OUTは、スイッチS2,S4用
の制御信号Cとなり、インバータINVは相補制御信号
CCをスイッチS1,S3に供給している(図2参
照)。The conventional DC-DC converter has a charge pump capacitor C1, a smoothing capacitor CF, switches S1 to S4, and an oscillation circuit OSC for periodically controlling the on / off of the switches S1 to S4. ing.
The output OUT of the oscillation circuit OSC becomes the control signal C for the switches S2 and S4, and the inverter INV supplies the complementary control signal CC to the switches S1 and S3 (see FIG. 2).
【0004】次に、動作について説明する。インバータ
INV2より発生した相補制御信号CCが、スイッチS
1,S3をオン、制御信号CがスイッチS2,S4をオ
フさせると、コンデンサC1は、電源電圧VDD電位まで
充電される。次に、スイッチS1,S3がオフ、スイッ
チS2,S4がオンすると、出力V’OUTには、電源電
圧VDDとコンデンサC1の電位が重ねられて、電源電圧
VDDの2倍の電圧が出力される。コンデンサCFは出力
V’OUTの平滑機能をする。Next, the operation will be described. The complementary control signal CC generated from the inverter INV2 is connected to the switch S
When the control signal C turns off the switches S2 and S4, the capacitor C1 is charged to the power supply voltage VDD potential. Next, when the switches S1 and S3 are turned off and the switches S2 and S4 are turned on, the power supply voltage VDD and the potential of the capacitor C1 are superimposed on the output V'OUT, and a voltage twice the power supply voltage VDD is output. . The capacitor CF has a function of smoothing the output V'OUT.
【0005】本回路のスイッチS1〜S4は、通常エン
ハンスメント型のMOSトランジスタで構成されている
ため、各スイッチの制御信号Cとその相補信号CCはグ
ランドGNDレベルと、電源電圧VDDの2倍のレベルの
間で切り換えられる必要がある。Since the switches S1 to S4 of this circuit are usually constituted by enhancement type MOS transistors, the control signal C of each switch and its complementary signal CC have the level of the ground GND and the level of twice the power supply voltage VDD. Need to be switched between
【0006】一般的に、出力の安定化のために制御信号
C,CCは高周波数を上げると、制御信号の発生回路O
SC,INVでの貫通電流などの動作電流が上昇するた
めに、出力V’OUTの電流消費が多くなり、出力電圧
V’OUTが図3に示されているように低下する。Generally, when the control signals C and CC increase in frequency for stabilizing the output, a control signal generation circuit O
Since the operating current such as the through current at SC and INV increases, the current consumption of the output V′OUT increases, and the output voltage V′OUT decreases as shown in FIG.
【0007】また、前述したように、コンデンサC1の
充電、放電の動作が存在する。放電期間では、コンデン
サCF,CIが並列になっているため出力電圧V’OUT
の変化は大きくないが、充電期間ではコンデンサCFだ
けとなるために、出力電圧V’OUTの変化は大きくな
る。出力電流をIO1,時間を△t、出力電圧編か△
V’OUTとすると、 △V’OUT(放電)=IO1・△t/(C1+CF) △V’OUT(充電)=IO1・△t/C1 となる。As described above, the operation of charging and discharging the capacitor C1 exists. During the discharge period, since the capacitors CF and CI are in parallel, the output voltage V'OUT
Is not large, but the change in the output voltage V′OUT is large because only the capacitor CF is used during the charging period. Output current is IO1, time is t, output voltage
Assuming that V′OUT, ΔV′OUT (discharge) = IO1 △ Δt / (C1 + CF) ΔV′OUT (charge) = IO1 • Δt / C1
【0008】また、従来回路は、制御系(S1〜S4)
をVOUTで駆動される制御信号C・CCで動作させるた
めに、電源投入後、安定動作までに時間がかかる。The conventional circuit includes a control system (S1 to S4)
Is operated by the control signal C · CC driven by VOUT, it takes a long time from power-on to stable operation.
【0009】[0009]
【発明が解決しようとする課題】前記、従来のチャージ
ポンプ式DC−DCコンバータ回路は、チャージポンプ
用コンデンサC1を一定とした場合に、重負荷(出力電
流大)の時には、制御信号C,CCの周波数を高くする
必要があるが、制御信号C,CCは出力V’OUTの電圧
を利用しているため、周波数を高くすることによる自己
消費電流が増大し、出力電圧V’OUTが低下するという
問題点がある。すなわち、設計に当たっては、出力電圧
V’OUTの供給される負荷を考慮に入れた最適設計をす
る必要があるが、負荷が設計時の値と変化してしまう
と、自己消費電流の割合が大きいので出力電圧V’OUT
が低下したり、制御系でのロス電流が大きくなるという
問題点がある。In the conventional charge pump type DC-DC converter circuit, when the charge pump capacitor C1 is fixed and the load is heavy (the output current is large), the control signals C and CC are not used. However, since the control signals C and CC use the voltage of the output V′OUT, the self-consumption current increases by increasing the frequency, and the output voltage V′OUT decreases. There is a problem. That is, in designing, it is necessary to perform an optimal design in consideration of the load to which the output voltage V'OUT is supplied. However, if the load changes from the value at the time of design, the ratio of the self-consumption current is large. Output voltage V'OUT
And the loss current in the control system increases.
【0010】また、電源投入から、安定動作までに時間
がかかるという問題点もある。There is also a problem that it takes time from power-on to stable operation.
【0011】[0011]
【課題を解決するための手段】本発明の要旨は、入力電
圧を整数倍して出力電圧を形成する主チャージポンプ回
路と、前記出力電圧が所定範囲外になったことを検出し
て制御信号を発生する制御部と、前記制御信号に応答し
て前記出力電圧を上記所定範囲内への回復を補助する補
助チャージポンプ回路を含む補助回路とを有するDC−
DCコンバータにおいて、前記主チャージポンプ回路の
チャージポンプ用コンデンサと前記補助チャージポンプ
回路のチャージポンプ用コンデンサとは容量が互いに異
なることである。SUMMARY OF THE INVENTION The gist of the present invention is to provide a main charge pump circuit for forming an output voltage by multiplying an input voltage by an integer, and a control signal for detecting that the output voltage is out of a predetermined range. And an auxiliary circuit including an auxiliary charge pump circuit for assisting recovery of the output voltage to within the predetermined range in response to the control signal.
In the DC converter, the capacitance of the charge pump capacitor of the main charge pump circuit and the capacitance of the charge pump capacitor of the auxiliary charge pump circuit are different from each other.
【0012】[0012]
【発明の作用】主チャージポンプ回路は入力電圧を整数
倍して出力電圧を発生させ、負荷に供給する。負荷の変
動で出力電圧が所定範囲外になると、制御部が検知し、
制御信号を補助回路に供給する。補助回路の補助チャー
ジポンプ回路は主チャージポンプ回路と共に出力電圧を
所定範囲内に回復させる。The main charge pump circuit generates an output voltage by multiplying the input voltage by an integer and supplies it to the load. When the output voltage is out of the predetermined range due to the fluctuation of the load, the control unit detects,
A control signal is supplied to the auxiliary circuit. The auxiliary charge pump circuit of the auxiliary circuit together with the main charge pump circuit restores the output voltage to within a predetermined range.
【0013】[0013]
【実施例】次に本発明の実施例について図面を参照して
説明する。図1は本発明の第1実施例を示す回路図であ
り、図5は第1実施例の制御部を示す回路図である。Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a first embodiment of the present invention, and FIG. 5 is a circuit diagram showing a control unit of the first embodiment.
【0014】図1に示されているように本実施例のDC
−DCコンバータはチャージポンプ用コンデンサC1,
C2と、平滑用コンデンサCFと、それぞれの接続変更
のためのスイッチS1〜S4,S5〜S8と、制御部1
01と、MOSトランジスタQ1,Q2と、比較器CM
Pとで構成されている。MOSトランジスタQ1,Q
2、比較器CMP、制御回路101は制御部102を構
成しており、スイッチS5〜S8とチャージポンプ用コ
ンデンサC2は補助回路103を構成している。As shown in FIG. 1, the DC of this embodiment is
The DC converter is a charge pump capacitor C1,
C2, a smoothing capacitor CF, switches S1 to S4, S5 to S8 for changing respective connections, and a controller 1
01, MOS transistors Q1 and Q2, comparator CM
P. MOS transistors Q1, Q
2. The comparator CMP and the control circuit 101 constitute a control unit 102, and the switches S5 to S8 and the charge pump capacitor C2 constitute an auxiliary circuit 103.
【0015】次に動作について説明する。制御部102
のMOSトランジスタQ1,Q2は、出力電圧VOUTを
適宜分圧して、比較器CMPに供給する。比較器CMP
は外部入力電圧VDDと分圧された電圧VBを比較して、
分圧された電圧VBが低い場合には、ワンショットマル
チ104に高レベルが入力され、ワンショットマルチ1
04は適当な幅のパルスOUTを出力する。適当なパル
ス幅とは、コンデンサC2に充電された電荷をスイッチ
S2,S4を閉じた後、出力電圧VOUTとの平衡点まで
上昇させるのに要する時間以上のことであり、スイッチ
S4のオン抵抗により決定される。Next, the operation will be described. Control unit 102
MOS transistors Q1 and Q2 appropriately divide the output voltage VOUT and supply it to the comparator CMP. Comparator CMP
Compares the external input voltage VDD with the divided voltage VB,
When the divided voltage VB is low, a high level is input to the one-shot multi 104 and the one-shot multi 1
04 outputs a pulse OUT having an appropriate width. The appropriate pulse width is equal to or longer than the time required to increase the electric charge charged in the capacitor C2 to the equilibrium point with the output voltage VOUT after closing the switches S2 and S4. It is determined.
【0016】したがって、図4に示されているように、
出力電圧VOUTが低下し、スレッシュホールド電圧VTH
より低下した場合、ワンショットマルチ104の出力パ
ルスにより補助回路103が動作し、出力電圧VOUTは
上昇する(A点)。この後、ワンショットマルチ104
の入力は低レベルに下がり、前記したパルス幅も低レベ
ルに下がる。Therefore, as shown in FIG.
The output voltage VOUT decreases and the threshold voltage VTH
If the voltage drops further, the auxiliary circuit 103 operates by the output pulse of the one-shot multi 104, and the output voltage VOUT rises (point A). After this, one shot multi 104
Is lowered to a low level, and the pulse width is also lowered to a low level.
【0017】次に、各スイッチの構成について説明す
る。スイッチS1〜S3は、入力電圧VDD系で動作する
エンハンスメント型のMOSトランジスタで構成されて
いるが、スイッチS4は、入力電圧VDDの2倍の電圧V
OUTで動作させる必要があるため、Nチャンネルディプ
レッション型のMOSトランジスタで構成する。該トラ
ンジスタのスレッシュホールド電圧は、負方向に入力電
圧VDDの2倍付近のものを使用する。実用レベルとして
は、入力電圧VDDは1.5〜5.0Vである。Next, the configuration of each switch will be described. The switches S1 to S3 are constituted by enhancement type MOS transistors operating on the input voltage VDD system, while the switch S4 is provided with a voltage VDD that is twice the input voltage VDD.
Since it is necessary to operate at OUT, it is constituted by an N-channel depletion type MOS transistor. The threshold voltage of the transistor used is about twice the input voltage VDD in the negative direction. As a practical level, the input voltage VDD is 1.5 to 5.0V.
【0018】次に、本実施例の効果を定量的に考察す
る。コンデンサC1,C2,CFの容量をそれぞれ20
μF,10μF,40μFとし、制御周波数1KHz、
出力電流を10mA、チャージポンプ回路の1周期間の
貫通電流を0.1mAとする。従来回路では、出力VOU
Tでの消費電流が10.1mAとなるため、変化電圧△
VOUTは、170mV程度となる。一方、本実施例の回
路では、スレッシュホールド電圧を2VDD−100mV
に設定すれば、△V’OUTは100mVの範囲内に抑え
られ、制御回路101の動作による電圧変化は生じな
い。外部入力の消費電流が増加するのみである。出力電
流が大きくなると補助回路103は、制御信号周期内で
複数回動作する。逆に出力電流が小さければ、補助回路
は動作せず、貫通電流などのロス電流が小さくなる。Next, the effect of this embodiment will be quantitatively considered. Capacitors C1, C2 and CF each have a capacity of 20
μF, 10 μF, 40 μF, control frequency 1 KHz,
The output current is 10 mA, and the through current during one cycle of the charge pump circuit is 0.1 mA. In the conventional circuit, the output VOU
Since the current consumption at T is 10.1 mA, the change voltage △
VOUT is about 170 mV. On the other hand, in the circuit of the present embodiment, the threshold voltage is 2VDD-100mV.
, ΔV′OUT is suppressed within the range of 100 mV, and no voltage change due to the operation of the control circuit 101 occurs. Only the current consumption of the external input increases. When the output current increases, the auxiliary circuit 103 operates a plurality of times within the control signal cycle. Conversely, if the output current is small, the auxiliary circuit does not operate, and the loss current such as a through current decreases.
【0019】なお、補助回路103のチャージポンプ回
路は、周波数制御となるため、コンデンサ容量を小さく
した方が効率的である。Since the charge pump circuit of the auxiliary circuit 103 controls the frequency, it is more efficient to reduce the capacitance of the capacitor.
【0020】次に、本発明の第2実施例を図6を参照し
て説明する。第2実施例は、第1実施例中の比較器CM
PのかわりにオペアンプOAMを使用し、ワンショット
マルチ104のかわりに、電圧制御発振器110を使用
したものである。その他の構成は第1実施例と同一であ
る。Next, a second embodiment of the present invention will be described with reference to FIG. The second embodiment corresponds to the comparator CM in the first embodiment.
An operational amplifier OAM is used in place of P, and a voltage controlled oscillator 110 is used in place of the one-shot multi 104. Other configurations are the same as those of the first embodiment.
【0021】第2実施例の場合、出力電圧VOUTの低下
レベルに合わせて、補助回路103を駆動する周波数を
速くすることができ、第1実施例に比べて、出力負荷の
変動に対して、出力電圧VOUTの波形が一層安定する。In the case of the second embodiment, the frequency for driving the auxiliary circuit 103 can be increased in accordance with the level of decrease in the output voltage VOUT. The waveform of the output voltage VOUT is further stabilized.
【0022】[0022]
【発明の効果】以上説明したように本発明は、チャージ
ポンプのスイッチ制御を入力電圧で行うために、出力電
圧系の内部消費電流がなく、負荷変動時の出力電圧の変
化を最小限にすることができる。As described above, according to the present invention, since the switch control of the charge pump is performed by the input voltage, there is no internal current consumption of the output voltage system, and the change of the output voltage at the time of load fluctuation is minimized. be able to.
【0023】また、出力負荷の変動に対しては、補助回
路の動作を適当な周波数で制御するために、必要出力電
圧精度に応じた消費電流となり、ロス電流を小さくでき
る。更に、電源投入後早期に動作を安定させることがで
きる。Further, with respect to the fluctuation of the output load, since the operation of the auxiliary circuit is controlled at an appropriate frequency, the current consumption becomes in accordance with the required output voltage accuracy, and the loss current can be reduced. Further, the operation can be stabilized early after the power is turned on.
【図1】本発明の第1実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】従来例の制御信号の波形図である。FIG. 2 is a waveform diagram of a control signal of a conventional example.
【図3】従来例の出力電圧の波形図である。FIG. 3 is a waveform diagram of an output voltage of a conventional example.
【図4】第1実施例の出力電圧の波形図である。FIG. 4 is a waveform diagram of an output voltage of the first embodiment.
【図5】第1実施例の制御部を示す回路図である。FIG. 5 is a circuit diagram showing a control unit of the first embodiment.
【図6】第2実施例の制御部を示す回路図である。FIG. 6 is a circuit diagram illustrating a control unit according to a second embodiment.
【図7】従来例の回路図である。FIG. 7 is a circuit diagram of a conventional example.
VDD 外部入力電圧 GND グランド S1〜S8 スイッチ C1,C2,CF コンデンサ VOUT,V’OUT 出力電圧 Q1,Q2 MOSトランジスタ CMP 比較器 INV インバータ OAM オペアンプ 110 電圧制御発振器 C,CC 制御信号 VB 分圧電圧 101 制御回路 102 制御部 103 補助回路 104 ワンショットマルチバイブレータ VDD External input voltage GND Ground S1 to S8 Switch C1, C2, CF Capacitor VOUT, V'OUT Output voltage Q1, Q2 MOS transistor CMP Comparator INV Inverter OAM Operational amplifier 110 Voltage controlled oscillator C, CC Control signal VB Divided voltage 101 Control Circuit 102 Control unit 103 Auxiliary circuit 104 One-shot multivibrator
Claims (3)
る主チャージポンプ回路と、前記出力電圧が所定範囲外
になったことを検出して制御信号を発生する制御部と、
前記制御信号に応答して前記出力電圧を上記所定範囲内
への回復を補助する補助チャージポンプ回路を含む補助
回路とを有するDC−DCコンバータにおいて、前記主
チャージポンプ回路のチャージポンプ用コンデンサと前
記補助チャージポンプ回路のチャージポンプ用コンデン
サとは容量が互いに異なることを特徴とするDC−DC
コンバータ。A main charge pump circuit that forms an output voltage by multiplying an input voltage by an integer; a control unit that generates a control signal by detecting that the output voltage is out of a predetermined range;
A DC-DC converter having an auxiliary circuit including an auxiliary charge pump circuit for assisting recovery of the output voltage to within the predetermined range in response to the control signal, wherein a charge pump capacitor of the main charge pump circuit; DC-DC having a capacitance different from that of a charge pump capacitor of an auxiliary charge pump circuit.
converter.
視用電圧を発生させる分圧回路と、前記監視用電圧と前
記入力電圧とを比較して前記出力電圧が前記所定範囲内
か否かを判断する比較器と、該比較器の判断結果に応じ
てパルス信号を出力するワンショットマルチバイブレー
タと、前記パルス信号に基づき前記制御信号を出力する
出力回路とを備えた請求項1記載のDC−DCコンバー
タ。2. The control unit according to claim 1, wherein the control unit divides the output voltage to generate a monitoring voltage, and compares the monitoring voltage with the input voltage to determine whether the output voltage is within the predetermined range. The comparator according to claim 1, further comprising: a comparator that determines whether the pulse signal is output, a one-shot multivibrator that outputs a pulse signal according to the determination result of the comparator, and an output circuit that outputs the control signal based on the pulse signal. DC-DC converter.
用電圧を発生させる分圧回路と、前記監視用電圧を前記
入力電圧と比較して前記出力電圧が前記所定範囲内か否
かを判断し前記所定範囲からの差に応じた出力電圧を出
力する演算増幅器と、前記出力電圧に対応した周波数の
パルス信号を出力する電圧制御発振器と、前記パルス信
号に基づき前記制御信号を出力する出力回路とを備えた
請求項1記載のDC−DCコンバータ。3. The control section includes a voltage dividing circuit for dividing the output voltage to generate a monitoring voltage, and comparing the monitoring voltage with the input voltage to determine whether the output voltage is within the predetermined range. And an operational amplifier that outputs an output voltage according to the difference from the predetermined range, a voltage-controlled oscillator that outputs a pulse signal having a frequency corresponding to the output voltage, and outputs the control signal based on the pulse signal. The DC-DC converter according to claim 1, further comprising an output circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03340251A JP3092275B2 (en) | 1991-11-29 | 1991-11-29 | DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03340251A JP3092275B2 (en) | 1991-11-29 | 1991-11-29 | DC-DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05161347A JPH05161347A (en) | 1993-06-25 |
JP3092275B2 true JP3092275B2 (en) | 2000-09-25 |
Family
ID=18335152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03340251A Expired - Fee Related JP3092275B2 (en) | 1991-11-29 | 1991-11-29 | DC-DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3092275B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7304279B2 (en) * | 2019-12-05 | 2023-07-06 | ローム株式会社 | charge pump circuit, semiconductor device, power management circuit |
-
1991
- 1991-11-29 JP JP03340251A patent/JP3092275B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05161347A (en) | 1993-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6492862B2 (en) | Charge pump type voltage conversion circuit having small ripple voltage components | |
US7986131B2 (en) | Booster power supply circuit and control method therefor and driver IC | |
US6456050B1 (en) | Virtual frequency-controlled switching voltage regulator | |
US6538907B2 (en) | Voltage drop DC-DC converter | |
US5694308A (en) | Method and apparatus for regulated low voltage charge pump | |
US7583133B2 (en) | Self-oscillating regulated low-ripple charge pump and method | |
US6859091B1 (en) | Continuous linear regulated zero dropout charge pump with high efficiency load predictive clocking scheme | |
US7609042B2 (en) | Controller for DC-DC converter and method for controlling DC-DC converter | |
EP3327890B1 (en) | Power source device | |
US20090058507A1 (en) | Bottom Plate Regulated Charge Pump | |
US20060220631A1 (en) | Circuit and method for controlling DC-DC converter | |
KR20070044755A (en) | Dc-dc converter, dc-dc converter control circuit, and dc-dc converter control method | |
KR20060096086A (en) | Switching regulator | |
US6534963B2 (en) | DC/DC converter circuit | |
US6977828B2 (en) | DC-DC converter applied to semiconductor device | |
US10784876B1 (en) | Charge pump with load driven clock frequency management | |
JP3092275B2 (en) | DC-DC converter | |
JP2007151322A (en) | Power circuit and dc-dc converter | |
US20050180227A1 (en) | Booster circuit | |
JP3711276B2 (en) | DC-DC converter | |
US10126765B2 (en) | Semiconductor device having internal voltage generating circuit | |
JP2003188693A (en) | Oscillation circuit | |
JP2002272091A (en) | Voltage doubler dc/dc converter | |
KR100747315B1 (en) | Circuit for charge pump | |
JPH0998566A (en) | Power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |