JP3082227B2 - 液晶カラーディスプレイ装置 - Google Patents
液晶カラーディスプレイ装置Info
- Publication number
- JP3082227B2 JP3082227B2 JP02238100A JP23810090A JP3082227B2 JP 3082227 B2 JP3082227 B2 JP 3082227B2 JP 02238100 A JP02238100 A JP 02238100A JP 23810090 A JP23810090 A JP 23810090A JP 3082227 B2 JP3082227 B2 JP 3082227B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- green
- red
- supplied
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば赤、緑、青のフィルタの配された液
晶表示素子をＸ−Ｙマトリクス状に配置して画像の表示
を行う液晶カラーディスプレイ装置に関する。
晶表示素子をＸ−Ｙマトリクス状に配置して画像の表示
を行う液晶カラーディスプレイ装置に関する。
本発明は液晶カラーディスプレイ装置に関し、第１の
信号線を連続する３本毎にそれぞれ赤、緑、青の組とな
し、画素電極を垂直方向の１つおきに水平方向に1/2画
素ピッチ分ずらして設けるとともに垂直方向の１つおき
に第１の信号線に対して左右に交互に接続し、これら第
１の信号線をそれぞれスイッチを介して各色毎にそれぞ
れ赤、緑、青の映像信号の供給される３本の第３の信号
線に接続し、これらの第３の信号線に供給される赤、
緑、青の映像信号に画素ピッチに対応する遅延量を相対
的に与えるとともにスイッチを赤、緑、青の組を単位と
して同時に制御することにより、スイッチを駆動する走
査回路の段数を削減して構成を簡単にするとともに消費
電力も削減して、良好な表示画像が得られるようにした
ものである。
信号線を連続する３本毎にそれぞれ赤、緑、青の組とな
し、画素電極を垂直方向の１つおきに水平方向に1/2画
素ピッチ分ずらして設けるとともに垂直方向の１つおき
に第１の信号線に対して左右に交互に接続し、これら第
１の信号線をそれぞれスイッチを介して各色毎にそれぞ
れ赤、緑、青の映像信号の供給される３本の第３の信号
線に接続し、これらの第３の信号線に供給される赤、
緑、青の映像信号に画素ピッチに対応する遅延量を相対
的に与えるとともにスイッチを赤、緑、青の組を単位と
して同時に制御することにより、スイッチを駆動する走
査回路の段数を削減して構成を簡単にするとともに消費
電力も削減して、良好な表示画像が得られるようにした
ものである。
例えば液晶を用いてテレビ画像を表示することが提案
（特開昭59−220793号公報等参照）されている。
（特開昭59−220793号公報等参照）されている。
すなわち第３図において、（１）は映像信号が供給さ
れる入力端子であって、この入力端子（１）からの信号
がそれぞれ例えばＮチャンネルFETからなるスイッチン
グ素子MH1,MH2・・・MHmを通じて、垂直（Ｙ軸）方向の
ライン（第１の信号線）LH1,LH2・・・LHmに供給され
る。なおｍは水平（Ｘ軸）方向の画素数に相当する数で
ある。
れる入力端子であって、この入力端子（１）からの信号
がそれぞれ例えばＮチャンネルFETからなるスイッチン
グ素子MH1,MH2・・・MHmを通じて、垂直（Ｙ軸）方向の
ライン（第１の信号線）LH1,LH2・・・LHmに供給され
る。なおｍは水平（Ｘ軸）方向の画素数に相当する数で
ある。
さらにｍ段のシフトレジスタからなる水平走査回路
（２）が設けられ、この水平走査回路（２）に水平周波
数のｍ倍のクロック信号Φ1H,Φ2Hが供給され、このク
ロック信号Φ1H,Φ2Hによって順次走査される駆動パル
ス信号φH1,φH2・・・φHmが水平走査回路（２）の各
出力端子から取り出されて、スイッチング素子MH1〜MHm
の各制御端子に供給される。なお水平走査回路（２）に
は低電位（VSS）と高電位（VDD）が供給され、この２つ
の電位の駆動パルスが形成される。
（２）が設けられ、この水平走査回路（２）に水平周波
数のｍ倍のクロック信号Φ1H,Φ2Hが供給され、このク
ロック信号Φ1H,Φ2Hによって順次走査される駆動パル
ス信号φH1,φH2・・・φHmが水平走査回路（２）の各
出力端子から取り出されて、スイッチング素子MH1〜MHm
の各制御端子に供給される。なお水平走査回路（２）に
は低電位（VSS）と高電位（VDD）が供給され、この２つ
の電位の駆動パルスが形成される。
また各ラインLH1〜LHmにそれぞれ例えばＮチャンネル
FETかならるスイッチング素子M11,M21・・・Mn1、M12,M
22・・・Mn2、・・・M1m,M2m・・・Mnmの一端が接続さ
れる。なおｎは水平走査線数に相当する数である。
FETかならるスイッチング素子M11,M21・・・Mn1、M12,M
22・・・Mn2、・・・M1m,M2m・・・Mnmの一端が接続さ
れる。なおｎは水平走査線数に相当する数である。
このスイッチング素子M11〜Mnmの他端がそれぞれ液晶
セルC11,C21・・・Cnmを通じてターデット端子（３）に
接続される。なお図中の破線で示すP11,P21・・・Pnmは
画素電極を概略示している。
セルC11,C21・・・Cnmを通じてターデット端子（３）に
接続される。なお図中の破線で示すP11,P21・・・Pnmは
画素電極を概略示している。
さらにｎ段のシフトレジスタからなる垂直走査回路
（４）が設けられ、この垂直走査回路（４）に水平周波
数のクロック信号Φ1V,Φ2Vが供給され、このクロック
信号Φ1V,Φ2Vによって順次走査される駆動パルス信号
φV1,φV2・・・φVnが垂直走査回路（４）の各出力端
子から取り出されて水平（Ｘ軸）方向のゲート線（第２
の信号線）GV1,GV2・・・GVnに供給され、このゲート線
GV1〜GVnを通じてスイッチング素子M11〜MnmのＸ軸方向
の各列（M11〜M1m）、（M21〜M2m）・・・（Mn1〜Mnm）
ごとの制御端子にそれぞれ供給される。なお、垂直走査
回路（４）にも水平走査回路（２）と同様にVSSとVDDが
供給される。
（４）が設けられ、この垂直走査回路（４）に水平周波
数のクロック信号Φ1V,Φ2Vが供給され、このクロック
信号Φ1V,Φ2Vによって順次走査される駆動パルス信号
φV1,φV2・・・φVnが垂直走査回路（４）の各出力端
子から取り出されて水平（Ｘ軸）方向のゲート線（第２
の信号線）GV1,GV2・・・GVnに供給され、このゲート線
GV1〜GVnを通じてスイッチング素子M11〜MnmのＸ軸方向
の各列（M11〜M1m）、（M21〜M2m）・・・（Mn1〜Mnm）
ごとの制御端子にそれぞれ供給される。なお、垂直走査
回路（４）にも水平走査回路（２）と同様にVSSとVDDが
供給される。
すなわちこの回路において、走査回路（２），（４）
には第４図A,Bに示すようなクロック信号Φ1H,Φ2H,Φ
1V,Φ2Vが供給される。そして水平走査回路（２）から
は同図Ｃに示すように各画素期間ごとにφH1〜φHmが出
力され、垂直走査回路（４）からは同図Ｄに示すように
１水平期間ごとにφV1〜φVnが出力される。さらに入力
端子（１）には同図Ｅに示すような信号が供給される。
には第４図A,Bに示すようなクロック信号Φ1H,Φ2H,Φ
1V,Φ2Vが供給される。そして水平走査回路（２）から
は同図Ｃに示すように各画素期間ごとにφH1〜φHmが出
力され、垂直走査回路（４）からは同図Ｄに示すように
１水平期間ごとにφV1〜φVnが出力される。さらに入力
端子（１）には同図Ｅに示すような信号が供給される。
そしてφV1,φH1が出力されているときは、スイッチ
ング素子MH1とM11〜M1mがオンされ、入力端子（１）→M
H1→LH1→M11→C11→ターゲット端子（３）の電流路が
形成されて液晶セルC11に入力端子（１）に供給された
信号とターゲット端子（３）との電位差が供給される。
このためこのセルC11の容量分に、１番目の画素の信号
による電位差に相当する電荷がサンプルホールドされ
る。この電荷量に対応して液晶の光透過率が変化され
る。これと同様のことがセルC12〜Cnmについて順次行わ
れ、さらに次のフィールドの信号が供給された時点で各
セルC11〜Cnmの電荷量が書き換えられる。
ング素子MH1とM11〜M1mがオンされ、入力端子（１）→M
H1→LH1→M11→C11→ターゲット端子（３）の電流路が
形成されて液晶セルC11に入力端子（１）に供給された
信号とターゲット端子（３）との電位差が供給される。
このためこのセルC11の容量分に、１番目の画素の信号
による電位差に相当する電荷がサンプルホールドされ
る。この電荷量に対応して液晶の光透過率が変化され
る。これと同様のことがセルC12〜Cnmについて順次行わ
れ、さらに次のフィールドの信号が供給された時点で各
セルC11〜Cnmの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セ
ルC11〜Cnmの光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。
ルC11〜Cnmの光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。
なお液晶で表示を行う場合には、一般にその信頼性を
向上させ、寿命を長くするために交流駆動が用いられ
る。このため入力端子（１）には、例えば上述図示のよ
うに、テレビ画像の表示において１フィールドまたは１
フレームごとに映像信号を反転させた信号が供給されて
いる。
向上させ、寿命を長くするために交流駆動が用いられ
る。このため入力端子（１）には、例えば上述図示のよ
うに、テレビ画像の表示において１フィールドまたは１
フレームごとに映像信号を反転させた信号が供給されて
いる。
ところがこの装置において、画像の高解像度化等の目
的で水平画素数を増加させようとすると、水平走査回路
（２）としてのシフトレジスタの段数が増大し、これに
よって駆動のための消費電力が増加（段数に比例）する
と共に、段数の増加によってクロック周波数が高くなり
これによっても消費電力が増加（周波数に比例）するも
のであった。
的で水平画素数を増加させようとすると、水平走査回路
（２）としてのシフトレジスタの段数が増大し、これに
よって駆動のための消費電力が増加（段数に比例）する
と共に、段数の増加によってクロック周波数が高くなり
これによっても消費電力が増加（周波数に比例）するも
のであった。
また入力端子（１）に供給された信号は、φH1〜φHm
の期間にスイッチング素子M11〜Mnmを通じて一旦垂直信
号ラインLHの配線容量CHに充電され、その後各液晶セル
に供給されるが、ここで段数が増加されクロック周波数
が高くなると、φH1〜φHmの長さが短くなる。このため
φＨの期間に垂直信号ラインLHの配線容量CHを映像信号
で充分に駆動（充電）しようとすると、スイッチング素
子MHのオン抵抗は相当に低くしなければならず、従って
素子のサイズ（W/L）を大きくしなければならなくな
る。一方水平画素数を増加させようとするとスイッチン
グ素子MHの数も多くなっており、数が多いうえにサイズ
が大きいことから、例えば装置は１チップLSI化した場
合には、チップ上のスイッチング素子MHの占める面積の
割合が極めて大きくなってしまうものであった。
の期間にスイッチング素子M11〜Mnmを通じて一旦垂直信
号ラインLHの配線容量CHに充電され、その後各液晶セル
に供給されるが、ここで段数が増加されクロック周波数
が高くなると、φH1〜φHmの長さが短くなる。このため
φＨの期間に垂直信号ラインLHの配線容量CHを映像信号
で充分に駆動（充電）しようとすると、スイッチング素
子MHのオン抵抗は相当に低くしなければならず、従って
素子のサイズ（W/L）を大きくしなければならなくな
る。一方水平画素数を増加させようとするとスイッチン
グ素子MHの数も多くなっており、数が多いうえにサイズ
が大きいことから、例えば装置は１チップLSI化した場
合には、チップ上のスイッチング素子MHの占める面積の
割合が極めて大きくなってしまうものであった。
ところで本願出願人は先に、同種の装置として特開昭
58−214865号（特開昭60−107862号公報参照）、特開昭
59−221581号（特開昭61−100086号公報参照）及び特開
昭60−232018号（特開昭62−90692号公報参照）などを
提案している。
58−214865号（特開昭60−107862号公報参照）、特開昭
59−221581号（特開昭61−100086号公報参照）及び特開
昭60−232018号（特開昭62−90692号公報参照）などを
提案している。
この出願はこのような点に鑑みてなされたもので、走
査回路の段数を削減して消費電力を削減すると共に、チ
ップ上でスイッチング素子の占める面積の割合も縮小し
て、簡単な構成で良好な表示画像が得られるようにする
ものである。
査回路の段数を削減して消費電力を削減すると共に、チ
ップ上でスイッチング素子の占める面積の割合も縮小し
て、簡単な構成で良好な表示画像が得られるようにする
ものである。
本発明は、垂直方向に平行に配設され連続する３本毎
にそれぞれ赤、緑、青の組をなす複数の第１の信号線
（ラインLH1〜LHm）と、水平方向に平行に配設された複
数の第２の信号線（ゲート線GV1〜GVn）と、上記第１、
第２の信号線の交点にそれぞれ選択素子（M11〜Mnm）を
介して設けられるとともに上記垂直方向の１つおきに上
記水平方向に1/2画素ピッチ分ずらされて設けられ、上
記垂直方向の１つおきに上記第１の信号線に対して左右
に交互に接続された画素電極と（P11〜Pnm）、上記第１
の信号線に対応してそれぞれ設けられた複数の第１スイ
ッチ（水平スイッチング素子MR1,MG1,MB1〜MRs,MGs,
MBs）と、これらのスイッチを介して上記第１の信号線
の各色毎に接続されそれぞれ赤、緑、青の映像信号の供
給される３本の第３の信号線（（14R）（14G）（14
B））と、これら３本の信号線に供給される上記赤、
緑、青の映像信号に対して±１画素ピッチに対応する遅
延量を相互に与える第１の遅延手段（回路（11R）（11
G）（11B））と、上記３本の信号線に供給される上記
赤、緑、青の映像信号に対して、3/2画素ピッチに対応
する遅延量を共通に与える第２の遅延手段（回路（13
R）（13G）（13B））と、上記垂直方向の１つおきのタ
イミングで上記第１の遅延手段からの信号と上記第２の
遅延手段からの信号とを選択する第２のスイッチ（（12
R）（12G）（12B））と、上記第１のスイッチを上記
赤、緑、青の組を単位として同時に制御するスイッチ駆
動手段（水平走査回路（２））とを有することを特徴と
する液晶カラーディスプレイ装置である。
にそれぞれ赤、緑、青の組をなす複数の第１の信号線
（ラインLH1〜LHm）と、水平方向に平行に配設された複
数の第２の信号線（ゲート線GV1〜GVn）と、上記第１、
第２の信号線の交点にそれぞれ選択素子（M11〜Mnm）を
介して設けられるとともに上記垂直方向の１つおきに上
記水平方向に1/2画素ピッチ分ずらされて設けられ、上
記垂直方向の１つおきに上記第１の信号線に対して左右
に交互に接続された画素電極と（P11〜Pnm）、上記第１
の信号線に対応してそれぞれ設けられた複数の第１スイ
ッチ（水平スイッチング素子MR1,MG1,MB1〜MRs,MGs,
MBs）と、これらのスイッチを介して上記第１の信号線
の各色毎に接続されそれぞれ赤、緑、青の映像信号の供
給される３本の第３の信号線（（14R）（14G）（14
B））と、これら３本の信号線に供給される上記赤、
緑、青の映像信号に対して±１画素ピッチに対応する遅
延量を相互に与える第１の遅延手段（回路（11R）（11
G）（11B））と、上記３本の信号線に供給される上記
赤、緑、青の映像信号に対して、3/2画素ピッチに対応
する遅延量を共通に与える第２の遅延手段（回路（13
R）（13G）（13B））と、上記垂直方向の１つおきのタ
イミングで上記第１の遅延手段からの信号と上記第２の
遅延手段からの信号とを選択する第２のスイッチ（（12
R）（12G）（12B））と、上記第１のスイッチを上記
赤、緑、青の組を単位として同時に制御するスイッチ駆
動手段（水平走査回路（２））とを有することを特徴と
する液晶カラーディスプレイ装置である。
これによれば、第１の信号線が連続する３本毎にそれ
ぞれ赤、緑、青の組とされ、画素電極が垂直方向の１つ
おきに水平方向に1/2画素ピッチ分ずらして設けられる
とともに垂直方向の１つおきに第１の信号線に対して左
右に交互に接続され、これら第１の信号線がそれぞれス
イッチを介して各色毎にそれぞれ赤、緑、青の映像信号
の供給される３本の第３の信号線に接続され、これらの
第３の信号線に供給される赤、緑、青の映像信号に1/2
画素ピッチに対応する遅延量が相対的に与えられるとと
もにスイッチが赤、緑、青の組を単位として同時に制御
される構成にしたことにより、走査回路の段数が削減さ
れ消費電力が削減されると共に、チップ上でスイッチン
グ素子の占める面積の割合も縮小されて、簡単な構成で
良好な表示画像を得ることができる。
ぞれ赤、緑、青の組とされ、画素電極が垂直方向の１つ
おきに水平方向に1/2画素ピッチ分ずらして設けられる
とともに垂直方向の１つおきに第１の信号線に対して左
右に交互に接続され、これら第１の信号線がそれぞれス
イッチを介して各色毎にそれぞれ赤、緑、青の映像信号
の供給される３本の第３の信号線に接続され、これらの
第３の信号線に供給される赤、緑、青の映像信号に1/2
画素ピッチに対応する遅延量が相対的に与えられるとと
もにスイッチが赤、緑、青の組を単位として同時に制御
される構成にしたことにより、走査回路の段数が削減さ
れ消費電力が削減されると共に、チップ上でスイッチン
グ素子の占める面積の割合も縮小されて、簡単な構成で
良好な表示画像を得ることができる。
第１図において、スイッチング素子M11〜Mnmが垂直方
向の１つおきにラインLH1〜Lnmに対して逆向きに設けら
れると共に、それぞれの画素電極P11〜Pnmの位置が水平
方向に1/2画素ピッチ分ずらされて形成される。さらに
この画素電極P11〜Pnmに対して、赤（Ｒ）緑（Ｇ）青
（Ｂ）の色フィルタが図示のように垂直方向の１つおき
に水平方向にいわゆる縦ストライプの位置から3/2画素
ピッチ分ずらされて設けられる。なお具体的には、ライ
ンLH1〜Lnmはアルミニューム等の不透明な部材で形成さ
れ、このためラインLH1〜Lnmは画素電極P11〜Pnmの境界
に沿ってジグザグに設けられており、スイッチング素子
M11〜Mnmはこのジグザグの外側に向けられて設けられ
る。
向の１つおきにラインLH1〜Lnmに対して逆向きに設けら
れると共に、それぞれの画素電極P11〜Pnmの位置が水平
方向に1/2画素ピッチ分ずらされて形成される。さらに
この画素電極P11〜Pnmに対して、赤（Ｒ）緑（Ｇ）青
（Ｂ）の色フィルタが図示のように垂直方向の１つおき
に水平方向にいわゆる縦ストライプの位置から3/2画素
ピッチ分ずらされて設けられる。なお具体的には、ライ
ンLH1〜Lnmはアルミニューム等の不透明な部材で形成さ
れ、このためラインLH1〜Lnmは画素電極P11〜Pnmの境界
に沿ってジグザグに設けられており、スイッチング素子
M11〜Mnmはこのジグザグの外側に向けられて設けられ
る。
一方、赤、緑、青の映像信号の供給される入力端子
（1R）（1G）（1B）が設けられ、これらの入力端子（1
R）（1G）（1B）からの信号がそれぞれ遅延回路（11R）
（11G）（11B）に供給されて、画素電極P11〜Pnmの位置
に対応した信号の遅延が行われる。これらの遅延された
信号がスイッチ（12R）（12G）（12B）に供給されると
共に、遅延回路（11R）（11G）（11B）からの信号が上
述した走査線ごとの画素電極P11〜Pnmの位置に対応した
信号の遅延を行う遅延回路（13R）（13G）（13B）を通
じてスイッチ（12R）（12G）（12B）に供給される。そ
してこれらのスイッチ（12R）（12G）（12B）からの信
号がそれぞれ第３の信号線（14R）（14G）（14B）に供
給される。
（1R）（1G）（1B）が設けられ、これらの入力端子（1
R）（1G）（1B）からの信号がそれぞれ遅延回路（11R）
（11G）（11B）に供給されて、画素電極P11〜Pnmの位置
に対応した信号の遅延が行われる。これらの遅延された
信号がスイッチ（12R）（12G）（12B）に供給されると
共に、遅延回路（11R）（11G）（11B）からの信号が上
述した走査線ごとの画素電極P11〜Pnmの位置に対応した
信号の遅延を行う遅延回路（13R）（13G）（13B）を通
じてスイッチ（12R）（12G）（12B）に供給される。そ
してこれらのスイッチ（12R）（12G）（12B）からの信
号がそれぞれ第３の信号線（14R）（14G）（14B）に供
給される。
また上述の水平スイッチング素子MH1〜Mnmが、連続す
る３本毎にそれぞれ赤、緑、青と組（MR1,MG1,MB1〜
MRs,MGs,MBs:ただしｓ＝m/3）とされ、これらのスイッ
チング素子MR1,MG1,MB1〜MRs,MGs,MBsにそれぞれ対応す
る色の信号線（14R）（14G）（14B）が接続される。ま
たこれらのスイッチング素子MR1,MG1,MB1〜MRs,MGs,MBs
の制御端子が上述の赤、緑、青の組ごとに共通に接続さ
れる。
る３本毎にそれぞれ赤、緑、青と組（MR1,MG1,MB1〜
MRs,MGs,MBs:ただしｓ＝m/3）とされ、これらのスイッ
チング素子MR1,MG1,MB1〜MRs,MGs,MBsにそれぞれ対応す
る色の信号線（14R）（14G）（14B）が接続される。ま
たこれらのスイッチング素子MR1,MG1,MB1〜MRs,MGs,MBs
の制御端子が上述の赤、緑、青の組ごとに共通に接続さ
れる。
さらにｓ段のシフトレジスタからなる水平走査回路
（21）が設けられ、この水平走査回路（21）に水平周波
数のｓ倍のクロック信号Φ1X,Φ2Xが供給され、このク
ロック信号Φ1X,Φ2Xによって順次走査される駆動パル
ス信号φX1,φX2・・・φXsが水平走査回路（21）の各
出力端子から取り出されて、スイッチング素子MR1,MG1,
MB1〜MRs,MGs,MBsのそれぞれ共通の制御端子に供給され
る。なおこの水平走査回路（21）には低電位（VSS）と
高電位（VDD）が供給され、この２つの電位の駆動パル
スが形成される。
（21）が設けられ、この水平走査回路（21）に水平周波
数のｓ倍のクロック信号Φ1X,Φ2Xが供給され、このク
ロック信号Φ1X,Φ2Xによって順次走査される駆動パル
ス信号φX1,φX2・・・φXsが水平走査回路（21）の各
出力端子から取り出されて、スイッチング素子MR1,MG1,
MB1〜MRs,MGs,MBsのそれぞれ共通の制御端子に供給され
る。なおこの水平走査回路（21）には低電位（VSS）と
高電位（VDD）が供給され、この２つの電位の駆動パル
スが形成される。
他は従来技術の説明で述べた回路と同様に構成され
る。
る。
従ってこの装置において、水平走査回路（21）として
のシフトレジスタの段数が水平画素数の1/3となり、ま
たこの水平走査回路（21）を駆動するクロック周波数も
1/3となって、消費電力を例えば1/9に削減することがで
きる。
のシフトレジスタの段数が水平画素数の1/3となり、ま
たこの水平走査回路（21）を駆動するクロック周波数も
1/3となって、消費電力を例えば1/9に削減することがで
きる。
また駆動パルス信号φＸの時間幅がφＨの３倍になる
ので、スイッチング素子MR,MG,MBのサイズ（W/L）をMH
の1/3にすることができ、仮に水平画素数を３倍にして
も、スイッチング素子MR,MG,MBの占める面積はほぼ等し
いものにすることができる。
ので、スイッチング素子MR,MG,MBのサイズ（W/L）をMH
の1/3にすることができ、仮に水平画素数を３倍にして
も、スイッチング素子MR,MG,MBの占める面積はほぼ等し
いものにすることができる。
さらにこの装置において、赤、緑、青の画素の位置は
水平方向にずれているので、上述のようにスイッチング
素子MR,MG,MBを同一の駆動パルス信号φＭで駆動した場
合には、信号の位置と表示位置とのずれによって水平方
向の解像度が劣化する恐れがある。そこでこの装置にお
いては、入力端子（1R）（1G）（1B）からの信号がそれ
ぞれ遅延回路（11R）（11G）（11B）に供給されて、画
素電極P11〜Pnmの位置に対応した信号の遅延が行われ
る。すなわちこの装置において、例えば赤の映像信号は
本来の駆動パルス信号φＨの２クロック分、緑の映像信
号は１クロック分、青の映像信号は０クロック分（遅延
無し）の遅延が行われる。
水平方向にずれているので、上述のようにスイッチング
素子MR,MG,MBを同一の駆動パルス信号φＭで駆動した場
合には、信号の位置と表示位置とのずれによって水平方
向の解像度が劣化する恐れがある。そこでこの装置にお
いては、入力端子（1R）（1G）（1B）からの信号がそれ
ぞれ遅延回路（11R）（11G）（11B）に供給されて、画
素電極P11〜Pnmの位置に対応した信号の遅延が行われ
る。すなわちこの装置において、例えば赤の映像信号は
本来の駆動パルス信号φＨの２クロック分、緑の映像信
号は１クロック分、青の映像信号は０クロック分（遅延
無し）の遅延が行われる。
これによって、例えば第２図Ａに示すような赤（Ｒ）
緑（Ｇ）青（Ｂ）の映像信号があった場合に、従来の装
置では同図Ｂに示すようなサンプリングが行われてそれ
ぞれ○印で示す位置の信号が表示されていたのに対し
て、上述の装置においては、同図Ｃに示すようなサンプ
リングが行われることになる。この場合に遅延回路（11
R）（11G）（11B）での遅延によって赤、緑、青の映像
信号は同図Ｄに示すようになっており、同一の駆動パル
ス信号φＸでサンプリングを行っても、従来と同様のサ
ンプリングを行うことができる。
緑（Ｇ）青（Ｂ）の映像信号があった場合に、従来の装
置では同図Ｂに示すようなサンプリングが行われてそれ
ぞれ○印で示す位置の信号が表示されていたのに対し
て、上述の装置においては、同図Ｃに示すようなサンプ
リングが行われることになる。この場合に遅延回路（11
R）（11G）（11B）での遅延によって赤、緑、青の映像
信号は同図Ｄに示すようになっており、同一の駆動パル
ス信号φＸでサンプリングを行っても、従来と同様のサ
ンプリングを行うことができる。
さらに遅延回路（13R）（13G）（13B）は、走査線毎
の画素電極P11〜Pnmの水平方向のずれに対応したもので
あって、例えば3/2φＨの遅延量が設けられている。そ
してスイッチ（12R）（12G）（12B）が１水平期間毎に
切換られることによって、信号線（14R）（14G）（14
B）には画素電極P11〜Pnmの水平方向のずれに対応した
信号の供給が行われる。
の画素電極P11〜Pnmの水平方向のずれに対応したもので
あって、例えば3/2φＨの遅延量が設けられている。そ
してスイッチ（12R）（12G）（12B）が１水平期間毎に
切換られることによって、信号線（14R）（14G）（14
B）には画素電極P11〜Pnmの水平方向のずれに対応した
信号の供給が行われる。
こうしてこの装置によれば、第１の信号線が連続する
３本毎にそれぞれ赤、緑、青の組とされ、画素電極が垂
直方向の１つおきに水平方向に1/2画素ピッチ分ずらし
て設けられるとともに垂直方向の１つおきに第１の信号
線に対して左右に交互に接続され、これら第１の信号線
がそれぞれスイッチを介して各色毎にそれぞれ赤、緑、
青の映像信号の供給される３本の第３の信号線に接続さ
れ、これらの第３の信号線に供給される赤、緑、青の映
像信号に1/2画素ピッチに対応する遅延量が相対的に与
えられるとともにスイッチが赤、緑、青の組を単位とし
て同時に制御される構成としたことにより、走査回路の
段数が削減され消費電力が削減されると共に、チップ上
でスイッチング素子の占める面積の割合も縮小されて、
簡単な構成で良好な表示画像を得ることができるもので
ある。
３本毎にそれぞれ赤、緑、青の組とされ、画素電極が垂
直方向の１つおきに水平方向に1/2画素ピッチ分ずらし
て設けられるとともに垂直方向の１つおきに第１の信号
線に対して左右に交互に接続され、これら第１の信号線
がそれぞれスイッチを介して各色毎にそれぞれ赤、緑、
青の映像信号の供給される３本の第３の信号線に接続さ
れ、これらの第３の信号線に供給される赤、緑、青の映
像信号に1/2画素ピッチに対応する遅延量が相対的に与
えられるとともにスイッチが赤、緑、青の組を単位とし
て同時に制御される構成としたことにより、走査回路の
段数が削減され消費電力が削減されると共に、チップ上
でスイッチング素子の占める面積の割合も縮小されて、
簡単な構成で良好な表示画像を得ることができるもので
ある。
なおこの装置は、走査回路、サンプリング手段等を、
液晶セルと共にオンチップ化した液晶カラーディスプレ
イ装置に適用されるものである。
液晶セルと共にオンチップ化した液晶カラーディスプレ
イ装置に適用されるものである。
この発明によれば、第１の信号線が連続する３本毎に
それぞれ赤、緑、青の組とされ、画素電極が垂直方向の
１つおきに水平方向に1/2画素ピッチ分ずらして設けら
れるとともに垂直方向の１つおきに第１の信号線に対し
て左右に交互に接続され、これら第１の信号線がそれぞ
れスイッチを介して各色毎にそれぞれ赤、緑、青の映像
信号の供給される３本の第３の信号線に接続され、これ
らの第３の信号線に供給される赤、緑、青の映像信号に
1/2画素ピッチに対応する遅延量が相対的に与えられる
とともにスイッチが赤、緑、青の組を単位として同時に
制御される構成としたことにより、走査回路の段数が削
減され消費電力が削減されると共に、チップ上でスイッ
チング素子の占める面積の割合も縮小されて、簡単な構
成で良好な表示画像を得ることができるようになった。
それぞれ赤、緑、青の組とされ、画素電極が垂直方向の
１つおきに水平方向に1/2画素ピッチ分ずらして設けら
れるとともに垂直方向の１つおきに第１の信号線に対し
て左右に交互に接続され、これら第１の信号線がそれぞ
れスイッチを介して各色毎にそれぞれ赤、緑、青の映像
信号の供給される３本の第３の信号線に接続され、これ
らの第３の信号線に供給される赤、緑、青の映像信号に
1/2画素ピッチに対応する遅延量が相対的に与えられる
とともにスイッチが赤、緑、青の組を単位として同時に
制御される構成としたことにより、走査回路の段数が削
減され消費電力が削減されると共に、チップ上でスイッ
チング素子の占める面積の割合も縮小されて、簡単な構
成で良好な表示画像を得ることができるようになった。
第１図は本発明による液晶カラーディスプレイ装置の一
例の構成図、第２図はその説明のためのタイミングチャ
ート図、第３図は従来の液晶ディスプレイ装置の構成
図、第４図はそのタイミングチャート図である。 Ｍは水平スイッチング素子及び選択素子を構成する素
子、Ｌは第１の信号線としてのライン、Ｇは第２の信号
線としてのゲート線、Ｐは画素電極、Ｃは液晶セル、
（1R）（1G）（1B）は赤、緑、青の映像信号の供給され
る入力端子、（11R）（11G）（11B）（13R）（13G）（1
3B）は遅延回路、（12R）（12G）（12B）はスイッチ、
（14R）（14G）（14B）は第３の信号線、（21）は水平
走査回路、（３）はターゲット端子、（４）は垂直走査
回路である。
例の構成図、第２図はその説明のためのタイミングチャ
ート図、第３図は従来の液晶ディスプレイ装置の構成
図、第４図はそのタイミングチャート図である。 Ｍは水平スイッチング素子及び選択素子を構成する素
子、Ｌは第１の信号線としてのライン、Ｇは第２の信号
線としてのゲート線、Ｐは画素電極、Ｃは液晶セル、
（1R）（1G）（1B）は赤、緑、青の映像信号の供給され
る入力端子、（11R）（11G）（11B）（13R）（13G）（1
3B）は遅延回路、（12R）（12G）（12B）はスイッチ、
（14R）（14G）（14B）は第３の信号線、（21）は水平
走査回路、（３）はターゲット端子、（４）は垂直走査
回路である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｎ 9/12 Ｈ０４Ｎ 9/12 Ｂ (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 G09G 3/20 H04N 9/12
Claims (1)
- 【請求項１】垂直方向に平行に配設され連続する３本毎
にそれぞれ赤、緑、青の組をなす複数の第１の信号線
と、 水平方向に平行に配設された複数の第２の信号線と、 上記第１、第２の信号線の交点にそれぞれ選択素子を介
して設けられるとともに上記垂直方向の１つおきに上記
水平方向に1/2画素ピッチ分ずらされて設けられ、上記
垂直方向の１つおきに上記第１の信号線に対して左右に
交互に接続された画素電極と、 上記第１の信号線に対応してそれぞれ設けられた複数の
第１スイッチと、これらのスイッチを介して上記第１の
信号線の各色毎に接続されそれぞれ赤、緑、青の映像信
号の供給される３本の第３の信号線と、 これら３本の信号線に供給される上記赤、緑、青の映像
信号に対して±１画素ピッチに対応する遅延量を相互に
与える第１の遅延手段と、 上記３本の手段に供給される上記赤、緑、青の映像信号
に対して、3/2画素ピッチに対応する遅延量を共通に与
える第２の遅延手段と、 上記垂直方向の１つおきのタイミングで上記第１の遅延
手段からの信号と上記第２の遅延手段からの信号とを選
択する第２のスイッチと、 上記第１のスイッチを上記赤、緑、青の組を単位として
同時に制御するスイッチ駆動手段とを有することを特徴
とする液晶カラーディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02238100A JP3082227B2 (ja) | 1990-09-07 | 1990-09-07 | 液晶カラーディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02238100A JP3082227B2 (ja) | 1990-09-07 | 1990-09-07 | 液晶カラーディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04116687A JPH04116687A (ja) | 1992-04-17 |
| JP3082227B2 true JP3082227B2 (ja) | 2000-08-28 |
Family
ID=17025177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02238100A Expired - Lifetime JP3082227B2 (ja) | 1990-09-07 | 1990-09-07 | 液晶カラーディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082227B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08171363A (ja) * | 1994-10-19 | 1996-07-02 | Sony Corp | 表示装置 |
-
1990
- 1990-09-07 JP JP02238100A patent/JP3082227B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04116687A (ja) | 1992-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581796B2 (ja) | 表示装置及び液晶表示装置 | |
| US5579027A (en) | Method of driving image display apparatus | |
| JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US5357290A (en) | Liquid crystal displaying apparatus capable of receiving television signals that differ in broadcasting format | |
| JP3438190B2 (ja) | Ｔｆｔディスプレイ装置 | |
| JP3525018B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US8456398B2 (en) | Liquid crystal display module | |
| TW200529154A (en) | Liquid crystal display device | |
| JP3202345B2 (ja) | 液晶表示装置 | |
| JP2985734B2 (ja) | カラー液晶表示装置 | |
| JP3082227B2 (ja) | 液晶カラーディスプレイ装置 | |
| JPH10153761A (ja) | 液晶ディスプレイ装置 | |
| JPS6290692A (ja) | カラ−デイスプレイ装置 | |
| JP2767238B2 (ja) | 液晶表示装置 | |
| JPS6326084A (ja) | アクティブマトリクス型画像表示装置 | |
| JPH0762790B2 (ja) | 液晶デイスプレイ装置 | |
| JPS62116924A (ja) | 液晶表示装置の駆動方法 | |
| JP2708038B2 (ja) | 液晶ディスプレイ装置 | |
| JPH08122743A (ja) | 映像表示装置 | |
| JP2530303B2 (ja) | デイスプレイ装置 | |
| JPH0664436B2 (ja) | 画像表示装置 | |
| JPH04165331A (ja) | カラー液晶表示装置 | |
| JP2641778B2 (ja) | カラー液晶ディスプレイ装置 | |
| JPS62169126A (ja) | 液晶カラ−パネル駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |