JP3081588B2 - 固体撮像素子の製造方法 - Google Patents

固体撮像素子の製造方法

Info

Publication number
JP3081588B2
JP3081588B2 JP10261919A JP26191998A JP3081588B2 JP 3081588 B2 JP3081588 B2 JP 3081588B2 JP 10261919 A JP10261919 A JP 10261919A JP 26191998 A JP26191998 A JP 26191998A JP 3081588 B2 JP3081588 B2 JP 3081588B2
Authority
JP
Japan
Prior art keywords
oxide film
transfer electrodes
film
silicon oxide
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10261919A
Other languages
English (en)
Other versions
JPH11154743A (ja
Inventor
吉弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10261919A priority Critical patent/JP3081588B2/ja
Publication of JPH11154743A publication Critical patent/JPH11154743A/ja
Application granted granted Critical
Publication of JP3081588B2 publication Critical patent/JP3081588B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、撮像領域が転送電
極で覆われた固体撮像素子の製造方法に関する。
【0002】
【従来の技術】フレームトランスファ型のCCD固体撮
像素子において、被写体からの光を受ける撮像部は、照
射された光に応答して発生する情報電荷を蓄積すると同
時に、所定の期間蓄積された情報電荷を蓄積部へ転送出
力する構成となっている。このため、光の受光領域にも
情報電荷を転送駆動するための転送電極が設けられる。
この転送電極については、その側辺部が隣どうしオーバ
ーラップされており、転送経路のポテンシャル作用の連
続性が確保されて電荷の転送効率の低下防止が図られて
いる。
【0003】図9は、フレームトランスファ型のCCD
固体撮像素子の撮像部を示す平面図で、図10は、その
X−X線断面図である。この図面では、過剰な電荷を基
板側に吸収させる縦型オーバーフロードレイン構造のも
のを示している。
【0004】N型のシリコン基板1の一面には、素子領
域となるP型の拡散層2が形成され、この拡散層2内に
高濃度のP型領域や厚い酸化膜(LOCOS)等からな
る複数の分離領域3が互いに平行に形成される。これら
の分離領域3に挟まれたチャネル領域4には、表面部分
にN型の不純物が拡散されて埋め込みチャネル層5が設
けられている。そして、酸化膜6を介して1層目の転送
電極7がチャネル領域4と交差するようにして互いに平
行に配列され、さらに2層目の転送電極8が1層目の転
送電極7の間隙を覆うようにして配列される。これらの
転送電極7、8には、蓄積期間中にそれぞれ固定電位が
与えられ、これにより、4本の転送電極7、8を1単位
とした受光画素が設定される。そして、所定の受光期間
を経過した後には、各転送電極7、8に、4相のクロッ
クパルスが印加され、各受光画素に蓄積された情報電荷
がチャネル領域4に沿って蓄積部側に転送される。な
お、チャネル領域4に過剰な情報電荷が発生した場合に
は、その過剰電荷がシリコン基板1と拡散層2との間の
ポテンシャル障壁を越えてシリコン基板1側に吸収され
るように構成される。
【0005】
【発明が解決しようとする課題】以上のようなCCD固
体撮像素子の受光部については、チャネル領域4に入射
する光の光電効果によって情報電荷を得ているため、チ
ャネル領域4上の転送電極7、8に開口部を設けること
や、転送電極7、8の膜厚を薄くすること等、チャネル
領域4への光の入射効率を高くする対策が考えられてい
る。特に、解像度の向上に対応するために各部の微細化
が図られると、受光画素の面積が小さくなり、入射効率
の向上による受光感度の改善が問題となる。
【0006】各部が微細化された固体撮像素子では、転
送電極7、8やチャネル領域4の幅を考慮すると、転送
電極7、8に開口部を設けることは実質的に困難である
ことから、転送電極7、8の膜厚を薄くすることが光の
入射効率を向上する実用的な手段となる。しかし、転送
電極7、8の膜厚については、光の干渉による透過率の
低下が問題となるため、単に薄くするのみでは光の入射
効率を向上することはできない。
【0007】そこで本発明は、転送電極の膜厚の最適化
を図り、光の入射効率、即ち受光感度を向上することを
目的とする。
【0008】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、半導体基板の一主面上に複数の転送電極を配置し、
この転送電極に与えられる電位に応じて半導体基板内に
形成されるポテンシャル井戸に、入射した光に応答して
発生する情報電荷を蓄積する固体撮像素子の製造方法に
おいて、複数のチャネル領域が分離領域によって区画さ
れて互いに平行に配列形成された上記半導体基板の表面
を熱酸化した後、上記半導体基板上に所定の膜厚を有す
る第1の多結晶シリコン膜を形成し、この第1の多結晶
シリコン膜上に第2の酸化シリコン膜を形成する第1の
工程と、上記第1の多結晶シリコン膜を上記第1の酸化
シリコン膜と共にパターニングし、上記複数のチャネル
領域に交差してそれぞれ一定の間隔をおいて配列される
複数の第1の転送電極を形成する第2の工程と、上記複
数の第1の転送電極の間隙部分に露出する上記半導体基
板の表面を薄く熱酸化した後、上記複数の第1の転送電
極を覆って上記半導体基板上に減圧CVD法により第2
の酸化シリコン膜を形成する第3の工程と、上記第2の
酸化シリコン膜上に所定の膜厚を有する第2の多結晶シ
リコン膜を形成し、この第2の多結晶シリコン膜をパタ
ーニングして上記複数の第1の転送電極の間隙を覆う複
数の第2の転送電極を形成する第4の工程と、を有する
ことにある。
【0009】本発明によれば、第1の転送電極を形成し
た後に、熱酸化工程が少ないため、一旦形成された第1
の転送電極の膜厚が熱酸化によって薄くなるのを防止で
きる。従って、各転送電極を所望の膜厚に正確に形成す
ることが可能となり、最適値の設定が容易になる。
【0010】
【発明の実施の形態】図1は、本発明の製造方法により
形成される固体撮像素子の撮像部を示す断面図で、図2
は、その転送電極部分を拡大した図である。
【0011】N型のシリコン基板10の一面には、P型
の不純物が拡散された拡散層11が形成され、この拡散
層11内に高濃度のP型領域または厚い酸化膜よりなる
複数の分離領域(図示せず)が互いに平行に配置され
る。分離領域に挟まれるチャネル領域には、表面領域に
N型の不純物が拡散された埋め込みチャネル層12が形
成される。シリコン基板10上には、熱酸化による酸化
シリコン膜13を介して多結晶シリコンを材料とする複
数の転送電極14が、チャネル領域と交差し、互いに一
定の間隔をおいて配列される。ここで、酸化シリコン膜
13の膜厚は約1000Å、転送電極14の膜厚は約9
50Åに形成される。
【0012】1層目の転送電極14上には、熱酸化によ
る酸化シリコン膜15及び気相成長による酸化シリコン
膜16からなる2層構造の層間絶縁膜を介し、1層目の
転送電極14の間隙部分を覆うようにして2層目の転送
電極17が配列される。熱酸化による酸化シリコン膜1
5は転送電極14の間隙部分で約100Å、気相成長に
よる酸化シリコン膜16は約1500Åの膜厚に形成さ
れ、転送電極17は膜厚が約950Åに形成される。そ
して、転送電極17上には絶縁膜としてPSG膜18が
形成され、各転送電極14、17に電力を供給するアル
ミニウム等の配線が撮像部の周辺領域でPSG膜18上
に配置される。
【0013】ここで示した各膜厚の値は、実際に製造さ
れた固体撮像素子を用いた測定結果及び各条件の下での
シミュレーション結果に基づいて得られた最適値であ
る。次に、その最適値の決定の方法について説明する。
【0014】実際に測定された固体撮像素子の分光感度
特性は、図3に示すとおりである。この図において、横
軸は入射する光の波長、縦軸は入射する光のエネルギー
に対してどれだけの電流が得られるかを示す絶対感度を
表している。なお、a、b、cは、それぞれ転送電極の
膜厚が830Å、940Å、1080Å(実測値)の場
合である。
【0015】絶対感度は、a、b及びcの何れの場合
も、入射光の波長が約400nmで立ち上がり、900
nm程度で収束している。そして、絶対感度のピーク位
置は、転送電極の膜厚が厚くなるに従って長波長側へず
れる傾向にあることが確認された。ここで、可視光領域
(波長が約400nm〜約800nmの範囲)での絶対
感度の様子をみると、可視光領域の略中間にピークを有
するbが理想に近い特性であることが分かる。即ち、絶
対感度のピークが可視光領域の中間にあれば、短波長側
と長波長側とで絶対感度が同等になり、バランスのとれ
た分光感度特性となる。
【0016】シミュレーションによって得られた転送電
極の膜厚と感度との関係は、図4に示すとおりである。
この図において、横軸は転送電極の膜厚、縦軸はピーク
値を1とした感度の相対値を表している。この感度につ
いては、転送電極の膜厚のそれぞれの値に対して計算さ
れる分光感度を全波長領域で積分して得られた値に基づ
くものである。
【0017】このシミュレーションの結果によると、転
送電極の膜厚が740Å〜750Åの間で感度がピーク
となり、この値以上に転送電極が薄くなっても光の透過
率が良くならないことが分かる。これは、光の干渉の影
響によるものと推測される。ところで、転送電極の膜厚
をさらに薄くすれば、感度のピークは再び現れるが、転
送電極として確実に動作するためには不十分な膜厚であ
るため、実際の固体撮像素子には採用できない。この結
果において、ピーク値に対して±5%の範囲を選ぶと、
感度の相対値は99%(図面に破線で示す)以上となる
ことから、転送電極の膜厚は、最適値に対して±5%程
度であれば十分に利用可能であることが分かる。従っ
て、図3に示す実測値と、図4に示すシミュレーション
の結果より、理想的な転送電極の膜厚は、膜厚940Å
に対して±5%程度、即ち、約900Åから約1000
Åまでの範囲であると判断できる。実測値とシミュレー
ション結果との最適値のずれについては、シリコン基板
10内部での量子効率の特定ができないこと、及び実際
の固体撮像素子では転送電極が2層構造で、一部オーバ
ーラップする部分を有していること等によるものと考え
られる。
【0018】一方、各酸化シリコン膜の膜厚について、
分光感度のシミュレーションを行ったところ、膜厚が変
化しても分光感度のピークが表れる波長は殆ど変化せ
ず、ピークレベルそのものが膜厚に比例して変化すると
いう結果が得られた。このけっかより、酸化シリコン膜
については、光の干渉の影響はなく、単に膜厚を薄くす
れば光の透過率が高くなると判断できる。従って、酸化
シリコン膜の膜厚は、絶縁膜として耐圧を保てる範囲で
単に薄くすれば良いことになる。
【0019】図5乃至図8は、本発明の固体撮像素子の
製造方法を示す工程別の断面図である。なお、これらの
図は図1と同一部分を示している。 図5:第1工程 N型のシリコン基板10の一面にボロンイオン等のP型
の不純物を注入して拡散層11を形成し、この拡散層1
1内に分離領域として高濃度のP型領域(図示せず)を
複数本平行に形成する。これらの分離領域に挟まれたチ
ャネル領域には、リンイオン等のN型の不純物を注入し
て埋め込みチャネル層12を形成する。以上の注入工程
は、周知のフォトリソグラフィ技術によって得られる所
望の形状のレジストマスクを用いて行われる。そして、
分離領域及びチャネル領域が形成されたシリコン基板1
0上に、ゲート絶縁膜となる酸化シリコン膜20を、熱
酸化によって膜厚1000Åに形成する。さらに、CV
D法により、転送電極となる多結晶シリコン膜21を膜
厚1000Å、層間絶縁膜となる酸化シリコン膜22を
膜厚1500Åに順に形成する。
【0020】図6:第2工程 所定の形状にパターニングされたレジストマスク23を
酸化シリコン膜22上に形成し、このレジストマスク2
3に従って酸化シリコン膜22及び多結晶シリコン膜2
1をエッチングすることにより1層目の転送電極14を
形成する。この転送電極14は、拡散層11に設けられ
るチャネル領域と交差する方向に延在し、且つそれぞれ
が一定の間隔を置いて互いに平行となるように形成され
る。さらに、レジストマスク23を除去した後にRIE
法にて酸化シリコン膜20をエッチングし、シリコン基
板10の表面を露出させる。このエッチングの際には、
転送電極14上に残された酸化シリコン膜22が転送電
極14の保護膜となる。このように、レジストマスク2
3を除去した後に酸化シリコン膜20を除去してシリコ
ン基板10の表面を露出させるようにすれば、レジスト
マスク23の除去によって発生する不純物がシリコン基
板10の表面に付着するの防止できる。
【0021】続いて、転送電極14の側面及び転送電極
14の間隙部分に露出するシリコン基板10の表面を薄
く熱酸化し、ゲート絶縁膜となる酸化シリコン膜24を
新たに膜厚100Åに形成する。ここでの熱酸化工程に
ついては、転送電極14の膜厚の変化を最小限とするた
め、短時間で完了することが好ましい。
【0022】図7:第3工程 CVD法による別の酸化シリコン膜16を酸化シリコン
膜24を覆うようにして膜厚1500Åに形成する。こ
の酸化シリコン膜16の形成は、TEOS(Tetraethyl
Orthosilicate)を用いた減圧CVD法が好適である。T
EOSは、室温でアルコール状の液体で、加熱により分
解され、反応式Si(OC25)4→SiO2+4C24
2H2Oに従って酸化シリコンを成長させるもので、こ
のTEOSを利用して成長される酸化シリコン膜は、段
差被覆性が良く層間絶縁膜に適している。
【0023】図8:第4工程 酸化シリコン膜16を形成した後、酸化シリコン膜16
上に転送電極となる多結晶シリコン膜25をCVD法に
より膜厚950Åに形成する。そして、この多結晶シリ
コン膜25の転送電極14と重なる部分を周知のエッチ
ング工程により除去し、転送電極14の間隙部分を覆う
2層目の転送電極17を形成する。この転送電極17
は、1層目の転送電極14と同様に、チャネル領域と交
差する方向に延在し、側辺部が隣り合う転送電極14と
重なり合うように配置される。さらに、これらの転送電
極17上には、絶縁膜を介してアルミニウム等の配線が
各転送電極14、17の端部に接続されるようにして形
成され、情報電荷の蓄積時及び転送時には、その配線か
ら転送電極14、17に所定の電位が供給される。
【0024】以上の製造工程によると、各転送電極1
4、17が形成された後に熱酸化の工程がすくないこと
から、始めに形成した多結晶シリコン膜21、25の膜
厚をそのまま転送電極14、17の膜厚とすることがで
きるため、転送電極14、17の膜厚制御が容易にな
る。また、2層目の転送電極17の下でシリコン基板1
0と接している酸化シリコン膜24は、1層目の転送電
極14の下でシリコン基板10と接している酸化シリコ
ン膜20と同じ工程によって形成されたものであるた
め、それぞれの領域でシリコン/酸化シリコン界面の界
面準位が等しくなる。このため、各転送電極14、17
の特性が均一になり、転送効率の劣化が抑圧される。
【0025】なお、以上の実施例においては、N型のシ
リコン基板10にP型の拡散層11を形成した縦型オー
バーフロードレイン構造を例示したが、P型のシリコン
基板を用い、分離領域内にオーバーフロードレインを設
けた横型オーバーフロードレン構造でも同様に実施可能
である。
【0026】
【発明の効果】本発明によれば、1層目の転送電極の表
面が、その後の工程で熱酸化されることがほとんどない
ため、転送電極による光の干渉の影響がなくなるように
最適化した転送電極の膜厚を正確に形成することができ
る。
【図面の簡単な説明】
【図1】 本発明の製造方法により製造される固体撮像
素子の撮像部の断面図である。
【図2】図1に示す固体撮像素子の転送電極部分の拡大
図である。
【図3】固体撮像素子の分光感度の測定値を示す図であ
る。
【図4】転送電極の膜厚と感度との関係のシミュレーシ
ョン結果を示す図である。
【図5】本発明の固体撮像素子の製造方法の第1製造工
程を示す断面図である。
【図6】本発明の固体撮像素子の製造方法の第2製造工
程を示す断面図である。
【図7】本発明の固体撮像素子の製造方法の第3製造工
程を示す断面図である。
【図8】本発明の固体撮像素子の製造方法の第4製造工
程を示す断面図である。
【図9】従来の固体撮像素子の撮像部を示す平面図であ
る。
【図10】図9のX−X線の断面図である。
【符号の説明】
1、10 シリコン基板 2、11 拡散層 3 分離領域 4 チャネル領域 5、12 埋め込みチャネル層 6、13、15、16、20、22、24 酸化シリコ
ン膜 7、8、14、17 転送電極 21、25 多結晶シリコン膜 23 レジストマスク

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板の一主面上に複数の転送電極
    を配置し、この転送電極に与えられる電位に応じて半導
    体基板内に形成されるポテンシャル井戸に、入射した光
    に応答して発生する情報電荷を蓄積する固体撮像素子の
    製造方法において、複数のチャネル領域が分離領域によ
    って区画されて互いに平行に配列形成された上記半導体
    基板の表面を熱酸化した後、上記半導体基板上に所定の
    膜厚を有する第1の多結晶シリコン膜を形成し、この第
    1の多結晶シリコン膜上に第1の酸化シリコン膜を形成
    する第1の工程と、上記第1の多結晶シリコン膜を上記
    第1の酸化シリコン膜と共にパターニングし、上記複数
    のチャネル領域に交差してそれぞれ一定の間隔をおいて
    配列される複数の第1の転送電極を形成する第2の工程
    と、上記複数の第1の転送電極の間隙部分に露出する上
    記半導体基板の表面を短時間で薄く熱酸化した後、上記
    複数の第1の転送電極を覆って上記半導体基板上に減圧
    CVD法により第2の酸化シリコン膜を形成する第3の
    工程と、上記第2の酸化シリコン膜上に所定の膜厚を有
    する第2の多結晶シリコン膜を形成し、この第2の多結
    晶シリコン膜をパターニングして上記複数の第1の転送
    電極の間隙を覆う複数の第2の転送電極を形成する第4
    の工程と、を有することを特徴とする固体撮像素子の製
    造方法。
  2. 【請求項2】 上記第2の工程は、上記第2の酸化シリ
    コン膜上に形成したレジストパターンをマスクとして上
    記第1の酸化シリコン膜及び上記第1の多結晶シリコン
    膜をエッチングして上記半導体基板上の熱酸化膜を露出
    し、上記レジストパターンを除去した後、上記複数の第
    1の転送電極を上記第2の酸化シリコン膜で保護した状
    態で、上記複数の第1の転送電極の間隙部分に露出する
    上記熱酸化膜をエッチングすることを特徴とする請求項
    1に記載の固体撮像素子の製造方法。
JP10261919A 1998-09-16 1998-09-16 固体撮像素子の製造方法 Expired - Lifetime JP3081588B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10261919A JP3081588B2 (ja) 1998-09-16 1998-09-16 固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10261919A JP3081588B2 (ja) 1998-09-16 1998-09-16 固体撮像素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5087372A Division JPH06302800A (ja) 1993-04-09 1993-04-14 固体撮像素子

Publications (2)

Publication Number Publication Date
JPH11154743A JPH11154743A (ja) 1999-06-08
JP3081588B2 true JP3081588B2 (ja) 2000-08-28

Family

ID=17368559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10261919A Expired - Lifetime JP3081588B2 (ja) 1998-09-16 1998-09-16 固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP3081588B2 (ja)

Also Published As

Publication number Publication date
JPH11154743A (ja) 1999-06-08

Similar Documents

Publication Publication Date Title
KR100280793B1 (ko) 고체촬상소자 및 그 제조방법
JP2007526643A (ja) 極めて小さな寸法の読出し用ダイオードを備えた集積回路
JP3003590B2 (ja) 固体撮像素子およびその製造方法
US7091463B2 (en) Solid state image pickup device with polysilicon transfer electrodes
JP3153647B2 (ja) 電荷転送装置の製造方法
KR100196302B1 (ko) 막 두께가 최적으로 설정된 다층 구조 고체 촬상 소자 및 제조 방법
JP2009088140A (ja) アライメントマーク構造、半導体素子製造方法、半導体素子、電荷結合素子、及び固体撮像装置
JP3272941B2 (ja) 固体撮像素子およびその製造方法
JP3081588B2 (ja) 固体撮像素子の製造方法
JP4194295B2 (ja) 固体撮像素子の製造方法
JP2877656B2 (ja) 固体撮像素子の製造方法
JP2006261229A (ja) 固体撮像素子およびその製造方法
JP3276906B2 (ja) 固体撮像素子及び固体撮像素子の製造方法
JP4159306B2 (ja) 固体撮像素子およびその製造方法
JPH06302800A (ja) 固体撮像素子
JPH07240512A (ja) 固体撮像素子及びその膜厚の最適化方法
JPH10125892A (ja) 固体撮像素子の製造方法
JPH0368170A (ja) 薄膜半導体素子の製造方法
JP2006216655A (ja) 電荷転送素子及びその製造方法
JP2773739B2 (ja) 固体撮像装置の製造方法
JPH06296008A (ja) 固体撮像素子の製造方法
JP2867469B2 (ja) 電荷転送装置及びその製造方法
JP2005191400A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2004119794A (ja) 固体撮像素子の製造方法
JP2005044850A (ja) 固体撮像装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080623

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10