JP3081234B2 - How to check CPU board - Google Patents
How to check CPU boardInfo
- Publication number
- JP3081234B2 JP3081234B2 JP02320725A JP32072590A JP3081234B2 JP 3081234 B2 JP3081234 B2 JP 3081234B2 JP 02320725 A JP02320725 A JP 02320725A JP 32072590 A JP32072590 A JP 32072590A JP 3081234 B2 JP3081234 B2 JP 3081234B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu board
- output
- cpu
- signal
- checking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 a.産業上の利用分野 本発明は、CPUボードのチェック方法に関し、特に、C
PUボードをチェックするためのBITプログラムの誤動作
を防止するための新規な改良に関する。The present invention relates to a method for checking a CPU board, and particularly to a method for checking a CPU board.
The present invention relates to a new improvement for preventing a malfunction of a BIT program for checking a PU board.
b.従来の技術 従来、用いられていたこの種のCPUボードのチェック
方法としては種々あるが、その中で代表的なものについ
て述べると、第３図に示される本出願人が社内で用いて
いた方法を開示することができる。b. Conventional technology Conventionally, there are various methods for checking this type of CPU board. Among them, a typical one is described as follows. As shown in FIG. Method can be disclosed.
すなわち、第３図に示すように、BITプログラムスタ
ートにより、加算、論理積等のCPUインストラクション
チェックを行う（第１ステップ:1）。That is, as shown in FIG. 3, a CPU instruction check such as addition and logical product is performed by starting a BIT program (first step: 1).
この第１ステップ終了後、CPUエラーが発生していな
ければ、ROMチェックを行い（第２ステップ:2）、ROMエ
ラーが発生していなければ、RAMチェックを行う（第３
ステップ:3）。After the first step, if a CPU error has not occurred, a ROM check is performed (second step: 2). If a ROM error has not occurred, a RAM check is performed (third step).
Step: 3).
さらに、この第３ステップでRAMエラーガ発生してい
なければ、メイン処理を行うための確認信号を出力して
いた。Further, if no RAM error has occurred in the third step, a confirmation signal for performing the main processing has been output.
c.発明が解決しようとする課題 従来のCPUボードのチェック方法は、以上のように構
成されていたため、次のような課題が存在していた。c. Problems to be Solved by the Invention Since the conventional method for checking a CPU board is configured as described above, the following problems exist.
すなわち、CPUボード内のCPU、RAM及びROMに何らかの
異常があった場合、BITプログラム自体の正確な実行が
困難であり、CPUボードに接続されたシステム自体の誤
動作を防止することが困難であった。That is, if there is any abnormality in the CPU, RAM, and ROM in the CPU board, it is difficult to correctly execute the BIT program itself, and it is difficult to prevent a malfunction of the system itself connected to the CPU board. .
また、このCPUボードの出力は、外部バスに直結され
ていたため、CPUボードの誤動作によって、CPUボードに
接続されたシステム自体に誤出力の可能性があり、信頼
性を向上させることが困難であった。In addition, since the output of the CPU board is directly connected to the external bus, there is a possibility that the system itself connected to the CPU board may output errors due to a malfunction of the CPU board, and it is difficult to improve the reliability. Was.
本発明は、以上のような課題を解決するためになされ
たもので、特に、CPUボードをチェックするためのBITプ
ログラムの誤動作を防止するようにしたCPUボードのチ
ェック方法を提供することを目的とする。The present invention has been made in order to solve the above problems, and in particular, has as its object to provide a method of checking a CPU board that prevents a malfunction of a BIT program for checking the CPU board. I do.
d.問題点を解決するための手段 本発明によるCPUボードのチェック方法は、少なくと
もROM及びRAMをCPUに接続した構成よりなるCPUボードの
動作状態をチェックするようにしたCPUボードのチェッ
ク方法において、前記CPUに接続されたカウンタから出
力されBITプログラムを実行するために必要とするクロ
ック数ｎとｎ＋１の間のハイレベル出力信号を得る第１
工程と、前記CPUボードをチェックするBITプログラムか
ら得られハイレベルからなるCPUGO出力を得る第３工程
とからなり、前記カウンタの前記出力信号と前記CPUGO
出力とがハイレベル同志で一致したことを一致検出回路
で検出した時、前記CPUボードの作動が正常であると判
定するためのCPUボード正常信号を前記一致検出信号か
ら出力すると共に、前記CPUボードと外部バスとの間に
設けられたバス接続回路を、前記CPUボード正常信号でO
N状態とする方法である。d. Means for Solving the Problems The method of checking a CPU board according to the present invention is a method of checking a CPU board that checks an operation state of a CPU board having a configuration in which at least a ROM and a RAM are connected to a CPU. First to obtain a high-level output signal between the number of clocks n and n + 1 which is output from the counter connected to the CPU and required for executing the BIT program
And a third step of obtaining a high-level CPUGO output obtained from a BIT program for checking the CPU board. The output signal of the counter and the CPUGO
When a match detection circuit detects that the output and the output match each other, a CPU board normal signal for determining that the operation of the CPU board is normal is output from the match detection signal, and the CPU board is output. The bus connection circuit provided between the CPU board and the external bus is turned on by the CPU board normal signal.
This is a method for setting the state to N.
e.作 用 本発明によるCPUボードのチェック方法においては、C
PUに接続されたカウンタから出力されBITプログラムを
実行するために必要とするクロック数ｎとｎ＋１間の出
力信号と、CPUボードをチェックするBITプログラムから
得られたCPUGO出力とが一致した時に、一致検出回路か
らCPUボード正常信号が得られ、このCPUボード正常信号
が外部システムに入力されることにより、ソフト面とハ
ード面からのチェックを行うことができる。e. Operation In the method of checking a CPU board according to the present invention, C
When the output signal between the clocks n and n + 1 required to execute the BIT program output from the counter connected to the PU matches the CPUGO output obtained from the BIT program that checks the CPU board, a match occurs. A CPU board normal signal is obtained from the detection circuit, and by inputting the CPU board normal signal to an external system, a check can be performed from the software side and the hardware side.
また、前記カウンタの前記出力信号と前記CPUGO出力
とが一致した時のCPUボード正常信号により、外部バス
に接続したバス接続回路がONとなるので、外部バスへの
誤信号の伝達を防止することができる。Further, since the bus connection circuit connected to the external bus is turned on by the CPU board normal signal when the output signal of the counter matches the CPUGO output, transmission of an erroneous signal to the external bus is prevented. Can be.
f.実 施 例 以下、図面と共に本発明によるCPUボードのチェック
方法の好適な実施例について詳細に説明する。f. Embodiment Hereinafter, a preferred embodiment of a method for checking a CPU board according to the present invention will be described in detail with reference to the drawings.
第１図及び第２図は本発明によるCPUボードのチェッ
ク方法を示すためのもので、第１図はブロック図、第２
図はBITプログラムを示すフロー図である。1 and 2 show a method of checking a CPU board according to the present invention. FIG. 1 is a block diagram, FIG.
The figure is a flowchart showing the BIT program.
図において符号10で示されるものは、CPU11、RAM12、
ROM13、PIC14、CTC15がバス16に接続されたCPUボードで
あり、このCPU11には、クロック信号17及びリセット信
号18から入力されている。In the figure, what is indicated by reference numeral 10 is CPU 11, RAM 12,
The ROM 13, the PIC 14, and the CTC 15 are CPU boards connected to the bus 16, and the CPU 11 receives a clock signal 17 and a reset signal 18.
前記クロック信号17及びリセット信号18は、前記CPU
ボード10に設けられたカウンタ19にさらに入力されてお
り、このカウンタ19からのカウンタ出力19aは、前記バ
ス16に接続されたI/O20からのCPUGO信号20aが入力され
る一致検出回路21に入力されている。The clock signal 17 and the reset signal 18 are
It is further input to a counter 19 provided on the board 10, and a counter output 19a from the counter 19 is input to a match detection circuit 21 to which a CPUGO signal 20a from the I / O 20 connected to the bus 16 is input. Have been.
前記一致検出回路21から出力されるCPUボード正常信
号21aは、前記バス16と他のI/O等のボードにおける外部
バス22間に接続され電子切換回路からなるバス接続回路
23に入力されている。The CPU board normal signal 21a output from the match detection circuit 21 is a bus connection circuit comprising an electronic switching circuit connected between the bus 16 and an external bus 22 of another I / O board.
23 is entered.
本発明によるCPUボードチェック方法は、前述したよ
うに構成されており、以下に、その動作について説明す
る。The CPU board check method according to the present invention is configured as described above, and its operation will be described below.
まず、第２図に示すBITプログラムのスタートによ
り、加算、論理積等のCPUインストラクションチェック
を行う（第１ステップ:1）。First, CPU instructions such as addition and logical product are checked at the start of the BIT program shown in FIG. 2 (first step: 1).
この第１ステップ終了後、CPUエラーが発生していな
ければ、ROMチェックを行い（第２ステップ:2）。ROMエ
ラーが発生していなければ、RAMチェックを行う（第３
ステップ:3）。After the completion of the first step, if no CPU error has occurred, a ROM check is performed (second step: 2). If no ROM error has occurred, perform a RAM check.
Step: 3).
さらに、この第３ステップでRAMエラーが発生してい
なければ、CPU11、RAM12及びROM13の全てが正常とみな
し、ハイレベルのCPUGO出力20aが図２における「本発明
プログラム部分」に開示されているように、出力される
（第４ステップ:4）。Further, if no RAM error has occurred in the third step, all of the CPU 11, the RAM 12, and the ROM 13 are regarded as normal, and the high-level CPUGO output 20a is disclosed in the “program of the present invention” in FIG. Is output (fourth step: 4).
このハイレベルのCPUGO出力20aが一致検出回路21に入
力され、カウンタ19から、BITプログラムを実行するク
ロック数ｎとｎ＋１間のハイレベルの出力信号19aがこ
の一致検出回路21に入力されると、この一致検出回路21
では、前記出力信号19aとCPUGO出力20aのハイレベル同
志状態が検出され、この一致検出回路21からはこの一致
状態を判定してCPUボード正常信号21aが出力される。When this high-level CPUGO output 20a is input to the match detection circuit 21, and a high-level output signal 19a between the number of clocks n and n + 1 for executing the BIT program is input from the counter 19 to the match detection circuit 21, This match detection circuit 21
In this case, a high-level state between the output signal 19a and the CPUGO output 20a is detected, and the coincidence detection circuit 21 determines the coincidence state and outputs a CPU board normal signal 21a.
このCPUボード正常信号21aは、図示しない外部システ
ムに入力されて、外部システムがこのCPUボード10によ
り作動を始めることができる。The CPU board normal signal 21a is input to an external system (not shown), and the external system can start operating with the CPU board 10.
また、このCPUボード正常信号21aは、バス接続回路23
に入力されて、このバス接続回路23がON状態となり、バ
ス16と外部バス22とが接続され、CPU11の誤動作による
外部システムへの誤出力を防止することができる。The CPU board normal signal 21a is transmitted to the bus connection circuit 23.
, The bus connection circuit 23 is turned on, the bus 16 and the external bus 22 are connected, and erroneous output to an external system due to malfunction of the CPU 11 can be prevented.
g.発明の効果 本発明によるCPUボードのチェック方法は、以上のよ
うに構成されていたため、次のような効果を得ることが
できる。g. Effects of the Invention Since the check method of the CPU board according to the present invention is configured as described above, the following effects can be obtained.
すなわち、CPUボードのカウンタから得られるハイレ
ベルの出力と、BITプログラムから得られるハイレベル
のCPUGO信号により、CPUボード正常信号を取り出すよう
にしているため、ハードとソフトの両面からBITチェッ
クをしているため、極めて信頼性の高いCPUボードのチ
ェックを行うことができる。In other words, the CPU board normal signal is extracted by the high-level output obtained from the counter of the CPU board and the high-level CPUGO signal obtained from the BIT program. Because of this, it is possible to check the CPU board with extremely high reliability.
第１図及び第２図は、本発明によるCPUボードのチェッ
ク方法を示すためのもので、第１図はブロック図、第２
図はBITプログラムを示すフロー図、第３図は従来のBIT
プログラムを示すフロー図である。 10はCPUボード、11はCPU、12はRAM、13はROM、19はカウ
ンタ、19aは出力信号、20aはCPUGO出力、21aはCPUボー
ド正常信号、22は外部バス、23はバス接続回路である。1 and 2 show a method of checking a CPU board according to the present invention. FIG. 1 is a block diagram, FIG.
The figure shows the flow chart of the BIT program, and the figure 3 shows the conventional BIT
It is a flowchart which shows a program. 10 is a CPU board, 11 is a CPU, 12 is a RAM, 13 is a ROM, 19 is a counter, 19a is an output signal, 20a is a CPUGO output, 21a is a CPU board normal signal, 22 is an external bus, and 23 is a bus connection circuit. .
Claims (1)
U（11）に接続した構成よりなるCPUボード（10）の作動
状態をチェックするようにしたCPUボードのチェック方
法において、 前記CPU（11）に接続されたカウンタ（19）から出力さ
れBITプログラムを実行するために必要とするクロック
数ｎとｎ＋１の間のハイレベルの出力信号（19a）を得
る第１工程と、 前記CPUボード（10）をチェックするBITプログラムから
得られハイレベルからなるCPUGO出力（20a）を得る第２
工程とからなり、 前記カウンタ（19）の前記出力信号（19a）と前記CPUGO
出力（20a）とがハイレベル同志で一致したことを一致
検出回路（21）で検出した時、前記CPUボード（10）の
作動が正常であると判定するためのCPUボード正常信号
（21a）を前記一致検出回路（21）から出力すると共
に、前記CPUボード（10）と外部バス（22）との間に設
けられたバス接続回路（23）を、前記CPUボード正常信
号（21a）でON状態とすることを特徴とするCPUボードの
チェック方法。1. At least a ROM (13) and a RAM (12) are CP
In a method of checking a CPU board (10) having a configuration connected to a U (11), a BIT program output from a counter (19) connected to the CPU (11) is checked. A first step of obtaining a high-level output signal (19a) between the number of clocks n and n + 1 required for execution; and a high-level CPUGO output obtained from a BIT program for checking the CPU board (10) Second to get (20a)
The output signal (19a) of the counter (19) and the CPUGO
When the coincidence detection circuit (21) detects that the output (20a) and the output (20a) coincide with each other, a CPU board normal signal (21a) for determining that the operation of the CPU board (10) is normal is output. The bus connection circuit (23) provided between the CPU board (10) and the external bus (22) is turned on by the CPU board normal signal (21a) while being output from the match detection circuit (21). A method for checking a CPU board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02320725A JP3081234B2 (en) | 1990-11-27 | 1990-11-27 | How to check CPU board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02320725A JP3081234B2 (en) | 1990-11-27 | 1990-11-27 | How to check CPU board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04191936A JPH04191936A (en) | 1992-07-10 |
| JP3081234B2 true JP3081234B2 (en) | 2000-08-28 |
Family
ID=18124627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02320725A Expired - Fee Related JP3081234B2 (en) | 1990-11-27 | 1990-11-27 | How to check CPU board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081234B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014133042A (en) * | 2013-01-11 | 2014-07-24 | Cleanup Corp | Kitchen knife holder |
-
1990
- 1990-11-27 JP JP02320725A patent/JP3081234B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014133042A (en) * | 2013-01-11 | 2014-07-24 | Cleanup Corp | Kitchen knife holder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04191936A (en) | 1992-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07129426A (en) | Fault processing system | |
| US5278843A (en) | Multiple processor system and output administration method thereof | |
| JP3081234B2 (en) | How to check CPU board | |
| JPS62293441A (en) | Data outputting system | |
| US5007056A (en) | Processing circuit having an error detecting and correcting circuit therein | |
| JP3114909B2 (en) | Calculation error processing method of programmable controller | |
| JPS6362776B2 (en) | ||
| JP2000040081A (en) | Vector data processor | |
| JP2772713B2 (en) | Fault-tolerant multiprocessor system | |
| JPS6017127B2 (en) | Parity addition method | |
| JPS5833737A (en) | Reset controlling system | |
| JP3497045B2 (en) | Information processing equipment | |
| JP2648029B2 (en) | In-circuit emulator | |
| JPS60164844A (en) | Detection for trouble of control circuit | |
| JPH1020968A (en) | Selective hardware resetting circuit | |
| JPS6218054B2 (en) | ||
| JPH06295254A (en) | Detecting for runaway of cpu | |
| JPH03296146A (en) | Back-up device for program development | |
| JPS6367681B2 (en) | ||
| JPS623346A (en) | Controller with fail-safe circuit | |
| JPH0512172A (en) | Microcomputer | |
| JPH05120073A (en) | Interruption processing monitor circuit | |
| JPH0427578B2 (en) | ||
| JPH06274468A (en) | Abnormality detecting method for computer | |
| JPH0527994A (en) | Erroneous output prevention method for digital equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |