JP3076030B2 - Active matrix type liquid crystal display - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、アクティブマト
リクス型液晶表示装置に係り、特に、ポリシリコンなど
の半導体層を用いた薄膜トランジスタをスイッチング素
子として備えたアクティブマトリクス型液晶表示装置に
関する。[0001] 1. Field of the Invention [0002] The present invention relates to an active matrix type liquid crystal display device, and more particularly to an active matrix type liquid crystal display device provided with a thin film transistor using a semiconductor layer such as polysilicon as a switching element.

【０００２】[0002]

【従来の技術】近年、高密度かつ大容量でありながら、
高機能、高精細な表示が得られる液晶表示装置の実用化
が進められている。2. Description of the Related Art In recent years, while having a high density and a large capacity,
Practical use of liquid crystal display devices capable of obtaining high-performance and high-definition display has been promoted.

【０００３】この液晶表示装置には、各種方式がある
が、中でも薄膜トランジスタすなわちＴＦＴをスイッチ
ング素子とした画素電極がマトリクス状に設けられたア
レイ基板を備えるアクティブマトリクス型液晶表示装置
が注目されている。このアクティブマトリクス型液晶表
示装置は、隣接画素間のクロストークが小さく、高コン
トラストの表示が得られ、透過型表示が可能であり、か
つ大面積化も容易などの利点を有している。There are various types of liquid crystal display devices. Among them, an active matrix type liquid crystal display device having an array substrate provided with a thin film transistor, that is, a pixel electrode using a TFT as a switching element, is provided with attention. This active matrix type liquid crystal display device has advantages such as low crosstalk between adjacent pixels, high-contrast display, transmission-type display, and easy area enlargement.

【０００４】このアクティブマトリクス型液晶表示装置
に適用されるアレイ基板は、絶縁基板上に互いに交差す
る方向に複数本の走査線と複数本の信号線とを備えてい
る。また、アレイ基板は、これらの走査線と信号線との
交差部にＴＦＴを備え、さらに、走査線と信号線とによ
り区画された複数の領域すなわち画素領域に配置された
画素電極を有している。An array substrate applied to this active matrix type liquid crystal display device has a plurality of scanning lines and a plurality of signal lines on an insulating substrate in a direction crossing each other. Further, the array substrate includes a TFT at an intersection of the scanning line and the signal line, and further has a plurality of regions partitioned by the scanning line and the signal line, that is, a pixel electrode arranged in a pixel region. I have.

【０００５】このようなアクティブマトリクス型液晶表
示装置は、画素領域間の光漏れを防ぐ目的でブラックマ
トリクスすなわちＢＭを備えている。このブラックマト
リクスは、一般に、カラーフィルタ用の着色層ととも
に、液晶層を介してアレイ基板に対向配置される対向基
板に配置される。このため、アレイ基板と対向基板との
合わせずれを考慮する必要が有り、合わせずれが発生し
た場合には、光を透過する開口部分の割合すなわち開口
率が低下する。[0005] Such an active matrix type liquid crystal display device includes a black matrix or BM for the purpose of preventing light leakage between pixel regions. This black matrix is generally arranged on a counter substrate which is arranged to face the array substrate via a liquid crystal layer together with a coloring layer for a color filter. For this reason, it is necessary to consider the misalignment between the array substrate and the opposing substrate, and when the misalignment occurs, the ratio of the aperture portion that transmits light, that is, the aperture ratio decreases.

【０００６】こうした問題点を解決するため、近年、ア
レイ基板上に設けられた走査線や信号線などの配線部の
上に、遮光性の有機絶縁膜を設けてブラックマトリクス
として利用する配線ＢＭ構造が提案されている。この配
線ＢＭ構造では、画素電極が画素領域の最上層に設けら
れ、かつ画素電極の端部がマトリクス状に設けられた配
線部に重ねられている。また、有機絶縁膜の代わりに、
従来対向基板に形成されていたカラーフィルタの着色層
を配線部の上に設けてブラックマトリクスとして利用す
る配線ＢＭ構造も提案されている。これらの配線ＢＭ構
造では、アレイ基板と対向基板との合わせずれによる開
口率低下が無いため、高開口率を実現できる。In order to solve these problems, in recent years, a wiring BM structure in which a light-shielding organic insulating film is provided on a wiring portion such as a scanning line or a signal line provided on an array substrate and used as a black matrix. Has been proposed. In this wiring BM structure, a pixel electrode is provided in the uppermost layer of a pixel region, and an end of the pixel electrode is overlapped with a wiring portion provided in a matrix. Also, instead of an organic insulating film,
There has also been proposed a wiring BM structure in which a coloring layer of a color filter formed on a counter substrate is provided on a wiring portion and used as a black matrix. In these wiring BM structures, a high aperture ratio can be realized because there is no decrease in the aperture ratio due to misalignment between the array substrate and the counter substrate.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、このよ
うな配線ＢＭ構造は、以下に述べるような欠点を有して
いる。However, such a wiring BM structure has the following drawbacks.

【０００８】すなわち、有機絶縁膜や着色層を挟んで配
線部と画素電極とを重ね合わせる構造は、信号線と画素
電極とを所定距離の間隔をおいて同一層に配置して対向
基板に配置したブラックマトリクスで開口部を規定する
構造と比較して、異なる層に配置された信号線と画素電
極との寄生容量が大きくなる。このため、液晶表示装置
に表示される表示画面の表示品位が影響を受けやすくな
る。これを避けるためには、すべての画素領域である一
定量の補助容量を形成する必要がある。That is, in the structure in which the wiring portion and the pixel electrode are overlapped with the organic insulating film or the colored layer interposed therebetween, the signal line and the pixel electrode are arranged on the same layer with a predetermined distance therebetween and arranged on the opposite substrate. The parasitic capacitance between the signal lines and the pixel electrodes arranged in different layers is larger than the structure in which the opening is defined by the black matrix. Therefore, the display quality of the display screen displayed on the liquid crystal display device is easily affected. In order to avoid this, it is necessary to form a certain amount of auxiliary capacitance in all pixel regions.

【０００９】アクティブマトリクス型液晶表示装置にお
いては、ＴＦＴに電気的に接続された画素電極が数十万
画素から百万画素以上マトリクス状に配列されている。
このため、全てのアレイ基板の全画素領域を無欠陥に製
造することは非常に困難であり、ある割合で画素欠陥が
生じる。この画素欠陥の原因は、様々であるが、補助容
量を形成する電極間の短絡による不良が、画素欠陥不良
の多くを占めることが、不良解析により明らかとなって
いる。このような不良が発生すると、その画素は、ある
電位に固定されるため、常時点灯の画素欠陥となる。さ
らには、対向電極との間に直流電圧が印加され続けるた
めに、画素領域に対応した液晶層に含まれる液晶組成物
が劣化することになり、信頼性上も問題である。In an active matrix type liquid crystal display device, pixel electrodes electrically connected to TFTs are arranged in a matrix from several hundred thousand pixels to one million pixels or more.
For this reason, it is very difficult to manufacture all the pixel regions of all the array substrates without defects, and pixel defects occur at a certain rate. Although there are various causes of the pixel defect, it has been clarified by the defect analysis that the defect due to the short circuit between the electrodes forming the auxiliary capacitance accounts for most of the pixel defect defects. When such a defect occurs, the pixel is fixed at a certain potential, and thus becomes a pixel defect that is constantly lit. Further, since a DC voltage is continuously applied between the liquid crystal layer and the counter electrode, the liquid crystal composition contained in the liquid crystal layer corresponding to the pixel region is deteriorated, which is a problem in reliability.

【００１０】このような画素欠陥を修復する一つの方法
として、短絡不良を生じた補助容量電極にレーザビーム
を照射して切断し、画素電極から電気的に切り離す手法
が知られている。この場合、修復された画素は、信号線
と画素電極との間の寄生容量の影響を受けるものの、半
点灯状態に改善される。As one method for repairing such a pixel defect, there is known a method of irradiating a laser beam to a storage capacitor electrode in which a short-circuit failure has occurred to cut the storage capacitor electrode and electrically disconnecting the storage capacitor electrode from the pixel electrode. In this case, although the repaired pixel is affected by the parasitic capacitance between the signal line and the pixel electrode, the restored pixel is improved to a half-lighted state.

【００１１】しかしながら、上述した配線ＢＭ構造にお
いては、配線部と画素電極とが重なるため、レーザビー
ムで配線部の一部を切断しようとすると、新たな短絡不
良が発生するといった問題が発生する。これを避けるた
めに、画素電極に重ならないように、あらかじめ切断用
の配線部を形成すると、この配線部を光が透過し、コン
トラスト比が低下するという問題が生じる。However, in the above-described wiring BM structure, since the wiring part and the pixel electrode overlap, if a part of the wiring part is cut by the laser beam, a problem such as a new short-circuit failure occurs. In order to avoid this, if a wiring portion for cutting is formed beforehand so as not to overlap with the pixel electrode, there is a problem that light is transmitted through the wiring portion and the contrast ratio is reduced.

【００１２】この発明の目的は、上述した問題点に鑑み
なされたものであって、コントラストの低下を招くこと
なく、表示不良を改善できるアクティブマトリクス型液
晶表示装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an active matrix type liquid crystal display device capable of improving display defects without causing a decrease in contrast, in view of the above-mentioned problems.

【００１３】[0013]

【課題を解決するための手段】上記課題を解決し目的を
達成するために、請求項１に記載のアクティブマトリク
ス型液晶表示装置は、互いに交差して配置された複数の
走査線及び信号線と、前記走査線と前記信号線との交差
部に配置され前記信号線に電気的に接続されたスイッチ
ング素子と、前記走査線及び前記信号線及び前記スイッ
チング素子の少なくとも一部を覆うように配置された絶
縁膜層と、前記絶縁膜層に形成されるスルーホール部に
より前記スイッチング素子の各々に第１連結配線を介し
て電気的に接続された画素電極と、前記スイッチング素
子及び前記画素電極のいずれか一方に第２連結配線を介
して電気的に接続された補助容量電極と、前記補助容量
電極に絶縁層を介して対向配置された補助容量信号線
と、を有するアレイ基板と、液晶組成物を介して前記画
素電極に対向配置された対向電極を有する対向基板と、
を備えたアクティブマトリクス型液晶表示装置におい
て、前記第２連結配線は、前記スルーホール部を除く領
域において前記画素電極と電気的に絶縁され、かつ前記
補助容量信号線から露出する部分を有することを特徴と
する。In order to solve the above problems and to achieve the object, an active matrix type liquid crystal display device according to the present invention comprises a plurality of scanning lines and signal lines arranged crossing each other. A switching element disposed at an intersection of the scanning line and the signal line and electrically connected to the signal line;
An isolator arranged to cover at least a part of the
In the edge film layer and the through-hole portion formed in the insulating film layer,
A pixel electrode electrically connected to each of the switching elements via a first connection wiring, and an auxiliary electrode electrically connected to one of the switching element and the pixel electrode via a second connection wiring. An array substrate having a capacitance electrode and an auxiliary capacitance signal line disposed opposite to the auxiliary capacitance electrode via an insulating layer; and a counter substrate having a counter electrode disposed opposite to the pixel electrode via a liquid crystal composition When,
In an active matrix liquid crystal display device wherein the second connection wiring territory excluding the through-hole
A region that is electrically insulated from the pixel electrode in the region and that is exposed from the auxiliary capacitance signal line.

【００１４】請求項７に記載のアクティブマトリクス型
液晶表示装置は、互いに交差して配置された複数の走査
線及び信号線と、前記走査線と前記信号線との交差部に
配置され前記信号線に電気的に接続されたスイッチング
素子と、前記スイッチング素子に第１連結配線を介して
電気的に接続された画素電極と、前記スイッチング素子
に第２連結配線を介して電気的に接続された補助容量電
極と、前記補助容量電極に絶縁層を介して対向配置され
た補助容量信号線と、を有するアレイ基板と、液晶組成
物を介して前記画素電極に対向配置された対向電極を有
する対向基板と、を備えたアクティブマトリクス型液晶
表示装置において、前記スイッチング素子は、半導体層
を有し、前記半導体層中に形成されたチャネル領域か
ら、前記第１連結配線及び第２連結配線との接続部まで
の間の半導体層の一部が、他の配線から露出する部分を
有することを特徴とする。An active matrix type liquid crystal display device according to claim 7, wherein a plurality of scanning lines and signal lines are arranged crossing each other, and the signal lines are arranged at intersections of the scanning lines and the signal lines. A switching element electrically connected to the switching element, a pixel electrode electrically connected to the switching element via a first connection wiring, and an auxiliary electrically connected to the switching element via a second connection wiring. An array substrate having a capacitance electrode and an auxiliary capacitance signal line disposed opposite to the auxiliary capacitance electrode via an insulating layer; and a counter substrate having a counter electrode disposed opposite to the pixel electrode via a liquid crystal composition Wherein the switching element has a semiconductor layer, and the switching element has a first connection distribution from a channel region formed in the semiconductor layer. And part of the semiconductor layer between to the connection portion between the second connection wiring, and having a part exposed from the other wiring.

【００１５】請求項８に記載のアクティブマトリクス型
液晶表示装置は、互いに交差して配置された複数の走査
線及び信号線と、前記走査線と前記信号線との交差部に
配置され前記信号線に電気的に接続されたスイッチング
素子と、前記スイッチング素子に第１連結配線を介して
電気的に接続された画素電極と、前記スイッチング素子
及び前記画素電極のいずれか一方に第２連結配線を介し
て電気的に接続された補助容量電極と、前記補助容量電
極に絶縁層を介して対向配置された補助容量信号線と、
を有するアレイ基板と、液晶組成物を介して前記画素電
極に対向配置された対向電極を有する対向基板と、を備
えたアクティブマトリクス型液晶表示装置において、前
記補助容量信号線は、隣接する前記補助容量電極のそれ
ぞれと重なって補助容量を形成するとともに、部分的に
他の配線から露出する分岐部分を有することを特徴とす
る。An active matrix type liquid crystal display device according to claim 8 , wherein a plurality of scanning lines and signal lines arranged to intersect each other and the signal line arranged at an intersection of the scanning lines and the signal lines. A switching element electrically connected to the switching element; a pixel electrode electrically connected to the switching element via a first connection wiring; and a switching element connected to one of the switching element and the pixel electrode via a second connection wiring. An auxiliary capacitance electrode electrically connected to the auxiliary capacitance electrode, and an auxiliary capacitance signal line disposed opposite to the auxiliary capacitance electrode via an insulating layer;
An array substrate having, in an active matrix type liquid crystal display device comprising a counter substrate, a having a counter electrode disposed opposite to the pixel electrodes through the liquid crystal composition, the storage capacitor signal line, the adjacent auxiliary it capacitor electrode
And forming an auxiliary capacitance to overlap respectively with, and having a branch portion exposed from partially <br/> other wiring.

【００１６】[0016]

【発明の実施の形態】以下、この発明のアクティブマト
リクス型液晶表示装置の実施の形態について図面を参照
して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an active matrix type liquid crystal display device according to the present invention will be described below with reference to the drawings.

【００１７】図１は、この発明の第１の実施の形態に係
るアクティブマトリクス型液晶表示装置の１画素領域を
概略的に示す平面図であり、図２は、図１に示したアク
ティブマトリクス型液晶表示装置の連結配線を含む領域
を拡大した拡大平面図である。図３は、図２中の一点鎖
線Ａ−Ｂ−Ｃ−Ｄに沿って切断した断面を概略的に示す
断面図である。FIG. 1 is a plan view schematically showing one pixel region of the active matrix type liquid crystal display device according to the first embodiment of the present invention. FIG. 2 is a plan view showing the active matrix type liquid crystal display device shown in FIG. FIG. 4 is an enlarged plan view in which a region including a connection wiring of the liquid crystal display device is enlarged. FIG. 3 is a cross-sectional view schematically showing a cross section cut along a dashed-dotted line ABCD in FIG.

【００１８】図１乃至図３に示すように、アレイ基板８
６の１画素領域内において、信号線５０は、層間絶縁膜
７６を介して、走査線５１及び第１電極配線としての補
助容量線５２に対して直交するように配置されている。
補助容量線５２は、走査線５１と同一の層に設けられて
いるとともに、走査線５１に対して平行に形成されてい
る。信号線５０及び補助容量線５２によって区画された
領域は、１画素領域に相当する。補助容量線５２の一部
は、ゲート絶縁膜６２を介してポリシリコン膜によって
形成された第２電極配線としての補助容量電極６１に対
向配置され、補助容量線５２と補助容量電極６１との間
で補助容量を形成している。As shown in FIGS. 1 to 3, the array substrate 8
In one pixel region of No. 6, the signal line 50 is disposed so as to be orthogonal to the scanning line 51 and the auxiliary capacitance line 52 as the first electrode wiring via the interlayer insulating film 76.
The auxiliary capacitance line 52 is provided on the same layer as the scanning line 51 and is formed in parallel with the scanning line 51. An area defined by the signal line 50 and the auxiliary capacitance line 52 corresponds to one pixel area. A part of the auxiliary capacitance line 52 is disposed opposite to an auxiliary capacitance electrode 61 as a second electrode wiring formed of a polysilicon film with a gate insulating film 62 interposed between the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61. Forms an auxiliary capacitance.

【００１９】画素電極５３は、信号線５０及び補助容量
線５２の上にその周縁部を重ねるように配置されてい
る。スイッチング素子として機能する薄膜トランジスタ
すなわちＴＦＴ７５は、信号線５０と走査線５１の交点
近傍に配置されている。このＴＦＴ７５は、Ｎチャネル
型Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ、すなわち
Ｎｃｈ型ＬＤＤ構造の素子を利用している。The pixel electrode 53 is arranged on the signal line 50 and the auxiliary capacitance line 52 such that their peripheral portions overlap. The thin film transistor or TFT 75 functioning as a switching element is disposed near the intersection of the signal line 50 and the scanning line 51. The TFT 75 uses an N-channel lightly doped drain, that is, an element having an Nch LDD structure.

【００２０】ＴＦＴ７５は、ポリシリコン膜によって形
成されたドレイン電極６６及びソース電極６７を有し、
ゲート絶縁膜６２を介して配置された走査線５１の一部
をゲート電極６３とする。ドレイン電極６６は、コンタ
クトホール７７を介して、信号線５０に電気的に接続さ
れている。ＴＦＴ７５のソース電極６７、画素電極５
３、および、補助容量電極６１は、一連の連結配線８０
によって電気的に接続されている。The TFT 75 has a drain electrode 66 and a source electrode 67 formed of a polysilicon film.
A part of the scanning line 51 arranged via the gate insulating film 62 is referred to as a gate electrode 63. The drain electrode 66 is electrically connected to the signal line 50 via a contact hole 77. Source electrode 67 of TFT 75, pixel electrode 5
3 and the auxiliary capacitance electrode 61
Are electrically connected by

【００２１】すなわち、ソース電極６７は、コンタクト
ホール７８を介して第１コンタクト電極６７Ｃに電気的
に接続されている。画素電極５３は、コンタクトホール
８３Ａ、８３Ｂを介して第２コンタクト電極５３Ｃに電
気的に接続されている。補助容量電極６１は、コンタク
トホール７９を介して第３コンタクト電極６１Ｃに電気
的に接続されている。That is, the source electrode 67 is electrically connected to the first contact electrode 67C via the contact hole 78. The pixel electrode 53 is electrically connected to the second contact electrode 53C via the contact holes 83A and 83B. The auxiliary capacitance electrode 61 is electrically connected to the third contact electrode 61C via the contact hole 79.

【００２２】第１コンタクト電極６７Ｃと第２コンタク
ト電極５３Ｃとは、連結配線８０の第１連結部８０Ａに
よって電気的に接続されている。これにより、第１連結
部８０Ａは、ソース電極６７と画素電極５３とを電気的
に連結する。The first contact electrode 67C and the second contact electrode 53C are electrically connected by a first connecting portion 80A of the connecting wiring 80. Thus, the first connection part 80A electrically connects the source electrode 67 and the pixel electrode 53.

【００２３】第２コンタクト電極５３Ｃと第３コンタク
ト電極６１Ｃとは、連結配線８０の第２連結部８０Ｂに
よって電気的に接続されている。これにより、第２連結
部８０Ｂは、画素電極５３と補助容量電極６１とを電気
的に連結する。この第２連結部８０Ｂは、第１連結部８
０Ａに連続して形成されている。The second contact electrode 53C and the third contact electrode 61C are electrically connected by a second connection portion 80B of the connection wiring 80. Thus, the second connection portion 80B electrically connects the pixel electrode 53 and the auxiliary capacitance electrode 61. The second connecting portion 80B is connected to the first connecting portion 8
It is formed continuously to 0A.

【００２４】第２連結部８０Ｂの少なくとも一部は、補
助容量線５２及び補助容量電極６１に重ならない配線部
８０Ｘを含んでいる。すなわち、この第１の実施の形態
では、図１乃至図３に示したように、補助容量線５２及
び補助容量電極６１は、配線部８０Ｘに重なる所定の領
域に開口部５４Ａ及び５４Ｂを有している。これによ
り、図３に示すように、アレイ基板８６の裏面側から見
て、配線部８０Ｘは、これらの開口部５４（Ａ，Ｂ）を
介して補助容量線５２及び補助容量電極６１から露出す
ることになる。アレイ基板８６と対向基板９２との間を
所定の間隔に維持する柱状スペーサ５５は、補助容量線
５２及び補助容量電極６１の開口部５４に対応するよう
に設けられ、光漏れによるコントラスト比の低下を防い
でいる。At least a portion of the second connecting portion 80B includes a wiring portion 80X that does not overlap with the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61. That is, in the first embodiment, as shown in FIGS. 1 to 3, the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61 have openings 54A and 54B in a predetermined region overlapping the wiring portion 80X. ing. As a result, as shown in FIG. 3, when viewed from the back side of the array substrate 86, the wiring portion 80X is exposed from the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61 through these openings 54 (A, B). Will be. The columnar spacers 55 for maintaining a predetermined distance between the array substrate 86 and the counter substrate 92 are provided so as to correspond to the auxiliary capacitance lines 52 and the openings 54 of the auxiliary capacitance electrodes 61, and lower the contrast ratio due to light leakage. Is preventing.

【００２５】このような構造とすることにより、第３コ
ンタクト電極６１Ｃに近い第２連結部８０Ｂと補助容量
線５２との間、あるいは、補助容量線５２と補助容量電
極６１との間で短絡が生じた場合には、他の駆動配線か
ら露出している配線部８０Ｘに向けてレーザビームを照
射して切断する。このように、連結配線８０の配線部８
０Ｘを切断することにより、走査線や信号線などの他の
駆動配線にダメージを与えることなく、短絡を修復する
ことが可能となる。With such a structure, a short circuit occurs between the second connecting portion 80B near the third contact electrode 61C and the auxiliary capacitance line 52, or between the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61. If this occurs, a laser beam is applied to the wiring portion 80X exposed from the other drive wiring to cut it. Thus, the wiring section 8 of the connection wiring 80
By cutting 0X, it is possible to repair a short circuit without damaging other driving wiring such as a scanning line and a signal line.

【００２６】次に、図１乃至図３を参照して、上述した
構造の第１の実施の形態に係るアクティブマトリクス型
液晶表示装置の製造方法について説明する。Next, a method of manufacturing the active matrix type liquid crystal display device according to the first embodiment having the above-described structure will be described with reference to FIGS.

【００２７】まず、高歪点ガラス基板や石英基板などの
透明な絶縁性の基板６０上に、ＣＶＤ法などによりアモ
ルファスシリコン膜すなわちａ−Ｓｉ膜を５０ｎｍ程度
被着する。そして、４５０℃で１時間、アニールを行っ
た後、エキシマレーザビームを照射し、ａ−Ｓｉ膜を多
結晶化する。その後に、多結晶化されたシリコン膜すな
わちポリシリコン膜を、フォトエッチング法によりパタ
ーニングして、表示領域における各画素領域にそれぞれ
設けられるＴＦＴすなわち画素ＴＦＴ７５のチャネル
層、及び駆動回路領域に設けられるＴＦＴすなわち回路
ＴＦＴ６９、７２のチャネル層を形成するとともに、補
助容量を形成するための補助容量電極６１を開口部５４
とともに形成する。First, an amorphous silicon film, ie, an a-Si film having a thickness of about 50 nm is deposited on a transparent insulating substrate 60 such as a high strain point glass substrate or a quartz substrate by a CVD method or the like. After annealing at 450 ° C. for 1 hour, an a-Si film is polycrystallized by irradiating an excimer laser beam. Thereafter, the polycrystallized silicon film, that is, the polysilicon film is patterned by a photoetching method, and the TFT provided in each pixel region in the display region, that is, the channel layer of the pixel TFT 75, and the TFT provided in the drive circuit region. That is, the channel layers of the circuit TFTs 69 and 72 are formed, and the auxiliary capacitance electrode 61 for forming the auxiliary capacitance is formed in the opening 54.
Form together with.

【００２８】続いて、ＣＶＤ法により、基板６０の全面
にシリコン酸化膜すなわちＳｉＯｘ膜を１００ｎｍ程度
被着して、ゲート絶縁膜６２を形成する。Subsequently, a silicon oxide film, that is, a SiOx film is deposited to a thickness of about 100 nm on the entire surface of the substrate 60 by the CVD method, and a gate insulating film 62 is formed.

【００２９】続いて、ゲート絶縁膜６２上の全面にタン
タル（Ｔａ）、クロム（Ｃｒ）、アルミニウム（Ａ
ｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅
（Ｃｕ）などの単体、または、これらの積層膜、あるい
は、これらの合金膜を４００ｎｍ程度被着し、フォトエ
ッチング法により所定の形状にパターニングする。これ
により、走査線５１、ゲート絶縁膜６２を介して補助容
量電極６１に対向する補助容量線５２、走査線５１を延
在してなる画素ＴＦＴ７５のゲート電極６３、回路ＴＦ
Ｔ６９、７２のゲート電極６４、６５、および、駆動回
路領域内の各種配線を形成する。この時、補助容量線５
２についても、補助容量電極６１と同様に、開口部５４
を形成する。Subsequently, tantalum (Ta), chromium (Cr), and aluminum (A) are formed on the entire surface of the gate insulating film 62.
1) A simple substance such as molybdenum (Mo), tungsten (W), copper (Cu), or a laminated film or an alloy film thereof is deposited to a thickness of about 400 nm, and patterned into a predetermined shape by a photoetching method. I do. Accordingly, the scanning line 51, the auxiliary capacitance line 52 facing the auxiliary capacitance electrode 61 via the gate insulating film 62, the gate electrode 63 of the pixel TFT 75 extending the scanning line 51, and the circuit TF
Gate electrodes 64 and 65 of T69 and 72 and various wirings in the drive circuit area are formed. At this time, the auxiliary capacitance line 5
2, similarly to the auxiliary capacitance electrode 61, the opening 54.
To form

【００３０】続いて、これらのゲート電極６３、６４、
６５をマスクとして、イオン注入法やイオンドーピング
法により不純物を注入する。これにより、画素ＴＦＴ７
５のドレイン電極６６及びソース電極６７、補助容量電
極６１のコンタクト領域６８、及びＮｃｈ型の回路ＴＦ
Ｔ６９のソース電極７０及びドレイン電極７１を形成す
る。この実施の形態では、例えば加速電圧８０ｋｅＶで
５×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量で、ＰＨ３
／Ｈ２の条件でリンを高濃度注入した。Subsequently, these gate electrodes 63, 64,
Using 65 as a mask, impurities are implanted by ion implantation or ion doping. Thereby, the pixel TFT 7
5, a drain electrode 66 and a source electrode 67, a contact region 68 of the auxiliary capacitance electrode 61, and an Nch-type circuit TF.
A source electrode 70 and a drain electrode 71 of T69 are formed. In this embodiment, for example, at an acceleration voltage of 80 keV and a dose of 5 × 10 15 atoms / cm 2, PH 3
A high concentration of phosphorus was injected under the condition of / H2.

【００３１】続いて、画素ＴＦＴ７５、駆動回路領域の
Ｎｃｈ型の回路ＴＦＴ６９に、不純物が注入されないよ
うにレジストで被覆した後、Ｐｃｈ型の回路ＴＦＴ７２
のゲート電極６４をマスクとして、不純物を注入する。
これにより、Ｐｃｈ型の回路ＴＦＴ７２のソース電極７
３及びドレイン電極７４を形成する。この実施の形態で
は、加速電圧８０ｋｅＶで５×１０１５ａｔｏｍｓ／ｃ
ｍ２のドーズ量で、Ｂ２Ｈ６／Ｈ２の条件でボロンを高
濃度注入した。Subsequently, the pixel TFT 75 and the Nch type circuit TFT 69 in the drive circuit area are covered with a resist so as not to be doped with impurities, and then the Pch type circuit TFT 72 is formed.
Is implanted using the gate electrode 64 as a mask.
Thereby, the source electrode 7 of the Pch type circuit TFT 72 is
3 and a drain electrode 74 are formed. In this embodiment, at an acceleration voltage of 80 keV, 5 × 10 15 atoms / c
At a dose of m2, boron was implanted at a high concentration under the condition of B2H6 / H2.

【００３２】続いて、画素ＴＦＴ７５及び回路ＴＦＴ６
９にＮｃｈ型ＬＤＤ領域を形成するために、不純物を注
入し、基板全体をアニールすることにより不純物を活性
化する。Subsequently, the pixel TFT 75 and the circuit TFT 6
In order to form an Nch-type LDD region in 9, an impurity is implanted and the entire substrate is annealed to activate the impurity.

【００３３】続いて、基板６０の全面に二酸化シリコン
膜すなわちＳｉＯ２を５００ｎｍ程度被着し、層間絶縁
膜７６を形成する。Subsequently, a silicon dioxide film, ie, SiO 2 is deposited on the entire surface of the substrate 60 to a thickness of about 500 nm, and an interlayer insulating film 76 is formed.

【００３４】続いて、ゲート絶縁膜６２及び層間絶縁膜
７６に、フォトエッチング法により、画素ＴＦＴ７５の
ドレイン電極６６に至るコンタクトホール７７及びソー
ス電極６７に至るコンタクトホール７８と、補助容量電
極６１のコンタクト領域６８に至るコンタクトホール７
９と、回路ＴＦＴ６９，７２のソース電極７０，７３及
びドレイン電極７１，７４に至るコンタクトホールとを
形成する。Subsequently, a contact hole 77 reaching the drain electrode 66 and a contact hole 78 reaching the source electrode 67 of the pixel TFT 75 and a contact hole of the auxiliary capacitance electrode 61 are formed in the gate insulating film 62 and the interlayer insulating film 76 by photoetching. Contact hole 7 reaching region 68
9 and contact holes reaching the source electrodes 70 and 73 and the drain electrodes 71 and 74 of the circuit TFTs 69 and 72 are formed.

【００３５】次に、Ｔａ，Ｃｒ，Ａｌ，Ｍｏ，Ｗ，Ｃｕ
などの単体、または、これらの積層膜、あるいは、これ
らの合金膜を５００ｎｍ程度被着し、フォトエッチング
法により所定の形状にパターニングする。Next, Ta, Cr, Al, Mo, W, Cu
Or a laminated film of these materials or an alloy film of these materials is deposited to a thickness of about 500 nm, and is patterned into a predetermined shape by a photoetching method.

【００３６】これにより、信号線５０を形成するととも
に、画素ＴＦＴ７５のドレイン電極６６と信号線５０と
を電気的に接続する。また、同時に、画素ＴＦＴ７５の
ソース電極６７に電気的に接続された第１コンタクト電
極６７Ｃ、後に形成される画素電極５３に電気的に接続
される第２コンタクト電極５３Ｃ、および、補助容量電
極６１に電気的に接続された第３コンタクト電極６１Ｃ
を形成する。さらに、同時に、第１コンタクト電極６７
Ｃと第２コンタクト電極５３Ｃとを電気的に接続する第
１連結部８０Ａ、および、第２コンタクト電極５３Ｃと
第３コンタクト電極６１Ｃとを電気的に接続する第２連
結部８０Ｂを形成し、連結配線８０を形成する。またさ
らに、同時に、駆動回路領域内の回路ＴＦＴ６９、７２
の各種配線を形成する。Thus, the signal line 50 is formed, and the drain electrode 66 of the pixel TFT 75 and the signal line 50 are electrically connected. At the same time, the first contact electrode 67C electrically connected to the source electrode 67 of the pixel TFT 75, the second contact electrode 53C electrically connected to the pixel electrode 53 formed later, and the auxiliary capacitance electrode 61. Third contact electrode 61C electrically connected
To form Further, at the same time, the first contact electrode 67
A first connecting portion 80A for electrically connecting C and the second contact electrode 53C and a second connecting portion 80B for electrically connecting the second contact electrode 53C and the third contact electrode 61C are formed and connected. The wiring 80 is formed. Furthermore, at the same time, the circuit TFTs 69 and 72 in the drive circuit area
Are formed.

【００３７】第１コンタクト電極６７Ｃ、第１連結部８
０Ａ、第２コンタクト電極５３Ｃ、第２連結部８０Ｂ、
及び第２コンタクト電極６１Ｃは、すべて一体に形成さ
れ、連結配線８０を構成している。The first contact electrode 67C, the first connecting portion 8
0A, a second contact electrode 53C, a second connecting portion 80B,
The second contact electrode 61C and the second contact electrode 61C are all integrally formed to form the connection wiring 80.

【００３８】続いて、基板６０の全面にシリコン窒化膜
すなわちＳｉＮｘを成膜し、保護絶縁膜８２を形成す
る。そして、この保護絶縁膜８２に、フォトエッチング
法により、第２コンタクト電極５３Ｃに至るコンタクト
ホール８３Ａを形成する。Subsequently, a silicon nitride film, that is, SiNx is formed on the entire surface of the substrate 60, and a protective insulating film 82 is formed. Then, a contact hole 83A reaching the second contact electrode 53C is formed in the protective insulating film 82 by a photoetching method.

【００３９】続いて、例えば赤、青、緑のそれぞれの顔
料を分散させた着色層８４Ｒ、８４Ｇ、８４Ｂを各画素
領域毎に２μｍ程度の厚さに形成する。そして、後述す
る画素電極５３から第２コンタクト電極５３Ｃに至るコ
ンタクトホール８３Ｂを形成する。Subsequently, for example, colored layers 84R, 84G, and 84B in which red, blue, and green pigments are dispersed are formed to a thickness of about 2 μm for each pixel region. Then, a contact hole 83B from the pixel electrode 53 to be described later to the second contact electrode 53C is formed.

【００４０】続いて、透明導電性部材、例えばインジウ
ム−ティン−オキサイドすなわちＩＴＯをスパッタ法に
より、全面に１００ｎｍ程度の厚さで成膜し、フォトエ
ッチング法により所定の形状にパターニングする。これ
により、画素電極５３を形成するとともに、画素電極５
３と第２コンタクト電極５３Ｃとを電気的に接続し、連
結配線８０の第１配線部８０Ａを介して画素ＴＦＴ７５
のソース電極６７と画素電極５３とを電気的に接続す
る。Subsequently, a transparent conductive member, for example, indium-tin-oxide, ie, ITO, is formed on the entire surface to a thickness of about 100 nm by a sputtering method, and is patterned into a predetermined shape by a photo-etching method. Thereby, the pixel electrode 53 is formed, and the pixel electrode 5 is formed.
3 and the second contact electrode 53C are electrically connected to each other, and the pixel TFT 75 is connected through the first wiring portion 80A of the connection wiring 80.
The source electrode 67 and the pixel electrode 53 are electrically connected.

【００４１】最後に、例えば黒色の顔料を分散させた有
機絶縁膜層を全面に約５μｍの厚さで塗布し、フォトエ
ッチング法により、開口部５４を塞ぐように、柱状スペ
ーサ５５を形成する。Finally, an organic insulating film layer in which, for example, a black pigment is dispersed is applied on the entire surface to a thickness of about 5 μm, and columnar spacers 55 are formed by photoetching so as to cover the openings 54.

【００４２】以上のような工程を経て、アクティブマト
リクス型液晶表示装置のアレイ基板８６が得られる。Through the above steps, the array substrate 86 of the active matrix type liquid crystal display device is obtained.

【００４３】一方、透明な絶縁性基板として例えばガラ
ス基板９０上に、スパッタ法により例えばＩＴＯを成膜
し、パターニングすることにより対向電極９１を形成す
る。On the other hand, for example, an ITO film is formed on a glass substrate 90 as a transparent insulating substrate by a sputtering method, and the counter electrode 91 is formed by patterning.

【００４４】このような工程を経て、アクティブマトリ
クス型液晶表示装置の対向基板９２が得られる。Through these steps, the opposing substrate 92 of the active matrix type liquid crystal display device is obtained.

【００４５】続いて、アレイ基板８６の画素電極５３側
と、対向基板９２の対向電極９１側の全面に低温キュア
型のポリイミドを印刷塗布し、両基板８６，９２を対向
させた時に、互いの配向軸が９０°となるようにラビン
グ処理を施すことにより、配向膜８５，９３を形成す
る。Subsequently, a low-temperature cure type polyimide is applied by printing on the entire surface of the array substrate 86 on the pixel electrode 53 side and on the opposing electrode 91 side of the opposing substrate 92. The rubbing process is performed so that the orientation axis becomes 90 °, thereby forming the orientation films 85 and 93.

【００４６】続いて、両基板８６，９２を対向して組み
立てて、セル化し、その間隙に注入口からネマティック
液晶３００を注入し封止する。そして、両基板８６，９
２の絶縁基板６０，９０上に偏向板を貼り付けることに
より、アクティブマトリクス型液晶表示装置が得られ
る。Subsequently, the two substrates 86 and 92 are assembled to face each other to form a cell, and a nematic liquid crystal 300 is injected into a gap between the substrates 86 and 92 from an injection port and sealed. Then, both substrates 86, 9
An active matrix type liquid crystal display device is obtained by attaching a deflecting plate on the second insulating substrates 60 and 90.

【００４７】このようにして構成されたアレイ基板８６
においては、画素ＴＦＴ７５のソース電極６７と画素電
極５３との間は、連結配線８０の第１連結部８０Ａによ
って連結され、画素電極５３と補助容量電極６１との間
は、連結配線８０の第２連結部８０Ｂによって連結され
る。このように、ソース電極６７、画素電極５３、及び
補助容量電極６１は、互いに独立した連結部によって電
気的に接続されている。The array substrate 86 thus constructed
In the example, the source electrode 67 of the pixel TFT 75 is connected to the pixel electrode 53 by the first connection portion 80A of the connection wiring 80, and the connection between the pixel electrode 53 and the auxiliary capacitance electrode 61 is performed by the second connection line 80A. It is connected by the connecting portion 80B. As described above, the source electrode 67, the pixel electrode 53, and the auxiliary capacitance electrode 61 are electrically connected to each other by the independent connecting portions.

【００４８】また、画素電極５３と補助容量電極６１と
の間を連結する第２連結部８０Ｂの少なくとも一部は、
他の導電膜が存在せず、且つ遮光性の膜が存在しない領
域５４を配線されている。すなわち、第２連結部８０Ｂ
の少なくとも一部は、遮光性を有し導電膜として機能す
る補助容量線５２及び補助容量電極６１に重ならないよ
うに、補助容量線５２及び補助容量電極６１に共通に形
成された開口部５４上を通過するように配線されてい
る。これにより、第２連結部８０Ｂの少なくとも一部
は、アレイ基板８６の裏面側から見て、露出している。Further, at least a part of the second connecting portion 80 B connecting between the pixel electrode 53 and the auxiliary capacitance electrode 61 is
The region 54 in which no other conductive film exists and in which no light-shielding film exists is wired. That is, the second connecting portion 80B
At least a portion of the opening 54 formed in common with the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61 so as not to overlap with the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61 which function as a conductive film having a light shielding property. Are wired to pass through. Thus, at least a portion of the second connecting portion 80B is exposed when viewed from the back surface side of the array substrate 86.

【００４９】このため、補助容量を形成する補助容量線
５２と補助容量電極６１との間で短絡不良が生じた際、
アレイ基板８６の裏面側からレーザビームを照射して、
露出している第２連結部８０Ｂの一部を電気的に切断す
ることにより、画素欠陥不良を半点灯状態に改善するこ
とができるため、歩留まりが改善される。Therefore, when a short circuit failure occurs between the auxiliary capacitance line 52 forming the auxiliary capacitance and the auxiliary capacitance electrode 61,
By irradiating a laser beam from the back side of the array substrate 86,
By electrically cutting off a part of the exposed second connecting portion 80B, a defective pixel defect can be reduced to a semi-lit state, and the yield is improved.

【００５０】また、この時、切断部分の上層及び下層に
は、導電膜が無いため、他の電極と新たな短絡不良を生
じることは無い。At this time, since there is no conductive film in the upper and lower layers of the cut portion, no new short-circuit failure occurs with other electrodes.

【００５１】さらに、アレイ基板８６における対向基板
９２側の開口部５４に対応する位置には、遮光性の柱状
スペーサを配置しているため、コントラスト低下による
表示品位の劣化を防止することが可能となる。Furthermore, since light-shielding columnar spacers are arranged at positions corresponding to the openings 54 on the counter substrate 92 side of the array substrate 86, it is possible to prevent display quality from deteriorating due to reduced contrast. Become.

【００５２】これにより、配線ＢＭ構造において、表示
品位の低下を伴うことなく、補助容量を形成している電
極間の短絡を修復することが可能となる。Thus, in the wiring BM structure, it is possible to repair a short circuit between the electrodes forming the auxiliary capacitance without deteriorating the display quality.

【００５３】なお、上述した第１の実施の形態では、補
助容量線５２及び補助容量電極６１に形成された開口部
５４を塞ぐように柱状スペーサ５５を重ねて配置した
が、自画素以外の着色層８４Ｒ上に他の二色の着色層８
４Ｇ及び８４Ｂを重ねても、開口部５４を遮光すること
が可能である。この場合、三色の着色層を重ねた着色層
積層体の高さは、柱状スペーサ５５よりも低くなる。こ
のため、柱状スペーサ５５と着色層積層体とを組み合わ
せて配置すれば、着色層積層体はスペーサとしては機能
せず、単なる遮光部となる。これらの構造を組み合わせ
ることにより、表示領域内のスペーサ密度を自在に調整
することができる。In the above-described first embodiment, the columnar spacers 55 are arranged so as to overlap the openings 54 formed in the auxiliary capacitance lines 52 and the auxiliary capacitance electrodes 61. Another two-colored layer 8 is formed on the layer 84R.
Even if 4G and 84B are overlapped, the opening 54 can be shielded from light. In this case, the height of the colored layer stack in which the three colored layers are stacked is lower than the columnar spacer 55. For this reason, if the columnar spacer 55 and the colored layer laminate are arranged in combination, the colored layer laminate does not function as a spacer, but merely serves as a light shielding portion. By combining these structures, the spacer density in the display area can be freely adjusted.

【００５４】また、この第１の実施の形態では、着色層
８４（Ｒ、Ｇ、Ｂ）をアレイ基板上に配置した場合につ
いて説明をしたが、有機絶縁膜を用いた場合においても
同様の効果が得られる。In the first embodiment, the case where the colored layers 84 (R, G, B) are arranged on the array substrate has been described. However, the same effect can be obtained when an organic insulating film is used. Is obtained.

【００５５】次に、この発明の第２の実施の形態に係る
アクティブマトリクス型液晶表示装置に適用されるアレ
イ基板の構造について説明する。Next, the structure of an array substrate applied to an active matrix type liquid crystal display device according to a second embodiment of the present invention will be described.

【００５６】図４は、この発明の第２の実施の形態に係
るアクティブマトリクス型液晶表示装置の連結配線を含
む領域を拡大した拡大平面図である。なお、ここでは、
第１の実施の形態と同一の構成については、同一の参照
番号を付して詳細な説明を省略する。FIG. 4 is an enlarged plan view showing an enlarged area including the connection wiring of the active matrix type liquid crystal display device according to the second embodiment of the present invention. Here,
The same components as those of the first embodiment are denoted by the same reference numerals, and the detailed description is omitted.

【００５７】すなわち、図４に示すように、ＴＦＴ７５
のソース電極６７に電気的に接続された第１コンタクト
電極６７Ｃと、画素電極５３に電気的に接続された第２
コンタクト電極５３Ｃとは、連結配線８０の第１連結部
８０Ａによって電気的に接続されている。また、第２コ
ンタクト電極５３Ｃと、補助容量電極６１に電気的に接
続された第３コンタクト電極６１Ｃとは、連結配線８０
の第２連結部８０Ｃによって電気的に接続されている。That is, as shown in FIG.
The first contact electrode 67C electrically connected to the source electrode 67 and the second contact electrode
The first connection portion 80A of the connection wiring 80 is electrically connected to the contact electrode 53C. The second contact electrode 53C and the third contact electrode 61C electrically connected to the auxiliary capacitance electrode 61 are connected to the connection wiring 80.
Are electrically connected by the second connecting portion 80C.

【００５８】第２連結部８０Ｃの少なくとも一部は、補
助容量線５２及び補助容量電極６１に重ならない配線部
８０Ｘを含んでいる。すなわち、この第２の実施の形態
では、第２連結部８０Ｃの配線部８０Ｘは、アレイ基板
面内において、補助容量線５２及び補助容量電極６１に
重ならないような位置を迂回して配線されている。この
配線部８０Ｘの下層には、透明なゲート絶縁膜６２及び
透明な層間絶縁膜７６が配置されているとともに、配線
部８０Ｘの上層には、透明な画素電極５３が配置されて
いる。At least a part of the second connecting portion 80C includes a wiring portion 80X which does not overlap with the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61. That is, in the second embodiment, the wiring portion 80X of the second connecting portion 80C is wired around a position that does not overlap the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61 in the array substrate surface. I have. A transparent gate insulating film 62 and a transparent interlayer insulating film 76 are disposed below the wiring section 80X, and a transparent pixel electrode 53 is disposed above the wiring section 80X.

【００５９】これにより、アレイ基板をセル化した際
に、配線部８０Ｘは、アレイ基板８６の裏面側から見
て、露出することになる。また、配線部８０Ｘが画素領
域内を配線されることにより、第１の実施の形態で説明
したような遮光性の柱状スペーサを設ける必要がなくな
る。Thus, when the array substrate is formed into a cell, the wiring portion 80X is exposed when viewed from the back side of the array substrate 86. Further, since the wiring portion 80X is wired in the pixel region, it is not necessary to provide a light-shielding columnar spacer as described in the first embodiment.

【００６０】このような構造とすることにより、第３コ
ンタクト電極６１Ｃに近い第２連結部８０Ｃと補助容量
線５２との間、あるいは、補助容量線５２と補助容量電
極６１との間で短絡が生じた場合には、アレイ基板８６
の裏面側から見て露出している配線部８０Ｘに向けてレ
ーザビームを照射して切断する。このように、連結配線
８０の配線部８０Ｘを切断することにより、短絡を修復
することが可能となる。[0060] With such a structure, between the second connecting portion 80 C is close to the third contact electrode 61C and the storage capacitor line 52, or a short circuit between the storage capacitance line 52 and the auxiliary capacitance electrode 61 Occurs, the array substrate 86
Is cut by irradiating a laser beam onto the exposed wiring portion 80X as viewed from the back surface side. In this way, by cutting the wiring portion 80X of the connection wiring 80, it is possible to repair the short circuit.

【００６１】また、柱状スペーサを形成する必要がなく
なるため、製造コストを低減することができる。Further, since there is no need to form a columnar spacer, the manufacturing cost can be reduced.

【００６２】次に、この発明の第３の実施の形態に係る
アクティブマトリクス型液晶表示装置に適用されるアレ
イ基板の構造について説明する。Next, the structure of an array substrate applied to an active matrix type liquid crystal display device according to a third embodiment of the present invention will be described.

【００６３】図５は、この発明の第３の実施の形態に係
るアクティブマトリクス型液晶表示装置の連結配線を含
む領域を拡大した拡大平面図である。なお、ここでは、
第１の実施の形態と同一の構成については、同一の参照
番号を付して詳細な説明を省略する。FIG. 5 is an enlarged plan view showing an enlarged region including the connection wiring of the active matrix type liquid crystal display device according to the third embodiment of the present invention. Here,
The same components as those of the first embodiment are denoted by the same reference numerals, and the detailed description is omitted.

【００６４】すなわち、図５に示すように、ＴＦＴ７５
のソース電極６７に電気的に接続された第１コンタクト
電極６７Ｃと、画素電極５３に電気的に接続された第２
コンタクト電極５３Ｃとは、連結配線８０の第１連結部
８０Ａによって電気的に接続されている。また、第１コ
ンタクト電極６７Ｃと、補助容量電極６１に電気的に接
続された第３コンタクト電極６１Ｃとは、連結配線８０
の第２連結部８０Ｄによって電気的に接続されている。That is, as shown in FIG.
The first contact electrode 67C electrically connected to the source electrode 67 and the second contact electrode
The first connection portion 80A of the connection wiring 80 is electrically connected to the contact electrode 53C. The first contact electrode 67C and the third contact electrode 61C electrically connected to the auxiliary capacitance electrode 61 are connected to the connection wiring 80.
Are electrically connected by the second connecting portion 80D.

【００６５】第２連結部８０Ｄの少なくとも一部は、補
助容量線５２及び補助容量電極６１に重ならない配線部
８０Ｘを含んでいる。すなわち、この第３の実施の形態
では、第２連結部８０Ｄの配線部８０Ｘは、アレイ基板
面内において、補助容量線５２及び補助容量電極６１に
重ならないような位置を迂回して配線するために、第１
コンタクト電極６７Ｃと第３コンタクト電極６１Ｃとを
電気的に接続するように配線している。この配線部８０
Ｘの下層には、透明なゲート絶縁膜６２及び透明な層間
絶縁膜７６が配置されているとともに、配線部８０Ｘの
上層には、透明な画素電極５３が配置されている。At least a portion of the second connection portion 80D includes a wiring portion 80X that does not overlap with the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61. That is, in the third embodiment, the wiring portion 80X of the second connecting portion 80D is wired to bypass the position that does not overlap the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61 in the array substrate surface. First,
The wiring is provided so as to electrically connect the contact electrode 67C and the third contact electrode 61C. This wiring section 80
A transparent gate insulating film 62 and a transparent interlayer insulating film 76 are arranged below X, and a transparent pixel electrode 53 is arranged above the wiring section 80X.

【００６６】これにより、アレイ基板をセル化した際
に、配線部８０Ｘは、アレイ基板８６の裏面側から見
て、露出することになる。また、配線部８０Ｘが画素領
域内を配線されることにより、第１の実施の形態で説明
したような遮光性の柱状スペーサを設ける必要がなくな
る。As a result, when the array substrate is formed into a cell, the wiring portion 80X is exposed when viewed from the back surface side of the array substrate 86. Further, since the wiring portion 80X is wired in the pixel region, it is not necessary to provide a light-shielding columnar spacer as described in the first embodiment.

【００６７】このような構造とすることにより、第２の
実施の形態と同様の効果が得られる。With such a structure, the same effect as in the second embodiment can be obtained.

【００６８】上述したように、この発明の第１乃至第３
の実施の形態に係るアクティブマトリクス型液晶表示装
置によれば、ＴＦＴ７５のソース電極６７、画素電極５
３、及び補助容量電極６１を互いに連結する連結配線８
０は、補助容量を形成する補助容量線５２及び補助容量
電極６１にともに重ならない配線部８０Ｘを含んでい
る。すなわち、この配線部８０Ｘは、アレイ基板の裏面
側から見て露出しているため、補助容量線５２と連結配
線８０、もしくは補助容量電極との間で短絡不良が生じ
た際に、この配線部８０Ｘにレーザビームを照射して電
気的に切断することにより、短絡不良が生じた画素を半
点灯状態まで改善することが可能となる。したがって、
表示品位の低下を伴うことなく、短絡不良を修復するこ
とが可能なアクティブマトリクス型液晶表示装置を実現
することができる。As described above, the first to third embodiments of the present invention
According to the active matrix type liquid crystal display device according to the embodiment, the source electrode 67 of the TFT 75 and the pixel electrode 5
3, and a connection wiring 8 for connecting the storage capacitor electrodes 61 to each other
0 includes a wiring portion 80X that does not overlap with the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61 that form the auxiliary capacitance. That is, since the wiring portion 80X is exposed when viewed from the back surface side of the array substrate, when a short-circuit failure occurs between the auxiliary capacitance line 52 and the connection wiring 80 or the auxiliary capacitance electrode, the wiring portion 80X is exposed. By irradiating the 80X with a laser beam and electrically cutting it, it is possible to improve the pixel in which the short circuit has occurred to a half-lighted state. Therefore,
An active matrix liquid crystal display device capable of repairing a short-circuit failure without deteriorating display quality can be realized.

【００６９】次に、この発明の第４の実施の形態に係る
アクティブマトリクス型液晶表示装置に適用されるアレ
イ基板の構造について説明する。Next, the structure of an array substrate applied to an active matrix type liquid crystal display device according to a fourth embodiment of the present invention will be described.

【００７０】図６は、この発明の第４の実施の形態に係
るアクティブマトリクス型液晶表示装置の連結配線を含
む領域を拡大した拡大平面図であり、図７は、図６中の
一点鎖線Ａ−Ｂ−Ｃに沿って切断した断面を概略的に示
す断面図である。なお、ここでは、第３の実施の形態と
同一の構成については、同一の参照番号を付して詳細な
説明を省略する。FIG. 6 is an enlarged plan view showing an enlarged region including the connection wiring of the active matrix type liquid crystal display device according to the fourth embodiment of the present invention, and FIG. 7 is a dashed line A in FIG. It is sectional drawing which shows roughly the cross section cut | disconnected along -BC. Here, the same components as those of the third embodiment are denoted by the same reference numerals, and detailed description is omitted.

【００７１】上述したように、画素電極５３をカラーフ
ィルタ８４などの絶縁層上に形成する構造の場合、画素
電極５３とＴＦＴ７５との間の絶縁層が比較的厚いた
め、絶縁総にコンタクトホールを形成する際に、エッチ
ング不良を起こしやすくなる。このエッチング不良によ
り、画素電極５３と第２コンタクト電極５３Ｃとの接続
不良が発生し、ＴＦＴ７５からの信号が画素電極５３に
伝わらなくなる。このため、その画素は、ある電位に固
定されるため、常時点灯の画素欠陥となる。As described above, in the case where the pixel electrode 53 is formed on an insulating layer such as the color filter 84, the insulating layer between the pixel electrode 53 and the TFT 75 is relatively thick. At the time of formation, poor etching is likely to occur. Due to this etching failure, a connection failure between the pixel electrode 53 and the second contact electrode 53C occurs, and a signal from the TFT 75 is not transmitted to the pixel electrode 53. As a result, the pixel is fixed at a certain potential, resulting in a pixel defect that is constantly lit.

【００７２】このような画素欠陥を正常化するために、
接続不良部にレーザビームを照射して、画素電極５３の
一部及び第２コンタクト電極５３Ｃの一部を溶融し、両
者をショートさせる方法がある。To normalize such a pixel defect,
There is a method in which a portion of the pixel electrode 53 and a portion of the second contact electrode 53C are melted by irradiating the connection failure portion with a laser beam to short-circuit the two.

【００７３】しかしながら、上述したような構造の場
合、第２コンタクト電極５３Ｃの下層に補助容量線５２
及び補助容量電極６１が配置されているため、アレイ基
板８６の裏面側から見て、第２コンタクト電極５３Ｃが
露出していない。このため、アレイ基板８６の裏面側か
らレーザビームを照射することが困難である。However, in the case of the above-described structure, the auxiliary capacitance line 52 is formed under the second contact electrode 53C.
In addition, since the auxiliary capacitance electrode 61 is provided, the second contact electrode 53C is not exposed when viewed from the back side of the array substrate 86. Therefore, it is difficult to irradiate the back side of the array substrate 86 with the laser beam.

【００７４】そこで、この第４の実施の形態に係るアク
ティブマトリクス型液晶表示装置では、図６及び図７に
示すように、第２コンタクト電極５３Ｃが他の配線から
露出するように構成されている。Therefore, in the active matrix type liquid crystal display device according to the fourth embodiment, as shown in FIGS. 6 and 7, the second contact electrode 53C is configured to be exposed from other wirings. .

【００７５】すなわち、第２コンタクト電極５３Ｃの下
層に位置する補助容量電極６１及び補助容量線５２は、
第２コンタクト電極に重複する領域に、レーザビーム透
過用の開口部６１Ｈ、５２Ｈを有している。開口部６１
Ｈは、補助容量電極６１の一部をエッチング加工によっ
て取り除くことにより形成される。この開口部６１Ｈ
は、例えば、コンタクトホール８３Ａ及び８３Ｂの重心
にほぼ等しい重心を持つ８×８μｍの正方形に形成され
る。開口部５２Ｈは、補助容量線５２の一部をエッチン
グ加工によって取り除くことにより形成される。この開
口部５２Ｈは、例えば、コンタクトホール８３Ａ及び８
３Ｂの重心にほぼ等しい重心を持つ６×６μｍの正方形
に形成される。That is, the auxiliary capacitance electrode 61 and the auxiliary capacitance line 52 located below the second contact electrode 53C are:
Openings 61H and 52H for transmitting a laser beam are provided in a region overlapping with the second contact electrode. Opening 61
H is formed by removing a part of the storage capacitor electrode 61 by etching. This opening 61H
Is formed, for example, in an 8 × 8 μm square having a center of gravity substantially equal to the center of gravity of the contact holes 83A and 83B. The opening 52H is formed by removing a part of the auxiliary capacitance line 52 by etching. The openings 52H are formed, for example, in the contact holes 83A and 83A.
It is formed in a 6 × 6 μm square having a center of gravity substantially equal to the center of gravity of 3B.

【００７６】このように構成することにより、ゲート絶
縁膜６２及び層間絶縁膜７６が透明であるため、第２コ
ンタクト電極５３Ｃが他の駆動配線から露出する。With this configuration, since the gate insulating film 62 and the interlayer insulating film 76 are transparent, the second contact electrodes 53C are exposed from other drive wirings.

【００７７】このような構造のアレイ基板において、画
素電極５３と第２コンタクト電極５３Ｃとの接続不良が
発生した場合には、アレイ基板８６の裏側から、補助容
量電極６１及び補助容量線５２のそれぞれに形成した開
口部６１Ｈ及び５２Ｈを介して、エネルギ約２ｍＪ、波
長５３２ｎｍのレーザビームを第２コンタクト電極５３
Ｃに照射する。これにより、第２コンタクト電極５３Ｃ
及び画素電極５３の一部が溶融する。In the case of the connection failure between the pixel electrode 53 and the second contact electrode 53C in the array substrate having such a structure, when the auxiliary capacitance electrode 61 and the auxiliary capacitance line 52 are respectively provided from the back side of the array substrate 86. A laser beam having an energy of about 2 mJ and a wavelength of 532 nm is applied to the second contact electrode 53 through the openings 61H and 52H formed in the second contact electrode 53.
Irradiate C. Thereby, the second contact electrode 53C
And a part of the pixel electrode 53 is melted.

【００７８】溶融した第２コンタクト電極５３Ｃの一部
は、コンタクトホール８３Ａ及び８３Ｂを通過して画素
電極５３とショートする。すなわち、第２コンタクト電
極５３Ｃと画素電極５３とを電気的に接続することが可
能となる。これにより、走査線や信号線などの他の駆動
配線にダメージを与えることなく、画素電極５３と第２
コンタクト電極５３Ｃとの接続不良を改善することが可
能となる。A part of the melted second contact electrode 53C is short-circuited with the pixel electrode 53 through the contact holes 83A and 83B. That is, the second contact electrode 53C and the pixel electrode 53 can be electrically connected. Accordingly, the pixel electrode 53 and the second driving line are not damaged without damaging other driving lines such as a scanning line and a signal line.
Poor connection with the contact electrode 53C can be improved.

【００７９】上述したように、この発明の第４の実施の
形態に係るアクティブマトリクス型液晶表示装置によれ
ば、補助容量線５２及び補助容量電極６１は、画素電極
５３とＴＦＴ７５とを電気的に接続する第２コンタクト
電極５３Ｃに重複する領域の一部にレーザビームを透過
可能とする開口部を有している。このため、第２コンタ
クト電極５３Ｃで接続不良が発生した場合であっても、
アレイ基板８６の裏側からレーザビームを照射して絶縁
層を消失させるとともに、画素電極及び第２コンタクト
電極の一部を溶融させて両者をショートさせることが可
能となる。As described above, according to the active matrix liquid crystal display device of the fourth embodiment of the present invention, the auxiliary capacitance line 52 and the auxiliary capacitance electrode 61 electrically connect the pixel electrode 53 and the TFT 75 to each other. An opening that allows a laser beam to pass therethrough is provided in a part of the region overlapping the second contact electrode 53C to be connected. For this reason, even if a connection failure occurs in the second contact electrode 53C,
The insulating layer can be erased by irradiating a laser beam from the back side of the array substrate 86, and a part of the pixel electrode and the second contact electrode can be melted to short-circuit both.

【００８０】したがって、表示不良を発生した画素欠陥
を正常化し、製造歩留まりを向上させることができる。Therefore, it is possible to normalize the pixel defect in which the display failure has occurred, and to improve the manufacturing yield.

【００８１】次に、この発明の第５の実施の形態に係る
アクティブマトリクス型液晶表示装置に適用されるアレ
イ基板の構造について説明する。Next, the structure of an array substrate applied to an active matrix type liquid crystal display device according to a fifth embodiment of the present invention will be described.

【００８２】図８は、この発明の第５の実施の形態に係
るアクティブマトリクス型液晶表示装置の連結配線を含
む領域を拡大した拡大平面図であり、図９は、図８中の
一点鎖線Ａ−Ｂ−Ｃ−Ｄに沿って切断した断面を概略的
に示す断面図である。なお、ここでは、第３の実施の形
態と同一の構成については、同一の参照番号を付して詳
細な説明を省略する。FIG. 8 is an enlarged plan view showing an enlarged area including the connection wiring of the active matrix type liquid crystal display device according to the fifth embodiment of the present invention, and FIG. 9 is a dashed line A in FIG. It is sectional drawing which shows roughly the cross section cut | disconnected along -BCD. Here, the same components as those of the third embodiment are denoted by the same reference numerals, and detailed description is omitted.

【００８３】上述した画素電極５３をカラーフィルタ８
４などの絶縁層上に形成する構造は、信号線を挟んで信
号線と同一層に画素電極を配置する構造と比較して、隣
接する画素電極間の距離を小さくすることが可能であ
り、開口率の向上を見込むことができる。しかしなが
ら、隣接する画素電極間の距離が短いため、画素電極形
成時のエッチング不良により、画素電極同士がショート
を起こしやすくなる。また、小さな金属ゴミでも、画素
電極同士のショートが起こりやすくなる。このため、シ
ョートした隣接画素は、ある電位に固定されるため、常
時点灯の画素欠陥となる。The above-described pixel electrode 53 is connected to the color filter 8.
The structure formed on an insulating layer such as 4 can reduce the distance between adjacent pixel electrodes as compared to a structure in which pixel electrodes are arranged in the same layer as signal lines with signal lines interposed therebetween. An improvement in aperture ratio can be expected. However, since the distance between adjacent pixel electrodes is short, short-circuiting between the pixel electrodes is likely to occur due to poor etching when forming the pixel electrodes. In addition, even with small metal dust, a short circuit between pixel electrodes easily occurs. For this reason, the short-circuited adjacent pixel is fixed at a certain potential, and becomes a pixel defect that is always lit.

【００８４】このような画素欠陥を正常化するために、
ショート部にレーザビームを照射して、ショート部を切
断する方法が考えられるが、ショート部を特定すること
が困難である。To normalize such a pixel defect,
A method of cutting the short part by irradiating the short part with a laser beam can be considered, but it is difficult to specify the short part.

【００８５】そこで、この第５の実施の形態に係るアク
ティブマトリクス型液晶表示装置では、図８及び図９に
示すように、ドレイン電極６６及びソース電極６７の一
部をなすポリシリコン膜Ｐが、信号線５０とのコンタク
トから、画素電極５３とのコンタクトの間に、他の金属
配線に重ならない領域を有するように構成されている。Therefore, in the active matrix type liquid crystal display device according to the fifth embodiment, as shown in FIGS. 8 and 9, the polysilicon film P forming a part of the drain electrode 66 and the source electrode 67 is It is configured to have a region between the contact with the signal line 50 and the contact with the pixel electrode 53 that does not overlap with another metal wiring.

【００８６】すなわち、ＴＦＴ７５は、走査線５１の一
部をゲート電極６３とし、ポリシリコン膜Ｐが信号線５
０にコンタクトする領域に形成されたドレイン電極６６
と、ポリシリコン膜Ｐが画素電極５３に電気的に接続さ
れる連結配線８０にコンタクトする領域、すなわち第２
コンタクト電極６７Ｃに形成されたソース電極６７と、
を有している。ポリシリコン膜Ｐは、図８に示すよう
に、ゲート電極６３を迂回するように配置されている。That is, in the TFT 75, a part of the scanning line 51 is used as the gate electrode 63, and the polysilicon film P is
Drain electrode 66 formed in a region that contacts 0
And a region where the polysilicon film P is in contact with the connection line 80 electrically connected to the pixel electrode 53, that is, the second region.
A source electrode 67 formed on the contact electrode 67C;
have. As shown in FIG. 8, the polysilicon film P is arranged so as to bypass the gate electrode 63.

【００８７】このようにポリシリコン膜Ｐを引き回すこ
とにより、図９に示すように、ポリシリコン膜Ｐの一部
ＰＡは、他の金属配線に重なることなく露出する。By drawing the polysilicon film P in this manner, as shown in FIG. 9, a portion PA of the polysilicon film P is exposed without overlapping other metal wirings.

【００８８】このような構造のアレイ基板において、例
えば、４Ｖの電位差で液晶を駆動する場合、黒を表示す
るために、第１列の画素電極に印加される電圧は、第１
フレームで９Ｖ、第２フレームで１Ｖであり、第２列の
画素電極に印加される電圧は、第１フレームで１Ｖ、第
２フレームで９Ｖである。この時、対向電極に印加され
る電圧は、５Ｖである。In the array substrate having such a structure, for example, when driving the liquid crystal with a potential difference of 4 V, the voltage applied to the pixel electrodes in the first column is changed to the first column in order to display black.
The voltage is 9 V in the frame and 1 V in the second frame. The voltage applied to the pixel electrodes in the second column is 1 V in the first frame and 9 V in the second frame. At this time, the voltage applied to the counter electrode is 5V.

【００８９】ここで、隣接する第１列及び第２列の画素
電極５３同士でショートが発生した場合には、第１列の
ＴＦＴは、信号線から第１列の画素電極に対して９Ｖの
電圧を印加し、第２列のＴＦＴは、信号線から第２列の
画素電極に対して１Ｖの電圧を印加する。この二つの画
素電極は、ショートしているため、印加された電圧が平
均化される。このため、これらの画素電極には、全体と
して５Ｖの電圧が印加されることになる。この結果、二
つの画素電極は、対向電極との間に電位差が生じず、と
もに輝点（白表示）となる。Here, when a short circuit occurs between the pixel electrodes 53 of the adjacent first and second columns, the TFT of the first column applies 9 V to the pixel electrode of the first column from the signal line. A voltage is applied, and the TFTs in the second column apply a voltage of 1 V to the pixel electrodes in the second column from the signal lines. Since these two pixel electrodes are short-circuited, the applied voltages are averaged. Therefore, a voltage of 5 V is applied to these pixel electrodes as a whole. As a result, there is no potential difference between the two pixel electrodes and the counter electrode, and both of them become bright spots (white display).

【００９０】このときに、第２列のＴＦＴを構成するポ
リシリコン膜Ｐの露出部分ＰＡに向けて、アレイ基板８
６の裏側から、エネルギ約２ｍＪ、波長５３２ｎｍのレ
ーザビームを照射する。ポリシリコン膜Ｐは、膜厚が約
５０ｎｍないし７０ｎｍ程度であり、５００ｎｍ付近の
波長に対する吸収率も高い。このため、照射されたレー
ザビームの熱エネルギにより、ポリシリコン膜Ｐの露出
部分ＰＡが消失され、切断される。このとき、消失物質
によるイオン性の汚染もほとんど無い。At this time, the array substrate 8 is moved toward the exposed portion PA of the polysilicon film P constituting the TFT in the second column.
6 is irradiated with a laser beam having an energy of about 2 mJ and a wavelength of 532 nm. The polysilicon film P has a thickness of about 50 nm to about 70 nm, and has a high absorptance for wavelengths around 500 nm. Therefore, the exposed portion PA of the polysilicon film P is lost and cut by the thermal energy of the irradiated laser beam. At this time, there is almost no ionic contamination by the disappeared substance.

【００９１】通常、レーザリペアに用いられるレーザの
スポット径は数μｍ程度であるので、これに光学合わせ
のマージンなどを考慮して露出部分ＰＡの長さを数μｍ
〜１０μｍ程度とすることにより、他の駆動配線にダメ
ージを与えることなくレーザ切断可能となる。Normally, the spot diameter of the laser used for laser repair is about several μm, and the length of the exposed portion PA is set to several μm in consideration of a margin for optical alignment.
By setting the thickness to about 10 μm, laser cutting can be performed without damaging other drive wirings.

【００９２】したがって、第２列のＴＦＴに駆動信号を
供給する信号線と、第２列の画素電極とが電気的に絶縁
される。この結果、第２列のＴＦＴに信号線から供給さ
れた駆動電圧は、第２列の画素電極に印加されない。す
なわち、第１列及び第２列の画素電極は、ともに、第１
列のＴＦＴから供給された駆動信号によって駆動される
ことになる。これにより、少なくとも第１列の画素電極
は、正常に動作することになり、表示不良の不良度を低
下させることができる。Accordingly, a signal line for supplying a drive signal to the TFTs in the second column is electrically insulated from the pixel electrodes in the second column. As a result, the drive voltage supplied from the signal line to the TFTs in the second column is not applied to the pixel electrodes in the second column. That is, the pixel electrodes in the first and second columns are both
It is driven by the drive signal supplied from the TFT in the column. As a result, at least the pixel electrodes in the first column operate normally, and the degree of display failure can be reduced.

【００９３】上述したように、この発明の第５の実施の
形態に係るアクティブマトリクス型液晶表示装置によれ
ば、ＴＦＴ７５を構成するポリシリコン膜Ｐは、信号線
５０とのコンタクトから画素電極５３とのコンタクトま
での間に、他の金属配線と重複しない領域を有してい
る。このため、隣接する画素電極間でショートが発生し
た場合であっても、アレイ基板８６の裏側からレーザビ
ームを照射してポリシリコン膜Ｐを切断させることが可
能となる。As described above, in the active matrix type liquid crystal display device according to the fifth embodiment of the present invention, the polysilicon film P forming the TFT 75 is connected to the pixel electrode 53 from the contact with the signal line 50. Between the contact and the other metal wiring. Therefore, even if a short circuit occurs between adjacent pixel electrodes, the polysilicon film P can be cut by irradiating a laser beam from the back side of the array substrate 86.

【００９４】これにより、表示不良を発生していた少な
くとも一方の画素電極は、正常化し、表示不良の不良度
を低下させることが可能となり、製造歩留まりを向上さ
せることができる。As a result, at least one of the pixel electrodes having a display failure can be normalized, the degree of display failure can be reduced, and the manufacturing yield can be improved.

【００９５】次に、この発明の第６の実施の形態に係る
アクティブマトリクス型液晶表示装置に適用されるアレ
イ基板の構造について説明する。Next, the structure of an array substrate applied to an active matrix type liquid crystal display device according to a sixth embodiment of the present invention will be described.

【００９６】図１０は、この発明の第６の実施の形態に
係るアクティブマトリクス型液晶表示装置の連結配線を
含む領域を示す平面図であり、図１１は、図１０中のＥ
−Ｅ’線に沿って切断した断面を概略的に示す断面図で
あり、図１２は、図１０中のＦ−Ｆ’線に沿って切断し
た断面を概略的に示す断面図である。FIG. 10 is a plan view showing a region including a connection line of an active matrix type liquid crystal display device according to a sixth embodiment of the present invention, and FIG.
FIG. 12 is a cross-sectional view schematically showing a cross section cut along line -E ′, and FIG. 12 is a cross-sectional view schematically showing a cross section cut along line FF ′ in FIG. 10.

【００９７】この実施の形態の液晶表示装置は、アレイ
基板１００と対向基板２００との間に、例えば光変調層
としてＴＮ（ツイステッド・ネマティック）型液晶層３
００が配向膜３１１および３１３を介して保持してお
り、また、各基板１００及び２００の外表面に偏光板３
２１及び３２３が配置されて構成されている。In the liquid crystal display device of this embodiment, a TN (twisted nematic) liquid crystal layer 3 is provided between the array substrate 100 and the counter substrate 200, for example, as a light modulation layer.
00 is held via the alignment films 311 and 313, and the polarizing plate 3 is provided on the outer surface of each of the substrates 100 and 200.
21 and 323 are arranged.

【００９８】アレイ基板１００は、液晶層３００のギャ
ップを一定に保つために、アレイ基板１００と一体に形
成された樹脂性のスペーサ３３１を有している。対向基
板２００は、ガラス基板２０１上に略ストライプ状に形
成された遮光膜２１１と、この上に配置されるＩＴＯか
らなる対向電極２２１と、を有している。遮光膜２１１
は、アレイ基板１００側に設けられる走査線１２１と補
助容量線１３１との間隙や、ＴＦＴ１４１を遮光する。The array substrate 100 has a resin spacer 331 formed integrally with the array substrate 100 in order to keep the gap between the liquid crystal layers 300 constant. The counter substrate 200 has a light-shielding film 211 formed in a substantially striped shape on a glass substrate 201, and a counter electrode 221 made of ITO disposed thereon. Light shielding film 211
Light shields the gap between the scanning line 121 and the auxiliary capacitance line 131 provided on the array substrate 100 side and shields the TFT 141 from light.

【００９９】この実施の形態のアレイ基板１００は、上
述した実施の形態に対して、各画素が少なくとも２つの
独立した補助容量Ｃｓ１、Ｃｓ２…を含み、それぞれが
リペア可能に構成されることを特徴としている。The array substrate 100 according to this embodiment is characterized in that each pixel includes at least two independent auxiliary capacitors Cs1, Cs2,... And

【０１００】第１の補助容量Ｃｓ１は、補助容量線１３
１下にゲート絶縁膜１４５を介して配置されるポリシリ
コン薄膜から成る第１の下部電極１３７ａと補助容量線
１３１との間で形成される。The first storage capacitor Cs1 is connected to the storage capacitor line 13
It is formed between a first lower electrode 137a made of a polysilicon thin film and a storage capacitor line 131 disposed under the gate electrode 145 via a gate insulating film 145.

【０１０１】すなわち、ガラス基板１０１上に形成され
たポリシリコン膜は、ＴＦＴ１４１のソース領域及びド
レイン領域や、第１及び第２の下部電極１３７ａ及び１
３７ｂなどを形成する。That is, the polysilicon film formed on the glass substrate 101 includes the source and drain regions of the TFT 141 and the first and second lower electrodes 137a and 137a.
37b and the like are formed.

【０１０２】ＴＦＴ１４１のドレイン領域は、ゲート絶
縁膜１４５及び層間絶縁膜１４７を貫通するコンタクト
ホール１２３を介して信号線１１１に接続されている。
ＴＦＴ１４１のソース領域は、ゲート絶縁膜１４５及び
層間絶縁膜１４７を貫通するコンタクトホール１２５を
介して信号線１１１と同一工程で作製された接続配線１
５３の第１配線１５３ａと電気的に接続されている。こ
の第１配線１５３ａは、平滑化層１６１を貫通するコン
タクトホール１６３ａを介して画素電極１７１に電気的
に接続されている。The drain region of the TFT 141 is connected to the signal line 111 via a contact hole 123 penetrating the gate insulating film 145 and the interlayer insulating film 147.
The source region of the TFT 141 is connected to the connection wiring 1 formed in the same step as the signal line 111 through the contact hole 125 penetrating the gate insulating film 145 and the interlayer insulating film 147.
The first wiring 153a is electrically connected to the first wiring 153a. The first wiring 153a is electrically connected to the pixel electrode 171 via a contact hole 163a penetrating the smoothing layer 161.

【０１０３】この第１配線１５３ａと連続する第２配線
１５３ｂは、走査線１２１と補助容量線１３１との間隙
を経て再び補助容量線１３１上に延在し、補助容量線１
３１の開口１３３内でゲート絶縁膜１４５及び層間絶縁
膜１４７を貫通するコンタクトホール１３５ａを介して
ポリシリコン薄膜から成る第１の下部電極１３７ａに電
気的に接続されている。The second wiring 153b continuous with the first wiring 153a extends over the auxiliary capacitance line 131 again through the gap between the scanning line 121 and the auxiliary capacitance line 131, and
The first lower electrode 137a made of a polysilicon thin film is electrically connected through a contact hole 135a penetrating the gate insulating film 145 and the interlayer insulating film 147 in the opening 133 of the semiconductor device.

【０１０４】これにより、ＴＦＴ１４１のソース領域と
電気的に接続されるポリシリコン薄膜から成る第１の下
部電極１３７ａと、補助容量線１３１との間で、第１の
補助容量Ｃｓ１が形成される。As a result, a first storage capacitor Cs1 is formed between the storage capacitor line 131 and the first lower electrode 137a made of a polysilicon thin film electrically connected to the source region of the TFT 141. .

【０１０５】第２の補助容量Ｃｓ２は、隣接する他の補
助容量線１３１の下にゲート絶縁膜１４５を介して配置
されるポリシリコン薄膜から成る第２の下部電極１３７
ｂと補助容量線１３１との間で形成される。The second auxiliary capacitance Cs2 is formed by a second lower electrode 137 made of a polysilicon thin film disposed below another adjacent auxiliary capacitance line 131 via a gate insulating film 145.
It is formed between b and the auxiliary capacitance line 131.

【０１０６】すなわち、ポリシリコン薄膜から成る第２
の下部電極１３７ｂは、隣接する他の補助容量線１３１
の開口１３３内でゲート絶縁膜１４５及び層間絶縁膜１
４７を貫通するコンタクトホール１３５ｂを介して信号
線１１１と同一工程で形成される第２接続配線１５５に
電気的に接続される。この第２接続配線１５５は、アレ
イ基板１００の光透過領域を経由するよう他の補助容量
線１３１から画素電極１７１内方を経由して再び補助容
量線１３１上に延在し、平滑化層１６１を貫通するコン
タクトホールｌ６３ｂを介して画素電極１７１と電気的
に接続されている。That is, the second polysilicon thin film
The lower electrode 137b is connected to another adjacent storage capacitance line 131.
Gate insulating film 145 and interlayer insulating film 1 in opening 133 of FIG.
It is electrically connected to a second connection wiring 155 formed in the same step as the signal line 111 through a contact hole 135b penetrating through the hole 47. The second connection wiring 155 extends from another storage capacitor line 131 to the storage capacitor line 131 via the inside of the pixel electrode 171 again so as to pass through the light transmission region of the array substrate 100. Is electrically connected to the pixel electrode 171 via a contact hole 163b penetrating through the pixel electrode 171.

【０１０７】これにより、画素電極１７１と電気的に接
続されるポリシリコン薄膜から成る第２の下部電極１３
７ｂと補助容量線１３１との間で第２の補助容量Ｃｓ２
が形成される。As a result, the second lower electrode 13 made of a polysilicon thin film electrically connected to the pixel electrode 171 is formed.
7b and the second storage capacitor Cs2 between the storage capacitor line 131.
Is formed.

【０１０８】そして、例えば、アレイ基板１００を作成
した後、補助容量線１３１に所定の電圧Ｖｃｓ１、Ｖｃ
ｓ２（隣接補助容量線間で印加される電圧をそれぞれ異
ならしめておく：Ｖｃｓ１，Ｖｃｓ２）を印加する。そ
の後、信号線１１１に電圧Ｖｃｓ１及びＶｃｓ２と異な
る所定の電圧Ｖｓを印加し、走査線１２１に順次走査パ
ルスＶｇを印加して、各画素電極１７１に電圧Ｖｓを書
込む。しかる後に、走査線１２１に再び順次走査パルス
Ｖｇを印加して画素電極１７１に書込まれた電荷を信号
線１１ｌから順次読み出す。この際、補助容量線１３１
と下部電極１３７とが短絡していると、信号線１１１か
らは電圧Ｖｃｓ１又はＶｃｓ２が読み出されることによ
り、補助容量線１３１と下部電極１３７との短絡箇所を
特定することができる。For example, after forming the array substrate 100, predetermined voltages Vcs1, Vc1 are applied to the auxiliary capacitance lines 131.
s2 (Vcs1, Vcs2) in which voltages applied between adjacent storage capacitance lines are made different. Thereafter, a predetermined voltage Vs different from the voltages Vcs1 and Vcs2 is applied to the signal line 111, a scanning pulse Vg is sequentially applied to the scanning lines 121, and the voltage Vs is written to each pixel electrode 171. After that, the scanning pulse Vg is again applied to the scanning line 121 sequentially, and the charges written to the pixel electrodes 171 are sequentially read from the signal line 11l. At this time, the auxiliary capacitance line 131
When the voltage and the lower electrode 137 are short-circuited, the voltage Vcs <b> 1 or Vcs <b> 2 is read from the signal line 111, so that the short-circuited portion between the auxiliary capacitance line 131 and the lower electrode 137 can be specified.

【０１０９】そして、例えば図１０中の×Ｇで短絡が発
見されると、例えば図１０中のＨで示すアレイ基板１０
０の光透過領域において接続配線１５３の第２配線１５
３ｂの一部を、アレイ基板１００の裏面からレーザを照
射して切断する。これにより、画素電極電位が補助容量
線１３１の電位に固定されて不所望な表示状態となるこ
とが防止される。なお、この場合、リペアされた画素に
は、依然として補助容量Ｃｓ２が形成されているため、
画素電極電位の寄生容量の影響による変動が抑えられ、
良好な表示品位が維持される。When a short circuit is found, for example, at × G in FIG. 10, for example, the array substrate 10 indicated by H in FIG.
0 of the connection wiring 153 in the light transmission region
A part of 3b is cut by irradiating a laser from the back surface of the array substrate 100. This prevents the pixel electrode potential from being fixed to the potential of the auxiliary capacitance line 131 and causing an undesired display state. In this case, since the storage capacitor Cs2 is still formed in the repaired pixel,
The fluctuation due to the influence of the parasitic capacitance of the pixel electrode potential is suppressed,
Good display quality is maintained.

【０１１０】同様に、例えば図１０中の×Ｉで短絡が発
見されると、例えば図１０中のＪで示す領域の接続配線
１５５を、アレイ基板１００の裏面からレーザを照射し
て切断する。これにより、画素電極電位が補助容量線１
３１の電位に固定されて不所望な表示状態となることが
防止される。この場合も、リペアされた画素には、依然
として補助容量Ｃｓ２が形成されているため、画素電極
電位の寄生容量の影響による変動が抑えられ、良好な表
示品位が維持される。Similarly, when a short circuit is found at, for example, × I in FIG. 10, for example, the connection wiring 155 in the area indicated by J in FIG. As a result, the pixel electrode potential becomes
It is possible to prevent an undesired display state from being fixed to the potential of 31. Also in this case, since the auxiliary capacitance Cs2 is still formed in the repaired pixel, the fluctuation due to the influence of the parasitic capacitance of the pixel electrode potential is suppressed, and good display quality is maintained.

【０１１１】また、第１及び第２補助容量Ｃｓ１及びＣ
ｓ２の両方が短絡している場合、上記のＨ及びＪのそれ
ぞれで配線１５３ｂ及び１５５を切断することにより、
リペアすることができる。The first and second storage capacitors Cs1 and Cs1
When both s2 are short-circuited, by cutting the wirings 153b and 155 at H and J, respectively,
Can be repaired.

【０１１２】次に、この発明の第７の実施の形態に係る
アクティブマトリクス型液晶表示装置に適用されるアレ
イ基板の構造について説明する。Next, the structure of an array substrate applied to an active matrix type liquid crystal display device according to a seventh embodiment of the present invention will be described.

【０１１３】図１３は、この発明の第７の実施の形態に
係るアクティブマトリクス型液晶表示装置の連結配線を
含む領域を示す平面図であり、図１４は、図１３中のＫ
−Ｋ’線に沿って切断した断面を概略的に示す断面図で
あり、図１５は、図１３中のＬ−Ｌ’線に沿って切断し
た断面を概略的に示す断面図である。なお、上述した第
６の実施の形態と同一の構成については、同一の参照番
号を付して詳細な説明を省略する。FIG. 13 is a plan view showing a region including a connection line of an active matrix type liquid crystal display device according to a seventh embodiment of the present invention. FIG.
FIG. 15 is a cross-sectional view schematically showing a cross section taken along the line −K ′, and FIG. 15 is a cross-sectional view schematically showing a cross section cut along the line LL ′ in FIG. Note that the same components as those of the above-described sixth embodiment are denoted by the same reference numerals, and detailed description is omitted.

【０１１４】この実施の形態のアレイ基板１００は、上
述した第６の実施の形態と同様に、各画素が２つの独立
した補助容量Ｃｓｌ、Ｃｓ２を含み、それぞれがリペア
可能に構成されることを特徴としており、その補助容量
Ｃｓ１、Ｃｓ２の形状が第６の実施の形態とは相違して
いる。In the array substrate 100 of this embodiment, each pixel includes two independent storage capacitors Csl and Cs2, each of which is configured to be repairable, as in the above-described sixth embodiment. This is a feature, and the shapes of the auxiliary capacitors Cs1 and Cs2 are different from those of the sixth embodiment.

【０１１５】第１の補助容量Ｃｓ１は、第６の実施の形
態と同様に、補助容量線１３１の下にゲート絶縁膜１４
５を介して配置されるポリシリコン薄膜から成る第１の
下部電極１３７ａと補助容量線１３１との間で形成され
る。The first storage capacitor Cs1 is formed under the storage capacitor line 131 in the same manner as in the sixth embodiment.
5 is formed between the first lower electrode 137a made of a polysilicon thin film and the auxiliary capacitance line 131 interposed therebetween.

【０１１６】すなわち、ＴＦＴ１４１のソース領域は、
ゲート絶縁膜１４５及び層間絶縁膜１４７を貫通するコ
ンタクトホール１２５を介して信号線１１１と同一工程
で作製される接続配線１５３と電気的に接続され、この
接続配線１５３は、平滑化層１６１を貫通するコンタク
トホール１６３ａを介して画素電極１７１に電気的に接
続されている。そして、この画素電極１７１は、補助容
量線１３１の開口１３３に延在し、開口１３３内で平滑
化層１６１、ゲート絶縁膿１４５及び層間絶縁膜１４７
を貫通するコンタクトホール１６３ｂを介してポリシリ
コン薄膜から成る第１の下部電極１３７ａに信号線１１
１と同一工程で形成される接続部１５７ａを経由して電
気的に接続されている。That is, the source region of the TFT 141 is
The connection wiring 153 formed in the same step as the signal line 111 is electrically connected through a contact hole 125 penetrating the gate insulating film 145 and the interlayer insulating film 147, and the connection wiring 153 passes through the smoothing layer 161. Is electrically connected to the pixel electrode 171 through the contact hole 163a. The pixel electrode 171 extends to the opening 133 of the auxiliary capacitance line 131, and in the opening 133, the smoothing layer 161, the gate insulating layer 145, and the interlayer insulating film 147
The signal line 11 is connected to a first lower electrode 137a made of a polysilicon thin film through a contact hole 163b penetrating through
1, and are electrically connected via a connection portion 157a formed in the same step as that of FIG.

【０１１７】これにより、ＴＦＴ１４１のソ一ス領域と
電気的に接続されるポリシリコン薄膜から成る第１の下
部電極１３７ａと補助容量線１３１との間で第１の補助
容量Ｃｓ１は形成される。As a result, a first auxiliary capacitance Cs1 is formed between the first lower electrode 137a made of a polysilicon thin film electrically connected to the source region of the TFT 141 and the auxiliary capacitance line 131.

【０１１８】第２の補助容量Ｃｓ２は、隣接する他の補
助容量線１３１下にゲート絶縁膜１４５を介して配置さ
れるポリシリコン薄膜から成る第２の下部電極１３７ｂ
と補助容量線１３１との間で形成される。The second auxiliary capacitance Cs2 is a second lower electrode 137b made of a polysilicon thin film disposed under another auxiliary capacitance line 131 via a gate insulating film 145.
And the storage capacitor line 131.

【０１１９】すなわち、ポリシリコン薄膜から成る第２
の下部電極１３７ｂは、隣接する他の補助容量線１３１
の開口１３０内で平滑化層１６１、ゲート絶縁膜１４５
及び層間絶縁膜１４７を貫通するコンタクトホール１３
５ｂを介して信号線１１１と同一工程で形成される接続
部１５７ｂを介して画素電極１７１に電気的に接続され
る。That is, the second polysilicon thin film
The lower electrode 137b is connected to another adjacent storage capacitance line 131.
Layer 161 and gate insulating film 145 in opening 130 of FIG.
And contact hole 13 penetrating through interlayer insulating film 147
5b, it is electrically connected to the pixel electrode 171 via a connection portion 157b formed in the same step as the signal line 111.

【０１２０】これにより、画素電極１７１と電気的に接
続されるポリシリコン薄膜から成る第２の下部電極１３
７ｂと補助容量線１３１との間で第２の補助容量Ｃｓ２
は形成される。As a result, the second lower electrode 13 made of a polysilicon thin film electrically connected to the pixel electrode 171 is formed.
7b and the second storage capacitor Cs2 between the storage capacitor line 131.
Is formed.

【０１２１】換言すれば、この実施の形態では、補助容
量線１３１は、図１３に示すように、隣接する第１及び
第２の下部電極１３７ａ、１３７ｂに対応するように分
岐した分岐領域と、これら分岐領域を接続する領域とに
よって構成されている。[0121] In other words, in this embodiment, the auxiliary capacitance line 131, as shown in FIG. 13, adjacent first and second lower electrodes 137a, so as to correspond to 137b min
A branch regions Toki, is constituted by a region for connecting the branch areas.

【０１２２】そして、上述した第６の実施の形態と同様
に、例えば、アレイ基板１００を作成した後、補助容量
線１３１に所定の電圧Ｖｃｓ１、Ｖｃｓ２（隣接補助容
量線間で印加される電圧をそれぞれ異ならしめておく：
Ｖｃｓ１、Ｖｃｓ２）を印加する。その後、信号線１１
１に電圧Ｖｃｓ１及びＶｃｓ２と異なる所定の電圧Ｖｓ
を印加し、走査線１２１に順次走査パルスＶｇを印加し
て、各画素電極１７１に電圧Ｖｓを書込む。しかる後
に、走査線１２１に再び順次走査パルスＶｇを印加し
て、画素電極１７１に書込まれた電荷を信号線１１１か
ら順次読み出す。この際、補助容量線１３１と下部電極
１３７ａ及び１３７ｂとが短絡していると、信号線ｌ１
１からは電圧Ｖｃｓ１又はＶｃｓ２が読み出される。こ
れにより、補助容量線１３１と下部電極１３７ａ及び１
３７ｂとの短絡箇所を特定することができる。As in the sixth embodiment, for example, after the array substrate 100 is formed, predetermined voltages Vcs1 and Vcs2 (voltages applied between adjacent storage capacitance lines are applied to the storage capacitance lines 131). Keep them different:
Vcs1 and Vcs2). Then, the signal line 11
1, a predetermined voltage Vs different from the voltages Vcs1 and Vcs2
, And a scanning pulse Vg is sequentially applied to the scanning lines 121 to write a voltage Vs to each pixel electrode 171. After that, the scanning pulse Vg is again applied to the scanning lines 121 in order, and the charges written in the pixel electrodes 171 are sequentially read from the signal lines 111. At this time, if the auxiliary capacitance line 131 and the lower electrodes 137a and 137b are short-circuited, the signal line 11
From 1, the voltage Vcs1 or Vcs2 is read. Thereby, the auxiliary capacitance line 131 and the lower electrodes 137a and 137a
It is possible to specify a short-circuited portion with the 37b.

【０１２３】そして、例えば図１３中の×Ｍで短絡が発
見されると、例えば図１３中のＮ及びＯに示す領域の補
助容量線１３１を、アレイ基板１００の裏面からレーザ
を照射して切断する。これにより、画素電極電位が補助
容量線１３１の電位に固定されて不所望な表示状態とな
ることが防止される。なお、この場合、リペアされた画
素には、依然として補助容量Ｃｓ２が形成されているた
め、画素電極電位の寄生容量の影響による変動が抑えら
れ、良好な表示品位が維持される。When a short circuit is found, for example, at × M in FIG. 13, for example, the auxiliary capacitance line 131 in the area indicated by N and O in FIG. I do. This prevents the pixel electrode potential from being fixed to the potential of the auxiliary capacitance line 131 and causing an undesired display state. In this case, since the auxiliary capacitance Cs2 is still formed in the repaired pixel, the fluctuation due to the influence of the parasitic capacitance of the pixel electrode potential is suppressed, and good display quality is maintained.

【０１２４】同様に、例えば図１３中の×Ｐで短絡が発
見されると、例えば図１３中のＱ及びＲに示す補助容量
線１３１の一部を、アレイ基板１００の裏面からレーザ
を照射して切断する。これにより、画素電極電位が補助
容量線１３１の電位に固定されて不所望な表示状態とな
ることが防止される。この場合も、リペアされた画素に
は、依然として補助容量Ｃｓ２が形成されているため、
画素電極電位の寄生容量の影響による変動が抑えられ、
良好な表示品位が維持される。Similarly, when a short circuit is found, for example, at xP in FIG. 13, a part of the auxiliary capacitance line 131 shown by Q and R in FIG. And cut it. This prevents the pixel electrode potential from being fixed to the potential of the auxiliary capacitance line 131 and causing an undesired display state. Also in this case, the repaired pixel still has the storage capacitor Cs2,
The fluctuation due to the influence of the parasitic capacitance of the pixel electrode potential is suppressed,
Good display quality is maintained.

【０１２５】また、第１及び第２補助容量Ｃｓ１、Ｃｓ
２の両方が短絡している場合、補助容量線１３１の上記
のＮ、Ｏ、Ｑ及びＲのそれぞれで切断することによりリ
ペアすることができる。The first and second auxiliary capacitances Cs1, Cs
If both of them are short-circuited, the auxiliary capacitance line 131 can be repaired by cutting it at each of N, O, Q and R.

【０１２６】上述した実施の形態は、いずれも独立した
補助容量線とポリシリコン薄膜から成る下部電極との間
で補助容量Ｃｓを形成する場合を例にとり説明したが、
走査線１１１自体を補助容量線として用いるものであっ
ても構わないなお、上述したすべての実施の形態では、
ＴＦＴの半導体層としてポリシリコン膜を用いたアクテ
ィブマトリクス型液晶表示装置に関して説明したが、こ
の発明は、半導体層として例えばアモルファスシリコン
膜等の他の半導体層を用いたアクティブマトリクス型液
晶表示装置についても適用できることは言うまでもな
い。In each of the embodiments described above, the case where the auxiliary capacitance Cs is formed between the independent auxiliary capacitance line and the lower electrode made of the polysilicon thin film has been described as an example.
The scanning line 111 itself may be used as an auxiliary capacitance line. In all the embodiments described above,
Although an active matrix type liquid crystal display device using a polysilicon film as a semiconductor layer of a TFT has been described, the present invention is also applicable to an active matrix type liquid crystal display device using another semiconductor layer such as an amorphous silicon film as a semiconductor layer. It goes without saying that it can be applied.

【０１２７】[0127]

【発明の効果】以上説明したように、この発明によれ
ば、配線ＢＭ構造を用いてながらも、表示品位を低下す
ることなく補助容量を形成している電極間の短絡不良を
改善できるアクティブマトリクス型液晶表示装置を提供
できる。As described above, according to the present invention, it is possible to improve the short-circuit failure between the electrodes forming the auxiliary capacitance without deteriorating the display quality while using the wiring BM structure. Liquid crystal display device can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図１】図１は、この発明の第１の実施の形態に係るア
クティブマトリクス型液晶表示装置の１画素領域を概略
的に示す平面図である。FIG. 1 is a plan view schematically showing one pixel region of an active matrix type liquid crystal display device according to a first embodiment of the present invention.

【図２】図２は、図１に示したアクティブマトリクス型
液晶表示装置の連結配線を含む領域を拡大した拡大平面
図である。FIG. 2 is an enlarged plan view in which a region including a connection wiring of the active matrix type liquid crystal display device shown in FIG. 1 is enlarged.

【図３】図３は、図２中の一点鎖線Ａ−Ｂ−Ｃ−Ｄに沿
って切断した断面を概略的に示す断面図である。FIG. 3 is a sectional view schematically showing a section cut along a dashed line ABCD in FIG. 2;

【図４】図４は、この発明の第２の実施の形態に係るア
クティブマトリクス型液晶表示装置の連結配線を含む領
域を拡大した拡大平面図である。FIG. 4 is an enlarged plan view in which an area including a connection wiring of an active matrix liquid crystal display device according to a second embodiment of the present invention is enlarged.

【図５】図５は、この発明の第３の実施の形態に係るア
クティブマトリクス型液晶表示装置の連結配線を含む領
域を拡大した拡大平面図である。FIG. 5 is an enlarged plan view in which an area including a connection wiring of an active matrix liquid crystal display device according to a third embodiment of the present invention is enlarged.

【図６】図６は、この発明の第４の実施の形態に係るア
クティブマトリクス型液晶表示装置の連結配線を含む領
域を拡大した拡大平面図である。FIG. 6 is an enlarged plan view in which an area including a connection wiring of an active matrix liquid crystal display device according to a fourth embodiment of the present invention is enlarged.

【図７】図７は、図６中の一点鎖線Ａ−Ｂ−Ｃに沿って
切断した断面を概略的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing a cross section cut along a dashed-dotted line ABC in FIG. 6;

【図８】図８は、この発明の第５の実施の形態に係るア
クティブマトリクス型液晶表示装置の連結配線を含む領
域を拡大した拡大平面図である。FIG. 8 is an enlarged plan view in which an area including a connection wiring of an active matrix liquid crystal display device according to a fifth embodiment of the present invention is enlarged.

【図９】図９は、図８中の一点鎖線Ａ−Ｂ−Ｃ−Ｄに沿
って切断した断面を概略的に示す断面図である。FIG. 9 is a cross-sectional view schematically showing a cross section cut along a dashed-dotted line ABCD in FIG. 8;

【図１０】図１０は、この発明の第６の実施の形態に係
るアクティブマトリクス型液晶表示装置の連結配線を含
む領域を示す平面図である。FIG. 10 is a plan view showing a region including a connection wiring of an active matrix liquid crystal display device according to a sixth embodiment of the present invention.

【図１１】図１１は、図１０中のＥ−Ｅ’線に沿って切
断した断面を概略的に示す断面図である。FIG. 11 is a cross-sectional view schematically showing a cross section taken along line EE ′ in FIG. 10;

【図１２】図１２は、図１０中のＦ−Ｆ’線に沿って切
断した断面を概略的に示す断面図である。FIG. 12 is a sectional view schematically showing a section taken along line FF ′ in FIG. 10;

【図１３】図１３は、この発明の第７の実施の形態に係
るアクティブマトリクス型液晶表示装置の連結配線を含
む領域を示す平面図である。FIG. 13 is a plan view showing a region including a connection wiring of an active matrix liquid crystal display device according to a seventh embodiment of the present invention.

【図１４】図１４は、図１３中のＫ−Ｋ’線に沿って切
断した断面を概略的に示す断面図である。FIG. 14 is a sectional view schematically showing a section taken along line KK ′ in FIG. 13;

【図１５】図１５は、図１３中のＬ−Ｌ’線に沿って切
断した断面を概略的に示す断面図である。FIG. 15 is a sectional view schematically showing a section taken along line LL ′ in FIG. 13;

【符号の説明】[Explanation of symbols]

５０…信号線 ５１…走査線 ５２…補助容量線 ５３…画素電極 ５４…開口部 ５５…柱状スペーサ ６０…絶縁性基板 ６１…補助容量電極 ６２…ゲート絶縁膜 ９０…絶縁性基板 ７６…層間絶縁膜 ８０…連結配線 ８０Ａ…第１連結部 ８０Ｂ…第２連結部 ８６…アレイ基板 ９２…対向基板 Reference Signs List 50 signal line 51 scanning line 52 auxiliary capacitance line 53 pixel electrode 54 opening 55 55 columnar spacer 60 insulating substrate 61 auxiliary capacitance electrode 62 gate insulating film 90 insulating substrate 76 interlayer insulating film 80 ... connecting wiring 80A ... first connecting part 80B ... second connecting part 86 ... array substrate 92 ... counter substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 花澤 康行 埼玉県深谷市幡羅町１丁目９番２号 株 式会社東芝深谷電子工場内 (72)発明者 加賀 明広 埼玉県深谷市幡羅町１丁目９番２号 株 式会社東芝深谷電子工場内 (56)参考文献 特開 平４−80723（ＪＰ，Ａ) 特開 平４−278926（ＪＰ，Ａ) 特開 平４−342234（ＪＰ，Ａ) 特開 平６−230416（ＪＰ，Ａ) 特開 平６−289426（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1368 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yasuyuki Hanazawa 1-9-2 Hara-cho, Fukaya-shi, Saitama Inside of Toshiba Fukaya Electronics Factory Co., Ltd. (72) Inventor Akihiro Kaga 1-chome, Harara-cho, Fukaya-shi, Saitama No. 2 Inside Toshiba Fukaya Electronics Factory (56) References JP-A-4-80723 (JP, A) JP-A-4-278926 (JP, A) JP-A-4-342234 (JP, A) JP-A-6-230416 (JP, A) JP-A-6-289426 (JP, A) (58) Fields investigated (Int. Cl. ⁷ , DB name) G02F 1/1368

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】互いに交差して配置された複数の走査線及
び信号線と、前記走査線と前記信号線との交差部に配置
され前記信号線に電気的に接続されたスイッチング素子
と、前記走査線及び前記信号線及び前記スイッチング素
子の少なくとも一部を覆うように配置された絶縁膜層
と、前記絶縁膜層に形成されるスルーホール部により前
記スイッチング素子の各々に第１連結配線を介して電気
的に接続された画素電極と、前記スイッチング素子及び
前記画素電極のいずれか一方に第２連結配線を介して電
気的に接続された補助容量電極と、前記補助容量電極に
絶縁層を介して対向配置された補助容量信号線と、を有
するアレイ基板と、 液晶組成物を介して前記画素電極に対向配置された対向
電極を有する対向基板と、 を備えたアクティブマトリクス型液晶表示装置におい
て、 前記第２連結配線は、前記スルーホール部を除く領域に
おいて前記画素電極と電気的に絶縁され、かつ前記補助
容量信号線から露出する部分を有することを特徴とする
アクティブマトリクス型液晶表示装置。1. A plurality of scanning lines and signal lines arranged to cross each other, a switching device is disposed at the intersections of the signal lines and the scanning lines is electrically connected to the signal line, the A scanning line, the signal line, and the switching element
An insulating film layer disposed so as to cover at least a part of the element
And a through hole formed in the insulating film layer.
A pixel electrode electrically connected to each of the switching elements via a first connection line; and an auxiliary capacitance electrically connected to one of the switching element and the pixel electrode via a second connection line. An array substrate having an electrode and an auxiliary capacitance signal line opposed to the auxiliary capacitance electrode via an insulating layer; and a counter substrate having an opposite electrode disposed opposite to the pixel electrode via a liquid crystal composition. In the active matrix type liquid crystal display device, the second connection wiring is provided in a region excluding the through hole portion.
An active matrix liquid crystal display device having a portion electrically insulated from the pixel electrode and exposed from the auxiliary capacitance signal line. 【請求項２】前記補助容量信号線は、前記第２連結配線
を露出する開口部を有することを特徴とする請求項１に
記載のアクティブマトリクス型液晶表示装置。2. The active matrix type liquid crystal display device according to claim 1, wherein the auxiliary capacitance signal line has an opening exposing the second connection wiring. 【請求項３】前記補助容量電極は、前記第２連結配線を
露出する開口部を有することを特徴とする請求項２に記
載のアクティブマトリクス型液晶表示装置。3. The active matrix type liquid crystal display device according to claim 2, wherein said auxiliary capacitance electrode has an opening exposing said second connection wiring. 【請求項４】前記開口部を遮蔽するように、前記アレイ
基板と前記対向基板との間に配置された遮光部材を有し
ていることを特徴とする請求項３に記載のアクティブマ
トリクス型液晶表示装置。4. The active matrix type liquid crystal according to claim 3, further comprising a light blocking member disposed between said array substrate and said counter substrate so as to shield said opening. Display device. 【請求項５】前記補助容量信号線は、前記画素電極と前
記第１連結配線との接続部に重なる部分を有しているこ
とを特徴とする請求項１に記載のアクティブマトリクス
型液晶表示装置。5. The active matrix liquid crystal display device according to claim 1, wherein said auxiliary capacitance signal line has a portion overlapping a connection portion between said pixel electrode and said first connection line. . 【請求項６】前記補助容量信号線は、前記画素電極と前
記第１連結配線との接続部を露出する開口部を有してい
ることを特徴とする請求項１に記載のアクティブマトリ
クス型液晶表示装置。6. The active matrix liquid crystal according to claim 1, wherein the auxiliary capacitance signal line has an opening exposing a connection between the pixel electrode and the first connection wiring. Display device. 【請求項７】互いに交差して配置された複数の走査線及
び信号線と、前記走査線と前記信号線との交差部に配置
され前記信号線に電気的に接続されたスイッチング素子
と、前記スイッチング素子に第１連結配線を介して電気
的に接続された画素電極と、前記スイッチング素子に第
２連結配線を介して電気的に接続された補助容量電極
と、前記補助容量電極に絶縁層を介して対向配置された
補助容量信号線と、を有するアレイ基板と、 液晶組成物を介して前記画素電極に対向配置された対向
電極を有する対向基板と、 を備えたアクティブマトリクス型液晶表示装置におい
て、 前記スイッチング素子は、半導体層を有し、前記半導体
層中に形成されたチャネル領域から、前記第１連結配線
及び第２連結配線との接続部までの間の半導体層の一部
が、他の配線から露出する部分を有することを特徴とす
るアクティブマトリクス型液晶表示装置。7. A plurality of scanning lines and signal lines arranged to cross each other, a switching element arranged at an intersection of the scanning lines and the signal lines, and electrically connected to the signal lines; A pixel electrode electrically connected to the switching element via a first connection line; an auxiliary capacitance electrode electrically connected to the switching element via a second connection line; and an insulating layer on the auxiliary capacitance electrode. An active matrix liquid crystal display device comprising: an array substrate having an auxiliary capacitance signal line disposed to face the pixel electrode; and a counter substrate having a counter electrode disposed to face the pixel electrode via a liquid crystal composition. The switching element has a semiconductor layer, and a part of the semiconductor layer from a channel region formed in the semiconductor layer to a connection portion with the first connection wiring and the second connection wiring; , Active matrix liquid crystal display device characterized by having a portion exposed from the other wiring. 【請求項８】互いに交差して配置された複数の走査線及
び信号線と、前記走査線と前記信号線との交差部に配置
され前記信号線に電気的に接続されたスイッチング素子
と、前記スイッチング素子に第１連結配線を介して電気
的に接続された画素電極と、前記スイッチング素子及び
前記画素電極のいずれか一方に第２連結配線を介して電
気的に接続された補助容量電極と、前記補助容量電極に
絶縁層を介して対向配置された補助容量信号線と、を有
するアレイ基板と、 液晶組成物を介して前記画素電極に対向配置された対向
電極を有する対向基板と、 を備えたアクティブマトリクス型液晶表示装置におい
て、 前記補助容量信号線は、隣接する前記補助容量電極のそ
れぞれと重なって補助容量を形成するとともに、部分的
に他の配線から露出する分岐部分を有することを特徴と
するアクティブマトリクス型液晶表示装置。8. A plurality of scanning lines and signal lines arranged crossing each other, a switching element arranged at an intersection of the scanning lines and the signal lines, and electrically connected to the signal lines; A pixel electrode electrically connected to the switching element via a first connection wiring; an auxiliary capacitance electrode electrically connected to one of the switching element and the pixel electrode via a second connection wiring; An array substrate having an auxiliary capacitance signal line opposed to the auxiliary capacitance electrode via an insulating layer; and an opposing substrate having an opposing electrode arranged opposite to the pixel electrode via a liquid crystal composition. In the active matrix type liquid crystal display device described above, the auxiliary capacitance signal line is connected to the adjacent auxiliary capacitance electrode .
And forming an auxiliary capacitance to overlap with respectively, partially
Active matrix liquid crystal display device characterized by having a branch portion exposed from the other wiring.