JP3072288B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3072288B2
JP3072288B2 JP11023396A JP2339699A JP3072288B2 JP 3072288 B2 JP3072288 B2 JP 3072288B2 JP 11023396 A JP11023396 A JP 11023396A JP 2339699 A JP2339699 A JP 2339699A JP 3072288 B2 JP3072288 B2 JP 3072288B2
Authority
JP
Japan
Prior art keywords
wiring
emitter
semiconductor device
collector
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11023396A
Other languages
English (en)
Other versions
JPH11265895A (ja
Inventor
真人 宮宇地
浩哉 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11023396A priority Critical patent/JP3072288B2/ja
Publication of JPH11265895A publication Critical patent/JPH11265895A/ja
Application granted granted Critical
Publication of JP3072288B2 publication Critical patent/JP3072288B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ヘテロジャンクシ
ョン・バイポーラ・トランジスタ(HBT)のような縦
型トランジスタを同一基板内に複数個含む半導体装置に
関する。
【0002】
【従来の技術】III−V族化合物半導体のエピタキシャ
ル技術の進歩によりヘテロ接合が高精度制御のもとで形
成できるようになり、高速・高周波デバイスとして期待
されていたヘテロジャンクション・バイポーラ・トラン
ジスタ(HBT)やホットエレクトロントランジスタな
どのヘテロ接合を含む縦型トランジスタの研究が盛んに
行われるようになってきた。また、最近では素子自体の
特性向上に伴って集積回路(IC)での研究も盛んに行
われるようになってきている。
【0003】一般に、同一基板内に複数のトランジスタ
を含む半導体装置や集積回路においては、それらのトラ
ンジスタどうしを接続配線する必要があるが、トランジ
スタの構成部位は3つ(エミッタ,ベースおよびコレク
タ)であるため、それらの部位を接続しようと配線を行
うと、図11に示すように配線が交差する部位Pが生じ
ることが避けられない構造となってしまう。図11にお
いて、1はエミッタ電極、2はベース電極、3はコレク
タ電極、11はエミッタ配線、12はベース配線、13
はコレクタ配線である。この図の場合、エミッタ配線1
1に対してコレクタ配線13が交差している。
【0004】互いに交差する両配線11,13は電気的
に接触してはならない。この交差部位Pでは、図12の
(a),(b)に示すように、エミッタ配線11に対し
絶縁層20を介してコレクタ配線13を立体交差させる
ことで、両配線11,13の接触を回避する橋渡し配線
の構造を採用している。図中、25は半導体基板であ
る。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
橋渡し配線による交差部位Pでは、絶縁物が導体に挟ま
れた構造となっているために、両配線11,13と絶縁
層20との間に寄生容量が生じてしまい、トランジスタ
の特性劣化を引き起こすという問題があった。また、橋
渡し配線での寄生容量を小さくするために交差部位Pの
配線の面積を小さくすると、寄生抵抗が発生してしまい
同様にトランジスタの特性劣化を引き起こすという問題
があった。特に、高速・高周波デバイスとしての縦型ト
ランジスタにおいては、トランジスタの性能,特性の向
上のためには、寄生容量および寄生抵抗をできるだけ低
減することが重要な課題となっている。
【0006】ところで、交差部位Pにおいては、図13
に示すように、絶縁層を介さないで上下両配線11a,
13bを非接触に交差させるエアーブリッジ構造が採用
されていることもある。すなわち、下側の配線11aに
対して上側の配線13aを宙に浮かした構造とするので
ある。
【0007】このエアーブリッジ構造は、絶縁層を介さ
ないので寄生容量の増加は生じないが、上側の配線13
aを宙に浮かせた構造となっていることから、その上側
の配線13aの強度として所要の強度を確保するために
はエアーブリッジ長さをあまり大きくとることができ
ず、したがって、下側の配線11aをできるだけ細くか
つ薄くしなければならない。しかし、そうすると、寄生
抵抗が不可避的に増大してしまうという問題があった。
さらに、エアーブリッジ構造は、配線製造工程が複雑か
つ困難であり、また、基板表面からの小さな荷重でも配
線どうしが接触してショート(短絡)してしまうという
問題があった。つまり、エアーブリッジ構造は、コスト
面と信頼性面で問題を有している。
【0008】縦型トランジスタにおける半導体基板に使
用されているGaAsのバンドギャップはSiよりも約
0.3eV大きいので、それに応じて電源電圧を高くす
る必要があり、消費電力の増大につながる。さらに、G
aAsの熱伝導率は0.46W/cm℃でSiの3分の
1程度であるため、縦型トランジスタにおいては消費電
力の増大に伴う発熱が問題となっている。すなわち、ト
ランジスタが発生する熱によりトランジスタが誤動作を
起こしたり、場合によっては故障するおそれもある。そ
のため、発生した熱を速やかに放散しなければならな
い。
【0009】そこで、従来では、半導体基板の厚さを2
0μm程度まで薄くし、基板裏面に金などの熱伝導性の
良い金属を形成し、トランジスタより発生した熱を裏面
より放散させるプレーティッドヒートシンク(PHS)
という方法が採用されていた。
【0010】しかしながら、このプレーティッドヒート
シンク法では、基板裏面に対する製造工程を必要とし、
基板表面の回路パターンの裏面に対するアライメント
(位置合わせ)を行う等の工程数が増えるため製造方法
が複雑化している。さらに、放熱効果を得るために半導
体基板を20μm程度にまで薄くしなければならないの
で半導体基板の強度が低下し、製造中における半導体基
板の破損の原因となって歩留まりが低下し、コストの増
加を招いていた。
【0011】また、半導体基板の強度低下を抑えるべ
く、放熱効果のために裏面に形成する金を20μm程度
の厚さにまで厚くすることも行われているが、残留応力
のために充分な強度の改善が望めないだけでなく、金を
大量に使用するためにコストの大幅な増大を招いている
という問題があった。
【0012】本発明は、このような事情に鑑みて創案さ
れたものであって、同一の半導体基板内に複数個の縦型
トランジスタを含む半導体装置において、縦型トランジ
スタがもつ発熱の問題を軽減し、さらに配線交差による
寄生容量および寄生抵抗の増大という問題を解消するこ
とを目的とする。
【0013】
【課題を解決するための手段】本発明に係る第1の半導
体装置は、半絶縁性基板内に複数個の縦型トランジスタ
が間隔を有して配列された半導体装置において、前記各
縦型トランジスタは、前記半導体基板の上方からみてコ
レクタ電極とベース層が重ならない構造であって、前記
配列が端部に位置する隣合う前記縦型トランジスタの間
隔よりも、中央部に位置する隣合う前記縦型トランジス
タの間隔の方が広くなることを特徴とするものである。
【0014】本発明に係る第2の半導体装置は、前記複
数個の縦型トランジスタのベース配線、コレクタ配線、
及びエミッタ配線が、空間的に非交差状態で配置されて
いることを特徴とするものである。
【0015】本発明に係る第3の半導体装置は、前記ベ
ース配線と前記コレクタ配線が互いに入り込むようにパ
ターニングされ、前記エミッタ配線が前記ベース配線と
前記コレクタ配線の間を縫うように配置されていること
を特徴とするものである。
【0016】共通の半導体基板中において複数個の縦型
トランジスタの配置を一部分に密集したり均等分布状態
に配置したりしていたのでは、上記の熱放散の効果を最
大限に引き上げることはできない。すなわち、熱放散の
場合の熱の拡散の状況は、近似的に熱源に対して45°
の角度で放熱対象物内を拡がっていくと考えられるた
め、放熱路は放熱対象物における熱源とは反対側の面で
は放熱対象物の厚さdと同じ寸法だけ半径方向に拡がっ
たものとみなせる(図9参照)。したがって、熱源どう
しの間隔が2d以上であれば、各々の放熱路が互いに干
渉することなく最大限の放熱効果を発揮するものと期待
できる。そのため、半導体基板中において縦型トランジ
スタの間隔を自由にとることができるのであれば、放熱
対象物である配線基板の厚さの2倍の距離以上に縦型ト
ランジスタの間隔を確保すれば、熱抵抗の削減効果が期
待できる。
【0017】しかしながら、配線基板は、どのような材
質のものを使用するにしても、半導体チップの保持とい
う強度上等の関係から0.4mm以上の厚さが必要であ
る。
【0018】したがって、上記の条件に従った場合に
は、トランジスタ間隔が最低でも0.8mm以上ある必
要がある。しかし、一方で、半導体装置自体の大きさも
動作周波数の波長の半分以下にしなければならないこと
や、集積化する有利性やコストなどを常識的に考えると
数cm角以下であることが望ましい。したがって、トラ
ンジスタ間隔を0.8mmもとることは事実上不可能で
あり、隣り合った縦型トランジスタの放熱路はどうして
も互いに重なり合ってしまうことになる。
【0019】そこで、すべてのトランジスタ間隔を同一
にして放熱路の重なりをすべての部分で同様にすると考
えると、半導体基板の周辺に配置されているトランジス
タの放熱路については重なり部分の分布密度が低いため
に、周辺では放熱効果が高くなる。これに対して半導体
基板の中央に配置されているトランジスタの放熱路につ
いては重なり部分の分布密度が高いために、中央では放
熱効果が低くなる。中央から周辺方向に向かって温度勾
配が生じるが、結局は中央部分に熱がこもることにな
り、単に間隔が一定になるようにトランジスタを配置し
たのでは放熱効果は不充分なものとなる。
【0020】さて、本発明の半導体装置によれば、同一
の半導体基板内の複数個の縦型トランジスタを、基板中
心に向かうにつれて相互のトランジスタ間隔が広くなる
ように配置してあるので、隣り合うトランジスタの放熱
路の重なり部分を中央側ほど少なくすることになり、半
導体基板の中央部分に熱がこもることを軽減緩和するこ
とができて高い放熱効果をもたらすことができる。
【0021】
【発明の実施の形態】以下、本発明に係る半導体装置の
実施例を図面に基づいて詳細に説明する。図1は第1実
施例の半導体装置の基本的な構成を示す平面図である。
図において、30は半導体基板(半絶縁性GaAs基
板)、破線で示す40は縦型トランジスタ(HBT:ヘ
テロジャンクション・バイポーラ・トランジスタ)、丸
形で示す61はエミッタ突起電極、右下がりハッチング
で示す62はベース配線、左下がりハッチングで示す6
3はコレクタ配線、62aはベースコンタクトホール、
63aはコレクタコンタクトホールである。半導体基板
30上に複数個の縦型トランジスタ40が所定の間隔を
隔てて形成されている。
【0022】図2の(a)は電極片側タイプの縦型トラ
ンジスタ(HBT)40を拡大して示す平面図、(b)
はその断面図である。また、図3の(a)は電極両側タ
イプの縦型トランジスタ(HBT)40を拡大して示す
平面図、(b)はその断面図である。
【0023】これらの縦型トランジスタ40は、半導体
基板(半絶縁性GaAs基板)30上に、MBE(分子
線エピタキシャル)法もしくはCVD(化学気相成長)
法などにより、次の3層の半導体層を形成したものであ
る。すなわち、エミッタ層41とベース層42とコレク
タ層43とである。
【0024】エミッタ層41は、n型のAlxGa1-x
s層(0<x≦1)であって、例えば、Alの組成比x
=0.3で、Siをドープして不純物濃度を1×1018
cm-3、厚さを0.14μm程度としたものである。ベ
ース層42は、p型のGaAs層であって、例えば、炭
素Cをドープして不純物濃度を1×1018cm-3、厚さ
を0.08μm程度としたものである。コレクタ層43
は、n型のGaAs層であって、例えば不純物濃度を1
×1018cm-3、厚さを0.7μm程度としたものであ
る。
【0025】なお、コレクタ層(n−GaAs層)43
と半導体基板(半絶縁性GaAs基板)30との間にバ
ッファ層としてn型のGaAs層を介在させ、また、エ
ミッタ層(n−AlxGa1-xAs層)41の上部にn型
のGaAs層もしくはn型のInGaAs層を介在させ
てもよい。これらエミッタ層41,ベース層42および
コレクタ層43は、化学エッチング法によりそれぞれメ
サ型にエッチングされて形成される。
【0026】オーミックコンタクトをとるために、エミ
ッタ層41上にエミッタ電極51が接合形成され、ベー
ス層42上にベース電極52が接合形成され、コレクタ
層43上にコレクタ電極53が接合形成されている。n
型半導体上のエミッタ電極51とコレクタ電極53には
AuGe/Ni/Auが使用され、p型半導体上のベー
ス電極52にはTi/AuもしくはPt/Auが使用さ
れる。
【0027】このような構成の縦型トランジスタ40が
共通の半導体基板30上において縦横に所定の間隔を隔
てて複数個形成されている。各縦型トランジスタ40の
ベース電極52に対してこれらを並列に接続する状態で
ベース配線62が半導体基板30上にパターニングさ
れ、同様に、各縦型トランジスタ40のコレクタ電極5
3に対してこれらを並列に接続する状態でコレクタ配線
63が半導体基板30上にパターニングされている。こ
れらベース配線62とコレクタ配線63とは、Ti,P
t,Auを連続蒸着して形成される。図1に明示されて
いるように、ベース配線62とコレクタ配線63とは、
非交差状態で互いに入り込むようにパターニングされて
いる。そして、各々の配線上に外部端子とのコンタクト
用のベースコンタクトホール62aとコレクタコンタク
トホール63aとが形成されている。一方、各縦型トラ
ンジスタ40のエミッタ電極51に対しては金メッキに
よりエミッタ突起電極61が個別的に接合形成されてい
る。半導体基板30上においてベース配線62とコレク
タ配線63とはパターニングするが、エミッタ配線はパ
ターニングせず、エミッタ突起電極61を設けたので、
半導体基板30上で配線の交差部位がなくなり、したが
って、寄生容量および寄生抵抗の増大の問題はなくな
る。
【0028】以上のように構成された半導体装置本体だ
けでは信号の出力ができない。そこで、図4に示すよう
に、表面に所要のパターンで配線71を施してある配線
基板70を半導体装置本体に対向させ、フリップチップ
ボンダーを用いて互いに接近させて所要の圧力で押圧す
ることにより、配線基板70の配線71に対して各エミ
ッタ突起電極61をフリップチップ接続する。配線基板
70の構成素材として、放熱効果を良好なものとするた
め、絶縁性があって、かつ、熱伝導率の高い窒化アルミ
ニウム基板を用いることが非常に好ましい。対向配置さ
れた窒化アルミニウム配線基板70上の配線71に対し
てフリップチップボンダーにより所要の圧力がかけられ
てエミッタ突起電極61を介してフリップチップ実装さ
れている。各縦型トランジスタ40のエミッタ部で発生
した熱は、熱伝導率の低いGaAsよりなる半導体基板
30を通してよりも熱伝導率の高い金よりなるエミッタ
突起電極61を介して放熱されるので、放熱効果が高
い。その上、熱伝導率の高い窒化アルミニウム配線基板
70を通して効率良く拡散するので、放熱効果を一層高
めることができる。
【0029】なお、エミッタ突起電極61だけでなく、
ベースコンタクトホール62aおよびコレクタコンタク
トホール63a上にそれぞれコンタクト用突起電極を金
メッキによって接合形成し、それらのコンタクト用突起
電極を配線基板70上の配線71にフリップチップ接続
するように構成してもよい。
【0030】図5は第2実施例に係る半導体装置の構成
を示す平面図である。第1実施例(図1)と相違してい
る点は、非交差状態で互いに入り込むようにパターニン
グされたベース配線62とコレクタ配線63との間を縫
うようにして、各縦型トランジスタ40のエミッタ突起
電極61(エミッタ電極51)を並列に接続するエミッ
タモニタ配線64が半導体基板40上にパターニング形
成されている構成である。エミッタモニタ配線64のう
ち半導体基板30の対角角部に位置する大きな面積部分
には、外部端子とのコンタクトをとるためのエミッタコ
ンタクトホール64aが形成されている。エミッタモニ
タ配線64を形成したことにより、製造途中において、
このエミッタモニタ配線64を利用してフリップチップ
接続の前段階で特性評価を実施することができる。
【0031】エミッタモニタ配線64は、これをそのま
ま残す場合には、実使用における動作時にほとんど電流
が流れないようにするため、抵抗値が100Ω〜100
kΩの高抵抗の材料で形成されるべきであり、そのよう
な材料として例えばタングステンなどを挙げることがで
きる。あるいは、エミッタモニタ配線64は、実使用時
に電流が全く流れないように切断するのでもよい。加熱
溶融によって溶断する場合には、エミッタモニタ配線6
4の構成材料として、その融点が製造中のハンドリング
温度に耐えられるように100℃以上で、かつ、半導体
装置の耐熱温度である400℃以下のものを採用するの
がよい。そのような例として、NiCrやInハンダな
どの低融点材料を挙げることができる。あるいは、縦型
トランジスタ40の特性評価の後であって、配線基板7
0に対するフリップチップ接続の前段階でレーザートリ
マやイオンビームなどにより積極的かつ物理的に切断す
るのでもよい。この場合には、エミッタモニタ配線64
の構成材料として、ベース配線62やコレクタ配線63
と同様にTi/Pt/Auなどで構成されたものであっ
てもよい。
【0032】図6は第3実施例に係る半導体装置の構成
を示す平面図である。第2実施例(図5)と相違してい
る点は、半導体基板30上に電気的接続を目的としない
複数個のダミー突起電極80を設けた点である。各ダミ
ー突起電極80は、エミッタモニタ配線64上に形成さ
れているが、特にこれに限定する必要はない。各ダミー
突起電極80は、エミッタ突起電極61の形成工程と同
一工程において金メッキにより形成される。半導体基板
30から突出し対向する配線基板70にフリップチップ
接続される突起電極の数がエミッタ突起電極61とダミ
ー突起電極80との合計となるため、フリップチップ接
続時の荷重制御が容易になる。
【0033】各ダミー突起電極80は、エミッタ突起電
極61と高さを合わせる必要がある。そのための構成と
して、図7にはダミー突起電極80の下に構造物を配置
して縦型トランジスタ40のエミッタ部に形成されるエ
ミッタ突起電極61との高さの差hをなくす構成が示さ
れている。すなわち、図7(a)の場合は、縦型トラン
ジスタ40の形成後にメッキや蒸着などにより金などの
金属構造物81が形成され、その後において縦型トラン
ジスタ40のエミッタ部上と金属構造物81上とに金メ
ッキによりエミッタ突起電極61とダミー突起電極80
とを同時に形成したものである。また、図7(b)の場
合は、縦型トランジスタ40の形成時のメサ部の化学エ
ッチングの際に、ダミー突起電極形成箇所においてメサ
部構造物82を残しておき、その後において縦型トラン
ジスタ40のエミッタ部上とメサ部構造物82上とに金
メッキによりエミッタ突起電極61とダミー突起電極8
0とを同時に形成したものである。以上のようにして、
各ダミー突起電極80の高さが各エミッタ突起電極61
の高さと同一となるように調整されているのである。
【0034】この第3実施例の場合、図8に示すよう
に、対向する窒化アルミニウム配線基板70に対して複
数個のエミッタ突起電極61と複数個のダミー突起電極
80とを介してフリップチップ実装される。
【0035】図9は、熱源90と放熱対象物91の厚さ
dと放熱路92の関係を示す。熱源90から放熱対象物
91に対して45°の角度で放熱路92が形成される。
その放熱路92は、熱源90の大きさに比べて放熱対象
物91の厚さdと同じだけ半径方向に拡がったものとな
る。
【0036】図10は第4実施例の半導体装置の構成を
示す平面図である。四角形で示す40は縦型トランジス
タ、破線で示す62はベース配線、実線で示す63はコ
レクタ配線、一点鎖線で示す64はエミッタモニタ配線
である。同一の半導体基板30内において複数個の縦型
トランジスタ40が、基板30の中心に向かうにつれて
相互のトランジスタ間隔が広くなるように配置されてい
る。これは、隣り合うトランジスタの放熱路の重なり部
分の分布密度が半導体基板30の周辺に比べて中心側ほ
ど高くなる傾向を勘案したもので、縦型トランジスタ4
0の分布密度を中央ほど疎にすることにより、半導体基
板30の中央分布に蓄熱する現象を軽減し、放熱効果を
できるだけ高めたものである。
【0037】
【発明の効果】本発明に係る半導体装置によれば、半導
体基板の中心に向かうにつれてトランジスタ間隔が広く
なるように複数の縦型トランジスタを配置することによ
り隣り合うトランジスタの放熱路の重なり部分を中央側
ほど少なくでき、基板中央部での蓄熱現象を軽減して高
い放熱効果をもたらすことができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る半導体装置の基本的
な構成を示す平面図である。
【図2】電極片側タイプの縦型トランジスタの構造を拡
大して示す平面図と断面図である。
【図3】電極両側タイプの縦型トランジスタの構造を拡
大して示す平面図と断面図である。
【図4】第1実施例の半導体装置のフリップチップ実装
の様子を示す側面図である。
【図5】本発明の第2実施例に係る半導体装置の構成を
示す平面図である。
【図6】本発明の第3実施例に係る半導体装置の構成を
示す平面図である。
【図7】第3実施例におけるダミー突起電極の構造を示
す断面図である。
【図8】第3実施例の半導体装置のフリップチップ実装
の様子を示す側面図である。
【図9】熱源と放熱対象物と放熱路の関係を示す断面図
である。
【図10】本発明の第4実施例に係る半導体装置の構成
を示す概略的な平面図である。
【図11】従来例に係る半導体装置の構成を示す平面図
である。
【図12】従来例の半導体装置において配線交差の様子
を示す平面図と断面図である。
【図13】従来例の半導体装置におけるエアーブリッジ
構造の配線交差の様子を示す平面図と断面図である。
【符号の説明】
30 半導体基板 40 縦型トランジスタ 41 エミッタ層 42 ベース層 43 コレクタ層 51 エミッタ電極 52 ベース電極 53 コレクタ電極 61 エミッタ突起電極 62 ベース配線 63 コレクタ配線 62a ベースコンタクトホール 63a コレクタコンタクトホール 64a エミッタコンタクトホール 70 窒化アルミニウム配線基板 71 配線 80 ダミー突起電極 81 金属構造物 82 メサ部構造物 90 熱源 91 放熱対象物 92 放熱路
フロントページの続き (56)参考文献 特開 昭62−298173(JP,A) 特開 昭61−168959(JP,A) 特開 平4−346437(JP,A) 特開 平2−257653(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/331 H01L 29/205 H01L 29/73

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半絶縁性基板内に複数個の縦型トランジ
    スタが間隔を有して配列された半導体装置において、 前記各縦型トランジスタは、前記半導体基板の上方から
    みてコレクタ電極とベース層が重ならない構造であっ
    て、前記配列が端部に位置する隣合う前記縦型トランジ
    スタの間隔よりも、中央部に位置する隣合う前記縦型ト
    ランジスタの間隔の方が広くなることを特徴とする半導
    体装置。
  2. 【請求項2】 前記複数個の縦型トランジスタのベース
    配線、コレクタ配線、及びエミッタ配線が、空間的に非
    交差状態で配置されていることを特徴とする請求項1に
    記載の半導体装置。
  3. 【請求項3】 前記ベース配線と前記コレクタ配線が互
    いに入り込むようにパターニングされ、前記エミッタ配
    線が前記ベース配線とエミッタ配線の間を縫うように配
    置されていることを特徴とする請求項2に記載の半導体
    装置。
JP11023396A 1999-02-01 1999-02-01 半導体装置 Expired - Fee Related JP3072288B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11023396A JP3072288B2 (ja) 1999-02-01 1999-02-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11023396A JP3072288B2 (ja) 1999-02-01 1999-02-01 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4249398A Division JP2913077B2 (ja) 1992-09-18 1992-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH11265895A JPH11265895A (ja) 1999-09-28
JP3072288B2 true JP3072288B2 (ja) 2000-07-31

Family

ID=12109358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11023396A Expired - Fee Related JP3072288B2 (ja) 1999-02-01 1999-02-01 半導体装置

Country Status (1)

Country Link
JP (1) JP3072288B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104967A1 (ja) 2014-01-10 2015-07-16 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
JPH11265895A (ja) 1999-09-28

Similar Documents

Publication Publication Date Title
KR0180285B1 (ko) 반도체 장치와 그의 제조방법
JP4955384B2 (ja) 半導体装置
JP5150803B2 (ja) 複数のメサを有するラテラル導電型ショットキーダイオード
US5719433A (en) Semiconductor component with integrated heat sink
JP2913077B2 (ja) 半導体装置
JP3084541B2 (ja) 縦型構造トランジスタ
US11158592B2 (en) Semiconductor device
JP4493773B2 (ja) ガンダイオード及びその製造方法
EP0164517A1 (en) Heterojunction transistors
CN111477598A (zh) 半导体装置
US6825508B2 (en) Heterojunction bipolar transistor and production process therefor
JP2005260255A (ja) 化合物半導体装置及びその製造方法
EP1178538A2 (en) Heterojunction bipolar transistor with reduced thermal resistance
JP3072288B2 (ja) 半導体装置
US9911836B2 (en) Vertical ballast technology for power HBT device
CN113809036B (zh) 半导体装置
US5929468A (en) Compound semiconductor device
US6559534B1 (en) Thermal capacity for electronic component operating in long pulses
JP2006114732A (ja) 半導体装置及びその製造方法、並びに半導体モジュール
JP3674881B2 (ja) 半導体装置
US20240014297A1 (en) Semiconductor device
JPH05190563A (ja) 縦型構造トランジスタ
US6133592A (en) Compound semiconductor device and method for producing the same
JPH11274381A (ja) バイポーラトランジスタ装置の放熱構造
JPH08227896A (ja) ヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees