JP3069329U - アップ／ダウン転換カウンタ― - Google Patents

Abstract

(57)【要約】 【課題】 従来のアップ／ダウン転換カウンターに比べ
てゲート素子の数を減らして集積度を高めることができ
るアップ／ダウン転換カウンターを提供する。 【解決手段】 第１Ｄフリップ・フロップＤＦＡ〜第３
Ｄフリップ・フロップＤＦＣのカウンター動作により正
論理出力端子Ｑからそれぞれ出力される信号が第１出力
信号状態決定部Ｋ１〜第３出力状態決定部Ｋ３のデータ
入力端子ＩＮにそれぞれ入力され、第１出力信号状態決
定部Ｋ１〜第３出力状態決定部Ｋ３は、モード選択信号
ＭＳの状態に応じて、前記入力信号を反転又は非反転し
て出力する。

Description

【考案の詳細な説明】

【０００１】

【考案の属する技術分野】

本考案はアップ／ダウン転換カウンターに係るもので、特に従来のアップ／ダ ウン転換カウンターに比べてゲート素子の個数を減らして集積度を高めたアップ ／ダウン転換カウンターに関するものである。

【０００２】

【従来の技術】

図４は、従来のアップ／ダウン転換カウンターの概略的な構成を示す。 従来のアップ／ダウン転換カウンターは、第１インバータＩ１〜第５インバー タＩ５と、第１ＡＮＤゲートＡ１〜第４ＡＮＤゲートＡ４と、第１ＯＲゲートＯ Ｒ１，第２ＯＲゲートＯＲ２と、第１Ｄフリップ・フロップＤＦ１〜第３フリッ プ・フロップＤＦ３とを備えている。

【０００３】 第１インバータＩ１は、アップ／ダウン転換カウンターのカウンター機能モー ドをアップ・カウンター動作又はダウン・カウンター動作のどちらかに決定する モード選択信号ＭＳを反転して出力する。第２インバータＩ２は、第１Ｄフリッ プ・フロップＤＦ１〜第３Ｄフリップ・フロップＤＦ３の反転リセット端子ＲＢ にそれぞれ接続され、アップ／ダウン転換カウンターの動作を初期化するための リセット信号ＲＳＴを反転して出力する。第３インバータＩ３は、アップ／ダウ ン転換カウンターのカウンター動作の基準を提供する任意の周波数帯域を有する クロック信号ＣＬＫを反転して出力する。

【０００４】 第１Ｄフリップ・フロップＤＦ１は、クロック信号ＣＬＫが同期クロック端子 ＣＫから入力され、第３インバータＩ３の出力信号が反転同期クロック端子ＣＫ Ｂから入力されて、出力信号Ｓ１を正論理出力端子Ｑから出力し、正論理出力端 子Ｑからの出力信号Ｓ１の反転信号を負論理出力端子ＱＢから出力すると共に、 データ入力端子Ｄに帰還入力する。

【０００５】 第１ＡＮＤゲートＡ１は、第１Ｄフリップ・フロップＤＦ１の正論理出力端子 Ｑから出力される信号とモード選択信号ＭＳとの論理積演算（AND Operation ） の結果を出力する。第２ＡＮＤゲートＡ２は、第１Ｄフリップ・フロップＤＦ１ の負論理出力端子ＱＢから出力される信号とインバータＩ１の出力信号との論理 積演算の結果を出力する。第１ＯＲゲートＯＲ１は、第１ＡＮＤゲートＡ１の出 力信号と第２ＡＮＤゲートＡ２の出力信号との論理和演算（Logical Sum ）の結 果を出力する。第４インバータＩ４は、第１ＯＲゲートＯＲ１の出力信号を反転 して出力する。

【０００６】 第２Ｄフリップ・フロップＤＦ２は、第１ＯＲゲートＯＲ１の出力信号が同期 クロック端子ＣＫから入力され、第４インバータＩ４の出力信号が反転同期クロ ック端子ＣＫＢから入力されて、出力信号Ｓ２を正論理出力端子Ｑから出力し、 正論理出力端子Ｑからの出力信号Ｓ２の反転信号を負論理出力端子ＱＢから出力 すると共に、データ入力端子Ｄに帰還入力する。

【０００７】 第３ＡＮＤゲートＡ３は、第２Ｄフリップ・フロップＤＦ２の正論理出力端子 Ｑから出力される信号とモード選択信号ＭＳとの論理積演算の結果を出力する。 第４ＡＮＤゲートＡ４は、第２Ｄフリップ・フロップＤＦ２の負論理出力端子Ｑ Ｂから出力される信号と第１インバータＩ１の出力信号との論理積演算の結果を 出力する。第２ＯＲゲートＯＲ２は、第３ＡＮＤゲートＡ３の出力信号と第４Ａ ＮＤゲートＡ４の出力信号との論理和演算の結果を出力する。第５インバータＩ ５は、第２ＯＲゲートＯＲ２の出力信号を反転出力する。

【０００８】 第３Ｄフリップ・フロップＤＦ３は、第２ＯＲゲートＯＲ２の出力信号が同期 クロック端子ＣＫから入力され、第５インバータＩ５の出力信号が反転同期クロ ック端子ＣＫＢから入力されて、出力信号Ｓ３を正論理出力端子Ｑから出力し、 正論理出力端子Ｑからの出力信号Ｓ３の反転信号を負論理出力端子ＱＢから出力 すると共に、データ入力端子Ｄに帰還入力する。

【０００９】 図５は、図４の第１Ｄフリップ・フロップＤＦ１〜第３Ｄフリップ・フロップ ＤＦ３の構成を示す。 第１Ｄフリップ・フロップＤＦ１〜第３Ｄフリップ・フロップＤＦ３は、同期 クロック端子ＣＫと反転同期クロック端子ＣＫＢとからの信号が入力され、同期 クロック端子ＣＫからの信号がハイ状態であり、反転同期クロック端子ＣＫＢか らの信号がロー状態である場合にターン・オン動作する第２伝送ゲートＴＧ２及 び第３伝送ゲートＴＧ３と、同期クロック端子ＣＫと反転同期クロック端子ＣＫ Ｂとからの信号が入力され、同期クロック端子ＣＫからの信号がロー状態であり 、反転同期クロック端子ＣＫＢからの信号がハイ状態である場合にターン・オン 動作する第１伝送ゲートＴＧ１及び第４伝送ゲートＴＧ４と、第１伝送ゲートＴ Ｇ１や第２伝送ゲートＴＧ２がターン・オン動作することにより出力する信号と 反転リセット端子ＲＢから入力される信号との否定論理積演算をして、その演算 値を出力する第１ＮＡＮＤゲートＮＡＮＤ１と、第１ＮＡＮＤゲートＮＡＮＤ１ の出力信号を反転し、第２伝送ゲートＴＧ２の入力端子に出力する第６インバー タＩ６と、前記第３伝送ゲートＴＧ３や第４伝送ゲートＴＧ４がターン・オン動 作することにより出力する信号を反転して出力する第７インバータＩ７と、第７ インバータＩ７の出力信号と反転リセット端子ＲＢから入力される信号との否定 論理積演算をして、その演算値を前記第４伝送ゲートＴＧ４の入力端子に出力す る第２ＮＡＮＤゲートＮＡＮＤ２と、第７インバータＩ７の出力信号を反転して 出力する第８インバータＩ８とから構成される。

【００１０】 このとき、第１Ｄフリップ・フロップＤＦ１〜第３フリップ・フロップＤＦ３ の正論理出力端子Ｑから出力される信号は第７インバータＩ７からの出力信号で あり、負論理出力端子ＱＢから出力される信号は第８インバータＩ８からの出力 信号である。

【００１１】 次に、上記のように構成されている従来のアップ／ダウン転換カウンターのカ ウンター動作を、図６及び図７を参照して説明する。 図６は、Ｄフリップ・フロップにおける各信号波形図であり、図７はアップ／ ダウン転換カウンターのカウンター動作における各信号波形図である。

【００１２】 図５の第１Ｄフリップ・フロップＤＦ１〜第３Ｄフリップ・フロップＤＦ３で は、反転リセット端子ＲＢに入力される信号がロー状態である場合に、正論理出 力端子Ｑから出力される信号はロー状態にリセットされる。従って、負論理出力 端子ＱＢからの出力信号はハイ状態になる。このとき、同期クロック端子ＣＫに 入力される信号がロー状態からハイ状態に転換されると、正論理出力端子Ｑから はデータ入力端子Ｄから出力している信号が出力される。

【００１３】 また、前記負論理出力端子ＱＢから出力される信号が、図４に示すように、前 記データ入力端子Ｄに入力するように構成されると、前記同期クロック端子ＣＫ に入力されるクロック信号ＣＬＫのポジティブ・エッジ（立ち上がりエッジ）に 同期して、前記負論理出力端子ＱＢからの出力信号がデータ入力端子Ｄを介して 正論理出力端子Ｑから出力されると共に、前記正論理出力端子Ｑからの出力信号 が反転されて負論理出力端子ＱＢから出力される。

【００１４】 即ち、第１Ｄフリップ・フロップＤＦ１〜第３Ｄフリップ・フロップＤＦ３か らの出力信号は、常に同期クロック端子ＣＫに入力されるクロック信号ＣＬＫの ポジティブ・エッジでトグル(toggle)状態となり、図７に示しているように、ポ ジティブ・エッジ型のＴフリップ・フロップのように動作する。

【００１５】 また、図４のモード選択信号ＭＳがハイ状態であれば、第１インバータＩ１の 出力信号がロー状態であるため、第２ＡＮＤゲートＡ２及び第４ＡＮＤゲートＡ ４の出力は必ずロー状態になる。

【００１６】 さらに、第１ＡＮＤゲートＡ１及び第３ＡＮＤゲートＡ３の出力は、それぞれ のデータ入力端子に接続している第１Ｄフリップ・フロップＤＦ１又は第２Ｄフ リップ・フロップＤＦ２の正論理出力端子Ｑから出力される信号によって決定さ れる。

【００１７】 ここで、リセット信号ＲＳＴがハイ状態であれば、第１Ｄフリップ・フロップ ＤＦ１〜第３Ｄフリップ・フロップＤＦ３のリセット端子ＲＢにそれぞれ入力さ れる信号の状態はロー状態となり、前記第１Ｄフリップ・フロップＤＦ１から第 ３Ｄフリップ・フロップＤＦ３の正論理出力端子Ｑからそれぞれ出力される信号 の状態はロー状態になる。

【００１８】 以後、前記リセット信号ＲＳＴがロー状態になると、第１Ｄフリップ・フロッ プＤＦ１の出力信号Ｓ１は、図６に示されているように、同期クロック端子ＣＫ に入力されるクロック信号ＣＬＫのポジティブ・エッジに同期してロー状態から ハイ状態に転換して出力し、次のポジティブ・エッジでは、反対に、ハイ状態か らロー状態に転換して出力する。即ち、出力信号Ｓ１は、クロック信号ＣＬＫの ポジティブ・エッジ毎にハイ状態とロー状態とが交互に転換されるトグル動作で 出力される（図７の出力信号Ｓ１の波形参照）。

【００１９】 また、第２Ｄフリップ・フロップＤＦ２は、同期クロック端子ＣＫに入力され る信号のポジティブ・エッジ毎に、自らトグル動作する。このとき、同期クロッ ク端子ＣＫに入力される信号は、前記第１Ｄフリップ・フロップＤＦ１の出力信 号によって決定される。即ち、第１Ｄフリップ・フロップＤＦ１の出力信号に基 づく第１ＯＲゲートＯＲ１の出力信号にポジティブ・エッジが発生する度に、第 ２Ｄフリップ・フロップＤＦ２の正論理出力端子Ｑからの出力信号Ｓ２は、ハイ 状態とロー状態とが転換されるトグル動作で出力される（図７の出力信号Ｓ２の 波形参照）。

【００２０】 同様に、第３Ｄフリップ・フロップＤＦ３も、同期クロック端子ＣＫに入力さ れる信号のポジティブ・エッジ毎に、自らトグル動作する。このとき、同期クロ ック端子ＣＫに入力される信号は、前記第２Ｄフリップ・フロップＤＦ２の出力 信号によって決定される。即ち、第２Ｄフリップ・フロップＤＦ２の出力信号に 基づく第２ＯＲゲートＯＲ２の出力信号にポジティブ・エッジが発生する度に、 第３Ｄフリップ・フロップＤＦ３の正論理出力端子Ｑからの出力信号Ｓ３は、ハ イ状態とロー状態とが転換されるトグル動作で出力される（図７の出力信号Ｓ３ の波形参照）。

【００２１】 尚、上述したカウンター動作は、前記モード選択信号ＭＳがハイ状態である場 合のダウン・カウンター動作例である。反対に、前記モード選択信号ＭＳがロー 状態である場合には、基本的なカウンター動作は上述した動作と同様であるが、 アップ・カウンター動作を行うこととなる。

【００２２】

【考案が解決しようとする課題】

しかし、上述した従来のアップ／ダウン転換カウンターは、モジュール化、高 集積化又は多様な機能を備える単一チップ化を行う場合に問題点を含んでいる。

【００２３】 具体的には、従来のアップ／ダウン転換カウンターの構成では、アップ・カウ ンターモード又はダウン・カウンターモードのどちらかを選択するために、多く の論理ゲート素子、即ちＡＮＤゲート、ＯＲゲート及びインバータ等の論理ゲー ト素子が必要になるという問題点がある。

【００２４】 また、従来のアップ／ダウン転換カウンターは、カウント量の増加に伴って、 さらに多くの論理ゲート素子が必要となる。 従って、カウント量が大きいアップ／ダウン転換カウンターを単一チップ化す る場合には、チップサイズの増加を抑制しにくいという問題点がある。

【００２５】 本考案はこのような従来の課題に鑑みてなされたもので、従来のアップ／ダウ ン転換カウンターに比べて論理ゲート素子の数を減らして集積度を高めることが できるアップ／ダウン転換カウンターを提供することを目的とする。

【００２６】

【課題を解決するための手段】

このため、請求項１の考案に係るアップ／ダウン転換カウンターは、任意の周 波数帯域のクロック信号を入力し、該クロック信号に同期してデータ入力端子に 入力される信号の正信号及び負信号を出力し、前記負信号を前記データ入力端子 に帰還する複数の信号遅延部を有し、最初の信号遅延部には、前記クロック信号 の正信号及び負信号が入力され、前記最初の信号遅延部に順次接続される複数の 信号遅延部には、直前に接続される信号遅延部の出力信号の正信号及び負信号が 入力されるカウンター手段と、前記複数の信号遅延部に一対一に接続され、カウ ンター動作モードをアップ・カウンターモード又はダウン・カウンターモードの どちらかに決定するモード選択信号及び前記信号遅延部の出力信号が入力され、 前記モード選択信号の状態に基づいて前記信号遅延部の出力信号を反転又は非反 転して出力する複数の出力信号状態決定部を有する出力信号状態変更手段と、を 含み、前記アップ・カウンターモードと前記ダウン・カウンターモードとの切り 換え時には、動作を初期化するリセット信号を前記複数の信号遅延部に入力し、 前記複数の信号遅延部は前記クロック信号に同期して同一論理レベルの信号を出 力し、前記複数の出力信号状態決定部は前記複数の信号遅延部からの同一論理レ ベルの出力信号に応じた同一論理レベルの信号を出力する構成である。

【００２７】 請求項２に係るアップ／ダウン転換カウンターでは、前記カウンター手段は、 前記クロック信号を反転して出力する第１インバータと、前記第１インバータか らの出力信号を反転して出力する第２インバータと、前記複数の信号遅延部を構 成する第１Ｄフリップフロップ〜第３Ｄフリップ・フロップとを備え、前記第１ Ｄフリップ・フロップは、前記第２インバータの出力信号を同期クロック端子に 入力し、前記第１インバータの出力信号を反転同期クロック端子に入力して、デ ータ入力端子に入力される信号を正論理出力端子から出力し、前記正論理出力端 子の出力信号の反転信号を負論理出力端子から出力すると共に前記データ入力端 子に帰還入力し、前記第２Ｄフリップ・フロップは、前記第１Ｄフリップ・フロ ップの正論理出力端子の出力信号を同期クロック端子に入力し、前記第１Ｄフリ ップ・フロップの負論理出力端子の出力信号を反転同期クロック端子に入力して 、データ入力端子に入力される信号を正論理出力端子から出力し、前記正論理出 力端子の出力信号の反転信号を負論理出力端子を介して出力すると共に前記デー タ入力端子に帰還入力し、前記第３Ｄフリップ・フロップは、前記第２Ｄフリッ プ・フロップの正論理出力端子の出力信号を同期クロック端子に入力し、前記第 ２Ｄフリップ・フロップの負論理出力端子の出力信号を反転同期クロック端子に 入力して、データ入力端子に入力される信号を正論理出力端子から出力し、前記 正論理出力端子の出力信号の反転信号を負論理出力端子を介して出力すると共に 前記データ入力端子に帰還入力する構成とする。

【００２８】 請求項３に係るアップ／ダウン転換カウンターでは、前記カウンター手段は、 前記複数の信号遅延部の動作を初期化するリセット信号を反転して前記複数の信 号遅延部の反転リセット端子にそれぞれ出力する第３インバータをさらに含む構 成とする。

【００２９】 請求項４に係るアップ／ダウン転換カウンターでは、前記複数の信号遅延部の 出力信号の転換タイミングは、前記クロック信号のポジティブ・エッジに同期す ることとする。

【００３０】 請求項５に係るアップ／ダウン転換カウンターでは、前記出力信号状態変更手 段は、前記モード選択信号を反転して前記出力信号状態決定部にそれぞれ出力す る第４インバータをさらに含む構成とする。

【００３１】 請求項６に係るアップ／ダウン転換カウンターでは、前記出力信号状態変更手 段は、前記モード選択信号及び前記第４インバータの出力信号を入力し、前記モ ード選択信号及び前記第４インバータの出力信号の状態に応じて、前記第１Ｄフ リップ・フロップの正論理出力端子の出力信号を反転又は非反転させて出力する 第１出力信号状態決定部と、前記モード選択信号及び前記第４インバータの出力 信号を入力し、前記モード選択信号及び前記第４インバータの出力信号の状態に 応じて、前記第２Ｄフリップ・フロップの正論理出力端子の出力信号を反転又は 非反転させて出力する第２出力信号状態決定部と、前記モード選択信号及び前記 第４インバータの出力信号を入力し、前記モード選択信号及び前記第４インバー タの出力信号の状態に応じて、前記第３Ｄフリップ・フロップの正論理出力端子 の出力信号を反転又は非反転させて出力する第３出力信号状態決定部と、を備え る構成とする。

【００３２】 請求項７に係るアップ／ダウン転換カウンターでは、前記第１出力信号状態決 定部〜第３出力信号状態決定部は、前記モード選択信号をダウン・カウンターモ ード信号の入力端子を介して入力し、前記第４インバータの出力信号をアップ・ カウンターモード信号の入力端子を介して入力し、前記一対一に接続される第１ Ｄフリップ・フロップ〜第３Ｄフリップ・フロップの正論理出力端子の出力信号 をデータ入力端子を介してそれぞれ入力し、前記モード選択信号がロー状態であ る場合に、前記データ入力端子を介して入力した信号を反転して出力する構成と する。

【００３３】 請求項８に係るアップ／ダウン転換カウンターでは、前記第１出力信号状態決 定部〜前記第３出力信号状態決定部は、前記一対一に接続される第１Ｄフリップ ・フロップ〜第３Ｄフリップ・フロップの正論理出力端子の出力信号を反転して 出力するインバータと、前記ダウン・カウンターモード信号の入力端子の入力信 号及び前記アップ・カウンターモード信号の入力端子の入力信号に応じてターン ・オン動作又はターン・オフ動作を行い、前記ダウン・カウンターモード信号の 入力端子に入力される信号がハイ状態である場合にターン・オン動作を行い、前 記データ入力端子に入力される信号を出力端子に伝送する第１伝送ゲートと、前 記ダウン・カウンターモード信号の入力端子の入力信号及び前記アップ・カウン ターモード信号の入力端子の入力信号に応じてターン・オン動作又はターン・オ フ動作を行い、前記ダウン・カウンターモード信号の入力端子に入力される信号 がロー状態である場合にターン・オン動作を行い、前記インバータの出力信号を 出力端子に伝送する第２伝送ゲートと、を含んで構成される。

【００３４】

【考案の実施の形態】

以下、本考案の実施の形態を添付図面を参照して説明する。 図１は、本考案に係るアップ／ダウン転換カウンターの一実施形態の概略的構 成を示す。

【００３５】 尚、図１に示すアップ／ダウン転換カウンターは、３ビットのカウンター動作 を行い、基本的なカウンター動作としてはダウン・カウンター動作を行うもので ある。

【００３６】 図１のアップ／ダウン転換カウンターは、任意の周波数帯域のクロック信号Ｃ ＬＫを入力し、該クロック信号ＣＬＫに同期してデータ入力端子に入力される信 号の正信号及び負信号を出力し、前記負信号を前記データ入力端子に帰還する複 数の信号遅延部を有し、最初の信号遅延部には、前記クロック信号ＣＬＫの正信 号及び負信号が入力され、前記最初の信号遅延部に順次接続される複数の信号遅 延部には、直前に接続される信号遅延部の出力信号の正信号及び負信号が入力さ れるカウンター手段としてのダウン・カウンター手段３０と、前記複数の信号遅 延部に一対一に接続され、カウンター動作モードをアップ・カウンターモード又 はダウン・カウンターモードのどちらかに決定するモード選択信号ＭＳ及び前記 信号遅延部の出力信号が入力され、前記モード選択信号ＭＳの状態に基づいて前 記信号遅延部の出力信号を反転又は非反転して出力する複数の出力信号状態決定 部を有する出力信号状態変更手段４０と、を含んで構成される。

【００３７】 ダウン・カウンター手段３０は、前記クロック信号を反転して出力する第１イ ンバータＩＮＶ１と、前記第１インバータＩＮＶ１からの出力信号を反転して出 力する第２インバータＩＮＶ２と、前記複数の信号遅延部を構成する第１Ｄフリ ップフロップＤＦＡ〜第３Ｄフリップ・フロップＤＦＣとを備え、前記第１Ｄフ リップ・フロップＤＦＡは、前記第２インバータＩＮＶ２の出力信号を同期クロ ック端子ＣＫに入力し、前記第１インバータＩＮＶ１の出力信号を反転同期クロ ック端子ＣＫＢに入力して、データ入力端子Ｄに入力される信号を正論理出力端 子Ｑから出力し、前記正論理出力端子Ｑの出力信号の反転信号を負論理出力端子 ＱＢから出力すると共に前記データ入力端子Ｄに帰還入力し、前記第２Ｄフリッ プ・フロップＤＦＢは、前記第１Ｄフリップ・フロップＤＦＡの正論理出力端子 Ｑの出力信号を同期クロック端子ＣＫに入力し、前記第１Ｄフリップ・フロップ ＤＦＡの負論理出力端子ＱＢの出力信号を反転同期クロック端子ＣＫＢに入力し て、データ入力端子Ｄに入力される信号を正論理出力端子Ｑから出力し、前記正 論理出力端子Ｑの出力信号の反転信号を負論理出力端子ＱＢを介して出力すると 共に前記データ入力端子Ｄに帰還入力し、前記第３Ｄフリップ・フロップＤＦＣ は、前記第２Ｄフリップ・フロップＤＦＢの正論理出力端子Ｑの出力信号を同期 クロック端子ＣＫに入力し、前記第２Ｄフリップ・フロップＤＦＢの負論理出力 端子ＱＢの出力信号を反転同期クロック端子ＣＫＢに入力して、データ入力端子 Ｄに入力される信号を正論理出力端子Ｑから出力し、前記正論理出力端子Ｑの出 力信号の反転信号を負論理出力端子ＱＢを介して出力すると共に前記データ入力 端子Ｄに帰還入力する。

【００３８】 出力信号状態変更手段４０は、前記モード選択信号ＭＳを反転して前記出力信 号状態決定部にそれぞれ出力する第４インバータＩＮＶ４と、前記モード選択信 号ＭＳ及び前記第４インバータＩＮＶ４の出力信号を入力し、前記モード選択信 号ＭＳ及び前記第４インバータＩＮＶ４の出力信号の状態に応じて、前記第１Ｄ フリップ・フロップＤＦＡの正論理出力端子Ｑの出力信号を反転又は非反転させ て出力する第１出力信号状態決定部Ｋ１と、前記モード選択信号ＭＳ及び前記第 ４インバータＩＮＶ４の出力信号を入力し、前記モード選択信号ＭＳ及び前記第 ４インバータＩＮＶ４の出力信号の状態に応じて、前記第２Ｄフリップ・フロッ プＤＦＢの正論理出力端子Ｑの出力信号を反転又は非反転させて出力する第２出 力信号状態決定部Ｋ２と、前記モード選択信号ＭＳ及び前記第４インバータＩＮ Ｖ４の出力信号を入力し、前記モード選択信号ＭＳ及び前記第４インバータＩＮ Ｖ４の出力信号の状態に応じて、前記第３Ｄフリップ・フロップＤＦＣの正論理 出力端子Ｑの出力信号を反転又は非反転させて出力する第３出力信号状態決定部 Ｋ３と、で構成される。

【００３９】 また、ダウン・カウンター手段３０は、前記第１Ｄフリップ・フロップＤＦＡ 〜第３Ｄフリップ・フロップＤＦＣのカウンター動作を初期化するリセット信号 ＲＳＴを反転して前記第１Ｄフリップ・フロップＤＦＡ〜第３Ｄフリップ・フロ ップＤＦＣの反転リセット端子ＲＢにそれぞれ出力する第３インバータＩＮＶ３ を含む。

【００４０】 上記のような構成の第１の出力信号状態決定部Ｋ１〜第３の出力信号状態決定 部Ｋ３は、図２に示すように構成されている。 図２に示す出力信号状態決定部の構成では、前記モード選択信号ＭＳはダウン ・カウンターモード信号の入力端子ＤＯＷＮを介して入力し、前記第４インバー タＩＮＶ４の出力信号はアップ・カウンターモード信号の入力端子ＵＰを介して 入力し、前記一対一に接続される第１Ｄフリップ・フロップＤＦＡ〜第３Ｄフリ ップ・フロップＤＦＣの正論理出力端子Ｑの出力信号をデータ入力端子ＩＮを介 してそれぞれ入力し、前記モード選択信号ＭＳがロー状態である場合に、前記デ ータ入力端子ＩＮを介して入力した信号を反転して出力する。

【００４１】 前記第１出力信号状態決定部Ｋ１〜前記第３出力信号状態決定部Ｋ３の構成は 、前記一対一に接続される第１Ｄフリップ・フロップＤＦＡ〜第３Ｄフリップ・ フロップＤＦＣの正論理出力端子Ｑの出力信号を反転して出力するインバータＩ ＮＶ５と、前記ダウン・カウンターモード信号の入力端子ＤＯＷＮの入力信号及 び前記アップ・カウンターモード信号の入力端子ＵＰの入力信号に応じてターン ・オン動作又はターン・オフ動作を行い、前記ダウン・カウンターモード信号の 入力端子ＤＯＷＮに入力される信号がハイ状態である場合にターン・オン動作を 行い、前記データ入力端子ＩＮに入力される信号を出力端子ＯＵＴに伝送する第 １伝送ゲートＴＧＡと、前記ダウン・カウンターモード信号の入力端子ＤＯＷＮ の入力信号及び前記アップ・カウンターモード信号の入力端子ＵＰの入力信号に 応じてターン・オン動作又はターン・オフ動作を行い、前記ダウン・カウンター モード信号の入力端子ＤＯＷＮに入力される信号がロー状態である場合にターン ・オン動作を行い、前記インバータＩＮＶ５の出力信号を出力端子ＯＵＴに伝送 する第２伝送ゲートＴＧＢと、を含んで構成される。

【００４２】 次に、上記のように構成されるアップ／ダウン転換カウンターの動作を、図３ を参照して詳細に説明する。 尚、図１の第１Ｄフリップ・フロップＤＦＡ〜第３Ｄフリップ・フロップＤＦ Ｃの動作に関しては、従来の技術におけるアップ／ダウン転換カウンターのＤフ リップ・フロップの動作の説明で十分に説明されているので、以下の説明では省 略する。

【００４３】 上記の構成の第１Ｄフリップ・フロップＤＦＡ〜第３Ｄフリップ・フロップＤ ＦＣでは、リセット信号ＲＳＴがハイ状態からロー状態に転換されて、第３イン バータＩＮＶ３からハイ状態の信号が出力されるまで、正論理出力端子Ｑから出 力される信号はロー状態を示している。第３インバータＩＮＶ３からハイ状態の 信号が出力された後は、前記各正論理出力端子Ｑからは、クロック信号ＣＬＫの ポジティブ・エッジ（立ち上がりエッジ）に同期して、ハイ状態の信号がそれぞ れ出力される。

【００４４】 このとき、モード選択信号ＭＳの論理状態はロー状態であるので、第１の出力 信号状態決定部Ｋ１〜第３の出力信号状態決定部Ｋ３では、データ入力端子ＩＮ にそれぞれ入力されてインバータＩＮＶ５で反転出力されたロー状態の信号が第 ２伝送ゲートＴＧＢにより伝送されて、各出力端子ＯＵＴからは信号ＳＡ，ＳＢ ，ＳＣがそれぞれ出力される。

【００４５】 また、上述の動作時に、前記第１Ｄフリップ・フロップＤＦＡ〜第３Ｄフリッ プ・フロップＤＦＣの負論理出力端子ＱＢからは、ロー状態の信号がそれぞれ出 力されて、各データ入力端子Ｄにそれぞれ入力される。

【００４６】 そして、次のクロック信号ＣＬＫのポジティブ・エッジで、第１Ｄフリップ・ フロップＤＦＡの正論理出力端子Ｑから出力される信号はロー状態に転換される ので、第１出力信号状態決定部Ｋ１では、反転されてハイ状態の信号ＳＡが出力 される。

【００４７】 さらに、次のクロック信号ＣＬＫのポジティブ・エッジで、第２Ｄフリップ・ フロップＤＦＢの正論理出力端子Ｑから出力される信号はロー状態に転換される ので、第２出力信号状態決定部Ｋ２では、反転されてハイ状態の信号ＳＢが出力 される。

【００４８】 同様にして、さらに次のクロック信号ＣＬＫのポジティブ・エッジで、第３Ｄ フリップ・フロップＤＦＣの正論理出力端子Ｑから出力される信号はロー状態に 転換されるので、第３出力信号状態決定部Ｋ３では、反転されてハイ状態の信号 ＳＣが出力される。

【００４９】 このように、第１インバータＩＮＶ１、第２インバータＩＮＶ２、及び第１Ｄ フリップ・フロップＤＦＡ〜第３Ｄフリップ・フロップＤＦＣで構成されたダウ ン・カウンターでは、リセット信号ＲＳＴがロー状態に転換された後、クロック 信号ＣＬＫのポジティブ・エッジに同期して１段階ずつダウン・カウンター動作 を行う。

【００５０】 このとき、前記ダウン・カウンターは、１１１→１１０→１０１→１００→・ ・・→０００→１１１の値を出力するように動作するが、モード選択信号ＭＳが ロー状態であるので、第１出力信号状態決定部Ｋ１〜第３出力信号状態決定部Ｋ ３内の第２伝送ゲートＴＧＢのみターン・オン動作を行い、それによって前記ダ ウン・カウンターのダウン・カウンター動作によって出力される３ビット・カウ ント値はインバータＩＮＶ５で反転されて出力される。

【００５１】 従って、アップ／ダウン転換カウンターからの最終的な出力信号（ＳＣ，ＳＢ ，ＳＡ）は、０００→００１→０１０→０１１→・・・→１１１→０００の順に 出力されて、アップ・カウンター動作と同様な動作となる。

【００５２】 このように、モード選択信号ＭＳがロー状態のとき、即ち、アップ・カウンタ ー動作時には、クロック信号ＣＬＫに同期した３ビットの最終的な出力信号（Ｓ Ｃ，ＳＢ，ＳＡ）のエッジを反転して同期させて、出力することができる。

【００５３】 反対に、任意の時点で、モード選択信号ＭＳがハイ状態に転換されると、第２ 伝送ゲートＴＧＢはターン・オフ動作を行い、第１伝送ゲートＴＧＡがターン・ オン動作を行うようになる。従って、第１の出力信号状態決定部Ｋ１〜第３の出 力信号状態決定部Ｋ３の各データ入力端子ＩＮにそれぞれ入力される信号は、第 １伝送ゲートＴＧＡにより伝送されて出力端子ＯＵＴからそれぞれ出力される。

【００５４】 このように、モード選択信号ＭＳがハイ状態のときには、前記ダウン・カウン ターは、上述のようにダウン・カウンター動作を行うものの、第１出力信号状態 決定部Ｋ１〜第３出力信号状態決定部Ｋ３で反転されずに出力されるため、最終 的な出力信号（ＳＣ，ＳＢ，ＳＡ）は、前記ダウン・カウンターの元のカウント 値である１１１→１１０→１０１→１００→・・・→０００→１１１を維持し、 アップ・ダウン転換カウンターは全体的にダウン・カウンターとして動作する。

【００５５】 上述したように、本実施形態のアップ／ダウン転換カウンターは、従来のアッ プ・ダウン転換カウンターに使用される論理ゲート数よりも少ない数の論理ゲー ト素子により簡易に構成され、従来のアップ・ダウン転換カウンターと同様のア ップ・カウンター動作及びダウン・カウンター動作を行うことができる。

【００５６】

【考案の効果】

以上説明したように、本考案に係るアップ／ダウン転換カウンターは、アップ ・カウントモード又はダウン・カウントモードを選択するために、多数の論理ゲ ート素子を必要としないので、単一チップ化する場合には、チップ・サイズが増 加される問題点を解消することができる。

【図面の簡単な説明】

【図１】本考案に係るアップ／ダウン転換カウンターの
一実施形態の概略的構成図

【図２】出力信号状態決定部の一実施形態の概略的構成
図

【図３】図１のアップ／ダウン転換カウンターにおける
各信号波形図

【図４】従来のアップ／ダウン転換カウンターの概略的
構成図

【図５】図４のＤフリップ・フロップの概略的構成図

【図６】図４のＤフリップ・フロップにおける各信号波
形図

【図７】図４のアップ／ダウン転換カウンターにおける
各信号波形図

【符号の説明】

１０ アップ／ダウン転換カウンター ３０ ダウン・カウンター手段 ４０ 出力信号状態変更手段

Claims (8)

【実用新案登録請求の範囲】
1. 【請求項１】任意の周波数帯域のクロック信号を入力
   し、該クロック信号に同期してデータ入力端子に入力さ
   れる信号の正信号及び負信号を出力し、前記負信号を前
   記データ入力端子に帰還する複数の信号遅延部を有し、
   最初の信号遅延部には、前記クロック信号の正信号及び
   負信号が入力され、前記最初の信号遅延部に順次接続さ
   れる複数の信号遅延部には、直前に接続される信号遅延
   部の出力信号の正信号及び負信号が入力されるカウンタ
   ー手段と、 前記複数の信号遅延部に一対一に接続され、カウンター
   動作モードをアップ・カウンターモード又はダウン・カ
   ウンターモードのどちらかに決定するモード選択信号及
   び前記信号遅延部の出力信号が入力され、前記モード選
   択信号の状態に基づいて前記信号遅延部の出力信号を反
   転又は非反転して出力する複数の出力信号状態決定部を
   有する出力信号状態変更手段と、を含み、 前記アップ・カウンターモードと前記ダウン・カウンタ
   ーモードとの切り換え時には、動作を初期化するリセッ
   ト信号を前記複数の信号遅延部に入力し、前記複数の信
   号遅延部は前記クロック信号に同期して同一論理レベル
   の信号を出力し、前記複数の出力信号状態決定部は前記
   複数の信号遅延部からの同一論理レベルの出力信号に応
   じた同一論理レベルの信号を出力することを特徴とする
   アップ／ダウン転換カウンター。
2. 【請求項２】前記カウンター手段は、 前記クロック信号を反転して出力する第１インバータ
   と、 前記第１インバータからの出力信号を反転して出力する
   第２インバータと、 前記複数の信号遅延部を構成する第１Ｄフリップ・フロ
   ップ〜第３Ｄフリップ・フロップとを備え、 前記第１Ｄフリップ・フロップは、前記第２インバータ
   の出力信号を同期クロック端子に入力し、前記第１イン
   バータの出力信号を反転同期クロック端子に入力して、
   データ入力端子に入力される信号を正論理出力端子から
   出力し、前記正論理出力端子の出力信号の反転信号を負
   論理出力端子から出力すると共に前記データ入力端子に
   帰還入力し、 前記第２Ｄフリップ・フロップは、前記第１Ｄフリップ
   ・フロップの正論理出力端子の出力信号を同期クロック
   端子に入力し、前記第１Ｄフリップ・フロップの負論理
   出力端子の出力信号を反転同期クロック端子に入力し
   て、データ入力端子に入力される信号を正論理出力端子
   から出力し、前記正論理出力端子の出力信号の反転信号
   を負論理出力端子を介して出力すると共に前記データ入
   力端子に帰還入力し、 前記第３Ｄフリップ・フロップは、前記第２Ｄフリップ
   ・フロップの正論理出力端子の出力信号を同期クロック
   端子に入力し、前記第２Ｄフリップ・フロップの負論理
   出力端子の出力信号を反転同期クロック端子に入力し
   て、データ入力端子に入力される信号を正論理出力端子
   から出力し、前記正論理出力端子の出力信号の反転信号
   を負論理出力端子を介して出力すると共に前記データ入
   力端子に帰還入力することを特徴とする請求項１記載の
   アップ／ダウン転換カウンター。
3. 【請求項３】前記カウンター手段は、前記リセット信号
   を反転して前記複数の信号遅延部の反転リセット端子に
   それぞれ出力する第３インバータをさらに含むことを特
   徴とする請求項１又は請求項２に記載のアップ／ダウン
   転換カウンター。
4. 【請求項４】前記複数の信号遅延部の出力信号の転換タ
   イミングは、前記クロック信号のポジティブ・エッジに
   同期することを特徴とする請求項１〜請求項３のいずれ
   か１つに記載のアップ／ダウン転換カウンター。
5. 【請求項５】前記出力信号状態変更手段は、前記モード
   選択信号を反転して前記出力信号状態決定部にそれぞれ
   出力する第４インバータをさらに含むことを特徴とする
   請求項１〜請求項４のいずれか１つに記載のアップ／ダ
   ウン転換カウンター。
6. 【請求項６】前記出力信号状態変更手段は、 前記モード選択信号及び前記第４インバータの出力信号
   を入力し、前記モード選択信号及び前記第４インバータ
   の出力信号の状態に応じて、前記第１Ｄフリップ・フロ
   ップの正論理出力端子の出力信号を反転又は非反転させ
   て出力する第１出力信号状態決定部と、 前記モード選択信号及び前記第４インバータの出力信号
   を入力し、前記モード選択信号及び前記第４インバータ
   の出力信号の状態に応じて、前記第２Ｄフリップ・フロ
   ップの正論理出力端子の出力信号を反転又は非反転させ
   て出力する第２出力信号状態決定部と、 前記モード選択信号及び前記第４インバータの出力信号
   を入力し、前記モード選択信号及び前記第４インバータ
   の出力信号の状態に応じて、前記第３Ｄフリップ・フロ
   ップの正論理出力端子の出力信号を反転又は非反転させ
   て出力する第３出力信号状態決定部と、 を備えることを特徴とする請求項５に記載のアップ／ダ
   ウン転換カウンター。
7. 【請求項７】前記第１出力信号状態決定部〜第３出力信
   号状態決定部は、前記モード選択信号をダウン・カウン
   ターモード信号の入力端子を介して入力し、前記第４イ
   ンバータの出力信号をアップ・カウンターモード信号の
   入力端子を介して入力し、前記一対一に接続される第１
   Ｄフリップ・フロップ〜第３Ｄフリップ・フロップの正
   論理出力端子の出力信号をデータ入力端子を介してそれ
   ぞれ入力し、前記モード選択信号がロー状態である場合
   に、前記データ入力端子を介して入力した信号を反転し
   て出力することを特徴とする請求項６に記載のアップ／
   ダウン転換カウンター。
8. 【請求項８】前記第１出力信号状態決定部〜前記第３出
   力信号状態決定部は、 前記一対一に接続される第１Ｄフリップ・フロップ〜第
   ３Ｄフリップ・フロップの正論理出力端子の出力信号を
   反転して出力するインバータと、 前記ダウン・カウンターモード信号の入力端子の入力信
   号及び前記アップ・カウンターモード信号の入力端子の
   入力信号に応じてターン・オン動作又はターン・オフ動
   作を行い、前記ダウン・カウンターモード信号の入力端
   子に入力される信号がハイ状態である場合にターン・オ
   ン動作を行い、前記データ入力端子に入力される信号を
   出力端子に伝送する第１伝送ゲートと、 前記ダウン・カウンターモード信号の入力端子の入力信
   号及び前記アップ・カウンターモード信号の入力端子の
   入力信号に応じてターン・オン動作又はターン・オフ動
   作を行い、前記ダウン・カウンターモード信号の入力端
   子に入力される信号がロー状態である場合にターン・オ
   ン動作を行い、前記インバータの出力信号を出力端子に
   伝送する第２伝送ゲートと、を含んで構成することを特
   徴とする請求項７に記載のアップ／ダウン転換カウンタ
   ー。