JP3068222B2 - Variable gain amplifier - Google Patents
Variable gain amplifierInfo
- Publication number
- JP3068222B2 JP3068222B2 JP3021066A JP2106691A JP3068222B2 JP 3068222 B2 JP3068222 B2 JP 3068222B2 JP 3021066 A JP3021066 A JP 3021066A JP 2106691 A JP2106691 A JP 2106691A JP 3068222 B2 JP3068222 B2 JP 3068222B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output terminal
- amplifier
- variable
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、利得可変増幅器、例え
ば広帯域オシロスコープの電圧レンジ間を補完する連続
利得可変装置に適した利得可変増幅器に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifier, for example, a variable gain amplifier suitable for a continuous gain variable device for complementing a voltage range of a wideband oscilloscope.
【０００２】[0002]
【従来の技術】従来、オシロスコープの連続利得可変装
置に用いられている利得可変増幅器には、一般に、不平
衡タイプのものと平衡即ち差動増幅器を用いたタイプの
ものがある。この後者のタイプの利得可変増幅器の例
を、図５と図６とに示す（尚、両図の回路において、対
応する素子には、同一の記号を付してある）。この後者
の図６の回路は、National Technical Report, Vol.27,
No.1, Feb.1981に開示されている。これらの回路は、
両方とも差動型カスコード増幅器から構成されており、
そして図５の回路では、利得調節のための手段として、
エミッタ接地トランジスタＱ１，Ｑ２のコレクタ間に可
変抵抗器ＶＲ１を設け、これによりコレクタ間抵抗を変
化させ利得調節を行うようにしている。この回路では、
電気信号による利得制御はできず、またその周波数特性
の帯域幅の上限周波数は、大きい部品である可変抵抗器
の大きな浮遊容量により制限を受ける。2. Description of the Related Art Conventionally, variable gain amplifiers used in a continuous gain variable device of an oscilloscope generally include an unbalanced type and a type using a balanced or differential amplifier. Examples of the latter type of variable gain amplifier are shown in FIG. 5 and FIG. 6 (corresponding elements are denoted by the same symbols in the circuits in both figures). This latter circuit of FIG. 6 is described in the National Technical Report, Vol.
No. 1, Feb. 1981. These circuits are
Both are composed of differential cascode amplifiers,
And in the circuit of FIG. 5, as means for adjusting the gain,
A variable resistor VR1 is provided between the collectors of the common-emitter transistors Q1 and Q2 so that the resistance between the collectors is changed to adjust the gain. In this circuit,
The gain cannot be controlled by an electric signal, and the upper limit frequency of the bandwidth of the frequency characteristic is limited by the large stray capacitance of the variable resistor which is a large component.
【０００３】一方、図６のものでは、利得を電気信号で
制御できるようにするため、また周波数特性の帯域幅の
上限周波数をより高くするため、可変抵抗器ＶＲ１の代
わりとして、互いに向き合ったダイオード対Ｄ１，Ｄ２
（ダイオードは浮遊容量がより小さい）とこれから電流
Ｉ１を引き出す電流源との組み合わせを用いている。こ
れにおいては、ダイオードＤ１，Ｄ２は、電流Ｉ１の大
きさに応じて抵抗値が変化する可変抵抗として作用す
る。また、この図６の回路では、上記文献に示されてい
るように、電流Ｉ１をカスコード回路から引き出すこと
により生ずる増幅器のＤＣレベルの変動を補正するた
め、ＤＣレベルを検出する直列接続の抵抗器Ｒ８，Ｒ９
と、ＤＣ補正回路とを更に設けており、これにより、そ
の補正用の電流を、ベース接地トランジスタＱ３，Ｑ４
のコレクタに送り込むようにしている。On the other hand, in FIG. 6, diodes facing each other are used in place of the variable resistor VR1 in order to enable the gain to be controlled by an electric signal and to further increase the upper limit frequency of the frequency characteristic bandwidth. Pair D1, D2
(A diode has a smaller stray capacitance) and a combination of a current source for extracting a current I1 therefrom. In this case, the diodes D1 and D2 act as variable resistors whose resistance changes according to the magnitude of the current I1. Further, in the circuit of FIG. 6, as described in the above document, in order to correct the fluctuation of the DC level of the amplifier caused by extracting the current I1 from the cascode circuit, a series-connected resistor for detecting the DC level is used. R8, R9
And a DC correction circuit are further provided, whereby the current for correction is supplied to the common base transistors Q3 and Q4.
To be sent to the collector.
【０００４】[0004]
【発明が解決しようとする課題】上記の図５、図６に示
したいずれの利得可変増幅器においても、利得可変範囲
と周波数特性の帯域幅とが相互に関連している。そのた
め、利得可変範囲を広くするため、その範囲の幅を定め
るパラメータである抵抗器Ｒ４，Ｒ５の抵抗値を大きく
した場合、Ｑ１，Ｑ２の各コレクタに発生するＡＣ信号
成分が大きくなり、この結果、ミラー効果により帯域幅
が狭くなってしまう、という問題がある。また逆に、帯
域幅を広くしようとして抵抗器Ｒ４，Ｒ５の値を小さく
すると、利得可変の範囲が狭くなってしまうことにな
る。In each of the variable gain amplifiers shown in FIGS. 5 and 6, the variable gain range and the bandwidth of the frequency characteristic are related to each other. Therefore, if the resistance values of the resistors R4 and R5, which are parameters that determine the width of the range in order to widen the variable gain range, are increased, the AC signal components generated in the collectors of Q1 and Q2 are increased. There is a problem that the bandwidth is narrowed due to the mirror effect. Conversely, if the values of the resistors R4 and R5 are reduced in an attempt to increase the bandwidth, the range of the variable gain is reduced.
【０００５】従って、本発明の目的は、利得可変範囲と
周波数特性の帯域幅との相関の度合いを低くすることに
より上記の問題を軽減した、利得可変増幅器を提供する
ことである。Accordingly, it is an object of the present invention to provide a variable gain amplifier in which the above problem is reduced by reducing the degree of correlation between the variable gain range and the bandwidth of the frequency characteristic.
【０００６】また、本発明の別の目的は、所要の幅の利
得可変範囲を保ちながら周波数特性を向上させることが
できる利得可変増幅器を提供することである。Another object of the present invention is to provide a variable gain amplifier capable of improving the frequency characteristics while maintaining a variable gain range of a required width.
【０００７】[0007]
【課題を解決するための手段】上記の目的は、本発明で
は、差動型カスコード増幅器に対し、１対のエミッタ接
地トランジスタのコレクタ間抵抗がより低くなるような
形式で、利得調節手段とＤＣレベル補正手段とを設ける
ことにより実現する。SUMMARY OF THE INVENTION It is an object of the present invention to provide a differential type cascode amplifier in which a pair of common emitter transistors has a lower collector-to-collector resistance, and a gain adjuster and a DC adjuster. This is realized by providing level correction means.
【０００８】詳しくは、本発明による利得可変増幅器
は、イ） １対の第１と第２のカスコード増幅器を含む
差動型カスコード増幅器手段であって、該第１カスコー
ド増幅器は、入力端子と出力端子とを有する第１のエミ
ッタ接地増幅段と、該増幅段の前記出力端子に第１の抵
抗器を介して接続した入力端子とそして出力端子とを有
する第１のベース接地増幅段と、を含んでおり、該第２
カスコード増幅器は、入力端子と出力端子とを有する第
２のエミッタ接地増幅段と、該増幅段の前記出力端子に
第２の抵抗器を介して接続した入力端子とそして出力端
子とを有する第２のベース接地増幅段と、を含んでい
る、差動型カスコード増幅器手段と、ロ）第１の電流制
御式の可変抵抗手段を含む利得調節手段であって、該第
１電流制御式可変抵抗手段は、前記第１エミッタ接地増
幅段の前記出力端子と前記第２エミッタ接地増幅段の前
記出力端子との間に接続しており、それら出力端子から
引き出す方向またはそれら出力端子へ送り込む方向の内
の一方の方向の第１の電流の大きさに関係した可変の抵
抗値を有する、利得調節手段と、及びハ） 第２の電流
制御式の可変抵抗手段を含むＤＣレベル補正手段であっ
て、該第２電流制御式可変抵抗手段は、前記第１エミッ
タ接地増幅段の前記出力端子と前記第２エミッタ接地増
幅段の前記出力端子との間に、前記第１電流制御式可変
抵抗手段と並列に接続しており、それら出力端子から引
き出す方向またはそれら出力端子に送り込む方向の内の
他方の方向の第２の電流の大きさに関係した可変の抵抗
値を有している、ＤＣレベル補正手段と、を備えている
こと、を特徴とする。More specifically, the variable gain amplifier according to the present invention is a) differential cascode amplifier means including a pair of first and second cascode amplifiers, wherein the first cascode amplifier has an input terminal and an output terminal. A first grounded-amplifier stage having a first terminal, an input terminal connected to the output terminal of the stage via a first resistor, and a first grounded-amplifier stage having an output terminal. Including the second
The cascode amplifier includes a second grounded-emitter amplifier stage having an input terminal and an output terminal, a second terminal having an input terminal connected to the output terminal of the amplifier stage via a second resistor, and an output terminal. Cascode amplifying means including a common grounded amplifying stage, and b) gain adjusting means including first current-controlled variable resistance means, wherein the first current-controlled variable resistance means is provided. Is connected between the output terminal of the first grounded-amplifier stage and the output terminal of the second grounded-amplifier stage, and is connected between the output terminal and the output terminal. A gain adjustment means having a variable resistance value related to the magnitude of the first current in one direction; and c) a DC level correction means including a second current control type variable resistance means, 2nd current control type The variable resistance means is connected in parallel with the first current control type variable resistance means between the output terminal of the first grounded emitter amplification stage and the output terminal of the second grounded emitter amplification stage, DC level correction means having a variable resistance value related to the magnitude of the second current in the other direction of the direction of drawing from the output terminal or the direction of feeding into the output terminal. It is characterized by the following.
【０００９】また、本発明によれば、前記のダイオード
手段は、少なくとも１つのダイオードで構成する。According to the present invention, the diode means comprises at least one diode.
【００１０】[0010]
【実施例】次に、本発明の実施例について、図面を参照
して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【００１１】図１には、広帯域オシロスコープの電圧レ
ンジ間を補完する連続利得可変装置に適した本発明によ
る利得可変増幅器ＶＧＡの回路を示している。尚、この
回路では、図６の回路素子と類似の回路素子について
は、同一の記号を付してある。この利得可変増幅器ＶＧ
Ａは、大きく分けて、差動型カスコード増幅器部１と、
利得調節回路部２と、ＤＣレベル補正回路部３と、から
構成されている。その増幅器部１は、更に差動型接続を
した１対のカスコード増幅器１０，１２とから成ってお
り、その一方のカスコード増幅器１０は、従来の通り、
差動型信号源ＳＳ１が接続した差動入力端子１００と、
この入力端子にベース（又は入力端）が接続したエミッ
タ接地トランジスタＱ１と、このＱ１のコレクタ（出力
端）に接続した抵抗器Ｒ４と、この抵抗器の他端にエミ
ッタ（入力端）が接続したベース接地トランジスタＱ３
と、このＱ３のコレクタ（出力端）に接続した差動出力
端子１０２と、この出力端子と正電圧電源＋Ｅｂ（例：
＋１２ボルト）との間に接続した抵抗器Ｒ６と、を備え
ている。エミッタ接地のトランジスタＱ１のエミッタ
は、抵抗器Ｒ１，Ｒ２，Ｒ３を介して負電圧電源−Ｅｓ
（例：−１２ボルト）に接続している。また、ベース接
地のトランジスタＱ３のベースは、正電圧電源Ｅ１
（例：＋５ボルト）に接続している。他方のカスコード
増幅器１２も、同様に、差動型信号源ＳＳ２が接続した
差動入力端子１２０、エミッタ接地トランジスタＱ２、
抵抗器Ｒ５、トランジスタＱ４、差動出力端子１２２、
抵抗器Ｒ７とを備えている。FIG. 1 shows a circuit of a variable gain amplifier VGA according to the present invention, which is suitable for a continuous gain variable device that complements the voltage range of a wideband oscilloscope. In this circuit, circuit elements similar to those in FIG. 6 are denoted by the same reference numerals. This variable gain amplifier VG
A is roughly divided into a differential cascode amplifier unit 1 and
It comprises a gain adjustment circuit section 2 and a DC level correction circuit section 3. The amplifier section 1 further includes a pair of cascode amplifiers 10 and 12 that are differentially connected. One of the cascode amplifiers 10 is a conventional cascode amplifier.
A differential input terminal 100 to which the differential signal source SS1 is connected;
A common emitter transistor Q1 having a base (or input terminal) connected to the input terminal, a resistor R4 connected to the collector (output terminal) of the transistor Q1, and an emitter (input terminal) connected to the other end of the resistor. Common base transistor Q3
And a differential output terminal 102 connected to the collector (output terminal) of Q3, and this output terminal and a positive voltage power supply + Eb (for example:
+12 volts). The emitter of the common-emitter transistor Q1 is connected to a negative voltage power supply -Es via resistors R1, R2 and R3.
(Example: -12 volts). The base of the transistor Q3 having a common base is connected to the positive voltage power supply E1.
(Example: +5 volts). Similarly, the other cascode amplifier 12 also has a differential input terminal 120 connected to the differential signal source SS2, a common emitter transistor Q2,
A resistor R5, a transistor Q4, a differential output terminal 122,
And a resistor R7.
【００１２】図２には、カスコード増幅器の電源−Ｅｓ
から電源＋Ｅｂまでの間にある回路素子について、それ
らのＤＣレベルを、一方のカスコード増幅器１０を例と
して示してある（ただし、電源を識別する記号は、その
電位を表す記号としても使用する）。尚、Ｖｂｅ１とＶ
ｂｅ３は、各トランジスタＱ１，Ｑ３のベース−エミッ
タ間電圧を示している。更に、この図には、ＡＣ信号成
分（三角波で示す）も示してあり、Ｖｉｎは、信号源Ｓ
Ｓ１がＱ１のベースに印加する入力信号電圧である。こ
の信号入力に応答して、Ｑ１のエミッタに同相の、そし
てそのＱ１のコレクタとＱ３のコレクタとに逆相のＡＣ
信号成分が現れる（ただし、抵抗器内に現れるＡＣ成分
については図示していない）。尚、Ｑ３のエミッタに
は、ベース接地のため、ＡＣ電圧信号成分は現れない。FIG. 2 shows a power supply -Es of the cascode amplifier.
The DC level of the circuit elements between the power supply and the power supply + Eb is shown by using one cascode amplifier 10 as an example (however, the symbol for identifying the power supply is also used as the symbol for indicating its potential). Note that Vbe1 and Vbe
be3 indicates a base-emitter voltage of each of the transistors Q1 and Q3. Further, in this figure, an AC signal component (indicated by a triangular wave) is also shown, and Vin is a signal source S
S1 is the input signal voltage applied to the base of Q1. In response to this signal input, an AC in-phase to the emitter of Q1 and opposite phases to the collectors of Q1 and Q3.
A signal component appears (however, an AC component appearing in the resistor is not shown). The AC voltage signal component does not appear at the emitter of Q3 because the base is grounded.
【００１３】次に、利得調節回路部２は、カスコード増
幅器１０、１２の利得を調節するため、Ｑ１，Ｑ２の各
コレクタに現れる互いに逆相のＡＣ信号成分が相互にキ
ャンセルし合う度合いを調節するよう機能するものであ
り、大きく分けて、電流制御式可変抵抗部２０と、電圧
制御式電流源２２とから構成されている。詳細には、可
変抵抗部２０は、図６の従来例と同じように、Ｑ１，Ｑ
２のコレクタ間に接続した１対のカソード共通接続のダ
イオードＤ１，Ｄ２から成り、これらダイオードは、そ
の抵抗値がそれら自身を流れる電流の大きさにより定ま
る電流制御式の可変抵抗として機能する。電流源２２
は、その電流、即ちダイオードＤ１，Ｄ２を通してＱ
１，Ｑ２のコレクタから、制御した大きさの電流Ｉ１を
引き出すため、図示の通り、ダイオードの共通カソード
接続部Ｊ１にコレクタが接続した電流源トランジスタＱ
５と、このエミッタと負電圧電源−Ｅｓとの間に接続し
ていて電流Ｉ１の大きさに比例した電圧成分を形成する
抵抗器Ｒ１０と、同じくそのエミッタに反転入力が接続
した差動増幅器ＩＣ２とを備えている。この差動増幅器
ＩＣ２は、その非反転入力が利得設定用の可変電圧源Ｅ
ｖに接続しており、そしてその差動出力がＱ５のベース
に接続している。従って、この差動増幅器は、増幅器１
０，１２の利得を低くするため電圧Ｅｖが大きくされる
と、電流Ｉ１の大きさが増すようＱ５をバイアスし、そ
れによって各ダイオードＤ１，Ｄ２の抵抗値が小さくな
るようにする。Next, the gain adjusting circuit 2 adjusts the degree to which the mutually opposite AC signal components appearing at the collectors of Q1 and Q2 cancel each other in order to adjust the gains of the cascode amplifiers 10 and 12. It roughly comprises a current-controlled variable resistor section 20 and a voltage-controlled current source 22. More specifically, the variable resistor section 20 includes Q1 and Q as in the conventional example of FIG.
It consists of a pair of cathode-connected diodes D1 and D2 connected between two collectors, and these diodes function as current-controlled variable resistors whose resistance values are determined by the magnitude of the current flowing through themselves. Current source 22
Is the current, that is, Q through the diodes D1 and D2.
1 and Q2, a current source transistor Q having a collector connected to a common cathode connection J1 of a diode as shown in FIG.
5, a resistor R10 connected between the emitter and the negative voltage power supply -Es to form a voltage component proportional to the magnitude of the current I1, and a differential amplifier IC2 also having an inverting input connected to the emitter. And The differential amplifier IC2 has a non-inverting input having a variable voltage source E for gain setting.
v and its differential output is connected to the base of Q5. Therefore, this differential amplifier is connected to the amplifier 1
When the voltage Ev is increased to lower the gain of 0, 12, Q5 is biased to increase the magnitude of the current I1, thereby reducing the resistance of each diode D1, D2.
【００１４】ここで、利得可変増幅器ＶＧＡの利得Ｇを
式で示すと、 Ｇ＝｛Ｒｃｃ／（Ｒ４＋Ｒ５＋Ｒｃｃ）｝Ｇｏ （１） となる。但し、ＧｏはＩ１がゼロの時の増幅器ＶＧＡの
利得であり、ＲｃｃはＱ１，Ｑ２のコレクタ間抵抗であ
る（尚、Ｒ４，Ｒ５は、ここでは対応の抵抗器の抵抗値
を示す記号として使用）。もし、コレクタ間に後述のＤ
３，Ｄ４を設けず、図６の従来回路のようにＤ１，Ｄ２
しかない場合には、ダイオードＤ１，Ｄ２の各々の抵抗
値をＲｏとすると、Ｒｃｃ＝２Ｒｏとなる。Here, the gain G of the variable gain amplifier VGA is expressed by the following equation: G = {Rcc / (R4 + R5 + Rcc)} Go (1) Here, Go is the gain of the amplifier VGA when I1 is zero, and Rcc is the resistance between the collectors of Q1 and Q2 (R4 and R5 are used here as symbols indicating the resistance values of the corresponding resistors. ). If between collectors D
3 and D4, and D1 and D2 as in the conventional circuit of FIG.
If there is only one, the resistance value of each of the diodes D1 and D2 is Ro, and Rcc = 2Ro.
【００１５】次に、本発明の特徴をなすＤＣレベル補正
回路部３について説明する。この回路部３は、図６の従
来のものと同じように、上記の利得調節回路部２が増幅
器１０，１２から電流Ｉ１を引き出すことにより生ずる
それら増幅器内のＤＣレベルの変動を補償するため、そ
の電流Ｉ１と同じ大きさの電流Ｉ２をそれら増幅器に送
り込むものであり、大きく分けて、電流制御式可変抵抗
部３０と、ＤＣレベル検出部３２と、制御式電流源３４
とから構成されている。ただし、この回路部３では、図
６のものと違って、Ｑ３，Ｑ４のコレクタにではなくＱ
１，Ｑ２のコレクタにＩ２を送り込むようにしている。
詳しく述べると、可変抵抗部３０は、Ｑ１，Ｑ２のコレ
クタ間に、ダイオードＤ１，Ｄ２の可変抵抗部２０と並
列に接続したダイオード対Ｄ３，Ｄ４から成っており、
電流送り込みの目的のため、ダイオードＤ３，Ｄ４のカ
ソードは各コレクタに接続しそしてそれらのアノードは
アノード共通接続部Ｊ２に接続している。検出部３２
は、電流Ｉ２の大きさを差動出力端子１０２または１２
２のＤＣレベルに応じて制御するため、それら出力端子
間に直列接続した抵抗器Ｒ８，Ｒ９を備えている。この
Ｒ８とＲ９の抵抗値は同じとしてあるため、その接続部
Ｊ３には、ＡＣ成分がキャンセルされたＤＣ電圧成分の
みが現れる。次に、電流源３４は、その検出部出力を非
反転入力に受けそして反転入力に基準電圧Ｅｒ（例：８
ボルト）を受ける差動増幅器ＩＣ１と、これの差動出力
をベースに受けまたコレクタが接続部Ｊ２に結合した電
流源トランジスタＱ６と、これのエミッタと正電圧電源
＋Ｅｂとの間に接続した抵抗器Ｒ１１と、から構成され
ている。尚、上記の基準電圧Ｅｒは、Ｑ３，Ｑ４の各コ
レクタが維持すべきＤＣレベル、即ちＩ１がゼロの時の
電圧レベルに等しく設定してある。Next, the DC level correction circuit 3 which is a feature of the present invention will be described. This circuit section 3 compensates for DC level fluctuations in the amplifiers caused by the gain adjustment circuit section 2 drawing current I1 from the amplifiers 10 and 12, as in the conventional circuit of FIG. A current I2 having the same magnitude as the current I1 is sent to these amplifiers. The current I2 is roughly divided into a current control type variable resistance section 30, a DC level detection section 32, and a control type current source 34.
It is composed of However, in this circuit section 3, unlike the circuit of FIG.
I2 is sent to the collectors of 1, Q2.
More specifically, the variable resistance unit 30 includes a diode pair D3 and D4 connected between the collectors of Q1 and Q2 in parallel with the variable resistance unit 20 of the diodes D1 and D2.
For the purpose of current feeding, the cathodes of the diodes D3, D4 are connected to the respective collectors and their anodes are connected to the common anode connection J2. Detector 32
Determines the magnitude of the current I2 from the differential output terminal 102 or 12
In order to control according to the DC level of R.2, resistors R8 and R9 connected in series between the output terminals are provided. Since the resistance values of R8 and R9 are the same, only the DC voltage component in which the AC component is canceled appears at the connection J3. Next, the current source 34 receives the output of the detector at the non-inverting input and applies the reference voltage Er (eg, 8) to the inverting input.
Volts), a current source transistor Q6 receiving its differential output at its base and having its collector coupled to connection J2, and a resistor connected between its emitter and the positive voltage supply + Eb. R11. The reference voltage Er is set equal to the DC level to be maintained by the collectors of Q3 and Q4, that is, the voltage level when I1 is zero.
【００１６】この補正回路部の動作について、図２を参
照して増幅器１０側のみについて説明する（増幅器１２
側は増幅器１０側と同様に動作する）。まず初めに、図
２のレベル関係は、電流Ｉ１を流さないときの回路内の
ＤＣレベルを示しているものとする。この状態で、利得
Ｇを下げるため利得調節回路部２である大きさの電流Ｉ
１を引き出すと、抵抗器Ｒ４を流れる電流が増えるため
（Ｑ１は定電流源として作用）、図２の１点鎖線Ａで示
すように、抵抗器Ｒ４の電圧降下が大きくなってＱ１の
コレクタのＤＣレベルが下がり、更に、これに応じて、
抵抗器Ｒ６を流れる電流が増えるため、同図の１点鎖線
Ｂで示すように抵抗器Ｒ６の電圧降下が増えてＱ３のコ
レクタのＤＣ電圧レベルが低下する。このＤＣレベルに
応答する補正回路部３は、その低下に応答して、Ｑ１，
Ｑ２のコレクタに電流Ｉ２を送り込み、ＤＣレベルを１
点鎖線Ａ、１点鎖線Ｂの位置から元の実線の位置へ復帰
させるように働く。The operation of this correction circuit unit will be described with reference to FIG.
Side operates similarly to the amplifier 10 side). First, it is assumed that the level relationship in FIG. 2 indicates the DC level in the circuit when the current I1 does not flow. In this state, in order to lower the gain G, the current I
When 1 is pulled out, the current flowing through the resistor R4 increases (Q1 acts as a constant current source), so that the voltage drop of the resistor R4 becomes large and the collector of Q1 as shown by the dashed line A in FIG. The DC level drops, and in response,
Since the current flowing through the resistor R6 increases, the voltage drop of the resistor R6 increases and the DC voltage level of the collector of Q3 decreases, as shown by the one-dot chain line B in FIG. The correction circuit unit 3 responding to the DC level responds to the decrease by Q1,
The current I2 is sent to the collector of Q2, and the DC level becomes 1
It works so as to return from the position of the dashed line A and the position of the dashed line B to the original position of the solid line.
【００１７】これから判るように、電流Ｉ１が流れる場
合には実質上同じ大きさの電流Ｉ２が流れるため、Ｉ１
＝Ｉ２となる。従って、ダイオードＤ３，Ｄ４の各々の
抵抗値がＤ１，Ｄ２の各抵抗値Ｒｏと同じとすると、コ
レクタ間の抵抗値Ｒｃｃ＝Ｒｏとなり、図６の従来回路
の場合と比べ１／２になっている。As can be seen, when the current I1 flows, the current I2 having substantially the same magnitude flows, so that I1
= I2. Therefore, if the respective resistances of the diodes D3 and D4 are the same as the respective resistances Ro of the diodes D1 and D2, the resistance Rcc between the collectors becomes Rcc = Ro, which is 比 べ that of the conventional circuit shown in FIG. I have.
【００１８】このコレクタ間抵抗Ｒｃｃの低減と、利得
可変増幅器ＶＧＡの利得可変範囲の幅並びに周波数特性
の帯域幅と、の間の関係について次に説明する。ここ
で、Ｒ４＝Ｒ５とすると、式（１）は、次のようにな
る。The relationship between the reduction of the collector-to-collector resistance Rcc and the width of the variable gain range of the variable gain amplifier VGA and the bandwidth of the frequency characteristic will be described below. Here, if R4 = R5, equation (1) becomes as follows.
【００１９】 Ｇ＝｛Ｒｃｃ／（２Ｒ４＋Ｒｃｃ）｝Ｇｏ （２） ここで、利得変化率Ｇ／Ｇｏは、 Ｇ／Ｇｏ＝Ｒｃｃ／（２Ｒ４＋Ｒｃｃ） （３） となり、図６の従来回路と比べると、Ｒ４を固定とした
とき、利得変化率の最大値（Ｇ／Ｇｏ）maxは、Ｒｃｃm
axのとき、 （Ｇ／Ｇｏ）max≒１ で変わらないが、その最小値（Ｇ／Ｇｏ）minは、Ｒｃ
ｃminのとき、 （Ｇ／Ｇｏ）min≒Ｒｃｃmin／２Ｒ４ （４） となるため、１／２だけ更に低くできることになる。従
って、利得可変範囲の幅が本発明のものでは広くでき
る。G = {Rcc / (2R4 + Rcc)} Go (2) Here, the gain change rate G / Go is as follows: G / Go = Rcc / (2R4 + Rcc) (3) When R4 is fixed, the maximum value of the gain change rate (G / Go) max is Rccm
In the case of ax, it does not change with (G / Go) max ≒ 1, but its minimum value (G / Go) min is Rc
In the case of cmin, since (G / Go) min ≒ Rccmin / 2R4 (4), it can be further reduced by １ ／. Therefore, the width of the variable gain range can be widened in the present invention.
【００２０】逆に、図６のものと同じ幅の利得可変範囲
としたとき、式（４）から判るように、図１の本発明の
ものの抵抗器Ｒ４は、図６のものと比べ１／２で良いこ
とになる。図１の回路で抵抗器Ｒ４，Ｒ５の値が１／２
になるとＱ１，Ｑ２のコレクタインピーダンスＺｃも同
様に下がるため（ＺｃはおよそＲ４またはＲ５に等し
い）、Ｑ１，Ｑ２のコレクタに発生するＡＣ信号成分も
小さくなり、その結果、ミラー効果による影響を小さく
できる。これにより、利得可変増幅器の帯域幅の上限周
波数は、より高くすることができる。Conversely, when the gain variable range has the same width as that of FIG. 6, as can be seen from equation (4), the resistor R4 of the present invention of FIG. 2 is good. In the circuit of FIG. 1, the values of the resistors R4 and R5 are １ ／.
, The collector impedance Zc of Q1 and Q2 also decreases (Zc is approximately equal to R4 or R5), so that the AC signal component generated at the collectors of Q1 and Q2 also decreases, and as a result, the influence of the Miller effect can be reduced. . Thereby, the upper limit frequency of the bandwidth of the variable gain amplifier can be further increased.
【００２１】以上に述べた本発明の実施例においては、
以下のような変更が可能である。まず第１に、より小さ
なコレクタ間抵抗Ｒｃｃを実現するため、図１の電流制
御式可変抵抗部２０，３０の代わりに、図３に示すよう
な電流制御式抵抗部２０ｘ，３０ｘを用いることができ
る。これでは、可変抵抗部２０，３０の中の各ダイオー
ドＤ１〜Ｄ４を２つの並列接続のダイオードＤ１ａ及び
Ｄ１ｂ〜Ｄ４ａ及びＤ４ｂで置き換えてある。必要であ
れば、並列接続のダイオード数を増やすことも可能であ
る。第２に、それら図１の抵抗部２０，３０の代わり
に、図４に示す抵抗部２０ｙ，３０ｙを用いることもで
きる。これでは、利得調節用の可変抵抗部２０ｙが、カ
スコード増幅器からの電流の引き出しではなくそれへの
電流の送り込み（Ｄ１ｃ，Ｄ２ｃ）を行い、そしてＤＣ
レベル補正用の可変抵抗部３０ｙが電流の引き出し（Ｄ
３ｃ，Ｄ４ｃ）を行うようになっている。この場合、関
係する電流源２２、３４の電流の向きが逆になるように
変更すればよい。このような電流の引き出し／送り込み
の関係を逆にすることは、図３のものにも適用できる。
第３に、本発明は、当業者には明らかなように、図１の
Ｑ１〜Ｑ４としてＮＰＮトランジスタの代わりにＰＮＰ
トランジスタを用いたものにも同様に適用することがで
きる。In the embodiment of the present invention described above,
The following changes are possible. First, in order to realize a smaller collector-to-collector resistance Rcc, current-controllable resistance units 20x and 30x as shown in FIG. 3 are used instead of the current-controllable variable resistance units 20 and 30 in FIG. it can. Here, the diodes D1 to D4 in the variable resistance units 20 and 30 are replaced with two diodes D1a and D1b to D4a and D4b connected in parallel. If necessary, the number of diodes connected in parallel can be increased. Secondly, the resistance units 20 and 30 shown in FIG. 4 can be used instead of the resistance units 20 and 30 of FIG. In this case, the variable resistance unit 20y for gain adjustment performs the current feeding (D1c, D2c) to the cascode amplifier instead of drawing the current from the cascode amplifier, and
The variable resistance section 30y for level correction draws a current (D
3c, D4c). In this case, the directions of the currents of the related current sources 22 and 34 may be changed so as to be reversed. Reversing the relationship between the current drawing / sending can also be applied to FIG.
Third, as will be apparent to those skilled in the art, the present invention uses PNPs instead of NPN transistors as Q1-Q4 in FIG.
The same can be applied to a transistor using a transistor.
【００２２】[0022]
【効果】以上に説明した本発明によれば、電気的な利得
可変制御が行えるタイプの利得可変増幅器において、追
加する素子が最小限の簡単な構成で、周波数特性の帯域
幅と利得可変範囲の幅との相関の度合いを低減できる。
従って、より広帯域のオシロスコープに使用するため、
必要に応じて帯域幅をより広くした利得可変増幅器を実
現することができる。According to the present invention described above, in a variable gain amplifier of the type capable of performing variable electrical gain control, the bandwidth of the frequency characteristic and the variable gain range can be reduced with a simple configuration with minimum additional elements. The degree of correlation with the width can be reduced.
Therefore, for use in wider bandwidth oscilloscopes,
A variable gain amplifier having a wider bandwidth can be realized as required.
【図１】本発明による利得可変増幅器の１実施例の回路
を示す図。FIG. 1 is a diagram showing a circuit of one embodiment of a variable gain amplifier according to the present invention.
【図２】図１の利得可変増幅器の回路内の諸素子のＤＣ
レベルを示す図。FIG. 2 shows DCs of various elements in the variable gain amplifier circuit of FIG.
The figure which shows a level.
【図３】図１の回路の可変抵抗部の変更例を示す回路
図。FIG. 3 is a circuit diagram showing a modified example of a variable resistance unit of the circuit of FIG. 1;
【図４】図１の回路の可変抵抗部の別の変更例を示す回
路図。FIG. 4 is a circuit diagram showing another modified example of the variable resistance unit of the circuit of FIG. 1;
【図５】従来の利得可変増幅器の回路を示す回路図。FIG. 5 is a circuit diagram showing a circuit of a conventional variable gain amplifier.
【図６】従来の別の利得可変増幅器の回路を示す回路
図。FIG. 6 is a circuit diagram showing another conventional variable gain amplifier circuit.
１： 差動型カスコード増幅器部 １０，１２：カスコード増幅器 １００，１２０： 差動入力端子 １０２、１２２： 差動出力端子 Ｑ１，Ｑ２： エミッタ接地トランジスタ Ｑ３，Ｑ４： ベース接地トランジスタ ２： 利得調節回路部 ２０，２０ｘ，２０ｙ： 電流制御式可変抵抗部 ２２： 電圧制御式電流源 Ｑ５： 電流源トランジスタ ＩＣ２： 差動増幅器 ３： ＤＣレベル補正回路部 ３０，３０ｘ，３０ｙ： 電流制御式可変抵抗部 ３２： ＤＣレベル検出部 ３４： 電流源 Ｑ６： 電流源トランジスタ ＩＣ１： 差動増幅器 1: differential cascode amplifier units 10, 12: cascode amplifiers 100, 120: differential input terminals 102, 122: differential output terminals Q1, Q2: common emitter transistor Q3, Q4: common base transistor 2: gain adjustment circuit unit 20, 20x, 20y: current control type variable resistance part 22: voltage control type current source Q5: current source transistor IC2: differential amplifier 3: DC level correction circuit part 30, 30x, 30y: current control type variable resistance part 32: DC level detector 34: current source Q6: current source transistor IC1: differential amplifier
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−246605（ＪＰ，Ａ) 特開 昭63−175510（ＪＰ，Ａ) 特開 昭62−114313（ＪＰ，Ａ) 実開 平２−98513（ＪＰ，Ｕ) 特公 昭47−50457（ＪＰ，Ｂ１) 実公 昭55−15385（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 1/00 - 3/18 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-246605 (JP, A) JP-A-63-175510 (JP, A) JP-A-62-114313 (JP, A) 98513 (JP, U) JP-B 47-50457 (JP, B1) JP-B 55-15385 (JP, Y2) (58) Fields investigated (Int. Cl. 7 , DB name) H03G 1/00-3 / 18
Claims (6)
を含む差動型カスコード増幅器手段（1）であって、該
第１カスコード増幅器（10）は、入力端子（100）と出
力端子とを有する第１のエミッタ接地増幅段（Q1）と、
該増幅段の前記出力端子に第１の抵抗器（R4）を介して
接続した入力端子とそして出力端子（102）とを有する
第１のベース接地増幅段（Q3）と、を含んでおり、該第
２カスコード増幅器（12）は、入力端子（120）と出力
端子とを有する第２のエミッタ接地増幅段（Q2）と、該
増幅段の前記出力端子に第２の抵抗器（R5）を介して接
続した入力端子とそして出力端子（122）とを有する第
２のベース接地増幅段（Q4）と、を含んでいる、差動型
カスコード増幅器手段（1）と、 ロ） 第１の電流制御式の可変抵抗手段（20;20x;20y）
を含む利得調節手段（2）であって、該第１電流制御式
可変抵抗手段は、前記第１エミッタ接地増幅段（Q1）の
前記出力端子と前記第２エミッタ接地増幅段（Q2）の前
記出力端子との間に接続しており、それら出力端子から
引き出す第１方向またはそれら出力端子へ送り込む第２
方向の内の一方の方向の第１の電流（I1;I1x;I1y）の大
きさに関係した可変の抵抗値を有する、利得調節手段
（2）と、 ハ） 前記第１ベース接地増幅段（Q3）かまたは前記第
２ベース接地増幅段（Q4）の前記出力端子における電圧
のＤＣレベルを検出するＤＣレベル検出手段（32）と、
前記の検出したＤＣレベルに応答するようになっており
前記検出ＤＣレベルが所定のレベル（Er）を維持するの
に必要な大きさで第２の電流を発生する制御式電流源
（34）と、第２の電流制御式の可変抵抗手段（30;30x;3
0y）とを含むＤＣレベル補正手段（3）であって、該第
２電流制御式可変抵抗手段は、前記第１エミッタ接地増
幅段（Q1）の前記出力端子と前記第２エミッタ接地増幅
段（Q2）の前記出力端子との間に、前記第１電流制御式
可変抵抗手段と並列に接続しており、前記第１方向及び
前記第２方法の内の他方の方向の前記第２電流（I2;I2
x;I2y）の大きさに関係した可変の抵抗値を有してい
る、ＤＣレベル補正手段（3）と、 を備えている利得可変増幅器。A variable gain amplifier (VGA) comprising: a) a pair of first and second cascode amplifiers (10, 12);
Cascode amplifier means (1) comprising: a first grounded emitter amplifier stage (Q1) having an input terminal (100) and an output terminal;
A first grounded base amplification stage (Q3) having an input terminal connected to the output terminal of the amplification stage via a first resistor (R4), and an output terminal (102); The second cascode amplifier (12) includes a second grounded emitter amplifier stage (Q2) having an input terminal (120) and an output terminal, and a second resistor (R5) connected to the output terminal of the amplifier stage. A differential cascode amplifier means (1), comprising: a second grounded base amplification stage (Q4) having an input terminal connected therethrough and an output terminal (122); b) a first current Controllable variable resistance means (20; 20x; 20y)
Wherein the first current-controlled variable resistance means includes the output terminal of the first common-emitter amplifier stage (Q1) and the output terminal of the second common-emitter amplifier stage (Q2). Connected to the output terminals and in the first direction drawn from the output terminals or the second direction sent to the output terminals.
Gain adjustment means (2) having a variable resistance value related to the magnitude of the first current (I1; I1x; I1y) in one of the directions; c) the first grounded base amplification stage ( Q3) or the above
Voltage at the output terminal of a two-base grounded amplification stage (Q4)
DC level detection means (32) for detecting the DC level of
Responds to the detected DC level
The detected DC level is maintained at a predetermined level (Er).
Current source for generating a second current of a size required for
(34) and the second current-controlled variable resistance means (30; 30x; 3
0y) and a DC level correction means (3) comprising, said second current controlled variable resistor means, the output terminal and the second emitter-grounded amplifier stage of the first common emitter amplifier stage (Q1) ( between the output terminals of Q2), it is connected in parallel with the first current control type variable resistor unit, wherein the first direction and
The second current (I2; I2) in the other direction of the second method.
x; I2y). A variable gain amplifier comprising: DC level correction means (3) having a variable resistance value related to the magnitude of x; I2y).
て、 イ） 前記第１可変抵抗手段（20;20x）は、前記出力端
子から前記第１電流（I1;I1x）を引き出す第１の対のダ
イオード手段（D1,D2;D1a,D1b,D2a,D2b）から成ってい
て、該第１対のダイオード手段は、そのカソードが相互
に接続した第１相互接続部（J1;J1x）を有し、またアノ
ードが前記第１及び第２のエミッタ接地増幅段の前記出
力端子に夫々接続しており、 ロ） 前記第２可変抵抗手段（30;30x）は、前記出力端
子へ前記第２電流（I2;I2x）を送り込む第２の対のダイ
オード手段（D3,D4:D3a,D3b,D4a,D4b）から成ってい
て、該第２対のダイオード手段は、そのアノードが相互
に接続した第２相互接続部（J2;J2x）を有し、またカソ
ードが前記第１及び第２のエミッタ接地増幅段の前記出
力端子に夫々接続していること、 を特徴とする利得可変増幅器。2. The variable gain amplifier according to claim 1, wherein the first variable resistance means (20; 20x) draws the first current (I1; I1x) from the output terminal. The first pair of diode means (D1, D2; D1a, D1b, D2a, D2b) having a first interconnect (J1; J1x) whose cathodes are connected to each other. And an anode is connected to the output terminal of each of the first and second grounded emitter amplifier stages. B) The second variable resistance means (30; 30x) supplies the second current to the output terminal. (I2; I2x), comprising a second pair of diode means (D3, D4: D3a, D3b, D4a, D4b), the second pair of diode means having a second anode means connected to each other . An interconnect (J2; J2x), and a cathode connected to the output terminal of each of the first and second common-emitter amplifier stages. Variable gain amplifier for Rukoto, the features.
て、 イ） 前記第１可変抵抗手段（20y）は、前記出力端子
へ前記第１電流（I1y）を送り込む第１の対のダイオー
ド手段（D1c,D2c）から成っていて、該第１対のダイオ
ード手段は、そのアノードが相互に接続した第１相互接
続部（J1y）を有し、またカソードが前記第１及び第２
のエミッタ接地増幅段の前記出力端子に夫々接続してお
り、 ロ） 前記第２可変抵抗手段（30y）は、前記出力端子
から前記第２電流（I2y）を引き出す第２の対のダイオ
ード手段（D3c,D4c）から成っていて、該第２対のダイ
オード手段は、そのカソードが相互に接続した第２相互
接続部（J2y）を有し、またアノードが前記第１及び第
２のエミッタ接地増幅段の前記出力端子に夫々接続して
いること、 を特徴とする利得可変増幅器。3. The variable gain amplifier according to claim 1, wherein: a) said first variable resistance means (20y) feeds said first current (I1y) to said output terminal. (D1c, D2c), the first pair of diode means having a first interconnect (J1y) having an anode connected to each other, and a cathode connected to the first and second diodes.
B) the second variable resistance means (30y) is a second pair of diode means (30) for extracting the second current (I2y) from the output terminal. D3c, D4c), said second pair of diode means having a second interconnect (J2y) having their cathodes interconnected, and an anode having said first and second grounded emitter amplifiers. A variable gain amplifier connected to the output terminal of each stage.
器であって、 前記利得調節手段（2）は、更に、前記第１対のダイオ
ード手段の前記第１相互接続部に接続した制御式電流源
（22）であって、利得の設定値（Ev）に応じた大きさで
前記第１相互接続部に対する前記第１電流を発生する制
御式電流源（22）、を含んでおり、 前記ＤＣレベル補正手段（3）の前記制御式電流源（3
4）は、前記第２対のダイオード手段の前記第２相互接
続部に接続しておりかつ前記の検出したＤＣレベルに応
答するようになっており、前記第２相互接続部に対する
前記第２電流を発生すること、を 特徴とする利得可変増幅器。4. A variable gain amplifier according to claim 2 or 3, wherein the gain control means (2) is further in, and connected to the first interconnect portion before Symbol first pair of diode means a controlled current source (22), the gain setting controlled current source for generating said first current to said first interconnect in a size corresponding to (Ev) (22), includes a The controlled current source (3 ) of the DC level correction means (3) ;
4), the relative said second interconnect are connected to and Ri Contact adapted to respond to the detected DC level of the previous SL second interconnects the second pair of diode means the generating a second current, variable gain amplifier according to claim.
て、 前記利得調節手段の前記制御式電流源（22）は、 イ） 前記利得設定値に対応する利得設定用電圧（Ev）
を発生する利得制御電圧源と、 ロ） 前記利得設定用電圧を受けるように接続してお
り、該利得設定用電圧の大きさに応じた大きさの前記第
１電流を発生する電圧制御式電流源（Q5、IC2,R10）と、 から成っていること、を特徴とする利得可変増幅器。5. The variable gain amplifier according to claim 4, wherein the controllable current source (22) of the gain adjustment means comprises: a) a gain setting voltage (Ev) corresponding to the gain setting value.
And b) a voltage-controlled current source connected to receive the gain setting voltage and generating the first current having a magnitude corresponding to the magnitude of the gain setting voltage. And a source (Q5, IC2, R10).
可変増幅器であって、 前記ダイオード手段は、少なくとも１つのダイオードか
ら成ること、を特徴とする利得可変増幅器。6. The variable gain amplifier according to claim 1, wherein said diode means comprises at least one diode.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021066A JP3068222B2 (en) | 1991-02-14 | 1991-02-14 | Variable gain amplifier |
| EP91310797A EP0487358B1 (en) | 1990-11-22 | 1991-11-22 | Alarm systems |
| DE69120636T DE69120636T2 (en) | 1990-11-22 | 1991-11-22 | Alarm system |
| US07/796,449 US5172093A (en) | 1990-11-22 | 1991-11-22 | Alarming system |
| KR1019920000743A KR100187791B1 (en) | 1991-02-14 | 1992-01-20 | Variable gain amplifier |
| US07/835,507 US5218318A (en) | 1991-02-14 | 1992-02-14 | Variable gain amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021066A JP3068222B2 (en) | 1991-02-14 | 1991-02-14 | Variable gain amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04259106A JPH04259106A (en) | 1992-09-14 |
| JP3068222B2 true JP3068222B2 (en) | 2000-07-24 |
Family
ID=12044516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021066A Expired - Fee Related JP3068222B2 (en) | 1990-11-22 | 1991-02-14 | Variable gain amplifier |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5218318A (en) |
| JP (1) | JP3068222B2 (en) |
| KR (1) | KR100187791B1 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2689705B1 (en) * | 1992-04-01 | 1994-06-10 | Sgs Thomson Microelectronics | VIDEO AMPLIFIER CIRCUIT WITH GAIN AND ALIGNMENT CONTROL. |
| JP3088262B2 (en) * | 1995-02-10 | 2000-09-18 | エイ・ティ・アンド・ティ・コーポレーション | Low distortion differential amplifier circuit |
| US6078169A (en) * | 1998-09-30 | 2000-06-20 | Siemens Medical Systems, Inc. | Amplifier for interpolating the power supply from multiple supply voltages |
| JP2000278109A (en) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | High frequency switch, changeover type high frequency switch and changeover type high frequency power amplifier |
| KR100694065B1 (en) * | 2004-11-11 | 2007-03-12 | 삼성전자주식회사 | Variable gain amplifier |
| US7205836B2 (en) * | 2005-05-03 | 2007-04-17 | M/A-Com, Inc. | SiGe differential cascode amplifier with miller effect resonator |
| GB2457699B (en) * | 2008-02-22 | 2011-12-21 | Red Lion 49 Ltd | Differential audio amplifier |
| FR2999831B1 (en) * | 2012-12-18 | 2019-01-25 | Sagemcom Energy & Telecom Sas | DEMODULATION DEVICE |
| US8742846B1 (en) * | 2013-03-14 | 2014-06-03 | Hittite Microwave Corporation | Selectable gain differential amplifier |
| JP2019146044A (en) * | 2018-02-21 | 2019-08-29 | 日本電信電話株式会社 | Variable gain amplifier |
| KR20230153127A (en) | 2022-04-28 | 2023-11-06 | 박진수 | Cheomseongdae model with hope and its manufacturing method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522365A (en) * | 1975-06-24 | 1977-01-10 | Hitachi Ltd | Variable attenuator circuit |
| JPS59230605A (en) * | 1983-06-15 | 1984-12-25 | Mitsubishi Chem Ind Ltd | Preparation of dynamic membrane |
| JPS61247625A (en) * | 1985-04-22 | 1986-11-04 | Furukawa Electric Co Ltd:The | Formation of synthetic quartz material |
| JPS62117404A (en) * | 1985-11-18 | 1987-05-28 | Hitachi Denshi Ltd | Variable gain amplifier circuit |
| JPH0255171A (en) * | 1988-08-20 | 1990-02-23 | Ricoh Co Ltd | Image forming apparatus |
-
1991
- 1991-02-14 JP JP3021066A patent/JP3068222B2/en not_active Expired - Fee Related
-
1992
- 1992-01-20 KR KR1019920000743A patent/KR100187791B1/en not_active IP Right Cessation
- 1992-02-14 US US07/835,507 patent/US5218318A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100187791B1 (en) | 1999-06-01 |
| US5218318A (en) | 1993-06-08 |
| KR920017350A (en) | 1992-09-26 |
| JPH04259106A (en) | 1992-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3068222B2 (en) | Variable gain amplifier | |
| EP0516423B1 (en) | Composite differential amplifier | |
| GB2119102A (en) | Load impedance detector for audio power amplifiers | |
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| US3921091A (en) | Amplifier circuit | |
| US5023569A (en) | Variable gain amplifier | |
| US6933786B1 (en) | Amplifier circuit and method | |
| US3940708A (en) | Gain control circuit | |
| US5682119A (en) | Variable gain circuit | |
| EP0473166A1 (en) | Amplifying circuit | |
| US6028482A (en) | Wide dynamic range transimpedance amplifier circuit | |
| JPH021401B2 (en) | ||
| JP3144478B2 (en) | Current mirror circuit | |
| GB2066600A (en) | Variable-gain differential amplifier with gain-control-signal-independant dc output level | |
| EP0385547A1 (en) | Amplifier arrangement with saturation detection | |
| JP3387974B2 (en) | Operational amplifier circuit | |
| US5029281A (en) | Clipping circuit | |
| JP3444667B2 (en) | Variable gain amplifier circuit | |
| JPH09331221A (en) | Gain variable amplifier | |
| JPS6325768Y2 (en) | ||
| EP0362217B1 (en) | Output amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPS6048609A (en) | Automatic level adjusting circuit | |
| JP3316357B2 (en) | Clip detection circuit | |
| US4620108A (en) | Means providing independently controlled superimposed AC and DC voltages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |