JP3067833B2 - Image processing apparatus and method - Google Patents
Image processing apparatus and methodInfo
- Publication number
- JP3067833B2 JP3067833B2 JP9654391A JP9654391A JP3067833B2 JP 3067833 B2 JP3067833 B2 JP 3067833B2 JP 9654391 A JP9654391 A JP 9654391A JP 9654391 A JP9654391 A JP 9654391A JP 3067833 B2 JP3067833 B2 JP 3067833B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image
- coefficient
- edge
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、テレビ・カメラやVT
Rなどから入力された動画像をCRTやプリンタなどに
静止画として出力するための画像処理装置及び方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television camera, a VT
The present invention relates to an image processing apparatus and method for outputting a moving image input from R or the like as a still image to a CRT or a printer.
【0002】[0002]
【従来の技術】従来、プリンタなどに印加される画像信
号は、イメージ・スキャナなどの静止画入力装置から入
力されたものが主であったが、近年、テレビ・カメラ、
ビデオ・カメラ、VTRなどの多種多様な映像機器が使
用されるようになった。また、ハイビジョン・テレビな
どの画像の高精細化に伴い、ハイビジョン・テレビ画像
をプリンタや印刷装置により印刷したいとする要望があ
る。2. Description of the Related Art Conventionally, image signals applied to a printer or the like have been mainly input from a still image input device such as an image scanner.
A wide variety of video equipment such as video cameras and VTRs have been used. In addition, with the increase in definition of an image of a high-definition television or the like, there is a demand for printing a high-definition television image by a printer or a printing device.
【0003】[0003]
【発明が解決しようとする課題】しかし、テレビ・カメ
ラの入力画像は動画像であるのに対し、プリンタにおけ
る出力画像は静止画像であるので、動画像を静止画像に
変換する装置が必要になる。動画/静止画変換に際して
は、ノイズ成分が動画像より静止画像で視覚的に目立ち
やすいという点が問題になってくる。即ち、動画像では
視覚系の時間軸方向の積分効果により1フレーム中のノ
イズが見えにくくなるのに対し、1フレームを抽出した
静止画像では視覚系の積分効果が無く、ノイズによる画
質劣化が目立つ。However, since the input image of the television camera is a moving image, while the output image of the printer is a still image, a device for converting the moving image into a still image is required. . At the time of moving image / still image conversion, there is a problem in that noise components are more visually conspicuous in a still image than in a moving image. That is, in a moving image, noise in one frame becomes difficult to see due to the integration effect of the visual system in the time axis direction, whereas in a still image from which one frame is extracted, there is no visual system integration effect, and image quality degradation due to noise is conspicuous. .
【0004】ノイズ除去方法には、フレーム間平滑化と
フレーム内平滑化があるが、一長一短である。即ち、フ
レーム間平滑化では、画像に動き部分があると、フレー
ム間での画像位置がずれる。従ってノイズの除去されな
い部分が残るだけでなく、ボケや色にじみなどの不鮮明
部分が発生する。また、フレーム内平滑化では、高周波
成分が除去されるので、画像のエッジ部分が不鮮明にな
る。エッジを保存してフレーム内平滑化を行なう各種の
フィルタリング手法が提案されているが、フレーム内の
情報のみを使用しているので、ノイズ除去が不十分であ
る。[0004] Noise removal methods include inter-frame smoothing and intra-frame smoothing, but they have advantages and disadvantages. That is, in the inter-frame smoothing, if there is a moving portion in the image, the image position between the frames shifts. Therefore, not only a portion from which noise is not removed remains but also an unclear portion such as blur or color blur occurs. In the intra-frame smoothing, high-frequency components are removed, so that an edge portion of an image becomes unclear. Various filtering methods for preserving edges and performing intra-frame smoothing have been proposed. However, since only information within the frame is used, noise removal is insufficient.
【0005】また、従来の方法では、処理速度が遅いと
いう問題点があった。Further, the conventional method has a problem that the processing speed is slow.
【0006】そこで本発明は、このような問題点を解決
する画像処理装置及び方法を提示することを目的とす
る。Accordingly, an object of the present invention is to provide an image processing apparatus and method for solving such a problem.
【0007】[0007]
【課題を解決するための手段】本発明に係る画像処理装
置は、複数の画面の画像データを入力する入力手段と、
前記複数の画面の少なくとも2つの画面の画像データを
直交変換する直交変換手段と、前記直交変換手段により
直交変換された少なくとも2つの画面の画像データに基
づいて画像の動きを検出する動き検出手段と、前記直交
変換手段により直交変換された画像データに基づいて画
像のエッジを検出するエッジ検出手段と、前記直交変換
手段により直交変換された画像データに対し、前記動き
検出手段及び前記エッジ検出手段の検出結果に従ってノ
イズ低減処理を施すノイズ低減手段とを有することを特
徴とする。An image processing apparatus according to the present invention comprises: input means for inputting image data of a plurality of screens ;
Orthogonal transform means for orthogonally transforming image data of at least two screens of the plurality of screens; and motion detecting means for detecting motion of an image based on the image data of at least two screens orthogonally transformed by the orthogonal transform means. , The orthogonal
Image based on the image data orthogonally transformed by the transformation means.
Edge detecting means for detecting an edge of an image, the image data that has been orthogonally converted by the orthogonal transform unit, the motion
And a noise reduction unit for performing a noise reduction process according to a detection result of the edge detection unit .
【0008】また本発明に係る画像処理方法は、複数の
画面の画像データを入力する入力処理と、前記複数の画
面の少なくとも2つの画面の画像データを直交変換する
直交変換処理と、前記直交変換処理で直交変換された少
なくとも2つの画面の画像データに基づいて画像の動き
を検出する動き検出処理と、前記直交変換処理で直交変
換された画像データに基づいて画像のエッジを検出する
エッジ検出処理と、前記直交変換処理により直交変換さ
れた画像データに対し、前記動き検出処理及び前記エッ
ジ検出処理の各結果に従ってノイズ低減処理を施すノイ
ズ低減処理とを有することを特徴とする。[0008] The image processing method according to the present invention, an input process for inputting image data of a plurality of <br/> screens, the plurality of image
And orthogonal transform processing to orthogonally transform the image data of at least two screen surfaces, small orthogonally converted by the orthogonal transform
Image movement based on image data of at least two screens
Motion detection processing for detecting the
Detect image edges based on the converted image data
The motion detection processing and the edge detection are performed on the image data orthogonally transformed by the edge detection processing and the orthogonal transformation processing.
And having a noise reduction process applied noise reduction processing according to the result of the edge detection process.
【0009】[0009]
【0010】[0010]
【実施例】以下、図面を参照して本発明の実施例を説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【0011】図1は本発明の一実施例及びその周辺装置
の構成ブロック図を示す。10は本発明の一実施例であ
る動画/静止画変換装置、12はテレビ・カメラ、ビデ
オ・カメラ、VTRなどの動画像入力装置、14はカラ
ー・プリンタやカラー・モニタなどの静止画像出力装置
である。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention and its peripheral devices. Reference numeral 10 denotes a moving image / still image conversion device according to an embodiment of the present invention, 12 denotes a moving image input device such as a television camera, a video camera, or a VTR, and 14 denotes a still image output device such as a color printer or a color monitor. It is.
【0012】本実施例の動画/静止画変換装置10にお
いて、16は動画像入力装置12とのインターフェー
ス、18は静止画像出力装置14とのインターフェー
ス、20は画像データ・バス、22は制御信号バス、2
4は全体を制御する制御回路、26は動画像をフレーム
単位で数フレーム分記憶できる画像メモリである。In the moving image / still image converter 10 of this embodiment, 16 is an interface with the moving image input device 12, 18 is an interface with the still image output device 14, 20 is an image data bus, and 22 is a control signal bus. , 2
Reference numeral 4 denotes a control circuit for controlling the whole, and reference numeral 26 denotes an image memory capable of storing several frames of moving images in frame units.
【0013】28はフレーム間の画像の動き量を検出す
る動き量検出回路、30はフレーム内のエッジ量を検出
するエッジ量検出回路であり、これらの回路28,30
は、直交変換回路31を介して画像データ・バス20及
び制御信号バス22と接続する。32はノイズ除去回路
であり、フレーム内でノイズ低減処理するフレーム内処
理回路34とフレーム間でノイズ低減処理するフレーム
間処理回路36を具備する。ノイズ除去回路32は、逆
直交変換回路37を介して画像データ・バス20及び制
御信号バス22と接続する。Reference numeral 28 denotes a motion detection circuit for detecting the motion of an image between frames. Reference numeral 30 denotes an edge detection circuit for detecting an edge within a frame.
Are connected to the image data bus 20 and the control signal bus 22 via the orthogonal transform circuit 31. Reference numeral 32 denotes a noise removal circuit, which includes an intra-frame processing circuit 34 for performing noise reduction processing within a frame and an inter-frame processing circuit 36 for performing noise reduction processing between frames. The noise removing circuit 32 is connected to the image data bus 20 and the control signal bus 22 via the inverse orthogonal transform circuit 37.
【0014】38は、ユーザが動画/静止画変換装置1
0(具体的には制御回路24)に種々の操作指示を入力
するキー・スイッチなどからなる操作装置である。Reference numeral 38 denotes a moving image / still image conversion device 1
0 (specifically, the control circuit 24) is an operation device including key switches for inputting various operation instructions.
【0015】上記実施例で、係数発生回路44,58,
70,76及び基準値発生回路52は、具体的には、
i,jをアドレスとして所定の係数又は基準値をルック
アップ・テーブル形式で保持するRAM又はROMから
なる。In the above embodiment, the coefficient generating circuits 44, 58,
70 and 76 and the reference value generation circuit 52 are, specifically,
It comprises a RAM or a ROM that holds a predetermined coefficient or reference value in a look-up table format using i and j as addresses.
【0016】本実施例では、直交変換回路31は、画像
データ・バス20上の画像データを2次元離散的コサイ
ン変換(以下、DCTと略す。)し、逆直交変換回路3
7は、ノイズ除去回路32からのデータを逆2次元離散
的コサイン変換(以下、逆DCTと略す。)して画像デ
ータ・バス20に出力する。直交変換の単位としてはN
画素×N画素の正方形とする。Nは、大き過ぎると計算
量が膨大になり、小さ過ぎるとDCTの効果がでにくい
ので、本実施例では、N=4〜8程度とする。以下の説
明では、実空間の注目領域の画像をAij,Bijで表
わし、直交変換後の画像をXij,Yijで表わす。直
交変換後では、周波数軸上の信号になるので、Xij,
Yijで、i,jが大きいほど周波数が高くなる。2次
元離散的コサイン変換及びその逆変換自体については、
本発明とは関係ないので、詳細な説明は省略する。In this embodiment, the orthogonal transform circuit 31 performs a two-dimensional discrete cosine transform (hereinafter abbreviated as DCT) on the image data on the image data bus 20, and performs an inverse orthogonal transform circuit 3.
7 performs an inverse two-dimensional discrete cosine transform (hereinafter abbreviated as an inverse DCT) on the data from the noise removal circuit 32 and outputs the result to the image data bus 20. The unit of orthogonal transform is N
It is a square of pixels × N pixels. If N is too large, the amount of calculation becomes enormous, and if N is too small, the effect of DCT is difficult to obtain. Therefore, in this embodiment, N is set to about 4 to 8. In the following description, the image of the attention area in the real space is represented by Aij and Bij, and the image after the orthogonal transformation is represented by Xij and Yij. After the orthogonal transformation, the signal becomes a signal on the frequency axis.
In Yij, the frequency increases as i and j increase. Regarding the two-dimensional discrete cosine transform and its inverse transform itself,
Since it has nothing to do with the present invention, a detailed description is omitted.
【0017】図2は、動き量検出回路28、エッジ量検
出回路30及びノイズ除去回路32からなる部分の詳細
な回路構成ブロック図を示す。いうまでもないが、動き
量検出回路28及びエッジ量検出回路30には、直交変
換回路31により直交変換された画像データが入力す
る。FIG. 2 is a detailed circuit block diagram of a portion including the motion amount detecting circuit 28, the edge amount detecting circuit 30, and the noise removing circuit 32. Needless to say, image data that has been orthogonally transformed by the orthogonal transformation circuit 31 is input to the motion amount detection circuit 28 and the edge amount detection circuit 30.
【0018】動き量検出回路28において、40は周波
数空間でのフレーム間の差(XijとYijの差)を計
算する差分回路、42は差分器40の出力の絶対値をと
る絶対値回路、44は係数αijを発生する係数発生回
路、46は絶対値回路42の出力に係数発生回路44が
発生する係数αijを乗算する乗算回路、48は乗算回
路46の出力を注目領域内で積算する積算回路である。
積算回路48の出力が、検出された動き量MVである。In the motion amount detecting circuit 28, reference numeral 40 denotes a difference circuit for calculating a difference between frames in the frequency space (difference between Xij and Yij); 42, an absolute value circuit for obtaining the absolute value of the output of the differentiator 40; Is a coefficient generation circuit for generating a coefficient αij, 46 is a multiplication circuit for multiplying the output of the absolute value circuit 42 by the coefficient αij generated by the coefficient generation circuit 44, and 48 is an integration circuit for multiplying the output of the multiplication circuit 46 in the attention area. It is.
The output of the integrating circuit 48 is the detected motion amount MV.
【0019】エッジ量検出回路30において、50はX
ijの絶対値をとる絶対値回路、52はエッジ量検出に
必要な基準値Eijを発生する基準値発生回路、54は
絶対値回路50の出力から基準値発生回路52の発生す
る基準値Eijを減算する差分回路、56は差分回路5
4の出力の符号(正/負)を判定する判定回路、58は
係数βijを発生する係数発生回路、60は判定回路5
6の出力に係数βijを乗算する乗算回路、62は乗算
回路60の出力を注目領域内で積算する積算回路、64
は判定回路56の判定結果に従いグループ分けを行なう
グループ形成回路である。積算回路62の出力が、検出
されたエッジ量EVである。In the edge amount detection circuit 30, X is 50
An absolute value circuit for taking the absolute value of ij, 52 is a reference value generating circuit for generating a reference value Eij necessary for edge amount detection, and 54 is a reference value Eij generated by the reference value generating circuit 52 from the output of the absolute value circuit 50. Difference circuit for subtraction, 56 is difference circuit 5
A judgment circuit for judging the sign (positive / negative) of the output of 4; 58, a coefficient generation circuit for generating a coefficient βij;
A multiplier circuit for multiplying the output of the multiplier 6 by the coefficient βij; 62, an integrating circuit for integrating the output of the multiplier circuit 60 within the region of interest;
Is a group forming circuit for performing grouping according to the judgment result of the judgment circuit 56. The output of the integrating circuit 62 is the detected edge amount EV.
【0020】フレーム間処理回路36において、66は
Xijのバッファ、68は差分回路40の出力Xij−
Yijのバッファ、70は動き量検出回路28の出力M
Vに応じた係数Tijを発生する係数発生回路、72は
係数Tijにバッファ68の出力Xij−Yijを乗算
する乗算回路、74はバッファ66の出力Xijから乗
算回路72の出力を減算する差分回路である。In the inter-frame processing circuit 36, reference numeral 66 denotes an Xij buffer, and 68 denotes an output Xij−
Yij buffer, 70 is output M of motion amount detection circuit 28
A coefficient generation circuit for generating a coefficient Tij according to V; a multiplication circuit 72 for multiplying the coefficient Tij by the output Xij-Yij of the buffer 68; a difference circuit 74 for subtracting the output of the multiplication circuit 72 from the output Xij of the buffer 66 is there.
【0021】フレーム内処理回路34において、76は
エッジ量検出回路30の積算回路62から出力されるエ
ッジ量EVと、グループ形成回路64から出力されるグ
ループ・フラグGijとから係数Kijを発生する係数
発生回路、78はフレーム間処理回路36の出力Sij
のバッファ、80は係数Kijにバッファ78の出力を
乗算する乗算回路である。乗算回路80の出力が、直交
変換後の画像データをノイズ除去した信号Zijとな
る。In the in-frame processing circuit 34, a coefficient 76 generates a coefficient Kij from the edge amount EV output from the integration circuit 62 of the edge amount detection circuit 30 and the group flag Gij output from the group formation circuit 64. A generation circuit 78 is an output Sij of the inter-frame processing circuit 36.
Is a multiplication circuit for multiplying the coefficient Kij by the output of the buffer 78. The output of the multiplication circuit 80 is a signal Zij obtained by removing noise from the image data after the orthogonal transformation.
【0022】本実施例の動作を説明する。ユーザが操作
装置38により動画像の入力要求を入力すると、制御回
路24は、制御信号バス22を介してインターフェース
16及び画像メモリ26をアクティブにして、画像デー
タ・バス20へのアクセス権を与える。インターフェー
ス16は、動画像入力装置12からフレーム同期信号な
どの同期信号に同期して動画像信号を取り込み、画像デ
ータ・バス20上に出力する。勿論、動画像入力装置1
2の出力信号がアナログ信号である場合、インターフェ
ース16はディジタル信号に変換して画像データ・バス
20上に出力する。The operation of this embodiment will be described. When a user inputs a moving image input request using the operation device 38, the control circuit 24 activates the interface 16 and the image memory 26 via the control signal bus 22 to give an access right to the image data bus 20. The interface 16 fetches a moving image signal from the moving image input device 12 in synchronization with a synchronizing signal such as a frame synchronizing signal, and outputs the moving image signal onto the image data bus 20. Of course, the moving image input device 1
If the output signal of the second is an analog signal, the interface 16 converts the signal into a digital signal and outputs the digital signal on the image data bus 20.
【0023】画像メモリ26は、画像データ・バス20
上の画像データを順次取り込み、連続する画像をフレー
ム単位で数フレーム分(少なくとも2フレーム)記憶す
る。所定フレーム数の画像データが画像メモリ26に記
憶されると、制御回路24は、制御信号バス22を介し
てインターフェース16及び画像メモリ26をノンアク
ティブにする。これにより動画像の入力が完了する。The image memory 26 stores the image data bus 20
The above image data is sequentially captured, and successive images are stored for several frames (at least two frames) in frame units. When a predetermined number of frames of image data are stored in the image memory 26, the control circuit 24 makes the interface 16 and the image memory 26 non-active via the control signal bus 22. Thus, the input of the moving image is completed.
【0024】次に、ユーザが操作装置38から静止画像
への変換要求を入力すると、動画/静止画変換装置10
は、画像メモリ26に記憶された複数のフレーム画像か
らノイズ除去された静止画像を形成し、静止画像出力装
置14に出力する。即ち、制御回路24は制御信号バス
22を介して、画像メモリ26、直交変換回路31、動
き量検出回路28、エッジ量検出回路30、ノイズ除去
回路32及び逆直交変換回路37をアクティブにし、画
像データ・バス20へのアクセス権を与える。直交変換
回路31は、画像メモリ26に記憶される第1フレーム
画像Aijと、第2フレームの画像Bijを所定の小領
域単位で読み込み、それぞれをXij,Yijに直交変
換して内部メモリに記憶する。動き量検出回路28は、
詳細は後述するが、Xij,Yijから周波数空間での
画像の差Xij−Yijと動き量MVを計算して出力す
る。エッジ量検出回路30は、詳細は後述するが、Xi
jから、エッジ量EVと特徴成分Gijを計算して出力
する。フレーム間処理回路36は、動き量MVに応じ
て、Xij,Yijをフレーム間平滑化した信号Sij
を出力し、フレーム内処理回路34は、エッジ量EV及
び特徴成分Gijに応じてフレーム間平滑化信号Sij
をフレーム内処理(例えば、フレーム内平滑化処理とエ
ッジ強調処理)を行なう。Next, when the user inputs a request for conversion into a still image from the operation device 38, the moving image / still image conversion device 10
Forms a still image from which noise has been removed from a plurality of frame images stored in the image memory 26, and outputs the still image to the still image output device 14. That is, the control circuit 24 activates the image memory 26, the orthogonal transformation circuit 31, the motion amount detection circuit 28, the edge amount detection circuit 30, the noise removal circuit 32, and the inverse orthogonal transformation circuit 37 via the control signal bus 22, and The access right to the data bus 20 is given. The orthogonal transformation circuit 31 reads the first frame image Aij and the second frame image Bij stored in the image memory 26 in predetermined small area units, orthogonally converts them into Xij and Yij, and stores them in the internal memory. . The motion amount detection circuit 28
Although the details will be described later, the difference Xij-Yij of the image in the frequency space and the motion amount MV are calculated and output from Xij and Yij. Although the details will be described later, the edge amount detection circuit 30
From j, an edge amount EV and a feature component Gij are calculated and output. The inter-frame processing circuit 36 generates a signal Sij obtained by smoothing Xij and Yij between frames according to the motion amount MV.
The intra-frame processing circuit 34 outputs the inter-frame smoothed signal Sij according to the edge amount EV and the characteristic component Gij.
Are subjected to intra-frame processing (eg, intra-frame smoothing processing and edge enhancement processing).
【0025】逆直交変換回路37はフレーム内平滑化回
路34の出力Zijを逆直交変換し、画像データ・バス
20を介して画像メモリ26の出力フレーム用記憶エリ
アに書き込む。フレームの全画像領域について、注目小
領域毎に同様の処理を行なうことにより、ノイズ低減さ
れたフレーム画像が出力フレーム用記憶エリアに記憶さ
れ、ノイズ低減処理が完了する。The inverse orthogonal transform circuit 37 performs an inverse orthogonal transform on the output Zij of the intra-frame smoothing circuit 34 and writes the result into the output frame storage area of the image memory 26 via the image data bus 20. By performing the same processing for all the image areas of the frame for each small area of interest, the noise-reduced frame image is stored in the output frame storage area, and the noise reduction processing is completed.
【0026】ノイズ低減処理が完了すると、制御回路2
4は制御信号バス22を介して、動き量検出回路28、
エッジ量検出回路30、直交変換回路31、ノイズ除去
回路32及び逆直交変換回路37をノンアクティブに
し、インターフェース18をアクティブにして、画像メ
モリ26の出力フレーム用記憶エリアに記憶される出力
用フレームを順次画像データ・バス20に読み出す。イ
ンターフェース18は画像データ・バス20の画像デー
タを、静止画像出力装置14と同期をとって静止画像出
力装置14に出力する。静止画像出力装置14は、これ
により、可視の静止画像を形成出力する。静止画像出力
装置14の信号入力形式がアナログ形式である場合に
は、インターフェース18は内部のD/A変換器により
アナログ画像信号を出力する。When the noise reduction processing is completed, the control circuit 2
4 is a control signal bus 22 through which a motion amount detection circuit 28;
The edge amount detection circuit 30, the orthogonal transformation circuit 31, the noise removal circuit 32, and the inverse orthogonal transformation circuit 37 are deactivated, the interface 18 is activated, and the output frame stored in the output frame storage area of the image memory 26 is read. The data is sequentially read out to the image data bus 20. The interface 18 outputs the image data on the image data bus 20 to the still image output device 14 in synchronization with the still image output device 14. Thus, the still image output device 14 forms and outputs a visible still image. When the signal input format of the still image output device 14 is an analog format, the interface 18 outputs an analog image signal by an internal D / A converter.
【0027】次に、動き量検出回路28、エッジ量検出
回路30及びノイズ除去回路32の具体的動作を説明す
る。Next, specific operations of the motion amount detecting circuit 28, the edge amount detecting circuit 30, and the noise removing circuit 32 will be described.
【0028】動き量MV及びエッジ量EVは、下記式に
従って計算する。即ち、 MV=Σαij×ABS(Xij−Yij) (1) EV=Σβij×REC(ABS(Xij)−Eij)) (2) 但し、Σはi=0〜N−1,j=0〜N−1の総和を示
し、ABS()は絶対値を表わし、REC()は、 REC(x)=0 (x≦0) REC(x)=x (x>0) という整流的な関数である。また、αij,βijは重
み係数、Eijは正値であって、エッジ成分の基準値
(一種の閾値)である。The motion amount MV and the edge amount EV are calculated according to the following equations. MV = Σαij × ABS (Xij−Yij) (1) EV = Σβij × REC (ABS (Xij) −Eij)) (2) where Σ is i = 0 to N−1 and j = 0 to N− ABS () represents an absolute value, and REC () is a rectifying function of REC (x) = 0 (x ≦ 0) REC (x) = x (x> 0). Αij and βij are weighting factors, and Eij is a positive value, which is a reference value (a kind of threshold) of an edge component.
【0029】動き量検出回路28の動作を説明する。動
き量検出回路28は、直交変換回路31から、周波数空
間の第1及び第2フレームの注目領域の画像Xij,Y
ijを順次読み出す。差分回路40は各要素の差Xij
−Yijを出力し、絶対値回路42がその差Xij−Y
ijの絶対値を出力し、乗算回路46は、絶対値回路4
2の出力ABS(Xij−Yij)に、係数発生回路4
4が発生する係数αijを乗算する。係数αijは、D
CTの要素のスケールに合わせたり、重視する周波数成
分に相当する要素の評価を大きくするのに利用される。
係数αijは予めi,jに対して決定されている。積算
回路48は乗算回路46の出力をi=0〜N−1,j=
0〜N−1について積算する。これにより、式(1)に
示す動き量MVが得られる。得られた動き量MVは、フ
レーム間処理回路36の係数発生回路70に印加され、
係数発生回路70は、動き量MVを一時記憶する。The operation of the motion amount detection circuit 28 will be described. The motion amount detection circuit 28 outputs the image Xij, Y of the attention area of the first and second frames in the frequency space from the orthogonal transformation circuit 31.
ij are sequentially read. The difference circuit 40 calculates the difference Xij of each element.
−Yij, and the absolute value circuit 42 outputs the difference Xij−Y
ij is output, and the multiplication circuit 46 outputs the absolute value
A coefficient generation circuit 4 is applied to the output ABS (Xij-Yij)
4 is multiplied by a coefficient αij. The coefficient αij is D
It is used to match the scale of the CT element or to increase the evaluation of the element corresponding to the frequency component to be emphasized.
The coefficient αij is determined in advance for i and j. The integrating circuit 48 outputs the output of the multiplying circuit 46 from i = 0 to N−1, j =
Integration is performed for 0 to N-1. As a result, the motion amount MV shown in Expression (1) is obtained. The obtained motion amount MV is applied to the coefficient generation circuit 70 of the inter-frame processing circuit 36,
The coefficient generation circuit 70 temporarily stores the motion amount MV.
【0030】エッジ量検出回路30は動き量検出回路2
8と同時的に、次のように動作する。即ち、絶対値回路
50はXijの絶対値ABS(Xij)を出力する。係
数発生回路52は係数Eijを発生し、差分回路54
は、絶対値回路50の出力ABS(Xij)から係数E
ijを減算する。判定回路56は差分回路54の出力A
BS(Xij)−Eijが正か負かを判定し、正の場
合、ABS(Xij)−Eijを乗算回路60に出力す
ると共にグループ形成回路64のフラグGijをセット
し(1にし)、負又はゼロの場合、0を乗算回路60に
出力すると共にグループ形成回路64のフラグGijを
リセットする(0にする)。フラグGijにより、エッ
ジに寄与する要素(Gij=1の要素)と、寄与しない
要素(Gij=0の要素)とにグループ分けされる。The edge amount detection circuit 30 is a motion amount detection circuit 2
8 and operates as follows. That is, the absolute value circuit 50 outputs the absolute value ABS (Xij) of Xij. The coefficient generation circuit 52 generates a coefficient Eij,
Is a coefficient E from the output ABS (Xij) of the absolute value circuit 50.
ij is subtracted. The judgment circuit 56 outputs the output A of the difference circuit 54.
It is determined whether BS (Xij) -Eij is positive or negative. If positive, ABS (Xij) -Eij is output to the multiplying circuit 60 and the flag Gij of the group forming circuit 64 is set (to 1), and negative or If it is zero, it outputs 0 to the multiplication circuit 60 and resets the flag Gij of the group formation circuit 64 (sets it to 0). According to the flag Gij, elements are grouped into elements that contribute to the edge (elements with Gij = 1) and elements that do not contribute (elements with Gij = 0).
【0031】乗算回路60は、判定回路56の出力RE
C(ABS(Xij)−Eij)に係数発生回路58か
らの係数βijを乗算し、積算回路62が、乗算回路6
0の出力をi=0〜N−1,j=0〜N−1について積
算する。積算回路62の出力が、注目領域についてのエ
ッジ量EVになる。フレーム内処理回路34の係数発生
回路76は、積算回路62からのエッジ量EV及びグル
ープ形成回路64からのフラグGijを一時記憶する。
なお、エッジ量検出の基準値Eij及び係数βijは、
実験などにより予め決められている。The multiplication circuit 60 outputs the output RE of the judgment circuit 56.
C (ABS (Xij) -Eij) is multiplied by the coefficient βij from the coefficient generation circuit 58, and the multiplication circuit 62
The outputs of 0 are integrated for i = 0 to N−1 and j = 0 to N−1. The output of the integrating circuit 62 becomes the edge amount EV for the region of interest. The coefficient generating circuit 76 of the intra-frame processing circuit 34 temporarily stores the edge amount EV from the integrating circuit 62 and the flag Gij from the group forming circuit 64.
Note that the reference value Eij and the coefficient βij for detecting the edge amount are:
It is determined in advance by experiments or the like.
【0032】このように動き量MV、エッジ量EV及び
フラグGijが決定されると、ノイズ除去回路32によ
りノイズ除去処理が行なわれる。即ち、係数発生回路7
0は動き量MVに応じた係数Tijを出力し、乗算回路
72は、バッファ68からの信号Xij−Yijに、係
数Tijを乗算する。減算回路74は、バッファ66か
らのXijから、乗算回路72の出力Tij×(Xij
−Yij)を減算する。減算回路74は、Xij−Ti
j×(Xij−Yij)を出力する。減算回路74の出
力Sijはフレーム内処理回路34のバッファ78に印
加され、一時記憶される。減算回路74の出力Sij
は、周波数空間でフレーム間処理された画像データに相
当する。When the motion amount MV, the edge amount EV, and the flag Gij are determined as described above, the noise removing circuit 32 performs a noise removing process. That is, the coefficient generation circuit 7
0 outputs a coefficient Tij according to the motion amount MV, and the multiplication circuit 72 multiplies the signal Xij-Yij from the buffer 68 by the coefficient Tij. The subtraction circuit 74 outputs the output Tij × (Xij) of the multiplication circuit 72 from Xij from the buffer 66.
-Yij) is subtracted. The subtraction circuit 74 uses Xij-Ti
j × (Xij−Yij) is output. The output Sij of the subtraction circuit 74 is applied to the buffer 78 of the intra-frame processing circuit 34 and is temporarily stored. Output Sij of subtraction circuit 74
Corresponds to image data that has been subjected to inter-frame processing in the frequency space.
【0033】フレーム内処理回路34では、係数発生回
路76が、エッジ量EV及びグループ・フラグGijに
応じた係数Kijを発生し、乗算回路80が、係数Ki
jに、バッファ78からのSijを乗算する。即ち、乗
算回路80の出力Zijは、Kij×Sijである。Z
ijは、周波数空間でフレーム間処理された画像データ
を同空間でフレーム内処理した画像データに相当する。In the intra-frame processing circuit 34, the coefficient generation circuit 76 generates a coefficient Kij according to the edge amount EV and the group flag Gij, and the multiplication circuit 80 generates the coefficient Ki.
j is multiplied by Sij from buffer 78. That is, the output Zij of the multiplication circuit 80 is Kij × Sij. Z
ij corresponds to image data obtained by performing intra-frame processing on image data that has been subjected to inter-frame processing in the frequency space.
【0034】図3は、周波数空間でのフレーム間処理の
程度を示す係数Tijの特性曲線の一例を示す。動き量
MVが大きくなる程、係数Tijは小さくなり、周波数
空間でのフレーム間処理の程度も小さくなる。具体的に
は、動き量MVが0から所定値MV1までの間では、係
数Tij=1/2であり、従ってSijは(Xij+Y
ij)/2となり、これは周波数空間でフレーム間平均
されたことに相当する。動き量MVが所定値MV2より
大きい場合、係数Tij=0でであり、Sij=Xij
となり、これはフレーム間処理されていないことに相当
する。動き量MVがMV1からMV2の間では、係数T
ijは1/2から0の間で連続的な値をとり、Sijは
(Xij+Yij)/2からXijの範囲で連続的に変
化する。これはフレーム間処理の程度が連続的に変わる
ことを意味する。なお、係数Tij及び閾値MV1,M
V2は、DCTの各要素毎に設定できるが、図3には、
一要素に対する一例を図示した。DCT空間(周波数空
間)でこのようにフレーム間処理すると、第1フレーム
と第2フレームで相関の低い周波数成分が抑制され、こ
れにより、逆DCTした実空間でノイズ抑制効果が得ら
れる。FIG. 3 shows an example of a characteristic curve of a coefficient Tij indicating the degree of inter-frame processing in the frequency space. As the amount of motion MV increases, the coefficient Tij decreases, and the degree of inter-frame processing in the frequency space also decreases. Specifically, when the motion amount MV is between 0 and the predetermined value MV1, the coefficient Tij = 1/2, and therefore Sij is (Xij + Y
ij) / 2, which corresponds to inter-frame averaging in the frequency space. When the motion amount MV is larger than the predetermined value MV2, the coefficient Tij = 0, and Sij = Xij
This is equivalent to no inter-frame processing. When the motion amount MV is between MV1 and MV2, the coefficient T
ij takes a continuous value between 1/2 and 0, and Sij continuously changes in the range of (Xij + Yij) / 2 to Xij. This means that the degree of inter-frame processing changes continuously. Note that the coefficient Tij and the thresholds MV1, M
V2 can be set for each element of the DCT, but FIG.
An example for one element is illustrated. By performing such inter-frame processing in the DCT space (frequency space), frequency components having low correlation between the first frame and the second frame are suppressed, whereby a noise suppression effect is obtained in the inverse DCT real space.
【0035】図4は、周波数空間でのフレーム内処理の
程度を示す係数Kijの特性曲線の一例を示す。この例
では、エッジ量EVを5つの領域に区分されている。係
数Kij及びその閾値EV1〜EV4はDCTの各要素
毎に設定できるが、ここでは一要素に対する一例を図示
してある。FIG. 4 shows an example of a characteristic curve of a coefficient Kij indicating the degree of intra-frame processing in the frequency space. In this example, the edge amount EV is divided into five regions. The coefficient Kij and its threshold values EV1 to EV4 can be set for each element of the DCT. Here, an example for one element is shown.
【0036】エッジ量EVがEV1以下では、係数Ki
j=0(但し、K00=1)であり、フレーム内処理回路
34の出力Zij=0(但し、Z00=S00)となる。こ
れは、直流成分(Z00)以外の周波数成分が除去された
ことを意味し、Zijを逆DCTして得られる要素Ci
jは、注目領域内でブロック平滑化されている。If the edge amount EV is less than EV1, the coefficient Ki
j = 0 (however, K 00 = 1), and the output Zij = 0 (where Z 00 = S 00 ) of the intra-frame processing circuit 34 is obtained. This means that frequency components other than the DC component (Z 00 ) have been removed, and the element Ci obtained by inverse DCT of Zij
j is block-smoothed in the region of interest.
【0037】エッジ量EVがEV1以上でEV2以下の
場合、係数Kijは0から1に連続的に変化する。但
し、K00=1である。直流成分(Z00)以外の周波数成
分の抑制の程度がエッジ量EVに応じて連続的に変化
し、EVが小さいほど、抑制の度合いが大きい。この結
果、Zijを逆DCTして得られる要素Cijは、注目
領域内でエッジ量EVに応じたブロック平滑化をされて
おり、EVが小さい程、ブロック平滑化の度合いが大き
い。When the edge amount EV is equal to or larger than EV1 and equal to or smaller than EV2, the coefficient Kij continuously changes from 0 to 1. However, K 00 = 1. The degree of suppression of frequency components other than the DC component (Z 00 ) changes continuously according to the edge amount EV. The smaller the EV, the greater the degree of suppression. As a result, the element Cij obtained by performing the inverse DCT on Zij has been subjected to block smoothing according to the edge amount EV in the region of interest, and the smaller the EV, the greater the degree of block smoothing.
【0038】エッジ量EVがEV2以上でEV3以下の
場合、係数Kij=1で一定であり、Zij=Sijと
なる。これは、フレーム内処理されないことを意味す
る。When the edge amount EV is equal to or larger than EV2 and equal to or smaller than EV3, the coefficient Kij is constant at 1 and Zij = Sij. This means that no intra-frame processing is performed.
【0039】エッジ量EVがEV3以上でEV4以下の
場合、エッジに寄与するグループG1(Gij=1)の
要素に対して係数Kijは1からKh(>1)に連続的
に変化し、エッジに寄与しないグループG2(Gij=
0)の要素に対して係数Kijは1から0に間で連続的
に変化する。但し、K00=1である。これにより、エッ
ジに寄与する周波数成分の増大の程度とエッジに寄与し
ない周波数成分の抑制の程度が、エッジ量EVに応じて
連続的に変化し、エッジ量EVが大きくなる程、増大及
び抑制の程度が大きくなる。この結果、Zijを逆DC
Tして得られる要素Cijは、注目領域内でエッジ量E
Vに応じてエッジ強調の程度が連続的に変化し、EVが
大きい程、エッジ強調が強くなる。When the edge amount EV is equal to or larger than EV3 and equal to or smaller than EV4, the coefficient Kij continuously changes from 1 to Kh (> 1) for the elements of the group G1 (Gij = 1) contributing to the edge. The non-contributing group G2 (Gij =
The coefficient Kij continuously changes from 1 to 0 for the element of (0). However, K 00 = 1. As a result, the degree of increase of the frequency component that contributes to the edge and the degree of suppression of the frequency component that does not contribute to the edge continuously change according to the edge amount EV. The degree increases. As a result, Zij is converted to the inverse DC
The element Cij obtained by T is the edge amount E within the region of interest.
The degree of edge enhancement changes continuously according to V, and the larger the EV, the stronger the edge enhancement.
【0040】エッジ量EVがEV4以上では、エッジに
寄与するグループG1(Gij=1)の要素に対して係
数Kij=Khとし、エッジに寄与しないグループG2
(Gij=0)の要素に対して係数Kij=0とする。
但し、K00=1である。これにより、直流成分は保存さ
れるが、エッジに寄与する周波数成分が増大し、エッジ
に寄与しない周波数成分が除去される。この結果、Zi
jを逆DCTして得られる要素Cijは、注目領域内で
エッジ強調される。When the edge amount EV is equal to or larger than EV4, the coefficient Kij = Kh is set for the elements of the group G1 (Gij = 1) contributing to the edge, and the group G2 not contributing to the edge is set.
The coefficient Kij = 0 for the element of (Gij = 0).
However, K 00 = 1. Thereby, the DC component is preserved, but the frequency component that contributes to the edge increases, and the frequency component that does not contribute to the edge is removed. As a result, Zi
An element Cij obtained by performing inverse DCT on j is edge-emphasized in the attention area.
【0041】各回路ブロックの機能は、個別のハードウ
エアにより実現しても、専用又は汎用のディジタル演算
処理装置によりソフトウエア処理により実現してもよい
ことはいうまでもない。適宜の箇所の処理をパイプライ
ン処理により同時実行させてもよい。本実施例では、処
理対象画像を2フレームとしたが、勿論、3フレーム以
上の画像を使用して、逐次的にノイズ低減処理を行なっ
てもよい。インターレース走査の動画像に対してはフィ
ールド単位であってもよい。It goes without saying that the function of each circuit block may be realized by individual hardware or by software processing by a dedicated or general-purpose digital processing unit. Processes at appropriate locations may be simultaneously executed by pipeline processing. In this embodiment, the number of images to be processed is two, but of course, noise reduction processing may be performed sequentially using images of three or more frames. A field unit may be used for interlaced scanning moving images.
【0042】また、上記実施例では、直交変換として2
次元離散的コサイン変換を用いたが、本発明はこれに限
定されず、2次元アダマール変換などのその他の直交変
換を用いてもよい。上記実施例では、注目領域のN×N
の正方形ブロックを、直交変換の処理単位とすると共
に、直交変換後での画像処理の単位ともしたが、直交変
換の処理単位をN×Nの正方形ブロックとし、直交変換
後の画像処理をこれより小さいブロックを単位として行
なうようにし、フレーム全体について、直交変換の単位
及び/又は画像処理の単位を相互にオーバーラップさせ
てもよい。Also, in the above embodiment, the orthogonal transform is 2
Although the dimensional discrete cosine transform is used, the present invention is not limited to this, and another orthogonal transform such as a two-dimensional Hadamard transform may be used. In the above embodiment, the N × N
Is used as a unit of image processing after orthogonal transformation, and the square block of is also used as a unit of image processing after orthogonal transformation. The processing may be performed in units of small blocks, and the units of orthogonal transform and / or the units of image processing may overlap each other for the entire frame.
【0043】動き量MV及びエッジ量EVは、式
(1),(2)に規定される数式によらず、別の数式に
従って決定してもよい。例えば、動き量は、実空間での
フレーム差分画像を直交変換した周波数空間で算出して
もよい。エッジ量は、特定のエッジを仮想し、それに応
じた特定のDCTの要素(周波数成分)に着目して求め
てもよい。The amount of motion MV and the amount of edge EV may be determined according to other equations, instead of the equations defined in equations (1) and (2). For example, the motion amount may be calculated in a frequency space obtained by orthogonally transforming a frame difference image in a real space. The edge amount may be obtained by imagining a specific edge and paying attention to a specific DCT element (frequency component) corresponding thereto.
【0044】ノイズ除去方式におけるフレーム間処理及
びフレーム内処理は、上記実施例の構成に限定されな
い。例えば、フレーム間処理における加重平均の係数、
及びフレーム内処理の線形変換の比例係数を、DCT要
素の大きさの関数としてもよい。また、動き量やエッジ
量に応じた可変フィルタを用いてもよい。換言すれば、
エッジ量及び動き量によって制御するパラメータは加重
平均の係数に限らず、他の複数のパラメータであって
も、更には、エッジ量と動き量が複合的に関係するパラ
メータであってもよい。フレーム間処理の後にフレーム
内処理をおこなうという処理順序も、この限りではな
く、逆の順序でも、部分的に関係するものでもよい。処
理単位である注目領域の大きさも、N画素×N画素に限
定されない。即ち、注目領域の大きさや形状は、用いる
フレーム間処理及びフレーム内処理に応じて設定すれば
よい。例えば、処理単位自体を動き量とエッジ量で制御
する構成としてもよい。The inter-frame processing and the intra-frame processing in the noise elimination method are not limited to the configuration of the above embodiment. For example, weighted average coefficients in inter-frame processing,
And the proportionality factor of the linear transformation of the intra-frame processing may be a function of the size of the DCT element. Further, a variable filter according to the amount of motion or the amount of edge may be used. In other words,
The parameters controlled by the edge amount and the motion amount are not limited to the weighted average coefficient, but may be other plural parameters, or may be parameters in which the edge amount and the motion amount are complexly related. The processing order in which the intra-frame processing is performed after the inter-frame processing is not limited to this, and may be reversed or partially related. The size of the attention area, which is a processing unit, is not limited to N pixels × N pixels. That is, the size and shape of the attention area may be set according to the inter-frame processing and the intra-frame processing to be used. For example, a configuration in which the processing unit itself is controlled by the amount of motion and the amount of edge may be employed.
【0045】また本実施例で説明した1又は複数の回路
ブロックの機能をソフトウエア処理により実現してもよ
いことはいうまでもない。It goes without saying that the function of one or a plurality of circuit blocks described in the present embodiment may be realized by software processing.
【0046】本実施例では直交変換としてDCT変換を
用いるので、処理を高速化できる。In this embodiment, since the DCT transform is used as the orthogonal transform, the processing can be speeded up.
【0047】[0047]
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、直交変換された画像データに基づ
いて画像の動き及びエッジを検出し、その検出結果に応
じて前記直交変換された画像データに対してノイズ低減
処理を施すので、画質劣化が目立たない鮮明な画像を得
ることができる。また、画像の動き及びエッジ検出処理
に用いる画像データとノイズ低減処理に用いる画像デー
タとして、直交変換した画像データを共用しているの
で、直交変換の処理部の数及び直交変換処理の回数を減
らすことができ、処理スピードの向上、回路規模の縮
小、コスト削減を図ることができる。 As can be easily understood from the above description, according to the present invention, the motion and the edge of an image are detected based on the image data subjected to orthogonal transformation, and the orthogonal transformation is performed according to the detection result. since subjected to noise reduction processing on the image data, it is possible to image quality deterioration obtain a clear image inconspicuous. In addition, image motion and edge detection processing
Image data used for noise reduction and image data used for noise reduction processing
Share the orthogonally transformed image data
Reduces the number of orthogonal transformation processing units and the number of orthogonal transformation processes.
Processing speed, circuit scale down
Small and cost reduction can be achieved.
【図1】 本発明の一実施例の構成ブロックである。FIG. 1 is a configuration block diagram of an embodiment of the present invention.
【図2】 図1の主要部の構成ブロック図である。FIG. 2 is a configuration block diagram of a main part of FIG. 1;
【図3】 フレーム間処理の係数Tijの特性図であ
る。FIG. 3 is a characteristic diagram of a coefficient Tij of inter-frame processing.
【図4】 フレーム内処理の係数Kijの特性図であ
る。FIG. 4 is a characteristic diagram of coefficients Kij for intra-frame processing.
【符号の説明】 10:動画/静止画変換装置 12:動画像入力装置
14:静止画像出力装置 16,18:インターフェース 20:画像データ・バ
ス 22:制御信号バス24:制御回路 26:画像メ
モリ 28:動き量検出回路 30:エッジ量検出回路
31:直交変換回路 32:ノイズ除去回路 34:
フレーム内処理回路 36:フレーム間処理回路 3
7:逆直交変換回路 38:操作装置 40:減算回路 42:絶対値回路 44:係数発生回
路 46:乗算回路 48:積算回路 50:絶対値回
路 52:基準値発生回路 54:減算回路 56:判
定回路 58:係数発生回路 60:乗算回路 62:
積算回路 64:グループ形成回路 66,68:バッ
ファ 70:係数発生回路 72:乗算回路 74:減
算回路 76:係数発生回路 78:バッファ 80:
乗算回路[Description of Signs] 10: Moving image / still image conversion device 12: Moving image input device
14: Still image output device 16, 18: Interface 20: Image data bus 22: Control signal bus 24: Control circuit 26: Image memory 28: Motion amount detection circuit 30: Edge amount detection circuit 31: Orthogonal transformation circuit 32: Noise Removal circuit 34:
In-frame processing circuit 36: Inter-frame processing circuit 3
7: Inverse orthogonal transformation circuit 38: Operation device 40: Subtraction circuit 42: Absolute value circuit 44: Coefficient generation circuit 46: Multiplication circuit 48: Multiplication circuit 50: Absolute value circuit 52: Reference value generation circuit 54: Subtraction circuit 56: Judgment Circuit 58: Coefficient generation circuit 60: Multiplication circuit 62:
Integration circuit 64: Group formation circuit 66, 68: Buffer 70: Coefficient generation circuit 72: Multiplication circuit 74: Subtraction circuit 76: Coefficient generation circuit 78: Buffer 80:
Multiplication circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−73972(JP,A) 特開 平4−132460(JP,A) 特開 平2−29177(JP,A) 特開 平3−67376(JP,A) 特開 昭62−104283(JP,A) 特開 平1−143583(JP,A) 特開 昭61−158274(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 7/24 - 7/68 H04N 1/41 - 1/419 H04N 5/76 - 5/956 H04N 5/14 - 5/217 G06F 15/62 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-64-73972 (JP, A) JP-A-4-132460 (JP, A) JP-A-2-29177 (JP, A) JP-A-3-3 67376 (JP, A) JP-A-62-104283 (JP, A) JP-A-1-143358 (JP, A) JP-A-61-158274 (JP, A) (58) Fields investigated (Int. H04N 7/ 24-7/68 H04N 1/41-1/419 H04N 5/76-5/956 H04N 5/14-5/217 G06F 15/62
Claims (2)
と、当該画像メモリに記憶される画像を直交変換する直
交変換手段と、当該直交変換手段により直交変換された
画像情報から、動き量及び/又はエッジ量を検出する検
出手段と、当該直交変換手段により直交変換された画像
に対し、当該検出手段の検出結果に従ってノイズ低減処
理を施すノイズ低減手段とからなることを特徴とする画
像処理装置。An image memory capable of storing a predetermined number of images, an orthogonal transformation unit for orthogonally transforming the images stored in the image memory, and a motion amount and a motion amount based on image information orthogonally transformed by the orthogonal transformation unit. And / or an image processing apparatus comprising: a detection unit that detects an edge amount; and a noise reduction unit that performs a noise reduction process on an image orthogonally transformed by the orthogonal transformation unit in accordance with a detection result of the detection unit. .
換された時系列の複数の画面のデータから対象画像中の
動きを検出し、当該動きに応じたノイズ低減を行なうこ
とを特徴とする画像処理方法。2. The method according to claim 1, wherein the given image data is subjected to an orthogonal transform, a motion in the target image is detected from the converted time-series data of a plurality of screens, and noise is reduced in accordance with the motion. Image processing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9654391A JP3067833B2 (en) | 1991-04-26 | 1991-04-26 | Image processing apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9654391A JP3067833B2 (en) | 1991-04-26 | 1991-04-26 | Image processing apparatus and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04326691A JPH04326691A (en) | 1992-11-16 |
JP3067833B2 true JP3067833B2 (en) | 2000-07-24 |
Family
ID=14168023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9654391A Expired - Fee Related JP3067833B2 (en) | 1991-04-26 | 1991-04-26 | Image processing apparatus and method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3067833B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102374728B1 (en) | 2019-03-06 | 2022-03-16 | 전북대학교산학협력단 | Detachable fall-resistant bed auxiliary handle |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1509881B1 (en) * | 2002-05-23 | 2007-07-18 | Koninklijke Philips Electronics N.V. | Edge dependent motion blur reduction |
JP5298487B2 (en) * | 2007-09-28 | 2013-09-25 | 日立コンシューマエレクトロニクス株式会社 | Image encoding device, image decoding device, and image encoding method |
-
1991
- 1991-04-26 JP JP9654391A patent/JP3067833B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102374728B1 (en) | 2019-03-06 | 2022-03-16 | 전북대학교산학협력단 | Detachable fall-resistant bed auxiliary handle |
Also Published As
Publication number | Publication date |
---|---|
JPH04326691A (en) | 1992-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5784115A (en) | System and method for motion compensated de-interlacing of video frames | |
JPH07274044A (en) | Video signal noise reduction system and noise reduction method using time variable filter coefficient | |
US8411205B2 (en) | Noise reducing image processing apparatus | |
JP3674186B2 (en) | Image information conversion apparatus and method | |
JP3067833B2 (en) | Image processing apparatus and method | |
KR101098300B1 (en) | Spatial signal conversion | |
JP2006523409A (en) | Spatial image conversion apparatus and method | |
JP2782766B2 (en) | Video / still image conversion method | |
JP4173705B2 (en) | Moving picture composition method, apparatus, and program | |
JPH06319152A (en) | Time spatial picture filter | |
JPH08149421A (en) | Motion interpolation method and circuit using motion vector | |
JP4140091B2 (en) | Image information conversion apparatus and image information conversion method | |
JPH0442682A (en) | Moving picture/still picture converter | |
JP3959547B2 (en) | Image processing apparatus, image processing method, and information terminal apparatus | |
JP3724008B2 (en) | Image information conversion device and coefficient data creation device | |
JP3070041B2 (en) | Video / still image converter | |
CN111417015A (en) | Method for synthesizing computer video | |
JP4104937B2 (en) | Moving picture composition method, apparatus, and program | |
JPS59153379A (en) | Digital profile compensating circuit | |
JP3861309B2 (en) | Signal conversion apparatus and signal conversion method | |
JP2004152148A (en) | Dynamic image composition method and device, program | |
JP3255656B2 (en) | Video encoding device | |
JP4582993B2 (en) | Moving picture composition method, apparatus, and program | |
JPH104555A (en) | Motion vector detector | |
JP3480011B2 (en) | Image information conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |