JP3066046B2 - Video tape recorder - Google Patents
Video tape recorderInfo
- Publication number
- JP3066046B2 JP3066046B2 JP2188591A JP18859190A JP3066046B2 JP 3066046 B2 JP3066046 B2 JP 3066046B2 JP 2188591 A JP2188591 A JP 2188591A JP 18859190 A JP18859190 A JP 18859190A JP 3066046 B2 JP3066046 B2 JP 3066046B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- recording
- ach
- data
- bch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、ヘリカルスキャン方式の磁気記録再生装置
において、特にビデオトラックの延長上に複数チャンネ
ルのPCM音声記録エリアを設けたものに関する。The present invention relates to a magnetic recording / reproducing apparatus of a helical scan system, and particularly to a magnetic recording / reproducing apparatus provided with a PCM audio recording area of a plurality of channels on an extension of a video track.
(ロ)従来の技術 ビデオトラックの延長上にPCM音声エリアを設けて、P
CM信号をビデオ信号(FM信号)と同様に記録及び再生す
るPCMの磁気記録再生装置においては、テープパターン
は、第3図に示されるようになっている。PCMの記録
は、PCM化した音声信号を1フィールド単位に区切り、
誤り訂正符号を付加し、2チャンネル音声のデータを並
び換えて3分割し、圧縮した後、変調を行なって、回転
ヘッドにて記録を行なう。すなわち、1フィールドの音
声データを3分割して、3トラックに記録する。また、
ブロックアドレスに対して、CRCC(Cyclic Redundancy
Check Code)を付けて、ブロックアドレスの正誤のチェ
ックを行なえるようにしている。一方、シリンダ上のヘ
ッド配置は、第4図に示すようになっていて、PCM音声
の記録、再生を行なうR/PヘッドはAch、Bchの2ch構成に
なっている。1フィールドの音声の記録は、Ach、Bchの
それぞれ3トラックで行ない、1、2chはAchに、3、4c
hはBchで記録を行ない。4ch記録ができるようになって
いる。従来は、2ch記録を行なう場合、Achのみで記録を
行ない、Bchには、何も信号を入力しないという方法が
用いられている。(B) Conventional technology A PCM audio area is provided on the extension of the video track,
In a PCM magnetic recording / reproducing apparatus that records and reproduces a CM signal in the same manner as a video signal (FM signal), the tape pattern is as shown in FIG. In PCM recording, PCM-converted audio signals are divided into 1-field units.
An error correction code is added, the 2-channel audio data is rearranged, divided into three parts, compressed, modulated, and recorded by a rotating head. That is, the audio data of one field is divided into three and recorded on three tracks. Also,
For block addresses, CRCC (Cyclic Redundancy)
Check code) to check whether the block address is correct or not. On the other hand, the head arrangement on the cylinder is as shown in FIG. 4, and the R / P head for recording and reproducing PCM audio has a two-channel configuration of Ach and Bch. Recording of one-field audio is performed on three tracks of Ach and Bch, respectively.
h records on Bch. 4ch recording is enabled. Conventionally, when performing 2ch recording, a method is used in which recording is performed only on Ach and no signal is input to Bch.
1フィールドの信号フォーマットを第5図に示す。1
フィールド1チャンネル(Ach、Bch)あたり、67ブロッ
クで構成され、オーディオ信号は1サンプル16ビットの
PCM信号に変換後、上位、下位の8ビットに分割してそ
れぞれ1シンボルとし、1サンプルは2シンボルのデー
タで構成される。1フィールド期間のサンプル数は800
サンプルであり、1600シンボルからなる。これにIDデー
タ8シンボルを付加し、総シンボル数は1608とする。ま
た各ブロックに各々4シンボルづつ誤り訂正用パリティ
C1とC2を付加し、1ブロックのシンボル数は32となる。FIG. 5 shows the signal format of one field. 1
Each field (Ach, Bch) consists of 67 blocks, and the audio signal consists of 16 bits per sample.
After being converted into a PCM signal, it is divided into upper and lower 8 bits to make each one symbol, and one sample is composed of data of two symbols. 800 samples per field period
It is a sample and consists of 1600 symbols. To this, 8 symbols of ID data are added, and the total number of symbols is 1608. Also, parity for error correction of 4 symbols each in each block.
By adding C1 and C2, the number of symbols in one block becomes 32.
この様な装置は例えば、ナショナルテクニカルレポー
トVol.32、No.4 PP.11〜17に示されている。Such an apparatus is disclosed in, for example, National Technical Report Vol. 32, No. 4, PP.
(ハ)発明が解決しようとする課題 磁気テープ等の記録媒体を使用したPCM信号の記録再
生において、磁気テープのゴミ、傷、変形等のために信
号のドロップアウト(欠落)が生じ、訂正不能となる場
合が発生する。(C) Problems to be Solved by the Invention In recording and reproducing PCM signals using a recording medium such as a magnetic tape, signal dropout (loss) occurs due to dust, scratches, deformation, etc. of the magnetic tape, and correction is impossible. May occur.
(ニ)課題を解決するための手段 本発明は、所定数のチャンネルのPCM音声信号を対応
するトラックに記録するビデオテープレコーダにおい
て、前記所定数のチャンネルより少ないチャンネルのPC
M音声信号を記録する場合には、同じチャンネルのPCM音
声信号を複数のトラックに、データ記録順序を逆にし
て、識別コードとともに記録することを特徴とするもの
である。(D) Means for Solving the Problems The present invention relates to a video tape recorder for recording PCM audio signals of a predetermined number of channels on a corresponding track, wherein the PCM of a channel smaller than the predetermined number of channels is used.
When recording the M audio signal, the PCM audio signal of the same channel is recorded on a plurality of tracks together with the identification code by reversing the data recording order.
(ホ)作用 本発明の方法を用いることにより容易に、データのド
ロップアウトを補償する事ができる。(E) Operation By using the method of the present invention, data dropout can be easily compensated.
(ヘ)実施例 第1図に本発明の一実施例の構成図を示す。第1図に
は、記録系のブロック図を示す。Achの記録は、Ch1、Ch
2より入力された信号が従来の方法で記録される。Ch1、
Ch2より入力された信号は、A/D変換され(101、102)、
交互にシリアルデータとして出力され、S/P変換器(10
5、106)によってパラレルデータに変換されて、Ach部
とBch部の両方に出力される。そこでAch部に出力された
信号は従来通りの方法で、メモリ(110)に記憶し、誤
り訂正符号を付加し(107)、次にメモリ(110)から信
号を読出して、8/14変換器(114)によって、14bitのデ
ータに変換する。この時、データを第5図のように、ブ
ロック毎に分割して、ブロックの初めにブロックアドレ
ス、ブロックアドレスに対するCRCCを付加する(10
8)。そして14bitに変換された信号は、ブロックの初め
が検出できるように、Sync信号を付け加え(116)、P/S
変換器(118)によって、シリアルデータに変換して、
第4図のR/PヘッドAch()よりテープに出力され、第
3図に示すテープパターンのPCM音声Ach部()に記録
される。またAchより記録される信号フォーマットは第
5図のように従来通りで、記録順序も従来通りである。(F) Embodiment FIG. 1 shows a configuration diagram of an embodiment of the present invention. FIG. 1 shows a block diagram of a recording system. Ach records are Ch1, Ch
The signal input from 2 is recorded in a conventional manner. Ch1,
The signal input from Ch2 is A / D converted (101, 102),
The data is output as serial data alternately and the S / P converter (10
5, 106) to be converted to parallel data and output to both the Ach and Bch sections. Therefore, the signal output to the Ach unit is stored in the memory (110) in a conventional manner, an error correction code is added (107), and then the signal is read from the memory (110), and the 8/14 converter According to (114), the data is converted into 14-bit data. At this time, the data is divided into blocks as shown in FIG. 5, and a block address and a CRCC for the block address are added at the beginning of the block (10
8). Then, the signal converted to 14 bits is added with a Sync signal so that the beginning of the block can be detected (116), and the P / S
The data is converted to serial data by the converter (118).
It is output to the tape from the R / P head Ach () in FIG. 4 and recorded in the PCM audio Ach section () of the tape pattern shown in FIG. The signal format recorded by Ach is the same as the conventional one as shown in FIG. 5, and the recording order is the same.
一方、Bch部では、Ch3、Ch4に信号入力があるかどう
かを2ch、4ch判定回路(120)により判定する。信号入
力がある場合は、4ch入力、ない場合は2chであることを
識別する信号(4ch、2ch識別信号)を出力する。この識
別信号により信号選択器(121)が動作され、4ch入力の
場合はch3、ch4から入力信号が選択され、2ch入力の場
合はCh1、Ch2からの入力信号が選択される。4ch入力の
場合は、Ch3、Ch4からの入力信号に対してAchと同様の
方法でBchにより記録される。On the other hand, in the Bch unit, it is determined whether there is a signal input to Ch3 and Ch4 by the 2ch / 4ch determination circuit (120). When there is a signal input, a signal (4ch, 2ch identification signal) for identifying 4ch input and 2ch when there is no signal output is output. The signal selector (121) is operated by the identification signal, and the input signal is selected from ch3 and ch4 in the case of 4ch input, and the input signals from Ch1 and Ch2 in the case of 2ch input. In the case of 4-ch input, the input signals from Ch3 and Ch4 are recorded by Bch in the same manner as Ach.
しかし、2ch入力の場合は、Ch1、Ch2より入力された
信号に対して、次のようになる。信号をメモリ(111)
に記憶する時に、4ch、2ch識別信号により、アドレス選
択器B(113)で、Achと異なったアドレスが選択されて
記憶される。その次に誤り訂正符号(108)と2ch記録で
あることを識別するための2ch記録フラグ(122)を付加
し、メモリ(111)より読み出す。この時、メモリ(11
1)上で、Achと異なったアドレスで記憶されているため
メモリ(111)からの信号の出力順序は、Achと異なった
ものとなる。そしてAchの場合と同様に、ブロック毎に
分割して、ブロックの初めにブロックアドレス、ブロッ
クアドレスに対するCRCCを付加する(109)。However, in the case of 2ch input, the following is applied to the signals input from Ch1 and Ch2. Signal memory (111)
When an address different from Ach is selected and stored by the address selector B (113) according to the 4ch or 2ch identification signal. Next, an error correction code (108) and a 2ch recording flag (122) for identifying 2-channel recording are added and read from the memory (111). At this time, the memory (11
1) In the above, since the data is stored at an address different from that of Ach, the output order of the signals from the memory (111) is different from that of Ach. Then, as in the case of Ach, the block is divided for each block, and a block address and a CRCC for the block address are added at the beginning of the block (109).
そして、14bitに変換し(115)、Sync信号を付け加え
(117)、P/S変換器(119)によって、シリアルデータ
に変換して第4図のR/PヘッドBch(11)よりテープに出
力され第3図に示すテープパターンのPCM音声Bch部
()に記録される。この時信号フォーマットを第6図
のようにすると、ブロックアドレスが異なるだけで、信
号の記録順序を逆にすることができる。また、2ch記録
フラグは、ID1〜8を使用して付加する。次に第2図に
は、再生系のブロック図を示す。R/Pヘッド出力Ach、Bc
hとも従来通り、まず録再によって生じた振幅歪みを補
正するためにとランスバーサル型フィルタのイコライザ
(123、124)を用いて、歪の補正を行ない、コンパレー
タ(125、126)を用いて、アナログデータをデジタルデ
ータに変換し、次にSync検出器(127、128)によってブ
ロックの初めを検出し、S/P変換器(129、130)によっ
てシリアルデータをパラレルデータに変換して、データ
をブロックに分割する。この時Bch部では、2ch記録フラ
グ検出器(149)により、2ch記録であるか4ch記録であ
るかを判定する。2ch記録である場合、2ch記録であると
判定されたことを示す2ch判定信号を出力する。Then, the data is converted to 14 bits (115), a sync signal is added (117), and the data is converted to serial data by the P / S converter (119) and output to the tape from the R / P head Bch (11) in FIG. Then, it is recorded in the PCM audio Bch portion () of the tape pattern shown in FIG. At this time, if the signal format is as shown in FIG. 6, the recording order of the signals can be reversed only by the different block addresses. The 2ch recording flag is added using IDs 1 to 8. Next, FIG. 2 shows a block diagram of a reproducing system. R / P head output Ach, Bc
In both cases, as before, the distortion is corrected using an equalizer (123, 124) of a transversal filter to correct the amplitude distortion caused by the recording / reproducing, and the comparators (125, 126) are used. The analog data is converted to digital data, then the beginning of the block is detected by the Sync detector (127, 128), and the serial data is converted to parallel data by the S / P converter (129, 130). Divide into blocks. At this time, in the Bch section, the 2ch recording flag detector (149) determines whether the recording is 2ch recording or 4ch recording. In the case of 2ch recording, a 2ch determination signal indicating that it is determined to be 2ch recording is output.
次に14bitデータを8bitデータに変換し(131、132)A
ch部では、ブロックアドレス検出器(133)によって検
出されたアドレスに従って、メモリ(137)にデータが
記憶される。しかし、2ch記録の場合、Bchのブロックア
ドレスはAchと異なっているため、2ch判定信号により、
ブロックアドレス(134)がAchと同じものに変更されて
(150)、その変更後のアドレスに従ってメモリ(138)
にデータが記憶される。一方4ch記録の場合は2ch判定信
号が存在しないためAchと同様に検出されたブロックア
ドレスに従ってメモリ(137、138)に記憶される。Next, convert 14-bit data to 8-bit data (131, 132) A
In the ch section, data is stored in the memory (137) according to the address detected by the block address detector (133). However, in the case of 2ch recording, the block address of Bch is different from that of Ach.
The block address (134) is changed to the same as Ach (150), and the memory (138) is used according to the changed address.
Is stored in the memory. On the other hand, in the case of 4ch recording, since there is no 2ch determination signal, it is stored in the memories (137, 138) according to the detected block address similarly to Ach.
次にAch、Bchともメモリ(137、138)に記憶されたデ
ータの誤り訂正(135、136)が行われ、そのデータがメ
モリ(137、138)より読み出される。そして、2ch判定
信号の有無により、2ch、4chの切換スイッチ(139、14
0)が変化し、2ch記録の場合はAch,Bch両方の信号が1
つの信号判定器(151)に入力され、4ch記録の場合はAc
h,Bchそれぞれの補間回路(141、142)に信号が入力さ
れる。信号判定器(151)では、信頼性の高い信号が選
択、出力されて補間回路(141)に出力される。補間回
路(141)では、補間処理が必要な場合のみ、動作し必
要のない場合は、信号は通り抜けるだけである。次にP/
S変換器(143)によりパラレルデータをシリアルデータ
に変換し、2つのチャンネル(CH1とCH2、又はCH3とCH
4)に分離して出力し、D/A変換器(145、146)により、
アナログ信号に変換して出力される。Next, error correction (135, 136) of data stored in the memory (137, 138) is performed for both Ach and Bch, and the data is read from the memory (137, 138). Then, depending on the presence or absence of the 2ch determination signal, a 2ch / 4ch changeover switch (139, 14)
0) changes, and in the case of 2ch recording, both signals of Ach and Bch become 1
Is input to two signal discriminators (151).
A signal is input to each of the interpolation circuits (141, 142) of h and Bch. The signal determiner (151) selects and outputs a highly reliable signal and outputs it to the interpolation circuit (141). The interpolation circuit (141) operates only when the interpolation processing is necessary and when the operation is unnecessary, the signal only passes through. Then P /
The parallel data is converted to serial data by the S converter (143), and two channels (CH1 and CH2 or CH3 and CH
4) Separately output and output by D / A converter (145, 146)
It is converted into an analog signal and output.
ここで、信号判定器(151)においては、まず、Ach、
Bchの両信号において誤り訂正(エラーが生じていない
がどうか(訂正不能でないかどうか)を検出する。誤り
訂正エラーが生ずれば(訂正不能であれば)そのことを
示すフラグがONになっている。そこで、Ach、Bchどちら
かのフラグがON(訂正不能)になっている場合は、フラ
グがOFF(訂正済又は誤りが生じていない)の方の信号
を出力する。また、両chの信号のフラグがOFF(訂正済
又は誤が生じていない)の場合、両chの信号が同一信号
であるか、どうかを判定し、同一信号であれば、その信
号を出力し、同一信号でない場合は、誤り訂正が行なわ
れていない方を出力し、また、両chとも誤り訂正が行わ
れている場合は、訂正個所の少ない方の信号が出力され
る。従って両chともフラグがON(訂正不能)になってい
る場合のみ、補間回路(141)が動作し補間処理が行な
われる。このように、本発明による方法を使用すること
により、補間処理が行なわれる頻度が少なくなり、信号
のドロップアウトによるノイズが少なくなる。Here, in the signal determiner (151), first, Ach,
Error correction for both Bch signals (detects whether an error has occurred or not (is not correctable). If an error correction error occurs (if correction is not possible), the flag indicating that is turned on Therefore, if either the Ach or Bch flag is ON (uncorrectable), the signal whose flag is OFF (corrected or error-free) is output. When the signal flag is OFF (corrected or no error has occurred), it is determined whether the signals of both channels are the same signal. If the signals are the same, the signal is output. Outputs the signal with no error correction, and if both channels have error correction, outputs the signal with the least number of corrections. Only when it is disabled, the interpolation circuit (141) Created by interpolation processing is performed. Thus, by using the method according to the invention, the frequency of the interpolation process is performed is reduced, noise is reduced by the drop-out signal.
また磁気テープ等に付着するゴミはデータが分散して
いるため、Ach、Bch両方の信号が損なわれることは少な
いため、本発明のようにBchをバックアップ用として使
用することによりAch、Bchどちらかの信号が信頼できる
場合が多い。また磁気テープにおける傷や変形は、連続
した領域に生じるため、本発明のように、Ach、Bchの信
号の記録順序を変えておけば同一信号が近接した領域に
記録されないため、互いにドロップアウトした信号を補
充することが容易になる。Also, since dust attached to a magnetic tape or the like has dispersed data, it is unlikely that both Ach and Bch signals will be damaged.Therefore, by using Bch as a backup as in the present invention, either Ach or Bch can be used. Is often reliable. Also, since scratches and deformations in the magnetic tape occur in a continuous area, if the recording order of the Ach and Bch signals is changed as in the present invention, the same signal is not recorded in an adjacent area, so they are mutually dropped out. It becomes easy to supplement the signal.
(ト)発明の効果 本発明によれば、磁気テープなどの記録媒体を使用し
たPCM信号の記録再生において、磁気テープのゴミ、
傷、変形等のために信号のドロップアウトが生じても、
2ch記録の場合には、バックアップ信号のデータ記録順
序を逆にしているので、同一領域が近接した領域に記録
されず、互いにドロップアウトした信号を補充して、ド
ロップアウト部分の補償を容易に行うことができる。(G) Effects of the Invention According to the present invention, when recording and reproducing PCM signals using a recording medium such as a magnetic tape, dust on the magnetic tape,
Even if the signal drops out due to scratches, deformation, etc.,
In the case of 2ch recording, since the data recording order of the backup signal is reversed, the same area is not recorded in an adjacent area, and signals which are mutually dropped out are supplemented to easily compensate for the dropout portion. be able to.
第1図、第2図は実施例の構成を示すブロック図、第3
図はトラックパターンを示す説明図、第4図はヘッドの
配置を示す説明図、第5図、第6図は信号フォーマット
の説明図である。 ……PCM音声エリア、120……2ch/4ch判定回路、122…
…2ch記録フラグ付加器、113……アドレス選択器。1 and 2 are block diagrams showing the configuration of the embodiment, and FIG.
FIG. 4 is an explanatory diagram showing a track pattern, FIG. 4 is an explanatory diagram showing an arrangement of heads, and FIGS. 5 and 6 are explanatory diagrams of a signal format. …… PCM audio area, 120 …… 2ch / 4ch judgment circuit, 122…
... 2ch recording flag adder, 113 ... address selector.
Claims (1)
するトラックに記録するビデオテープレコーダにおい
て、前記所定数のチャンネルより少ないチャンネルのPC
M音声信号を記録する場合には、同じチャンネルのPCM音
声信号を複数のトラックに、データ記録順序を逆にし
て、識別コードとともに記録することを特徴とするビデ
オテープレコーダ。1. A video tape recorder for recording PCM audio signals of a predetermined number of channels on a corresponding track, wherein the PCM of a channel smaller than the predetermined number of channels is provided.
A video tape recorder characterized in that when recording an M audio signal, a PCM audio signal of the same channel is recorded on a plurality of tracks, together with an identification code, with the data recording order reversed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2188591A JP3066046B2 (en) | 1990-07-17 | 1990-07-17 | Video tape recorder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2188591A JP3066046B2 (en) | 1990-07-17 | 1990-07-17 | Video tape recorder |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0474367A JPH0474367A (en) | 1992-03-09 |
JP3066046B2 true JP3066046B2 (en) | 2000-07-17 |
Family
ID=16226344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2188591A Expired - Lifetime JP3066046B2 (en) | 1990-07-17 | 1990-07-17 | Video tape recorder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3066046B2 (en) |
-
1990
- 1990-07-17 JP JP2188591A patent/JP3066046B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0474367A (en) | 1992-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4882732A (en) | Method and apparatus for recording and/or reproducing digital data | |
US4145683A (en) | Single track audio-digital recorder and circuit for use therein having error correction | |
JPH07122966B2 (en) | Recording method and reproducing method of rotary head type PCM recorder | |
JPH07111815B2 (en) | Digital signal recording system | |
US4254500A (en) | Single track digital recorder and circuit for use therein having error correction | |
JPS607651A (en) | Recording device of digital information signal | |
US4292684A (en) | Format for digital tape recorder | |
US5805469A (en) | Digital audio signal processing apparatus and method for error concealment | |
EP0053505A2 (en) | Pulse code modulated signal processing apparatus | |
JPH0447569A (en) | Digital recording and reproducing device | |
EP0395125A2 (en) | A PCM recording and reproducing apparatus | |
US4491882A (en) | Disc players | |
EP0053474A1 (en) | Pulse code modulated signal processing apparatus | |
JP3296087B2 (en) | Digital data recording method and its recording device and reproducing device | |
JP3066046B2 (en) | Video tape recorder | |
US5642240A (en) | Video data recording and/or reproducing apparatus with control of read/write operation of a memory based on boundary positions of the pictures in the video signals | |
JPS6117060B2 (en) | ||
JP2540804B2 (en) | Digital signal recording / reproducing device | |
JP2675085B2 (en) | Recording / reproducing method for rotary head type PCM recorder | |
JPH0973736A (en) | Device and method for reproducing digital signal | |
KR100283144B1 (en) | Digital recording / playback device | |
JP3291371B2 (en) | Block identification signal processor | |
JPH0135423B2 (en) | ||
JPS60167165A (en) | Multitrack system pcm recorder | |
JPS59110012A (en) | Recording system for pcm signal |