JP3063723B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3063723B2 JP3063723B2 JP10013462A JP1346298A JP3063723B2 JP 3063723 B2 JP3063723 B2 JP 3063723B2 JP 10013462 A JP10013462 A JP 10013462A JP 1346298 A JP1346298 A JP 1346298A JP 3063723 B2 JP3063723 B2 JP 3063723B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- semiconductor device
- insulator substrate
- frame
- lid member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
特にパッケージを構成する絶縁体基板上に高周波信号を
伝送する導体パターンが延設された半導体装置に関する
ものである。
特にパッケージを構成する絶縁体基板上に高周波信号を
伝送する導体パターンが延設された半導体装置に関する
ものである。
【0002】
【従来の技術】図11は従来の半導体装置の一例を示す
平面図、図12は、図11におけるA部を詳しく示す部
分拡大平面図、図13は、図12のBB’線に沿った断
面を示す部分断面側面図、図14は、図13におけるC
C’線に沿った断面を示す部分断面側面図、図15は、
図13におけるDD’線に沿った断面を示す部分断面側
面図である。図11などに示した従来の半導体装置10
2は、半導体集積回路チップ104(半導体チップ10
4ともいう)を載置したセラミック基板106と、半導
体チップ104を内側にしてセラミック基板106に被
せた蓋部材108(図13)とによりパッケージ110
が構成されている。
平面図、図12は、図11におけるA部を詳しく示す部
分拡大平面図、図13は、図12のBB’線に沿った断
面を示す部分断面側面図、図14は、図13におけるC
C’線に沿った断面を示す部分断面側面図、図15は、
図13におけるDD’線に沿った断面を示す部分断面側
面図である。図11などに示した従来の半導体装置10
2は、半導体集積回路チップ104(半導体チップ10
4ともいう)を載置したセラミック基板106と、半導
体チップ104を内側にしてセラミック基板106に被
せた蓋部材108(図13)とによりパッケージ110
が構成されている。
【0003】蓋部材108は、外周部を成す枠部112
と枠部112の一側(上側)を塞ぐ金属板114とによ
り構成されている。なお、図13以外の上記図面では蓋
部材108を構成する金属板114を除去した状態が示
されている。蓋部材108は、枠部112を下にし半導
体チップ104を内側にしてセラミック基板106に被
せられ、枠部112の下面はセラミック基板106の上
面に接合されている。蓋部材108の上記枠部112は
より詳しくは、セラミック製の枠体118とその上に同
心に配置した金属製のシールリング120とにより構成
されている。枠体118の上面は金属被膜122で覆わ
れ、シールリング120の下面は金属被膜122に接合
されている。そして、金属板114の周囲はシールリン
グ120の上面に溶着されている。
と枠部112の一側(上側)を塞ぐ金属板114とによ
り構成されている。なお、図13以外の上記図面では蓋
部材108を構成する金属板114を除去した状態が示
されている。蓋部材108は、枠部112を下にし半導
体チップ104を内側にしてセラミック基板106に被
せられ、枠部112の下面はセラミック基板106の上
面に接合されている。蓋部材108の上記枠部112は
より詳しくは、セラミック製の枠体118とその上に同
心に配置した金属製のシールリング120とにより構成
されている。枠体118の上面は金属被膜122で覆わ
れ、シールリング120の下面は金属被膜122に接合
されている。そして、金属板114の周囲はシールリン
グ120の上面に溶着されている。
【0004】セラミック基板106上には金属被膜から
成る導体パターン124が延設され、導体パターン12
4の内側の端部は半導体チップ104の端子とボンディ
ングワイヤ126を介して電気的に接続されている。導
体パターン124の反対側の端部は蓋部材108の外に
導出され、この端部に外部端子128が固着されてい
る。また、セラミック基板106の裏面は全面が金属被
膜130により覆われ、金属被膜130は半導体装置1
02を回路基板などに実装した際は接地される。
成る導体パターン124が延設され、導体パターン12
4の内側の端部は半導体チップ104の端子とボンディ
ングワイヤ126を介して電気的に接続されている。導
体パターン124の反対側の端部は蓋部材108の外に
導出され、この端部に外部端子128が固着されてい
る。また、セラミック基板106の裏面は全面が金属被
膜130により覆われ、金属被膜130は半導体装置1
02を回路基板などに実装した際は接地される。
【0005】このような構成の半導体装置102におい
て、半導体チップ104が1GHzを越えるような周波
数の信号を扱うものである場合には、導体パターン12
4を通じて高周波信号が伝達されることになり、そのた
め、導体パターン124において良好な伝達特性を確保
するためには、導体パターン124の特性インピーダン
スが適切な値となるように設計する必要がある。そし
て、この特性インピーダンスは、接地電位点、したがっ
て金属被膜130に対する導体パターン124の配線容
量に反比例するので、この配線容量を制御することで導
体パターン124の特性インピーダンスを適切な値に設
定することができる。
て、半導体チップ104が1GHzを越えるような周波
数の信号を扱うものである場合には、導体パターン12
4を通じて高周波信号が伝達されることになり、そのた
め、導体パターン124において良好な伝達特性を確保
するためには、導体パターン124の特性インピーダン
スが適切な値となるように設計する必要がある。そし
て、この特性インピーダンスは、接地電位点、したがっ
て金属被膜130に対する導体パターン124の配線容
量に反比例するので、この配線容量を制御することで導
体パターン124の特性インピーダンスを適切な値に設
定することができる。
【0006】導体パターン124の金属被膜130に対
する静電容量は図14に示したように2つの要素から成
る。第1の要素は、導体パターン124と、セラミック
基板106を挟んで導体パターン124に対向する金属
被膜130の箇所との間に形成される静電容量Cp1で
あり、第2の要素は、導体パターン124の両側部と、
導体パターン124の両側に広がる金属被膜130との
間に形成される静電容量Cf1である。そして、これら
の静電容量Cp1、Cf1の大きさは、導体パターン1
24の幅および長さ、ならびにセラミック基板106の
厚さおよび比誘電率によって決る。なお、図14におい
て、125は回線基板である。
する静電容量は図14に示したように2つの要素から成
る。第1の要素は、導体パターン124と、セラミック
基板106を挟んで導体パターン124に対向する金属
被膜130の箇所との間に形成される静電容量Cp1で
あり、第2の要素は、導体パターン124の両側部と、
導体パターン124の両側に広がる金属被膜130との
間に形成される静電容量Cf1である。そして、これら
の静電容量Cp1、Cf1の大きさは、導体パターン1
24の幅および長さ、ならびにセラミック基板106の
厚さおよび比誘電率によって決る。なお、図14におい
て、125は回線基板である。
【0007】ところで、セラミック製の枠体118が配
置された箇所では、図15に示したように、導体パター
ン124の上側にも誘電体が配置されることになり、そ
の結果、導体パターン124の両側部と、導体パターン
124の両側に広がる金属被膜130との間に形成され
る静電容量Cf2は、上記静電容量Cf1に比べ大きい
値となる。したがって、導体パターン124の幅などを
選定して適切な特性インピーダンスが得られるようにし
ても、枠体118を配置した状態では、導体パターン1
24の金属被膜130に対する静電容量が大きくなって
しまい、望ましい特性インピーダンスが得られるなくな
る。なお、空気の比誘電率が1であるのに対してセラミ
ック基板106の比誘電率は10程度と大きく、したが
って、セラミック製の枠体118の影響は無視できな
い。
置された箇所では、図15に示したように、導体パター
ン124の上側にも誘電体が配置されることになり、そ
の結果、導体パターン124の両側部と、導体パターン
124の両側に広がる金属被膜130との間に形成され
る静電容量Cf2は、上記静電容量Cf1に比べ大きい
値となる。したがって、導体パターン124の幅などを
選定して適切な特性インピーダンスが得られるようにし
ても、枠体118を配置した状態では、導体パターン1
24の金属被膜130に対する静電容量が大きくなって
しまい、望ましい特性インピーダンスが得られるなくな
る。なお、空気の比誘電率が1であるのに対してセラミ
ック基板106の比誘電率は10程度と大きく、したが
って、セラミック製の枠体118の影響は無視できな
い。
【0008】そこで、従来は、図12および図15に示
したように、高周波信号を伝達する導体パターン124
(図12では中央の導体パターン124)はセラミック
基板106と枠体118とに挟まれた範囲で他の箇所よ
り細く形成することで、この範囲で図15に示した静電
容量Cp2の値が小さくなるようにし、静電容量Cf2
の増大を相殺して適切な特性インピーダンスが得られる
ように図っていた。
したように、高周波信号を伝達する導体パターン124
(図12では中央の導体パターン124)はセラミック
基板106と枠体118とに挟まれた範囲で他の箇所よ
り細く形成することで、この範囲で図15に示した静電
容量Cp2の値が小さくなるようにし、静電容量Cf2
の増大を相殺して適切な特性インピーダンスが得られる
ように図っていた。
【0009】
【発明が解決しようとする課題】しかし、このように導
体パターン124を細くする場合、設計条件によっては
枠体118の箇所における導体パターン124の幅は元
の幅の半分程度になってしまうことがあり、その結果、
導体パターン124の抵抗値が上昇し、導体パターン1
24に係わる伝達特性が悪化するという問題が発生して
いた。
体パターン124を細くする場合、設計条件によっては
枠体118の箇所における導体パターン124の幅は元
の幅の半分程度になってしまうことがあり、その結果、
導体パターン124の抵抗値が上昇し、導体パターン1
24に係わる伝達特性が悪化するという問題が発生して
いた。
【0010】本発明はこのような問題を解決するために
なされたもので、その目的は、導体パターンを過度に細
くすることなく静電容量を低下させて必要な特性インピ
ーダンスを確保できるようにした半導体装置を提供する
ことにある。
なされたもので、その目的は、導体パターンを過度に細
くすることなく静電容量を低下させて必要な特性インピ
ーダンスを確保できるようにした半導体装置を提供する
ことにある。
【0011】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体チップを載置した絶縁体基板と蓋部材
とによりパッケージが構成され、前記蓋部材が、絶縁体
の枠部と前記枠部の一側を塞ぐ板部とから成り前記枠部
を前記絶縁体基板側に向け前記半導体チップを内側に収
容して前記絶縁体基板に被せられ、前記絶縁体基板上に
は前記半導体チップの端子と電気的に接続した導体パタ
ーンが延設され、前記導体パターンの端部は前記枠部の
外側に導出されている半導体装置であって、前記導体パ
ターンと前記枠部との交差部下方における前記絶縁体基
板の裏面に溝が形成されていることを特徴とする。本発
明はまた、半導体チップを載置した絶縁体基板と蓋部材
とによりパッケージが構成され、前記蓋部材が、絶縁体
の枠部と前記枠部の一側を塞ぐ板部とから成り前記枠部
を前記絶縁体基板側に向け前記半導体チップを内側に収
容して前記絶縁体基板に被せられ、前記絶縁体基板上に
は前記半導体チップの端子と電気的に接続した導体パタ
ーンが延設され、前記導体パターンの端部は前記枠部の
外側に導出されている半導体装置であって、前記導体パ
ターンと前記枠部との交差部下方における前記絶縁体基
板中に中空部が形成されていることを特徴とする。した
がって、本発明の半導体装置では、絶縁体基板の裏面側
に接地電位の導体が配置されても、上記交差部下では絶
縁体部分の厚さが薄いので静電容量が低下し、その結
果、導体パターンの幅を過度に狭くしなくても、必要な
特性インピーダンスを確保することができる。
するため、半導体チップを載置した絶縁体基板と蓋部材
とによりパッケージが構成され、前記蓋部材が、絶縁体
の枠部と前記枠部の一側を塞ぐ板部とから成り前記枠部
を前記絶縁体基板側に向け前記半導体チップを内側に収
容して前記絶縁体基板に被せられ、前記絶縁体基板上に
は前記半導体チップの端子と電気的に接続した導体パタ
ーンが延設され、前記導体パターンの端部は前記枠部の
外側に導出されている半導体装置であって、前記導体パ
ターンと前記枠部との交差部下方における前記絶縁体基
板の裏面に溝が形成されていることを特徴とする。本発
明はまた、半導体チップを載置した絶縁体基板と蓋部材
とによりパッケージが構成され、前記蓋部材が、絶縁体
の枠部と前記枠部の一側を塞ぐ板部とから成り前記枠部
を前記絶縁体基板側に向け前記半導体チップを内側に収
容して前記絶縁体基板に被せられ、前記絶縁体基板上に
は前記半導体チップの端子と電気的に接続した導体パタ
ーンが延設され、前記導体パターンの端部は前記枠部の
外側に導出されている半導体装置であって、前記導体パ
ターンと前記枠部との交差部下方における前記絶縁体基
板中に中空部が形成されていることを特徴とする。した
がって、本発明の半導体装置では、絶縁体基板の裏面側
に接地電位の導体が配置されても、上記交差部下では絶
縁体部分の厚さが薄いので静電容量が低下し、その結
果、導体パターンの幅を過度に狭くしなくても、必要な
特性インピーダンスを確保することができる。
【0012】
【発明の実施の形態】次に本発明の実施の形態を実施例
にもとづき図面を参照して説明する。図1は本発明によ
る半導体装置の一例を示す部分断面側面図、図2は本発
明による半導体装置の一例を示す平面図、図3は、図2
のA部を詳しく示す部分拡大平面図、図4は、図3にお
けるCC’線に沿った断面を示す部分断面側面図、図5
は、図3におけるDD’線に沿った断面を示す部分断面
側面図である。なお、図中、図11ないし図15と同一
の要素には同一の符号が付されており、それらに関する
詳しい説明はここでは省略する。また、図1は、図3に
おけるBB’線に沿った断面を示している。
にもとづき図面を参照して説明する。図1は本発明によ
る半導体装置の一例を示す部分断面側面図、図2は本発
明による半導体装置の一例を示す平面図、図3は、図2
のA部を詳しく示す部分拡大平面図、図4は、図3にお
けるCC’線に沿った断面を示す部分断面側面図、図5
は、図3におけるDD’線に沿った断面を示す部分断面
側面図である。なお、図中、図11ないし図15と同一
の要素には同一の符号が付されており、それらに関する
詳しい説明はここでは省略する。また、図1は、図3に
おけるBB’線に沿った断面を示している。
【0013】図1、図2などに示した本実施例の半導体
装置2は、半導体チップ104を載置した概ね平面視正
方形のセラミック基板4(本発明に係わる絶縁体基板)
と、半導体チップ104を内側にしてセラミック基板4
に被せた蓋部材108とによりパッケージ6が構成され
ている。蓋部材108は、すでに説明したように、枠部
112と、板部を成す金属板114(図1)とにより構
成されている。なお、図1以外の上記実施例に係わる図
面では蓋部材108を構成する金属板114を除去した
状態が示されている。蓋部材108は、枠部112を下
にし半導体チップ104を内側にしてセラミック基板4
に被せられ、枠部112の下面はセラミック基板4の上
面に接合されている。また、枠部112は、セラミック
製の枠体118とその上に配設した金属製のシールリン
グ120とにより構成されている。上記セラミック基板
4や枠体118は例えばアルミナにより形成することが
でき、また、シールリング120は、鉄−ニッケル−コ
バルトの合金により形成することができる。
装置2は、半導体チップ104を載置した概ね平面視正
方形のセラミック基板4(本発明に係わる絶縁体基板)
と、半導体チップ104を内側にしてセラミック基板4
に被せた蓋部材108とによりパッケージ6が構成され
ている。蓋部材108は、すでに説明したように、枠部
112と、板部を成す金属板114(図1)とにより構
成されている。なお、図1以外の上記実施例に係わる図
面では蓋部材108を構成する金属板114を除去した
状態が示されている。蓋部材108は、枠部112を下
にし半導体チップ104を内側にしてセラミック基板4
に被せられ、枠部112の下面はセラミック基板4の上
面に接合されている。また、枠部112は、セラミック
製の枠体118とその上に配設した金属製のシールリン
グ120とにより構成されている。上記セラミック基板
4や枠体118は例えばアルミナにより形成することが
でき、また、シールリング120は、鉄−ニッケル−コ
バルトの合金により形成することができる。
【0014】セラミック基板4上には金属被膜から成る
複数の導体パターン8が相互に間隔をおいて、セラミッ
ク基板4の各辺部に、内外の方向に延設され、導体パタ
ーン8の内側の端部は半導体チップ104の端子とボン
ディングワイヤ126を介して電気的に接続されてい
る。導体パターン8の反対側の端部は蓋部材108の枠
部112の外に導出され、この端部に外部端子128が
固着されている。また、各導体パターン8は、図3に示
したように、セラミック基板4と枠体118とに挟まれ
た範囲で他の箇所より幅が細く形成されている。導体パ
ターン8は例えばタングステンにより形成することがで
き、導体パターン8の露出部には金メッキを施してもよ
い。また、外部端子128は鉄−ニッケル−コバルトの
合金により形成することができる。
複数の導体パターン8が相互に間隔をおいて、セラミッ
ク基板4の各辺部に、内外の方向に延設され、導体パタ
ーン8の内側の端部は半導体チップ104の端子とボン
ディングワイヤ126を介して電気的に接続されてい
る。導体パターン8の反対側の端部は蓋部材108の枠
部112の外に導出され、この端部に外部端子128が
固着されている。また、各導体パターン8は、図3に示
したように、セラミック基板4と枠体118とに挟まれ
た範囲で他の箇所より幅が細く形成されている。導体パ
ターン8は例えばタングステンにより形成することがで
き、導体パターン8の露出部には金メッキを施してもよ
い。また、外部端子128は鉄−ニッケル−コバルトの
合金により形成することができる。
【0015】そして、本実施例の半導体装置2では、セ
ラミック基板4の裏面側に、図1、図3、図5に示した
ように、溝10が形成されている。より詳しくは、溝1
0は、高周波信号を伝達する導体パターン8、例えば図
3に示したBB’線下の導体パターン8と、枠体118
との交差部の下方に形成され、本実施例では、その幅は
導体パターン8より十分に広く、長さは枠体118の幅
とほぼ同一となっている。セラミック基板4の裏面に
は、上記溝10の内部を除いて、全面に金属被膜12が
被着されており、この金属被膜12は半導体装置2を回
路基板などに実装した際は接地される。
ラミック基板4の裏面側に、図1、図3、図5に示した
ように、溝10が形成されている。より詳しくは、溝1
0は、高周波信号を伝達する導体パターン8、例えば図
3に示したBB’線下の導体パターン8と、枠体118
との交差部の下方に形成され、本実施例では、その幅は
導体パターン8より十分に広く、長さは枠体118の幅
とほぼ同一となっている。セラミック基板4の裏面に
は、上記溝10の内部を除いて、全面に金属被膜12が
被着されており、この金属被膜12は半導体装置2を回
路基板などに実装した際は接地される。
【0016】このような構成の半導体装置2において、
導体パターン8の金属被膜12に対する静電容量は、す
でに説明したように、2つの要素から成る。第1の要素
は、図4に示したように、導体パターン8と、セラミッ
ク基板4を挟んで導体パターン8に対向する金属被膜1
2の箇所との間に形成される静電容量Cp1であり、第
2の要素は、導体パターン8の両側部と、導体パターン
8の両側に広がる金属被膜12との間に形成される静電
容量Cf1である。そして、これらの静電容量Cp1、
Cf1の大きさは、図4に示した、溝10に係らない箇
所では従来(図14)と同様である。
導体パターン8の金属被膜12に対する静電容量は、す
でに説明したように、2つの要素から成る。第1の要素
は、図4に示したように、導体パターン8と、セラミッ
ク基板4を挟んで導体パターン8に対向する金属被膜1
2の箇所との間に形成される静電容量Cp1であり、第
2の要素は、導体パターン8の両側部と、導体パターン
8の両側に広がる金属被膜12との間に形成される静電
容量Cf1である。そして、これらの静電容量Cp1、
Cf1の大きさは、図4に示した、溝10に係らない箇
所では従来(図14)と同様である。
【0017】しかし、図5に示した、溝10にかかる箇
所では、静電容量Cf2に関しては従来と大きくは変ら
ないものの、静電容量Cp2は、導体パターン8下のセ
ラミック基板4の厚さが薄くなっているため、図15に
示した従来の場合より大幅に小さくなる。その結果、本
実施例の半導体装置2では、静電容量Cf2が枠体11
8の作用により静電容量Cf1より大きくなっても、静
電容量Cp2が従来より小さいので、枠体118下の導
体パターン8と金属被膜12との間に生成される静電容
量は全体として小さくなり、したがって、必要な特性イ
ンピーダンスを確保するためにこの箇所で導体パターン
8の幅を狭くするにしても、従来のように過度に狭くす
る必要がなく、そのため、導体パターン8の伝達特性の
悪化を回避できる。
所では、静電容量Cf2に関しては従来と大きくは変ら
ないものの、静電容量Cp2は、導体パターン8下のセ
ラミック基板4の厚さが薄くなっているため、図15に
示した従来の場合より大幅に小さくなる。その結果、本
実施例の半導体装置2では、静電容量Cf2が枠体11
8の作用により静電容量Cf1より大きくなっても、静
電容量Cp2が従来より小さいので、枠体118下の導
体パターン8と金属被膜12との間に生成される静電容
量は全体として小さくなり、したがって、必要な特性イ
ンピーダンスを確保するためにこの箇所で導体パターン
8の幅を狭くするにしても、従来のように過度に狭くす
る必要がなく、そのため、導体パターン8の伝達特性の
悪化を回避できる。
【0018】セラミック基板4に対する上記溝10の形
成は、例えば、焼成前のセラミックにより形成した可塑
性を有するシート(グリーンシートと呼ばれる)を基板
の形状に応じて切断し、また、溝10を形成する箇所に
溝10に相当する大きさおよび形状の穴を開けておき、
穴を開けていないシートなどと積層した上で焼成すると
いう方法で製作することができる。あるいは、焼成後の
セラミック基板をダイヤモンドを用いた切削工具により
切削加工して溝10を形成することも可能である。
成は、例えば、焼成前のセラミックにより形成した可塑
性を有するシート(グリーンシートと呼ばれる)を基板
の形状に応じて切断し、また、溝10を形成する箇所に
溝10に相当する大きさおよび形状の穴を開けておき、
穴を開けていないシートなどと積層した上で焼成すると
いう方法で製作することができる。あるいは、焼成後の
セラミック基板をダイヤモンドを用いた切削工具により
切削加工して溝10を形成することも可能である。
【0019】また、蓋部材108の形成は、例えば、ま
ず枠体118およびシールリング120をセラミック基
板4上に積層して接合し(図2の状態)、その後、シー
ルリング120上に金属板114を溶着することで行え
る。なお、本実施例では、図3におけるBB’線下の導
体パターン8に対して溝10が形成されている場合を例
に説明したが、このような溝10は、高周波信号が伝達
される他の導体パターン8に対して設けることも無論可
能であり、その導体パターンに関しても上記効果を得る
ことができる。また、溝の形状は矩形以外にも、縦断
面、横断面のいずれか一方または両方が曲線で表される
ような形状であってもかまわない。さらに、溝の長さに
ついても、枠体1の幅より長くても短くてもよい。ま
た、溝の幅は、本実施例の場合より広く、高周波信号を
伝送しない隣接する導体パターンの下方にまで達してい
てもよく、さらには、すべての導体パターンの下方に溝
を形成してもよい。そして、本実施例では導体パターン
を細くし、なおかつ溝を形成するとしたが、導体パター
ンの幅はそのままで、溝のみをその下方に設ける構成も
無論有効である。
ず枠体118およびシールリング120をセラミック基
板4上に積層して接合し(図2の状態)、その後、シー
ルリング120上に金属板114を溶着することで行え
る。なお、本実施例では、図3におけるBB’線下の導
体パターン8に対して溝10が形成されている場合を例
に説明したが、このような溝10は、高周波信号が伝達
される他の導体パターン8に対して設けることも無論可
能であり、その導体パターンに関しても上記効果を得る
ことができる。また、溝の形状は矩形以外にも、縦断
面、横断面のいずれか一方または両方が曲線で表される
ような形状であってもかまわない。さらに、溝の長さに
ついても、枠体1の幅より長くても短くてもよい。ま
た、溝の幅は、本実施例の場合より広く、高周波信号を
伝送しない隣接する導体パターンの下方にまで達してい
てもよく、さらには、すべての導体パターンの下方に溝
を形成してもよい。そして、本実施例では導体パターン
を細くし、なおかつ溝を形成するとしたが、導体パター
ンの幅はそのままで、溝のみをその下方に設ける構成も
無論有効である。
【0020】次に、第2の実施例について説明する。上
記実施例では、セラミック基板4の裏面側に溝10を形
成したが、溝10の代りに中空部をセラミック基板内に
形成することも有効である。図6は、セラミック基板内
に中空部を形成した本発明の一例を示す部分断面側面図
である。この図は上記図1に相当する図であり、図1と
同一の要素には同一の符号が付されている。
記実施例では、セラミック基板4の裏面側に溝10を形
成したが、溝10の代りに中空部をセラミック基板内に
形成することも有効である。図6は、セラミック基板内
に中空部を形成した本発明の一例を示す部分断面側面図
である。この図は上記図1に相当する図であり、図1と
同一の要素には同一の符号が付されている。
【0021】図6に示した半導体装置14が上記半導体
装置2と異なるのは、上記溝10に代えて、導体パター
ン8と枠体118との交差部の下方の箇所でセラミック
基板16内に中空部18が形成されている点である。こ
の例では、中空部18の、導体パターン8延在方向の長
さは枠体118の幅とほぼ等しく、また中空部18の幅
はこの箇所における導体パターン8の幅より十分に広い
ものとなっている。この半導体装置14でも、中空部1
8が形成されている結果、中空部18の箇所で導体パタ
ーン8とセラミック基板裏面の金属被膜12との間に生
成される静電容量が小さくなり、上記実施例と同様の効
果が得られる。なお、このような中空部18を備えたセ
ラミック基板16の製作には、上記実施例の場合と同
様、例えばグリーンシートを用いることができる。
装置2と異なるのは、上記溝10に代えて、導体パター
ン8と枠体118との交差部の下方の箇所でセラミック
基板16内に中空部18が形成されている点である。こ
の例では、中空部18の、導体パターン8延在方向の長
さは枠体118の幅とほぼ等しく、また中空部18の幅
はこの箇所における導体パターン8の幅より十分に広い
ものとなっている。この半導体装置14でも、中空部1
8が形成されている結果、中空部18の箇所で導体パタ
ーン8とセラミック基板裏面の金属被膜12との間に生
成される静電容量が小さくなり、上記実施例と同様の効
果が得られる。なお、このような中空部18を備えたセ
ラミック基板16の製作には、上記実施例の場合と同
様、例えばグリーンシートを用いることができる。
【0022】次に第3の実施例について説明する。図7
は第3の実施例の半導体装置を示す平面図、図8は、図
7におけるE部の部分拡大平面図、図9は、図8におけ
るFF’線に沿った断面側面図、図10は、図9におけ
るHH’線に沿った断面側面図である。なお、図7、図
8はセラミック基板上に蓋部材を被せる前の状態を示し
ている。また図7ないし図10において図1などと同一
の要素には同一の符号が付されている。
は第3の実施例の半導体装置を示す平面図、図8は、図
7におけるE部の部分拡大平面図、図9は、図8におけ
るFF’線に沿った断面側面図、図10は、図9におけ
るHH’線に沿った断面側面図である。なお、図7、図
8はセラミック基板上に蓋部材を被せる前の状態を示し
ている。また図7ないし図10において図1などと同一
の要素には同一の符号が付されている。
【0023】この半導体装置20は、蓋部材の構成の点
において上記半導体装置2と異なっている。すなわち、
半導体装置20を構成する蓋部材22は、セラミック材
料またはプラスチック材料を、図9に示したように、盆
状に形成して、枠部26と板部24とから成る構造とな
っている。この蓋部材22は、枠部26をセラミック基
板4側に向けてセラミック基板4上に伏せ、枠部26の
下面とセラミック基板4の表面との間に封止剤28を介
在させてセラミック基板4に接合されている。そして、
枠部26の下方に溝10が位置している。
において上記半導体装置2と異なっている。すなわち、
半導体装置20を構成する蓋部材22は、セラミック材
料またはプラスチック材料を、図9に示したように、盆
状に形成して、枠部26と板部24とから成る構造とな
っている。この蓋部材22は、枠部26をセラミック基
板4側に向けてセラミック基板4上に伏せ、枠部26の
下面とセラミック基板4の表面との間に封止剤28を介
在させてセラミック基板4に接合されている。そして、
枠部26の下方に溝10が位置している。
【0024】また、この半導体装置20では、図7に示
したように、各辺部に延設された複数の導体パターン8
の内中央の導体パターン8は、枠部26の幅に相当する
長さにわたって幅が細く形成されている。そして、この
半導体装置20でも、図10に示したように、蓋部材2
2の枠部26の作用により静電容量Cf2は大きくなる
が、溝10が形成されていることにより静電容量Cp2
は小さくなり、必要な特性インピーダンスを確保するた
めにこの箇所で導体パターン8の幅を狭くするにして
も、従来のように過度に狭くする必要がなく、そのた
め、導体パターン8の伝達特性の悪化を回避できる。
したように、各辺部に延設された複数の導体パターン8
の内中央の導体パターン8は、枠部26の幅に相当する
長さにわたって幅が細く形成されている。そして、この
半導体装置20でも、図10に示したように、蓋部材2
2の枠部26の作用により静電容量Cf2は大きくなる
が、溝10が形成されていることにより静電容量Cp2
は小さくなり、必要な特性インピーダンスを確保するた
めにこの箇所で導体パターン8の幅を狭くするにして
も、従来のように過度に狭くする必要がなく、そのた
め、導体パターン8の伝達特性の悪化を回避できる。
【0025】なお、上記実施例では、いずれの場合もセ
ラミック基板の裏面は金属被膜で覆われているとした
が、金属被膜をセラミック基板の裏面に被着させない場
合でも、例えば、半導体装置を実装する回路基板上の箇
所に接地電位とする金属被膜が被着されているような場
合には、本発明は有効である。
ラミック基板の裏面は金属被膜で覆われているとした
が、金属被膜をセラミック基板の裏面に被着させない場
合でも、例えば、半導体装置を実装する回路基板上の箇
所に接地電位とする金属被膜が被着されているような場
合には、本発明は有効である。
【0026】
【発明の効果】以上説明したように本発明は、半導体チ
ップを載置した絶縁体基板と蓋部材とによりパッケージ
が構成され、前記蓋部材が、絶縁体の枠部と前記枠部の
一側を塞ぐ板部とから成り前記枠部を前記絶縁体基板側
に向け前記半導体チップを内側に収容して前記絶縁体基
板に被せられ、前記絶縁体基板上には前記半導体チップ
の端子と電気的に接続した導体パターンが延設され、前
記導体パターンの端部は前記枠部の外側に導出されてい
る半導体装置であって、前記導体パターンと前記枠部と
の交差部下方における前記絶縁体基板の裏面に溝が形成
されていることを特徴とする。本発明はまた、半導体チ
ップを載置した絶縁体基板と蓋部材とによりパッケージ
が構成され、前記蓋部材が、絶縁体の枠部と前記枠部の
一側を塞ぐ板部とから成り前記枠部を前記絶縁体基板側
に向け前記半導体チップを内側に収容して前記絶縁体基
板に被せられ、前記絶縁体基板上には前記半導体チップ
の端子と電気的に接続した導体パターンが延設され、前
記導体パターンの端部は前記枠部の外側に導出されてい
る半導体装置であって、前記導体パターンと前記枠部と
の交差部下方における前記絶縁体基板中に中空部が形成
されていることを特徴とする。したがって、本発明の半
導体装置では、絶縁体基板の裏面側に接地電位の導体が
配置されても、上記交差部下では絶縁体部分の厚さが薄
くなるので静電容量が低下し、その結果、導体パターン
の幅を過度に狭くしなくても、必要な特性インピーダン
スを確保することができ、そのため、幅を狭くして抵抗
値が大きくなることに伴う導体パターンの伝達特性の悪
化を回避できる。
ップを載置した絶縁体基板と蓋部材とによりパッケージ
が構成され、前記蓋部材が、絶縁体の枠部と前記枠部の
一側を塞ぐ板部とから成り前記枠部を前記絶縁体基板側
に向け前記半導体チップを内側に収容して前記絶縁体基
板に被せられ、前記絶縁体基板上には前記半導体チップ
の端子と電気的に接続した導体パターンが延設され、前
記導体パターンの端部は前記枠部の外側に導出されてい
る半導体装置であって、前記導体パターンと前記枠部と
の交差部下方における前記絶縁体基板の裏面に溝が形成
されていることを特徴とする。本発明はまた、半導体チ
ップを載置した絶縁体基板と蓋部材とによりパッケージ
が構成され、前記蓋部材が、絶縁体の枠部と前記枠部の
一側を塞ぐ板部とから成り前記枠部を前記絶縁体基板側
に向け前記半導体チップを内側に収容して前記絶縁体基
板に被せられ、前記絶縁体基板上には前記半導体チップ
の端子と電気的に接続した導体パターンが延設され、前
記導体パターンの端部は前記枠部の外側に導出されてい
る半導体装置であって、前記導体パターンと前記枠部と
の交差部下方における前記絶縁体基板中に中空部が形成
されていることを特徴とする。したがって、本発明の半
導体装置では、絶縁体基板の裏面側に接地電位の導体が
配置されても、上記交差部下では絶縁体部分の厚さが薄
くなるので静電容量が低下し、その結果、導体パターン
の幅を過度に狭くしなくても、必要な特性インピーダン
スを確保することができ、そのため、幅を狭くして抵抗
値が大きくなることに伴う導体パターンの伝達特性の悪
化を回避できる。
【図1】本発明による半導体装置の一例を示す部分断面
側面図である。
側面図である。
【図2】本発明による半導体装置の一例を示す平面図で
ある。
ある。
【図3】図2のA部を詳しく示す部分拡大平面図であ
る。
る。
【図4】図2のA部を詳しく示す部分拡大平面図であ
る。
る。
【図5】図3におけるDD’線に沿った断面を示す部分
断面側面図である。
断面側面図である。
【図6】セラミック基板内に中空部を形成した本発明の
第2の実施例を示す部分断面側面図である。
第2の実施例を示す部分断面側面図である。
【図7】第3の実施例の半導体装置を示す平面図であ
る。
る。
【図8】図7におけるE部のを詳しく示す部分拡大平面
図である。
図である。
【図9】図8におけるFF’線に沿った断面を示す断面
側面図である。
側面図である。
【図10】図9におけるHH’線に沿った断面を示す断
面側面図である。
面側面図である。
【図11】従来の半導体装置の一例を示す平面図であ
る。
る。
【図12】図11におけるA部を詳しく示す部分拡大平
面図である。
面図である。
【図13】図11のBB’線に沿った断面を示す部分断
面側面図である。
面側面図である。
【図14】図13におけるCC’線に沿った断面を示す
部分断面側面図である。
部分断面側面図である。
【図15】図13におけるDD’線に沿った断面を示す
部分断面側面図である。
部分断面側面図である。
2……半導体装置、4……セラミック基板、6……パッ
ケージ、8……導体パターン、10……溝、12……金
属被膜、14……半導体装置、16……セラミック基
板、18……中空部、20……半導体装置、22……蓋
部材、24……板部、26……枠部、28……封止剤、
102……半導体装置、104……半導体集積回路チッ
プ(半導体チップ)、106……セラミック基板、10
8……蓋部材、110……パッケージ、112……枠
体、114……金属板、118……枠部、120……シ
ールリング、122……金属被膜、124……導体パタ
ーン、126……ボンディングワイヤ、128……外部
端子、130……金属被膜。
ケージ、8……導体パターン、10……溝、12……金
属被膜、14……半導体装置、16……セラミック基
板、18……中空部、20……半導体装置、22……蓋
部材、24……板部、26……枠部、28……封止剤、
102……半導体装置、104……半導体集積回路チッ
プ(半導体チップ)、106……セラミック基板、10
8……蓋部材、110……パッケージ、112……枠
体、114……金属板、118……枠部、120……シ
ールリング、122……金属被膜、124……導体パタ
ーン、126……ボンディングワイヤ、128……外部
端子、130……金属被膜。
Claims (8)
- 【請求項1】 半導体チップを載置した絶縁体基板と蓋
部材とによりパッケージが構成され、前記蓋部材は、絶
縁体の枠部と前記枠部の一側を塞ぐ板部とから成り前記
枠部を前記絶縁体基板側に向け前記半導体チップを内側
に収容して前記絶縁体基板に被せられ、前記絶縁体基板
上には前記半導体チップの端子と電気的に接続した導体
パターンが延設され、前記導体パターンの端部は前記枠
部の外側に導出されている半導体装置であって、 前記導体パターンと前記枠部との交差部下方における前
記絶縁体基板の裏面に溝が形成されていることを特徴と
する半導体装置。 - 【請求項2】 半導体チップを載置した絶縁体基板と蓋
部材とによりパッケージが構成され、前記蓋部材は、絶
縁体の枠部と前記枠部の一側を塞ぐ板部とから成り前記
枠部を前記絶縁体基板側に向け前記半導体チップを内側
に収容して前記絶縁体基板に被せられ、前記絶縁体基板
上には前記半導体チップの端子と電気的に接続した導体
パターンが延設され、前記導体パターンの端部は前記枠
部の外側に導出されている半導体装置であって、 前記導体パターンと前記枠部との交差部下方における前
記絶縁体基板中に中空部が形成されていることを特徴と
する半導体装置。 - 【請求項3】 前記絶縁体基板はセラミック製であるこ
とを特徴とする請求項1または2に記載の半導体装置。 - 【請求項4】 前記導体パターンは前記絶縁体基板と前
記枠部とに挟まれた範囲付近で他の箇所より幅が細く形
成されていることを特徴とする請求項1または2に記載
の半導体装置。 - 【請求項5】 前記蓋部材の前記枠部は、絶縁材料から
成る枠体と金属製のシールリングとを含み、前記枠体の
上面は金属被膜で覆われ、その上に前記シールリングが
前記枠体と同心に固着され、前記シールリングの上に前
記板部を成す金属板が固着されていることを特徴とする
請求項1または2に記載の半導体装置。 - 【請求項6】 前記蓋部材はセラミック製またはプラス
チック製であることを特徴とする請求項1または2に記
載の半導体装置。 - 【請求項7】 前記絶縁体基板の裏面は、前記溝の箇所
を除いて金属被膜で覆われていることを特徴とする請求
項1記載の半導体装置。 - 【請求項8】 前記絶縁体基板の裏面は金属被膜で覆わ
れていることを特徴とする請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10013462A JP3063723B2 (ja) | 1998-01-06 | 1998-01-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10013462A JP3063723B2 (ja) | 1998-01-06 | 1998-01-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11195720A JPH11195720A (ja) | 1999-07-21 |
JP3063723B2 true JP3063723B2 (ja) | 2000-07-12 |
Family
ID=11833821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10013462A Expired - Lifetime JP3063723B2 (ja) | 1998-01-06 | 1998-01-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3063723B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102170500B1 (ko) * | 2014-04-22 | 2020-10-28 | 삼성전자주식회사 | 웨어러블 장치 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007300173A (ja) * | 2006-04-27 | 2007-11-15 | Epson Toyocom Corp | 電子デバイス用パッケージ、及び電子デバイス |
JP4903738B2 (ja) * | 2007-03-28 | 2012-03-28 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
JP5361637B2 (ja) * | 2008-10-06 | 2013-12-04 | 京セラ株式会社 | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
JP5361609B2 (ja) * | 2009-08-25 | 2013-12-04 | 京セラ株式会社 | 電子部品搭載用パッケージおよび電子装置 |
-
1998
- 1998-01-06 JP JP10013462A patent/JP3063723B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102170500B1 (ko) * | 2014-04-22 | 2020-10-28 | 삼성전자주식회사 | 웨어러블 장치 |
Also Published As
Publication number | Publication date |
---|---|
JPH11195720A (ja) | 1999-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5656857A (en) | Semiconductor device with insulating resin layer and substrate having low sheet resistance | |
US5382829A (en) | Packaged microwave semiconductor device | |
US20020060366A1 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
US5497030A (en) | Lead frame and resin-molded-type semiconductor device | |
JPH0766949B2 (ja) | Icパッケージ | |
EP1303171B1 (en) | Electronic circuit unit suitable for miniaturization | |
JP2001085569A (ja) | 高周波回路装置 | |
JP3063723B2 (ja) | 半導体装置 | |
JP2006211620A (ja) | フィルタ及びデュプレクサ | |
JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
JP4251418B2 (ja) | Icパッケージ | |
JP3854570B2 (ja) | 高周波素子用パッケージ | |
JP2003133462A (ja) | 高周波素子用パッケージ | |
JPH0653414A (ja) | マイクロ波集積回路 | |
JP2000100994A (ja) | 高周波用パッケージ | |
JP3600729B2 (ja) | 高周波回路用パッケージ | |
JP2001298306A (ja) | 高周波伝送線路基板、及び高周波パッケージ | |
JP2002359443A (ja) | 高周波パッケ−ジと配線基板との接続構造 | |
JPH08298307A (ja) | 半導体装置 | |
JP2977519B2 (ja) | マイクロ波パッケージ | |
JP2758322B2 (ja) | 電子部品搭載用回路基板 | |
JPH06244056A (ja) | 半導体素子収納用パッケージ | |
JP2655501B2 (ja) | 半導体装置用モールドパッケージ | |
JPH0312465B2 (ja) | ||
GB2300068A (en) | Semiconductor device |