JP3063505B2 - Long image sensor - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、複数の受光素子からな
る原稿読取用イメ−ジセンサに係り、特に、長尺密着型
イメ−ジセンサに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an original reading image sensor comprising a plurality of light receiving elements, and more particularly, to a long contact type image sensor.

【０００２】[0002]

【従来の技術】従来、この種のイメ−ジセンサとして
は、例えば、原稿を等倍で読み取るために原稿の幅に等
しい長さに複数の光電素子を直線状に配設してなるいわ
ゆる長尺イメ−ジセンサが、公知・周知となっている
（例えば、特開昭６０−２６１２４５号公報参照）。か
かる長尺イメ−ジセンサを初めから原稿の横幅の長さで
製造することは、半導体製造技術上の種々の制約等のた
めに困難であり、このため複数の受光素子からなるイメ
−ジセンサチップを、その長手軸方向に複数接続して構
成されている。2. Description of the Related Art Conventionally, as an image sensor of this type, for example, in order to read an original at an equal size, a so-called long image sensor having a plurality of photoelectric elements arranged linearly in a length equal to the width of the original is known. Image sensors are known and well-known (for example, see Japanese Patent Application Laid-Open No. 60-261245). It is difficult to manufacture such a long image sensor in the width of the original document from the beginning due to various restrictions in semiconductor manufacturing technology and the like. Therefore, an image sensor chip including a plurality of light receiving elements is required. , Are connected in the longitudinal axis direction.

【０００３】すなわち、図５（ａ）に示されたように、
例えば、複数の受光素子等を配してなるイメ−ジセンサ
チップ１２をその長手軸方向で互いの両端部分を突き合
わせるようにして接続することで、所望の長さの長尺密
着型イメ−ジセンサを得ている。ここで、相互に接続さ
れるイメ−ジセンサチップ１２は、図５（ｂ）に示され
るように同一のウエハ１３から切り出されるものであ
る。ここで、ウエハ１３上でのイメ−ジセンサチップ１
２の端部の位置を、便宜上、図５（ｂ）において紙面右
側（同図において「Ｒ」と記載）に位置するものと、図
５（ｂ）において紙面左側（同図において「Ｌ」と記
載）に位置するものとがあるとすると、上述のように長
尺化の際、相互に接続されるイメ−ジセンサチップ１２
の端部は、ウエハ１３上での位置が異なるもの同士、す
なわち、ＲとＬとを接続するようにしている。これは、
もし、同一の位置同士を接続するとすれば、イメ−ジセ
ンサチップ１２の配線等の配置構造が逆となってしまう
ためである。That is, as shown in FIG.
For example, by connecting an image sensor chip 12 having a plurality of light receiving elements and the like so that both end portions thereof abut each other in the longitudinal axis direction, a long contact image sensor having a desired length is provided. Have gained. Here, the mutually connected image sensor chips 12 are cut out from the same wafer 13 as shown in FIG. Here, the image sensor chip 1 on the wafer 13
For convenience, the positions of the end portions 2 are located on the right side of the paper in FIG. 5B (described as “R” in FIG. 5) and on the left side of the paper in FIG. 5B (“L” in the same figure). ), The image sensor chips 12 connected to each other when the length is increased as described above.
Are connected at different positions on the wafer 13, that is, R and L. this is,
This is because if the same positions are connected to each other, the arrangement structure of the wiring and the like of the image sensor chip 12 is reversed.

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、半導体
プロセスにおけるいわゆるプロセスばらつきのために、
その長手軸方向（図５において紙面左右方向）両端部近
傍における受光素子（図示せず）の特性に差が生ずるこ
とがある。したがって、先に説明したようにウエハにお
ける位置が異なるイメ−ジセンサチップの端部同士を接
続すると、イメ−ジセンサの長手軸方向において、各イ
メ−ジセンサチップの接続部分毎に出力特性が不連続と
なり、出力信号に対してなんらかの補償を施さなければ
ならないという問題があった。However, because of the so-called process variation in the semiconductor process,
There may be a difference in the characteristics of the light receiving element (not shown) in the vicinity of both ends in the longitudinal axis direction (the horizontal direction in FIG. 5). Therefore, Ime position in the wafer as described above is different - the Jisensa connecting the ends of the chip, Ime - in the longitudinal axis direction of the di-sensors, each Ime - output characteristic for each connection portion of Jisensa chip discontinuous Therefore, there is a problem that some compensation must be performed on the output signal.

【０００５】この場合、イメ−ジセンサチップ同士の接
続部分における電気的特性の連続性の確保だけに注目す
るのであれば、単純にはウエハにおける位置が同じ端部
同士を接続すればよいが、その場合には、隣接するイメ
−ジセンサチップ同士の回路配置がイメ−ジセンサの長
手軸方向で逆となるので、現実的ではないという問題も
あった。また、従来のようにイメ−ジセンサ基板同士を
そのイメ−ジセンサ基板が形成されたウエハ等のいわゆ
る親基板での位置が同一のもの同士とする場合、従来の
イメ−ジセンサ基板においては、隣接のイメ−ジセンサ
基板と接続可能な箇所が一箇所だけであるので、接続の
際にその方向を違えると、イメ−ジセンサとして機能し
なくなるという問題があった。In this case, if only attention is paid to ensuring the continuity of the electrical characteristics at the connection portion between the image sensor chips, the ends at the same position on the wafer may be simply connected. in this case, adjacent Ime - circuit arrangement Jisensa chips is Ime - since the opposite in the longitudinal axis direction of Jisensa, there is a problem that realistic not. Further, in the case where the image sensor substrates are located at the same position on a so-called parent substrate such as a wafer on which the image sensor substrates are formed as in the related art, the adjacent image sensor substrates are adjacent to each other. Since only one place can be connected to the image sensor board, there is a problem that if the direction is changed at the time of connection, it will not function as an image sensor.

【０００６】本発明は、上記実情に鑑みてなされたもの
で、長尺イメ−ジセンサにおいてイメ−ジセンサ基板の
接続部における電気的特性に連続性を有するイメ−ジセ
ンサを提供するものである。また、本発明は、イメ−ジ
センサ基板を複数接続してなる長尺イメ−ジセンサにお
いて、接続部分が特定の一箇所に限定されない長尺イメ
−ジセンサを提供するものである。さらに、本発明の目
的は、外部回路との接続の際に、接続誤りを生ずること
のない長尺イメ−ジセンサを提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides an image sensor having a continuity in electrical characteristics at a connection portion of an image sensor substrate in a long image sensor. Further, the present invention provides a long image sensor in which a plurality of image sensor substrates are connected, and a connection portion is not limited to a specific one. A further object of the present invention is to provide a long image sensor which does not cause a connection error when connecting to an external circuit.

【０００７】[0007]

【０００８】[0008]

【課題を解決するための手段】上記目的を達成するため
本発明に係る長尺イメ−ジセンサは、少なくとも直線状
に配設された複数の受光素子と、この複数の受光素子か
らの信号の読み出しを制御するスイッチング手段と、を
具備してなるイメ−ジセンサ基板を、複数接続してなる
長尺イメ−ジセンサにおいて、前記複数のイメ−ジセン
サ基板は、該イメ−ジセンサ基板の中心に対して前記複
数の受光素子及びこの複数の受光素子に接続される配線
が点対称に配設されてなるものである。特に、外部回路
に対する接続方向を識別するための識別手段を設けたこ
とに特徴があり、その際、識別手段は長尺イメ−ジセン
サに形成された金属層の一部からなるものか又は接地用
配線の一部に形成された切欠からなるものが好適であ
る。[MEANS FOR SOLVING THE PROBLEMS] To achieve the above object
A long image sensor according to the present invention includes at least a plurality of light receiving elements arranged linearly and switching means for controlling reading of signals from the plurality of light receiving elements. In a long image sensor formed by connecting a plurality of substrates, the plurality of image sensor substrates are connected to the plurality of light receiving elements and the plurality of light receiving elements with respect to a center of the image sensor substrate. Are arranged point-symmetrically. In particular, this provided with identification means for identifying a connection direction with respect to an external circuit
In this case, it is preferable that the identification means be composed of a part of a metal layer formed on the long image sensor or a notch formed in a part of the ground wiring.

【０００９】また、本発明に係る長尺イメ−ジセンサ
は、複数の受光素子を３列に配し、前記列毎に透過波長
の異なるフィルタを前記複数の受光素子の受光面側に設
けると共に、前記複数の受光素子からの信号の読み出し
を制御するスイッチング手段を具備してなるイメ−ジセ
ンサ基板を、複数接続してなる長尺イメ−ジセンサにお
いて、前記イメ−ジセンサ基板は、その中心に対して前
記複数の受光素子及びこの複数の受光素子に接続される
配線が点対称に配設されてなるものである。特に、外部
回路に対する接続方向を識別するための識別手段を設け
たことに特徴があり、その際、識別手段は長尺イメ−ジ
センサに形成された金属層の一部からなるものか又は接
地用配線の一部に形成された切欠からなるものが好適で
ある。[0009] A long image sensor according to the present invention.
A switching device for arranging a plurality of light receiving elements in three rows, providing filters having different transmission wavelengths for each of the rows on the light receiving surface side of the plurality of light receiving elements, and controlling reading of signals from the plurality of light receiving elements. In a long image sensor formed by connecting a plurality of image sensor substrates each including a means, the image sensor substrate is connected to the plurality of light receiving elements and the plurality of light receiving elements with respect to the center thereof. Are arranged point-symmetrically. In particular, the present invention is characterized in that an identification means for identifying a connection direction to an external circuit is provided. At this time, the identification means consists of a part of a metal layer formed on a long image sensor or is used for grounding. It is preferable that the cutout is formed in a part of the wiring.

【００１０】[0010]

【００１１】[0011]

【作用】本発明に係る長尺イメ−ジセンサにおいては、
イメ−ジセンサ基板における受光素子及びこの受光素子
に接続される配線が基板の中心に対して点対称に設けら
れているため、これらイメ−ジセンサ基板を単純に接続
することにより長尺イメ−ジセンサを形成する際には、
従来と異なり、イメ−ジセンサ基板同士の接続位置が２
通りでき、そのため組み立て作業がより容易になるもの
である。In the long image sensor according to the present invention,
Since the light receiving element on the image sensor substrate and the wiring connected to the light receiving element are provided point-symmetrically with respect to the center of the substrate, a long image sensor can be obtained by simply connecting these image sensor substrates. When forming
Unlike the conventional case, the connection position between the image sensor boards is 2
As a result, making the assembly operation easier.

【００１２】また、識別手段を設けたことにより外部回
路に対する基板の接続方向を目視によって確認すること
ができる。 In addition, the provision of the identification means allows the external
Visually check the connection direction of the board to the path
Can be.

【００１３】[0013]

【実施例】以下、図１乃至図４を参照しつつ本発明に係
る長尺イメ−ジセンサについて説明する。ここで、図１
は本発明に係る長尺イメ−ジセンサを構成するイメ−ジ
センサ基板における配置構造の一実施例を示す平面図、
図２は本発明に係る長尺イメ−ジセンサの一実施例を示
す回路図、図３は本発明に係る長尺イメ−ジセンサの製
造手順の概略を説明するための説明図、図４は本発明に
係るイメ−ジセンサの製造手順の他の例の概略を説明す
るための説明図である。先ず、この長尺イメ−ジセンサ
は、複数のイメ−ジセンサ基板を、その長軸方向で接続
してなるものである点においては、従来のものと同一で
あるが、各イメ−ジセンサ基板相互の接続部分は、イメ
−ジセンサ基板が切り出される切り出し基板での位置が
同一である点（詳細は後述）で従来の長尺イメ−ジセン
サと異なっている。また、イメ−ジセンサ基板の配置構
造がその中心に対して点対称となっている（詳細は後
述）点が従来と異なるものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a long image sensor according to the present invention will be described with reference to FIGS. Here, FIG.
FIG. 1 is a plan view showing an embodiment of an arrangement structure on an image sensor substrate constituting a long image sensor according to the present invention;
FIG. 2 is a circuit diagram showing an embodiment of a long image sensor according to the present invention, FIG. 3 is an explanatory diagram for explaining an outline of a manufacturing procedure of the long image sensor according to the present invention, and FIG. It is explanatory drawing for demonstrating the outline of another example of the manufacturing procedure of the image sensor which concerns on this invention. First, this long image sensor is the same as the conventional one in that a plurality of image sensor boards are connected in the direction of the long axis thereof. The connecting portion is different from the conventional long image sensor in that the position on the cut-out substrate from which the image sensor substrate is cut is the same (details will be described later). Further, the arrangement structure of the image sensor substrate is point-symmetric with respect to the center thereof (details will be described later).

【００１４】次に、図１を参照しつつ本実施例の長尺イ
メ−ジセンサについて説明する。この長尺イメ−ジセン
サは、いわゆるカラ−イメ−ジセンサである。図１は、
長尺イメ−ジセンサを構成するイメ−ジセンサ基板の配
置構造を示しており、このイメ−ジセンサ基板は、ガラ
ス基板２の略中央において、副走査方向（図１において
紙面上下方向）に３つの受光素子アレイ３，４，５が配
設されている。受光素子アレイ３の上には、青色の光の
みを透過させるフィルタ（図示せず）が、受光素子アレ
イ４の上には、緑色の光のみを透過させるフィルタ（図
示せず）が、受光素子アレイ５の上には、赤色の光のみ
を透過させるフィルタ（図示せず）が、それぞれ設けら
れており、各受光素子アレイ３〜５は、原稿からの反射
光の内、それぞれ青色、緑色及び赤色の反射光を受光
し、対応する色信号を出力するようになっている。Next, the long image sensor of this embodiment will be described with reference to FIG. This long image sensor is a so-called color image sensor. FIG.
FIG. 3 shows an arrangement structure of an image sensor substrate which forms a long image sensor. The image sensor substrate has three light receiving portions in a sub-scanning direction (up and down direction in FIG. 1) substantially in the center of a glass substrate 2. Element arrays 3, 4, and 5 are provided. A filter (not shown) that transmits only blue light is provided on the light receiving element array 3, and a filter (not shown) that transmits only green light is provided on the light receiving element array 4. on the array 5, a filter for transmitting only red light (not shown), are respectively provided, each of the light receiving element array 3-5, the reflected light from the original, blue color, green color and it receives the red reflected light, and outputs a corresponding color signal.

【００１５】受光素子アレイ３の上側（図１において紙
面上側）には、この受光素子アレイ３を構成する各受光
素子３ａ及び受光素子アレイ４の一部の受光素子４ａの
駆動を制御する薄膜電界効果トランジスタ等が設けられ
ている。すなわち、受光素子アレイ３の上側には、先
ず、受光素子アレイ３構成する各受光素子３ａに対応し
た数の付加容量ＣADD 及び受光素子アレイ４を構成する
受光素子４ａの半分の数の付加容量ＣADD が、主走査方
向（図１において紙面左右方向）に設けられている。こ
こで、受光素子アレイ４を構成する受光素子４ａに接続
される付加容量ＣADD が、受光素子アレイ４を構成する
全受光素子数の半分であるのは、残り半分の付加容量Ｃ
ADD は、受光素子アレイ５の下側（図１において紙面下
側）に、受光素子アレイ５を構成する受光素子５ａに接
続される付加容量ＣADD と共に配設されているためであ
る。Above the light receiving element array 3 (upper side in FIG. 1), a thin film electric field for controlling the driving of each light receiving element 3a constituting the light receiving element array 3 and a part of the light receiving elements 4a of the light receiving element array 4. An effect transistor and the like are provided. That is, on the upper side of the light receiving element array 3, first, the additional capacitance CADD of the number corresponding to each light receiving element 3a constituting the light receiving element array 3 and the half of the additional capacitance CADD of the light receiving element 4a constituting the light receiving element array 4 are provided. Are provided in the main scanning direction (the horizontal direction in FIG. 1). Here, the additional capacitance CADD connected to the light receiving elements 4a constituting the light receiving element array 4 is half of the total number of light receiving elements constituting the light receiving element array 4 because of the remaining half of the additional capacitance CADD.
This is because ADD is provided below the light receiving element array 5 (on the lower side of the paper in FIG. 1) together with the additional capacitance CADD connected to the light receiving elements 5a constituting the light receiving element array 5.

【００１６】受光素子アレイ３の上側及び受光素子アレ
イ５の下側において、それぞれ主走査方向に配設された
付加容量ＣADD の並びに略平行してリセット用薄膜トラ
ンジスタＴＲ、一括転送用薄膜トランジスタＴＴ、一括
転送用容量ＣT 及び順次転送用トランジスタＴＭがそれ
ぞれ、先の付加容量ＣADD の数に対応して設けられてい
る。ここで、図１において各受光素子アレイ３〜５の各
受光素子３ａ，４ａ，５ａに対して同図左端から便宜上
その位置番号を１とし、以下順に番号を有するものとす
ると、受光素子アレイ４の１番目の受光素子４ａについ
ては、受光素子アレイ５の１番目の受光素子５ａと２番
目の受光素子５ａとの間に、付加容量ＣADD、リセット
用薄膜トランジスタＴＲ、一括転送用薄膜トランジスタ
ＴＴ、一括転送用容量ＣT 及び順次転送用薄膜トランジ
スタＴＭが副走査方向（図１において紙面上下方向）に
設けられている。On the upper side of the light receiving element array 3 and the lower side of the light receiving element array 5, respectively, the reset thin film transistor TR, the collective transfer thin film transistor TT, and the collective transfer The storage capacitor CT and the sequential transfer transistor TM are provided corresponding to the number of the additional capacitors CADD. Here, in FIG. 1, the position numbers of the light receiving elements 3a, 4a, and 5a of the light receiving element arrays 3 to 5 are set to 1 for convenience from the left end of FIG. the first light receiving element 4a of, between the first light-receiving element 5 a and the second light receiving element 5 a light-receiving element array 5, additional capacitor CADD, reset thin film transistor TR, batch transfer thin film transistor TT, A batch transfer capacitor CT and a sequential transfer thin film transistor TM are provided in the sub-scanning direction (vertical direction in FIG. 1).

【００１７】一方、受光素子アレイ４の２番目の受光素
子４ａについては、受光素子アレイ３の１番目の受光素
子３ａと２番目の受光素子３ａの間で且つ副走査方向に
付加容量ＣADD 、リセット用薄膜トランジスタＴＲ、一
括転送用薄膜トランジスタＴＴ、一括転送用容量ＣT 及
び順次転送用薄膜トランジスタＴＭが設けられている。
すなわち、受光素子アレイ４の受光素子４ａに接続され
る付加容量ＣADD 等は、一つおきに受光素子アレイ５の
下側と、受光素子アレイ３の上側とに分けて配置されて
いる。換言すれば、先に便宜的に定義した受光素子の位
置番号で奇数の位置番号を有する受光素子４ａ及びこれ
に接続される付加容量ＣADD 等は、受光素子アレイ５の
下側に、偶数の位置番号を有する受光素子４ａ及びこれ
に接続される付加容量ＣADD 等は、受光素子アレイ３の
上側に、それぞれ配設された構造となっている。[0017] On the other hand, the second light-receiving elements 4a of the light-receiving element array 4, and added to the sub-scanning direction capacitance CADD between the first light receiving element 3 a and the second light receiving element 3 a light-receiving element array 3 , A reset thin film transistor TR, a collective transfer thin film transistor TT, a collective transfer capacitance CT, and a sequential transfer thin film transistor TM.
That is, additional capacitor CADD the like connected to the light receiving element 4a of the light-receiving element array 4, every other light receiving element array 5
And lower, are arranged separately on the upper side of the photodiode array 3. In other words, the light-receiving element 4a having an odd-numbered position number as the position number of the light-receiving element defined for the sake of convenience and the additional capacitance CADD and the like connected thereto are the same as those of the light-receiving element array 5 .
On the lower side, the light receiving element 4a having an even position number and the additional capacitance CADD and the like connected thereto are arranged in the light receiving element array 3 .
On the side, has a respective arranged structure.

【００１８】また、リセット用薄膜トランジスタＴＲの
ドレイン（図１において「Ｄ」と略記）と一括転送用薄
膜トランジタＴＴのドレイン（図１において「Ｄ」と略
記）とが接続される一方、リセット用薄膜トランジスタ
ＴＲのソ−ス（図１において「Ｓ」と略記）は共通の配
線によって相互に接続されると共に接地されるようにな
っている。さらに、一括転送用薄膜トランジスタＴＴの
ソ−ス（図１において「Ｓ」と略記）は一括転送用容量
ＣT の一方の電極に接続され、この一括転送用容量ＣT
の他方の電極は順次転送用薄膜トランジスタＴＭのドレ
イン（図１において「Ｄ」と略記）に接続されている。
そして、順次転送用薄膜トランジスタＴＭは、受光素子
アレイ３の上側のものについて言えば（基本的には、受
光素子アレイ５の下側に配された順次転送用薄膜トラン
ジタＴＭについても同様である。）、受光素子アレイ３
の受光素子３ａ用の各順次転送用トランジスタＴＭの各
ソ−スが共通の配線により接続されている。また、受光
素子アレイ４の受光素子４ａ用の各順次転送用薄膜トラ
ンジスタＴＭは、各ソ−スが共通の配線により接続され
ている。The drain of the reset thin film transistor TR (abbreviated as "D" in FIG. 1) and the drain of the batch transfer thin film transistor TT (abbreviated as "D" in FIG. 1) are connected, while the reset thin film transistor is connected. TR sources (abbreviated as "S" in FIG. 1) are connected to each other by common wiring and grounded. Furthermore, batch transfer thin film transistor TT SEO - scan (abbreviated in FIG. 1 as "S") is connected to one electrode of the batch transfer capacitor CT, the batch transfer capacitor CT
The other electrode is connected to the drain (abbreviated as “D” in FIG. 1) of the thin film transistor TM for sequential transfer.
The thin film transistor TM for sequential transfer refers to the thin film transistor TM for sequential transfer disposed above the light receiving element array 3 (basically, the same applies to the thin film transistor TM for sequential transfer arranged below the light receiving element array 5). , Light receiving element array 3
The sources of the sequential transfer transistors TM for the light receiving element 3a are connected by a common wiring. In addition, in the respective sequential transfer thin film transistors TM for the light receiving elements 4a of the light receiving element array 4, the respective sources are connected by common wiring.

【００１９】図２には、この長尺イメ−ジセンサの電気
的等価回路が示されており、以下、同図を参照しつつ電
気的接続及び動作について説明する。先ず、この図２に
示された等価回路は、先に図１で説明したイメ−ジセン
サ基板が例えば２枚接続された状態におけるもので、図
１に示された各受光素子３ａ，４ａ，５ａ、リセット用
薄膜トランジスタＴＲ、一括転送用薄膜トランジタＴ
Ｔ、付加容量ＣADD 及び一括転送用容量ＣT について
は、図２において矩形で略記されている。また、同図に
おいて、ドレインから外部に矢印が記されている順次転
送用薄膜トランジスタＴＭは、そのドレインが一括転送
用薄膜トランジスタＴＴのソ−スに接続されるもので、
同図においては、その接続状態は省略してある。FIG. 2 shows an electrical equivalent circuit of the long image sensor. The electrical connection and operation will be described below with reference to FIG. First, the equivalent circuit shown in FIG. 2 is a state in which, for example, two image sensor boards described above with reference to FIG. 1 are connected, and the respective light receiving elements 3a, 4a, 5a shown in FIG. , Reset thin film transistor TR, batch transfer thin film transistor T
T, the additional capacitance CADD, and the collective transfer capacitance CT are abbreviated as rectangles in FIG. In FIG. 3, the sequential transfer thin film transistor TM in which an arrow is drawn from the drain to the outside has its drain connected to the source of the collective transfer thin film transistor TT.
In the figure, the connection state is omitted.

【００２０】この長尺イメ−ジセンサは、ｎ個の受光素
子を１ブロックとしたものが２Ｎブロック設けられてな
るものである。図２において、紙面中央部左右方向に複
数表された矩形の枠内に、カンマで区切られ記載された
数値は、ブロックのシリアル番号及びブロック内の受光
素子のシリアル番号を表すものである。すなわち、カン
マの前の数はブロックのシリアル番号を、カンマの後の
数はブロック内における受光素子のシリアル番号を、そ
れぞれ表している。図２においては、便宜上同図におい
て紙面右端のブロックの番号を１とし、以下順に番号が
記されている。また、受光素子の番号は、１つのブロッ
クにおいて図２の紙面右側に位置するものを便宜上１と
し、以下順に番号を付している。[0020] The elongated Ime - Jisensa are those obtained by the n-number of light receiving elements as one block are thus provided 2 N blocks. In FIG. 2, numerical values separated by commas and described in a plurality of rectangular frames in the center of the paper in the left-right direction represent the serial number of the block and the serial number of the light receiving element in the block. That is, the number before the comma indicates the serial number of the block, and the number after the comma indicates the serial number of the light receiving element in the block. In FIG. 2, the number of the block at the right end of the paper is set to 1 in FIG. In addition, the number of the light receiving element is set to 1 for convenience in a block located on the right side of the paper surface of FIG. 2 and numbered sequentially in the following.

【００２１】複数のイメ−ジセンサ基板が接続されてな
る部位（図２において点線の枠外の部分）の外部には、
それぞれ信号読み出し用の駆動ＩＣ７ａ，７ｂ，８ａ，
８ｂ，９ａ，９ｂが各色毎に設けられている。すなわ
ち、青色用（受光素子３ａ用）の駆動ＩＣ７ａ，７ｂ、
赤色用（受光素子５ａ用）の駆動ＩＣ８ａ，８ｂ及び緑
色用（受光素子４ａ用）の駆動ＩＣ９ａ，９ｂがそれぞ
れ設けられている。Outside a portion where a plurality of image sensor boards are connected (a portion outside a dotted frame in FIG. 2),
Driving ICs 7a, 7b, 8a,
8b, 9a and 9b are provided for each color. That is, the driving ICs 7a and 7b for blue (for the light receiving element 3a),
Driving ICs 8a and 8b for red (for light receiving element 5a) and driving ICs 9a and 9b for green (for light receiving element 4a) are provided, respectively.

【００２２】そして、青色用の駆動ＩＣ７ａには、この
長尺イメ−ジセンサの青色用の受光素子３ａからの画像
信号を読み出す順次転送用薄膜トランジスタＴＭの内、
半数の順次転送用薄膜トランジスタＴＭのソ−スが各ブ
ロック毎に一本の配線に纏められたものが接続されてい
る。また、赤色用の駆動ＩＣ８ａには、この長尺イメ−
ジセンサの赤色用の受光素子５ａからの画像信号を読み
出す順次転送用薄膜トランジスタＴＭの内、半数の順次
転送用薄膜トランジスタＴＭのソ−スが各ブロック毎に
一本の配線に纏められたものが接続されている。そし
て、緑色用の駆動ＩＣ９ａには、この長尺イメ−ジセン
サに設けられた緑色用の順次転送用薄膜トランジスタＴ
Ｍの内、例えば先に図１を参照しつつ説明したように受
光素子アレイ３の上側（図１において紙面上側）に配設
されたものであって、しかも、図２において、二点鎖線
で示された部分でこの長尺イメ−ジセンサが便宜上左右
それぞれのイメ−ジセンサ基板イ，ロからなるとすれ
ば、これら２つのイメ−ジセンサ基板の対応する位置に
ある順次転送用薄膜トランジスタＴＭが共に同一の配線
で接続されている。したがって、緑色用の駆動ＩＣ９ｂ
には、受光素子アレイ５の下側（図１において紙面下
側）に配設された順次転送用薄膜トランジスタＴＭであ
って、上述のようにして二点鎖線を堺に分けられた２つ
のイメ−ジセンサ基板イ，ロにおいて同一の位置関係に
あるもの同士が同一の配線で相互に接続されて入力され
るようになっている。The blue driving IC 7a includes a sequential transfer thin film transistor TM for reading out an image signal from the blue light receiving element 3a of the long image sensor.
The source of half of the sequential transfer thin film transistors TM is connected to one wiring for each block. Also, the drive image 8a for red color has this long image.
Of the sequential transfer thin film transistors TM for reading out the image signal from the red light-receiving element 5a of the di-sensor, those in which half of the sources of the sequential transfer thin film transistors TM are integrated into one line for each block are connected. ing. The driving IC 9a for green has a thin-film transistor T for sequential transfer for green provided in the long image sensor.
M, for example, is arranged above the light receiving element array 3 (upper side in FIG. 1) as described above with reference to FIG. 1, and in FIG. In the illustrated portion, if this long image sensor is composed of left and right image sensor substrates A and B for convenience, the sequential transfer thin film transistors TM at the corresponding positions of the two image sensor substrates are the same. Connected by wiring. Therefore, the driving IC 9b for green color
1 is a sequential transfer thin film transistor TM disposed below the light receiving element array 5 (on the lower side of the paper in FIG. 1), and has two images in which the two-dot chain line is divided into Sakai as described above. Those having the same positional relationship in the di-sensor substrates (a) and (b) are mutually connected by the same wiring and input.

【００２３】例えば、第１番目のブロックの受光素子ア
レイ３の上側にある順次転送用薄膜トランジスタＴＭ
と、第（Ｎ＋１）番目のブロックにおいて、受光素子ア
レイ３の上側に位置する順次転送用薄膜トランジスタＴ
Ｍとが共に接続されて駆動ＩＣ９ａの同一の入力端子に
入力されている。一方、第１番目のブロックにおいて受
光素子アレイ５の下側に位置する順次転送用薄膜トラン
ジスタＴＭと、第（Ｎ＋２）番目のブロックにおいて、
受光素子アレイ５の下側に位置する順次転送用薄膜トラ
ンジスタＴＭとが共に接続されて駆動ＩＣ９ｂの同一の
入力端子に入力されている。他のブロックにおける順次
転送用薄膜トランジタＴＭについても同様にして駆動Ｉ
Ｃ９ａ又は駆動ＩＣ９ｂに接続されている。For example, the thin film transistor TM for sequential transfer on the upper side of the light receiving element array 3 of the first block
And in the (N + 1) -th block, the sequential transfer thin film transistor T located above the light receiving element array 3
And M are connected together and input to the same input terminal of the drive IC 9a. On the other hand, in the first block, the sequential transfer thin film transistor TM located below the light receiving element array 5 and in the (N + 2) th block,
The sequential transfer thin film transistor TM located below the light receiving element array 5 is connected together and inputted to the same input terminal of the driving IC 9b. The same applies to the drive I for the thin film transistor TM for sequential transfer in other blocks.
It is connected to C9a or drive IC 9b.

【００２４】順次転送用薄膜トランジスタＴＭのゲ−ト
は、各ブロックで同一の位置関係にあるもの同士が接続
されて、いわゆるマトリックス配線が形成されている。
但し、イメ−ジセンサ基板ロ側では、一方のイメ−ジセ
ンサ基板イと接続順を逆としている。すなわち、受光素
子アレイ３の上側に位置する順次転送用薄膜トランジス
タＴＭについては、先ず、一方のイメ−ジセンサ基板イ
にあるものについて、例えば、各ブロックの第１番目の
位置にある順次転送用薄膜トランジスタＴＭのゲ−ト
と、他方のイメ−ジセンサ基板ロにおいて、各ブロック
のｎ番目の位置にある順次転送用薄膜トランジスタＴＭ
のゲ−トとが相互に接続されて、これらは、一方のイメ
−ジセンサ基板イの端部（図２においてはイメ−ジセン
サ基板の右上端部）に第１のゲ−ト端子Ｇ１として出力
されており、外部に設けられるゲ−ト信号発生回路（図
示せず）との接続部となっている。The gates of the sequential transfer thin film transistors TM are connected to each other in the same positional relationship in each block to form a so-called matrix wiring.
However, on the image sensor board B side, the connection order is reversed with respect to one of the image sensor boards A. That is, as for the thin film transistor TM for sequential transfer located on the upper side of the light receiving element array 3, first, for the thin film transistor TM on one of the image sensor substrates, for example, the thin film transistor TM for sequential transfer at the first position of each block And the other image sensor substrate B, the sequential transfer thin film transistor TM at the n-th position of each block.
Are connected to each other, and these are output as a first gate terminal G1 at one end of the image sensor substrate (the upper right end of the image sensor substrate in FIG. 2). And serves as a connection to a gate signal generation circuit (not shown) provided outside.

【００２５】一方、受光素子アレイ５の下側に位置する
順次転送用薄膜トランジスタＴＭについては、例えば、
イメ−ジセンサ基板イの各ブロックの第１番目の位置に
配設された順次転送用薄膜トランジスタＴＭのゲ−ト
と、他方のイメ−ジセンサ基板ロの各ブロックの第ｎ番
目の位置に配設された順次転送用薄膜トランジスタＴＭ
のゲ−トとが相互に接続されて、これらは、他方のイメ
−ジセンサ基板ロの端部（図２においてはイメ−ジセン
サ基板ロの左下端部）に第１のゲ−ト端子Ｇ１として出
力されており、これらは、外部に設けられるゲ−ト信号
発生回路（図示せず）に接続されるようになっている。On the other hand, regarding the thin film transistor TM for sequential transfer located below the light receiving element array 5, for example,
The gate of the sequential transfer thin film transistor TM provided at the first position of each block of the image sensor substrate and the n-th position of each block of the other image sensor substrate. Sequential transfer thin film transistor TM
Are connected to each other, and these are provided as a first gate terminal G1 at the end of the other image sensor substrate B (the lower left end of the image sensor substrate B in FIG. 2). These are connected to an externally provided gate signal generation circuit (not shown).

【００２６】尚、他の順次転送用薄膜トランジスタＴＭ
についても同様にして、それぞれ、ゲ−ト端子Ｇ２〜Ｇ
ｎに接続されている。ここで、同一のゲ−ト端子に接続
される順次転送用薄膜トランジスタＴＭの順を、一方の
イメ−ジセンサ基板イと他方のイメ−ジセンサ基板ロと
で逆としたのは、緑色用の受光素子４ａの順次転送用薄
膜トランジスタＴＭに関しては、他の２色の場合と異な
り、双方のイメ−ジセンサ基板イ，ロの同一の位置にあ
る順次転送用薄膜トランジスタＴＭが相互に接続されて
駆動ＩＣ９ａ又は駆動ＩＣ９ｂの入力端子に接続されて
いるので、順次転送用薄膜トランジスタＴＭのゲ−トの
接続順を上述のように逆にしないと、駆動ＩＣ９ａ（又
は駆動ＩＣ９ｂ）の同一の入力端子に、双方のイメ−ジ
センサ基板イ，ロからの画像信号が同時に入力されるこ
とになるので、このような不都合を回避するためであ
る。尚、ゲ−ト端子Ｇ１〜Ｇｎが引き出されている部位
には、受光素子アレイ３〜５に供給されれる電源電圧用
の電源端子ＶB が引き出されている。Incidentally, another thin film transistor TM for sequential transfer
Similarly, the gate terminals G2 to G
n. The reason why the order of the sequential transfer thin film transistors TM connected to the same gate terminal is reversed between one image sensor substrate A and the other image sensor substrate B is that the light receiving element for green light is used. 4a, unlike the other two colors, the sequential transfer thin film transistors TM at the same position on both image sensor substrates 1 and 2 are connected to each other to form the driving IC 9a or the driving IC 9b. Since the gate connection order of the transfer thin film transistor TM is not reversed as described above, the same input terminal of the driving IC 9a (or the driving IC 9b) is connected to both image terminals. This is to avoid such inconvenience because image signals from the di-sensor substrates A and B are simultaneously input. A power supply terminal VB for the power supply voltage supplied to the light receiving element arrays 3 to 5 is drawn out from the portion from which the gate terminals G1 to Gn are drawn out.

【００２７】次に、上記構成におけるこの長尺イメ−ジ
センサの動作を述べる。前提として、図２において矩形
を記することによって具体的記載を省略した受光素子３
ａ，４ａ，５ａ、リセット用薄膜トランジスタＴＲ、一
括転送用薄膜トランジスタＴＴの動作についての説明は
省略するものとする。すなわち、受光素子アレイ３〜５
によって、原稿からの反射光が受光され一定の蓄積時間
経過の後、図示しないゲ−ト信号発生回路からゲ−ト信
号がゲ−ト端子Ｇ１〜Ｇｎに順に入力され、このゲ−ト
信号の入力順に対応して、各ブロックの１番目の受光素
子３ａ，４ａ，５ａからの画像信号から、それぞれ順に
駆動ＩＣ７ａ，７ｂ，８ａ，８ｂ，９ａ，９ｂによって
読み出されることとなる。Next, the operation of the long image sensor having the above configuration will be described. Assume, the light receiving element 3 is omitted specifically described by serial rectangular 2
The description of the operations of a, 4a, 5a, the reset thin film transistor TR, and the batch transfer thin film transistor TT will be omitted. That is, the light receiving element arrays 3 to 5
Thus, after a predetermined accumulation time elapses after the reflected light from the document is received, a gate signal is sequentially input to a gate terminal G1 to Gn from a gate signal generation circuit (not shown), and the gate signal is Corresponding to the input order, the drive ICs 7a, 7b, 8a, 8b, 9a, 9b read out the image signals from the first light receiving elements 3a, 4a, 5a of each block, respectively.

【００２８】例えば、ゲ−ト端子Ｇ１にゲ−ト信号が入
力されることにより、第１乃至第Ｎ番目のブロックの各
第１番目の順次転送用薄膜トランジスタＴＭ及び第（Ｎ
＋１）乃至第２Ｎ番目のブロックの第ｎ番目の順次転送
用薄膜トランジスタＴＭが導通状態となり、これら順次
転送用薄膜トランジスタＴＭのソ−ス側に接続された配
線によって形成される配線容量（図示せず）に、順次転
送用薄膜トランジスタＴＭを介して受光素子３ａ，４
ａ，５ａから読み出された画像信号としての電荷が蓄積
される。この結果、順次転送用薄膜トランジスタＴＭの
ソ−スと駆動ＩＣ７ａ，７ｂ，８ａ，８ｂ，９ａ，９ｂ
との間の配線の電位が変化し、この電位変化が駆動ＩＣ
７ａ，７ｂ，８ａ，８ｂ，９ａ，９ｂによって画像信号
として読み出されることとなる。For example, when a gate signal is input to the gate terminal G1, the first sequential transfer thin film transistors TM and (N
+1) to become the first 2N-th sequential transfer thin film transistor TM of the n-th conductive state of the block, these sequential transfer thin film transistor TM Seo - wiring capacitance formed by the wiring connected to the scan side (not shown ), The light receiving elements 3a, 4 are sequentially connected via the transfer thin film transistor TM.
The electric charge as an image signal read from a and 5a is accumulated. As a result, the source of the sequential transfer thin film transistor TM and the driving ICs 7a, 7b, 8a, 8b, 9a, 9b
The potential of the wiring between the drive IC and the drive IC changes.
7a, 7b, 8a, 8b, 9a, and 9b read out as image signals.

【００２９】ここで、駆動ＩＣ７ａには第１乃至第Ｎブ
ロックの１番目の青色用の受光素子３ａの画像信号が、
駆動ＩＣ８ａには第１乃至第Ｎブロックの１番目の赤色
用の受光素子５ａの画像信号が、駆動ＩＣ９ａには第１
ブロック乃至第Ｎブロックの１番目の緑色用の受光素子
４ａ及び第（Ｎ＋１）乃至第２Ｎ番のブロックのｎ番目
の緑色用の受光素子４ａの画像信号が、それぞれ、入力
されることとなる。但し、図２に示された実施例におい
ては、各ブロックのｎ番目には緑色用の順次転送用薄膜
トランジスタＴＭが設けられていないので、駆動ＩＣ９
ａへの第（Ｎ＋１）乃至第２Ｎ番目のブロックにおける
緑色用の受光素子５ａからの画像信号の入力はない。Here, the driving IC 7a receives the image signal of the first blue light receiving element 3a of the first to Nth blocks,
The drive IC 8a receives the image signal of the first red light receiving element 5a of the first to Nth blocks, and the drive IC 9a receives the first image signal.
The image signals of the first green light receiving element 4a of the blocks to the Nth block and the nth green light receiving element 4a of the (N + 1) th to the 2Nth blocks are respectively input. However, in the embodiment shown in FIG. 2, the driving IC 9 is not provided with the sequential transfer thin film transistor TM for green at the n-th of each block.
There is no input of an image signal from the light receiving element 5a for green in the (N + 1) th to (2N) th blocks.

【００３０】また、駆動ＩＣ７ｂには第（Ｎ＋１）乃至
第２Ｎ番のブロックのｎ番目の青色用の受光素子３ａか
らの画像信号が、駆動ＩＣ８ｂには第（Ｎ＋１）乃至第
２Ｎ番のブロックのｎ番目の赤色用の受光素子５ａから
の画像信号が、駆動ＩＣ９ｂにはｎ番目の緑色用の受光
素子４ａからの画像信号が、それぞれ入力されることと
なる。以上は、ゲ−ト端子Ｇ１にゲ−ト信号が入力され
た場合の動作であるが、他のゲ−ト端子Ｇ１〜Ｇｎにゲ
−ト信号が入力された場合も以下同様にして駆動ＩＣ７
ａ，７ｂ，８ａ，８ｂ，９ａ，９ｂから信号の読み出し
が行われることとなる。The driving IC 7b receives an image signal from the nth blue light receiving element 3a of the (N + 1) -th to (N) -th blocks, and the driving IC 8b receives an image signal of the (N + 1) -th to (2N) -th blocks. The image signal from the n-th red light receiving element 5a is input to the drive IC 9b, and the image signal from the n-th green light receiving element 4a is input to the drive IC 9b. The above is the operation when the gate signal is input to the gate terminal G1. However, when the gate signal is input to the other gate terminals G1 to Gn, the driving IC 7 is similarly operated.
Signals are read from a, 7b, 8a, 8b, 9a, 9b.

【００３１】次に、イメ−ジセンサ基板により長尺イメ
−ジセンサを得る際の手順について図３及び図４を参照
しつつ説明する。先ず、図３は、例えば、図１に示され
た配置構造を有するイメ−ジセンサ基板が切り出し基板
の縦方向（図３において紙面上下方向）に複数形成され
た場合の例を示すものである。すなわち、切り出し基板
１０には、複数のイメ−ジセンサ基板ＰＷi(i=1 〜ｎ)
が形成されており（図３（ａ）参照）、これらが一つづ
つ切り出され、各イメ−ジセンサ基板ＰＷi(i=1 〜ｎ)
の長手軸方向の両端部で接合することにより長尺化され
る。すなわち、イメ−ジセンサ基板ＰＷ１の右端（図３
（ａ）において切り出し基板１０上でＲと略記された部
位に位置した部分）には、イメ−ジセンサ基板ＰＷ２の
同じく右端（図３（ａ）において切り出し基板１０上で
Ｒと略記された部位に位置した部分）が、イメ−ジセン
サ基板ＰＷ２の左端（図３（ａ）において切り出し基板
１０上でＬと略記された部位に位置した部分）には、イ
メ−ジセンサ基板ＰＷ３の左端が、それぞれ接続される
というように切り出し基板１０上での位置が同一の端部
同士をそれぞれ接続することにより長尺化が行われる
（図３（ｂ）参照）。Next, a procedure for obtaining a long image sensor using the image sensor substrate will be described with reference to FIGS. First, FIG. 3 shows an example in which, for example, a plurality of image sensor substrates having the arrangement structure shown in FIG. 1 are formed in the vertical direction of the cut-out substrate (the vertical direction in FIG. 3). That is, a plurality of image sensor substrates PWi (i = 1 to n) are provided on the cut-out substrate 10.
(See FIG. 3A), and these are cut out one by one, and each image sensor substrate PWi (i = 1 to n) is cut out.
By joining at both ends in the longitudinal axis direction, the length is increased. That is, the right end of the image sensor substrate PW1 (FIG. 3)
3A, the right end of the image sensor substrate PW2 (the portion which is abbreviated as R on the cutout substrate 10 in FIG. 3A). The left end of the image sensor board PW3 is connected to the left end of the image sensor board PW2 (the part located on the cutout substrate 10 in FIG. 3A). In this case, the end portions having the same position on the cut-out substrate 10 are connected to each other, thereby increasing the length (see FIG. 3B).

【００３２】次に、図４に示された例について説明す
る。この例は、円盤状のシリコンウエハ１１にイメ−ジ
センサ基板に相当するイメ−ジセンサチップが形成され
た場合の例であって、図４（ａ）には、シリコンウエハ
１１の縦方向（図４（ａ）において紙面上下方向）に渡
って２列にチップ列が形成された状態が模式的に示され
ている。この場合、シリコンウエハ１１の横方向（図４
（ａ）において紙面左右方向）で２つのイメ−ジセンサ
チップＣＨを一体に切り取り、この２つのイメ−ジセン
サチップＣＨが一体に形成されたものを接続の最小単位
とし、これらをその長手軸方向の端部で接続することで
長尺化を行うものである。この接続の際、相互に接続さ
れる各イメ−ジセンサチップＣＨi(i=1 〜ｎ) の端部
は、図３で説明した例と同じようにシリコンウエハ１１
での位置が同一のもの同士とする（図４（ｂ））。Next, the example shown in FIG. 4 will be described. This example is an example in which an image sensor chip corresponding to an image sensor substrate is formed on a disk-shaped silicon wafer 11, and FIG. 4A shows the vertical direction of the silicon wafer 11 (FIG. 4). 2A schematically illustrates a state in which two rows of chips are formed (in the vertical direction in the drawing). In this case, the lateral direction of the silicon wafer 11 (FIG. 4)
Two image sensor chips CH are cut out integrally in (a) horizontal direction on the paper surface), and a unit formed integrally with the two image sensor chips CH is used as a minimum unit of connection. The connection is made at the end to increase the length. In this connection, the ends of the image sensor chips CHi (i = 1 to n) connected to each other are connected to the silicon wafer 11 in the same manner as in the example described with reference to FIG.
At the same position (FIG. 4B).

【００３３】本実施例においては、いわゆるカラ−イメ
−ジセンサを例に採って説明したが、本発明はカラ−イ
メ−ジセンサに限られる必要はなく、受光素子が一列に
設けられてなるいわゆるモノクロ用のラインイメ−ジセ
ンサにも同様に適用され得るものである。In this embodiment, a so-called color image sensor has been described as an example. However, the present invention is not limited to a color image sensor, and a so-called monochrome image sensor in which light receiving elements are provided in a line. It can be similarly applied to a line image sensor for use.

【００３４】本実施例においては、イメ−ジセンサ基板
において、受光素子３ａ，４ａ，５ａ及びこれに接続さ
れる配線の配置を、イメ−ジセンサ基板の中心に対して
点対称となるように構成することにより、例えば、この
イメ−ジセンサ基板を複数接続することによって長尺イ
メ−ジセンサを得る場合にあって、特に、イメ−ジセン
サ基板の接続部分において生ずる受光素子の電気的特性
の不連続を問題としない際には、従来と異なりイメ−ジ
センサ基板同士を接続する時にその基板の方向に注意す
ることなく接続が可能となるので、長尺化の作業がより
簡単になると共に、従来のような接続方向を違えること
による歩留まりの低下が防止できることとなる。In this embodiment, the arrangement of the light receiving elements 3a, 4a, 5a and the wiring connected thereto in the image sensor substrate is configured to be point-symmetric with respect to the center of the image sensor substrate. Thus, for example, when a long image sensor is obtained by connecting a plurality of the image sensor boards, the discontinuity in the electrical characteristics of the light receiving element which occurs at the connection portion of the image sensor boards is a problem. Otherwise, unlike the conventional case, when connecting the image sensor boards, it is possible to connect without paying attention to the direction of the boards, so that the work of lengthening becomes easier and the conventional way It is possible to prevent the yield from being lowered by changing the connection direction.

【００３５】本実施例においては、イメ−ジセンサ基板
の接続部分を、イメ−ジセンサ基板が切り出される切り
出し基板において同一の側、例えば、図３に示されたよ
うにＲ又はＬで示された側にあるもの同士とすることに
より、イメ−ジセンサ基板に接続部における受光素子３
ａ，４ａ，５ａの電気的特性が略同一となり、従来のよ
うにイメ−ジセンサ基板の接続部において受光素子の電
気的特性が不連続となるようなことがなく、この不連続
特性を補償するための処理を必要とすることのない長尺
イメ−ジセンサが得られることとなる。In this embodiment, the connection portion of the image sensor board is connected to the same side of the cut-out board from which the image sensor board is cut, for example, the side indicated by R or L as shown in FIG. The light receiving elements 3 at the connection portion are connected to the image sensor substrate by
The electric characteristics of a, 4a, and 5a are substantially the same, and the electric characteristics of the light receiving element do not become discontinuous at the connection portion of the image sensor substrate as in the related art. long Ime without requiring a process for - Jisensa a can be obtained.

【００３６】ところで、上述の実施例においては、受光
素子アレイ３及びこれに接続される配線パタ−ンが基板
の中心に点対称に配設されているので、点対称でない従
来のものに比していわゆるパタ−ン設計が簡易となり、
設計作業に要する労力が軽減されるという利点がある。
しかし、その反面回路自体は、電気的に点対称となって
いるわけではないので、この基板に接続される周辺の回
路と接続する際に、接続方向を誤り易く、一見して接続
の誤りを発見し難いので、回路損傷を招くこともあり得
るという欠点がある。かかる欠点を解消することのでき
る実施例が、図６乃び７図に示されており、以下、同図
を参照しつつこの実施例について説明する。In the above-described embodiment, the light receiving element array 3 and the wiring pattern connected to it are arranged point-symmetrically at the center of the substrate. The so-called pattern design becomes simple,
There is an advantage that the labor required for design work is reduced.
However, on the other hand, the circuit itself is not electrically point-symmetric, so when connecting to peripheral circuits connected to this board, it is easy to make a wrong connection direction, and at first glance Since it is hard to find, there is a disadvantage that the circuit may be damaged. FIGS. 6 and 7 show an embodiment capable of overcoming such a drawback, and this embodiment will be described below with reference to FIG.

【００３７】先ず、長方形状に形成されたガラス基板１
５には、受光素子アレイ部１６、駆動回路部１７がガラ
ス基板１５の長手軸方向に沿って設けられると共に、こ
れら受光素子アレイ部１６及び駆動回路部１７の上下
（図６において紙面上下方向）には、配線部１８が設け
られている。また、ガラス基板１５の長手軸方向の上辺
（図６において紙面上側）の一方の端部近傍と、長手軸
方向の下辺（図６において紙面下側）の他方の端部近傍
には、それぞれ外部回路（図示せず）との接続のための
接続パッド１９ａ，１９ｂがプリント配線により設けら
れている。そして、このガラス基板１５全体としては、
例えば、先に図１及び図２で説明したような長尺イメ−
ジセンサをなしている。First, a glass substrate 1 formed in a rectangular shape
5, a light receiving element array section 16 and a driving circuit section 17 are provided along the longitudinal axis direction of the glass substrate 15, and the light receiving element array section 16 and the driving circuit section 17 are vertically arranged (in FIG. Is provided with a wiring portion 18. In addition, near the one end near the upper side of the glass substrate 15 in the longitudinal axis direction (upper side in FIG. 6) and near the other end on the lower side in the longitudinal axis direction (lower side in FIG. 6), respectively. Connection pads 19a and 19b for connection to a circuit (not shown) are provided by printed wiring. And as a whole of this glass substrate 15,
For example, a long image as described above with reference to FIGS.
Disensor.

【００３８】受光素子アレイ部１６は、例えば図１及び
図２で説明した実施例のように３つの受光素子アレイ
（図示せず）がガラス基板１５の上下方向（図６におい
て紙面上下方向）に並べられてなるものである。また、
駆動回路部１７は、受光素子アレイ部１６の図示しない
受光素子を駆動するための薄膜トランジスタ等を有して
なるものである。そして、配線部１８は、駆動回路部１
７と接続パッド１９ａ，１９ｂを接続する複数の配線
（図示せず）からなるものである。The light receiving element array section 16 includes three light receiving element arrays (not shown) in the vertical direction of the glass substrate 15 (the vertical direction in FIG. 6) as in the embodiment described with reference to FIGS. They are arranged side by side. Also,
The drive circuit section 17 includes a thin film transistor and the like for driving a light receiving element (not shown) of the light receiving element array section 16. The wiring section 18 is connected to the drive circuit section 1.
7 and a plurality of wirings (not shown) connecting the connection pads 19a and 19b.

【００３９】そして、受光素子アレイ部１６、駆動回路
部１７、配線部１８及び接続パッド１９ａ，１９ｂの配
置は、ガラス基板１５の中心に対して点対称となってお
り、この点は基本的に図１及び図２で説明した先の実施
例と同一構成となっている。さらに、このガラス基板１
５の一つの角、本実施例におては図６において左下角近
傍に識別手段としての上下識別用パタ−ン２０が形成さ
れている。本実施例における上下識別用パタ−ン２０
は、ガラス基板１５の長手軸方向に沿って長方形状にプ
リント配線によって形成されたものである。The arrangement of the light receiving element array section 16, the drive circuit section 17, the wiring section 18, and the connection pads 19a, 19b is point-symmetric with respect to the center of the glass substrate 15, and this point is basically the same. It has the same configuration as the previous embodiment described with reference to FIGS. Further, the glass substrate 1
An upper / lower discriminating pattern 20 as discriminating means is formed near one of the corners of FIG. 5, in this embodiment, near the lower left corner in FIG. Upper / lower discrimination pattern 20 in this embodiment.
Is formed by printed wiring in a rectangular shape along the longitudinal axis direction of the glass substrate 15.

【００４０】この上下識別用パタ−ン２０は、その短辺
（図６において紙面上下方向の辺）が少なくとも１００
μｍ以上、長辺（図６において紙面左右方向）が５００
μｍ以上あれば充分目視確認可能である。また、本実施
例の上下識別用パタ−ン２０は、Ｔａ，Ｔｉ，Ｃｒ，Ａ
ｌなどのイメ−ジセンサ基板の形成に使用されるものと
同じ金属材料を用いて形成されている。イメ−ジセンサ
基板においては、一般的に複数の金属材料を用いて先の
受光素子アレイ部１６などを形成するようにしており、
使用する金属材料毎に層を違えるようにしている。した
がって、本実施例の上下識別用パタ−ン２０は、ガラス
基板１５の最も上層の金属層を形成する際に同時に形成
されるものである。The upper / lower discrimination pattern 20 has a short side (a vertical side in FIG. 6) of at least 100.
μm or more, long side (horizontal direction in FIG. 6) 500
If it is more than μm, it can be confirmed visually. The upper and lower discrimination pattern 20 of this embodiment is composed of Ta, Ti, Cr, A
It is formed using the same metal material as that used for forming the image sensor substrate such as l. In the image sensor substrate, the light receiving element array section 16 and the like are generally formed using a plurality of metal materials.
The layers are different for each metal material used. Therefore, the upper and lower identification pattern 20 of this embodiment is formed at the same time when the uppermost metal layer of the glass substrate 15 is formed.

【００４１】このような上下識別用パタ−ン２０が設け
られることにより、ガラス基板１５の上下方向（図６に
おいて紙面上下方向）を容易に見分けることができるよ
うになる。そのため、ガラス基板１５の上辺側の接続パ
ッド１９ａと下辺側の接続パッド１９ｂの外部回路への
接続先を取り違えるようなことが確実に防止されること
となる。By providing such an upper / lower identification pattern 20, the vertical direction of the glass substrate 15 (vertical direction in FIG. 6) can be easily distinguished. Therefore, it is possible to reliably prevent the upper side connection pad 19a and the lower side connection pad 19b of the glass substrate 15 from being connected to the external circuit by mistake.

【００４２】図７には、他の実施例が示されており、以
下、同図を参照しつつこの他の実施例について説明す
る。尚、図６に示された実施例と同一の構成要素につい
ては、同一の符号を付してその説明を省略し、以下、異
なる点を中心に説明する。図７に示された他の実施例
は、グランド用配線を利用して識別手段としての上下識
別用切欠２２を設けたものである。すなわち、この実施
例においては、受光素子アレイ部１６、駆動回路部１７
及び配線部１８を取り囲むようにその周辺にグランド用
配線２１が形成されており、このグランド用配線２１が
丁度ガラス基板１５の左下角の近傍で略直角に曲げられ
て形成された部位に、上下識別用切欠２２が形成されて
いるものである。この実施例における上下識別用切欠２
２は、長方形状に形成されており、その長手軸がガラス
基板１５の長手軸と略平行するようにしてある。そし
て、本実施例においては、長方形状の上下識別用切欠２
２の短辺（図７において紙面上下方向）が１００μｍ以
上、長辺が５００μｍ以上に設定されることによって、
充分目視確認ができるものとなっている。FIG. 7 shows another embodiment. Hereinafter, another embodiment will be described with reference to FIG. The same components as those in the embodiment shown in FIG. 6 are denoted by the same reference numerals, and the description thereof will be omitted. Hereinafter, different points will be mainly described. In the other embodiment shown in FIG. 7, a notch 22 for upper and lower identification as identification means is provided by using a ground wiring. That is, in this embodiment, the light receiving element array section 16 and the drive circuit section 17
A ground wiring 21 is formed around the wiring portion 18 so as to surround the wiring portion 18. The ground wiring 21 is bent at a substantially right angle in the vicinity of the lower left corner of the glass substrate 15, An identification notch 22 is formed. Notch 2 for upper and lower discrimination in this embodiment
2 is formed in a rectangular shape, the longitudinal axis of which is substantially parallel to the longitudinal axis of the glass substrate 15. In the present embodiment, the rectangular upper and lower notch 2
By setting the short side of FIG. 2 (in the vertical direction of the paper surface in FIG. 7) to 100 μm or more and the long side to 500 μm or more,
It can be confirmed visually.

【００４３】図６の実施例における上下識別用パタ−ン
２０及び図７の実施例における上下識別用切欠２２の形
状を、共に長方形としたが、特にこの形状に限定される
必要はなく、目視確認できる大きさであれば、他の形状
でも良いことは勿論である。また、図６の上下識別用パ
タ−ン２０は、イメ−ジセンサに形成される金属層と同
時に形成するようにしたが、必ずしも金属部材で形成さ
れる必要はなく、例えば、有色の絶縁部材を用いて形成
してもよいものである。Although the shape of the upper and lower identification pattern 20 in the embodiment of FIG. 6 and the shape of the upper and lower identification notch 22 in the embodiment of FIG. 7 are both rectangular, it is not particularly limited to this shape, and the shape is visually determined. Of course, other shapes may be used as long as the size can be confirmed. Although the upper and lower identification pattern 20 in FIG. 6 is formed simultaneously with the metal layer formed on the image sensor, it is not always necessary to form it with a metal member. For example, a colored insulating member may be used. It may be formed by using.

【００４４】さらに、図６及び図７の実施例は、長尺イ
メ−ジセンサを例に説明したが、プリント配線が基板の
一点に対して点対称となっているものであれば、長尺イ
メ−ジセンサ以外でも同様に適用可能であることは勿論
のことである。例えば、サ−マルヘッド、液晶ディスプ
レイ等の他の半導体基板にも適用することができるもの
である。Further, in the embodiment of FIGS. 6 and 7, the long image sensor has been described as an example. However, if the printed wiring is point-symmetric with respect to one point of the substrate, the long image sensor is used. -It goes without saying that the present invention can be similarly applied to other than the di-sensor. For example, the present invention can be applied to other semiconductor substrates such as a thermal head and a liquid crystal display.

【００４５】[0045]

【発明の効果】本発明によれば、イメ−ジセンサ基板に
設けられる受光素子及びこれに接続される配線の配置
を、イメ−ジセンサ基板同士を接続する際に、その接続
部分が長手軸方向の一方の端部に限られることのないよ
うに構成することにより、イメ−ジセンサ基板をその長
手軸方向の端部で接続する際に、いずれの端部同士でも
接続可能となるので、接続作業の際にその接続部の確認
を行わなければならいというような従来の作業上での煩
わしさが回避でき、作業効率の向上に寄与することがで
きるものである。According to the present invention, the arrangement of the light receiving element provided on the image sensor substrate and the wiring connected thereto can be changed when the image sensor substrates are connected to each other. When the image sensor substrate is connected at one end in the longitudinal axis direction by being configured so as not to be limited to one end, both ends can be connected to each other. In such a case, it is possible to avoid the trouble of the conventional work such as the need to check the connection part, and to contribute to the improvement of the work efficiency.

【００４６】また、外部回路に対する基板の接続方向を
間違えないように識別手段を設けることにより、長尺イ
メ−ジセンサと外部回路とを接続する際に、目視確認に
よって外部回路に対する長尺イメ−ジセンサの適切な方
向を確認することができ、接続ミスによる回路破損等の
事故を確実に防止することができるという効果を奏す
る。Further, by providing the identification means so that the connection direction of the board to the external circuit is not mistaken, when the long image sensor is connected to the external circuit, the long image sensor for the external circuit is visually confirmed. In this case, it is possible to confirm an appropriate direction, and it is possible to reliably prevent an accident such as circuit breakage due to a connection error.

【００４７】[0047]

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明に係る長尺イメ−ジセンサを構成する
イメ−ジセンサ基板の配置構成の一実施例を示す平面図
である。FIG. 1 is a plan view showing an embodiment of an arrangement configuration of an image sensor substrate constituting a long image sensor according to the present invention.

【図２】 本発明に係る長尺イメ−ジセンサの電気的等
価回路図である。FIG. 2 is an electrical equivalent circuit diagram of the long image sensor according to the present invention.

【図３】 イメ−ジセンサ基板による長尺化の手順を説
明するための説明図である。FIG. 3 is an explanatory diagram for explaining a procedure for lengthening the image sensor substrate.

【図４】 イメ−ジセンサ基板の長尺化の他の手順を説
明するための説明図である。FIG. 4 is an explanatory diagram for explaining another procedure for lengthening the image sensor substrate.

【図５】 従来のイメ−ジセンサの長尺化を説明するた
めの説明図である。FIG. 5 is an explanatory diagram for explaining an elongation of a conventional image sensor.

【図６】 識別手段を設けた長尺イメ−ジセンサの実施
例を示す構成図である。FIG. 6 is a configuration diagram showing an embodiment of a long image sensor provided with an identification unit.

【図７】 識別手段を設けた長尺イメ−ジセンサの他の
実施例を示す構成図である。FIG. 7 is a configuration diagram showing another embodiment of the long image sensor provided with the identification means.

【符号の説明】[Explanation of symbols]

１ａ，１ｂ…イメ−ジセンサチップ、 ３…受光素子ア
レイ、 ４…受光素子アレイ、 ５…受光素子アレイ、
１０…切り出し基板、 １５…ガラス基板、１６…受
光素子アレイ部、 １７…駆動回路部、 １８…配線
部、 ２０…上下識別用パタ−ン、 ２２…上下識別用
切欠、 ＴＲ…リセット用薄膜トランジスタ、 ＴＴ…
一括転送用薄膜トランジスタ、 ＴＭ…順次転送用薄膜
トランジスタ1a, 1b: image sensor chip, 3: light receiving element array, 4: light receiving element array, 5: light receiving element array,
DESCRIPTION OF SYMBOLS 10 ... Cut-out board | substrate, 15 ... Glass substrate, 16 ... Light receiving element array part, 17 ... Drive circuit part, 18 ... Wiring part, 20 ... Top / bottom identification pattern, 22 ... Top / bottom identification notch, TR ... Reset thin film transistor, TT ...
Thin film transistor for batch transfer, TM ... Thin film transistor for sequential transfer

フロントページの続き (72)発明者 竹内 伸 神奈川県海老名市本郷2274番地 富士ゼ ロックス株式会社内 (72)発明者 上床 弘毅 神奈川県海老名市本郷2274番地 富士ゼ ロックス株式会社内 (56)参考文献 特開 昭63−312670（ＪＰ，Ａ) 特開 昭64−33962（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/028 Continued on the front page (72) Inventor Shin Takeuchi 2274 Hongo, Ebina-shi, Kanagawa Prefecture Inside Fuji Xerox Co., Ltd. JP-A-63-312670 (JP, A) JP-A-64-33962 (JP, A) (58) Fields investigated (Int. Cl. ⁷ , DB name) H04N 1/028

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 少なくとも直線状に配設された複数の受
光素子と、この複数の受光素子からの信号の読み出しを
制御するスイッチング手段と、を具備してなるイメ−ジ
センサ基板を、複数接続してなる長尺イメ−ジセンサに
おいて、前記複数のイメ−ジセンサ基板は、該イメ−ジ
センサ基板の中心に対して前記複数の受光素子及びこの
複数の受光素子に接続される配線が点対称に配設される
一方、外部回路に対する接続方向を識別するための識別
手段を設けたことを特徴とする長尺イメ−ジセンサ。 At least a plurality of linearly arranged receivers are provided.
Reads signals from the optical element and the plurality of light receiving elements.
Switching means for controlling
A long image sensor consisting of multiple connected sensor boards
Wherein the plurality of image sensor boards are
The plurality of light receiving elements and the
Wirings connected to multiple light receiving elements are arranged point-symmetrically
On the other hand, identification to identify the connection direction to the external circuit
A long image sensor comprising means. 【請求項２】 識別手段は長尺イメ−ジセンサに形成さ
れた金属層の一部からなることを特徴とする請求項１記
載の長尺イメ−ジセンサ。 2. The identification means is formed on a long image sensor.
2. The method according to claim 1, wherein the metal layer comprises a part of the metal layer.
Long image sensor. 【請求項３】 識別手段は接地用配線の一部に形成され
た切欠からなることを特徴とする請求項１記載の長尺イ
メ−ジセンサ。 3. An identification means is formed on a part of a ground wiring.
2. The elongated member according to claim 1, wherein the elongated member has a notch.
Message sensor. 【請求項４】 複数の受光素子を３列に配し、前記列毎
に透過波長の異なるフィルタを前記複数の受光素子の受
光面側に設けると共に、前記複数の受光素子からの信号
の読み出しを制御するスイッチング手段を具備してなる
イメ−ジセンサ基板を、複数接続してなる長尺イメ−ジ
センサにおいて、前記イメ−ジセンサ基板は、その中心
に対して前記複数の受光素子及びこの複数の受光素子に
接続される配線が点対称に配設されてなることを特徴と
する長尺イメ−ジセンサ。 4. A method according to claim 1 , wherein a plurality of light receiving elements are arranged in three rows.
The filters having different transmission wavelengths are received by the plurality of light receiving elements.
Provided on the light surface side, and signals from the plurality of light receiving elements
Switching means for controlling the read of
A long image formed by connecting a plurality of image sensor boards
In the sensor, the image sensor substrate has a center thereof.
To the plurality of light receiving elements and the plurality of light receiving elements
It is characterized in that the wiring to be connected is arranged point-symmetrically
Long image sensor. 【請求項５】 外部回路に対する接続方向を識別するた
めの識別手段を設けたことを特徴とする請求項４記載の
長尺イメ−ジセンサ。 5. A method for identifying a connection direction to an external circuit.
5. A method according to claim 4, further comprising:
Long image sensor. 【請求項６】 識別手段は長尺イメ−ジセンサに形成さ
れた金属層の一部からなることを特徴とする請求項５記
載の長尺イメ−ジセンサ。 6. The identification means is formed on a long image sensor.
6. The semiconductor device according to claim 5, comprising a part of the metal layer.
Long image sensor. 【請求項７】 識別手段は接地用配線の一部に形成され
た切欠からなることを特徴とする請求項５記載の長尺イ
メ−ジセンサ。 7. An identification means is formed on a part of a ground wiring.
6. The elongated member according to claim 5, wherein the elongated member has a notch.
Message sensor.