JP3062153B2 - リードフレームとそれを用いた半導体装置およびその製造方法 - Google Patents

リードフレームとそれを用いた半導体装置およびその製造方法

Info

Publication number
JP3062153B2
JP3062153B2 JP18014298A JP18014298A JP3062153B2 JP 3062153 B2 JP3062153 B2 JP 3062153B2 JP 18014298 A JP18014298 A JP 18014298A JP 18014298 A JP18014298 A JP 18014298A JP 3062153 B2 JP3062153 B2 JP 3062153B2
Authority
JP
Japan
Prior art keywords
die pad
pad portion
semiconductor element
lead frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18014298A
Other languages
English (en)
Other versions
JPH10326858A (ja
Inventor
聡 小西
雄一郎 山田
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP18014298A priority Critical patent/JP3062153B2/ja
Publication of JPH10326858A publication Critical patent/JPH10326858A/ja
Application granted granted Critical
Publication of JP3062153B2 publication Critical patent/JP3062153B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を搭載
し、樹脂封止されてなる半導体装置を構成するリードフ
レームとそのリードフレームを用いた半導体装置および
その製造方法に関するものである。
【0002】
【従来の技術】従来の半導体装置用のリードフレーム1
は、図9に示すように、インナーリード部2と、アウタ
ーリード部3と、タイバー4と、半導体素子を搭載する
ダイパッド部5と、ダイパッド部5を支持する吊りリー
ド部6とより構成されていた。そしてリードフレーム1
に半導体素子を搭載後、外囲を樹脂封止した際にダイパ
ッド部5への応力を緩和するために、ダイパッド部5に
は、開口部であるスリット7が形成されていた。また樹
脂封止し、パッケージを形成した際に、ダイパッド部5
上に搭載した半導体素子の表面からパッケージの表面ま
での樹脂厚と、ダイパッド部5の裏面からパッケージの
裏面までの樹脂厚とが同じになるように、吊りリード部
6にディプレス加工を施してディプレス部8を形成し、
ダイパッド部5をインナーリード部2よりも下げてい
た。
【0003】次に従来のリードフレームを用いた半導体
装置の製造方法について図面を参照しながら説明する。
図10、図11は、従来の半導体装置の製造方法を示す
断面図であり、図9のB−B1断面を示している。
【0004】まず図10に示すように、ダイパッド部5
を支持している吊りリード部6にプレス加工によりディ
プレス部8を形成したリードフレーム1に対して、半導
体素子9をそのダイパッド部5上に銀(Ag)ペースト
等の接着剤10により接合する。なお、ダイパッド部5
には、スリット7が設けられているものである。
【0005】次に図11に示すように、搭載した半導体
素子9とリードフレーム1のインナーリード部とを金属
細線等の電気的接続手段により接続した後、半導体素子
9の外囲およびリードフレーム1のインナーリード部の
領域を封止樹脂11で封止し、パッケージ部を形成す
る。その後、リードフレーム1のアウターリード部を成
形して半導体装置を形成していた。
【0006】
【発明が解決しようとする課題】近年、半導体装置を基
板実装する際のリフロー工程でパッケージクラック、パ
ッケージ裏面の膨れによる半田付け実装不良が大きな問
題となってきている。この問題の原因としては、半導体
素子とダイパッド部とを接合するのに用いている銀(A
g)ペースト等の接着剤に吸湿した水分が、リフロー時
の熱により気化膨張することによる応力であると考えら
れている。そのため従来は、ダイパッド部にスリットを
施したリードフレームを用いて、Agペーストの量を減
らして、絶対的に水分の吸湿量を減らすことにより対処
していた。
【0007】しかし従来のようにスリットを設けたダイ
パッド部では、半導体素子を搭載した際に、半導体素子
の裏面が露出することになり、半導体素子裏面と封止樹
脂とが接触することになる。この場合、もしも半導体素
子裏面が汚染されていた場合、半導体素子と封止樹脂と
の密着性が悪くなるという課題が発生してしまう。特に
リードフレームのダイパッド部に半導体素子を搭載する
前に、半導体素子が形成された半導体ウェハーを粘着シ
ートに貼り付けてダイシングするので、その粘着シート
の粘着剤が半導体素子の裏面に残り、半導体素子裏面が
汚染されてしまい、樹脂封止した場合、半導体素子と封
止樹脂との密着性が悪くなる恐れがある。
【0008】また、半導体装置の小型化、薄型化にとも
ない、半導体装置のパッケージ厚が薄くなり、樹脂封止
の際、リードフレームのダイパッド部の裏面側におい
て、樹脂ゲート口とその対向側で、注入する樹脂の流入
速度が異なり、ダイパッド部の左右領域が早く注入さ
れ、中央部が遅くなり、リードフレームの樹脂ゲート口
の対角側に未充填ボイドが発生してしまうという問題も
ある。
【0009】本発明は、上記課題を解決するもので、半
導体素子の裏面が露出していても、封止樹脂との密着性
を確保でき、また樹脂封止の際に未充填領域ができるの
を防止できるリードフレームとそれを用いた半導体装置
およびその製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】前記目的を達成するため
に、本発明のリードフレームは、インナーリード部と、
アウターリード部と、搭載する半導体素子の外形よりも
小型であって、接着剤により半導体素子の裏面と接着す
る複数の接合部を有し前記複数の接合部が互いに連結さ
れることにより、それら接合部間に形成された開口部と
よりなるダイパッド部と、前記ダイパッド部を支持する
吊りリード部と、前記ダイパッド部に半導体素子を搭載
後に樹脂封止する際の樹脂ゲート口とより構成される薄
型パッケージ用のリードフレームであって、前記ダイパ
ッド部の複数の接合部は互いに連結されてダイパッド部
を構成するとともに、前記樹脂ゲート口と対向する対角
領域には接合部が配置されず、前記樹脂ゲート口と対向
する対角領域を除く領域以外に前記接合部が配置されて
いるリードフレームである。
【0011】また本発明の半導体装置は、半導体素子
と、前記半導体素子を搭載したダイパッド部であってそ
の外形が前記半導体素子の外形よりも小型であり、前記
半導体素子の裏面の一部を接着した複数の接合部を有し
前記複数の接合部が互いに連結されることにより、それ
ら接合部間に形成された開口部とよりなるダイパッド部
と、前記ダイパッド部を支持した吊りリード部と、前記
半導体素子と金属細線で接続されたインナーリード部
と、前記半導体素子、前記ダイパッド部、前記吊りリー
ド部および前記金属細線の領域を封止した封止樹脂とよ
りなる薄型の半導体装置であって、前記ダイパッド部の
前記複数の接合部は互いに連結されてダイパッド部を構
成し、前記封止樹脂が注入された側と対向する対角領域
には接合部は配置されず、前記封止樹脂が注入された側
と対向する対角領域を除く領域以外に前記接合部が配置
されている半導体装置である。
【0012】また本発明の半導体装置の製造方法は、イ
ンナーリード部と、アウターリード部と、搭載する半導
体素子の外形よりも小型であって、接着剤により半導体
素子の裏面と接着する複数の接合部を有し前記複数の接
合部が互いに連結されることにより、それら接合部間に
形成された開口部とよりなるダイパッド部と、前記ダイ
パッド部を支持する吊りリード部と、前記ダイパッド部
に半導体素子を搭載後に樹脂封止する際の樹脂ゲート口
とよりなり、前記ダイパッド部の複数の接合部は互いに
連結されてダイパッド部を構成するとともに、前記樹脂
ゲート口と対向する対角領域には接合部が配置されず、
前記樹脂ゲート口と対向する対角領域を除く領域以外に
前記接合部が配置されている薄型パッケージ用のリード
フレームを用意する工程と、前記リードフレームの前記
ダイパッド部の接合部上に半導体素子を接着剤により接
合するダイボンド工程と、前記半導体素子と前記インナ
ーリード部とを金属細線により接続するワイヤーボンド
工程と、前記リードフレームの前記接合部が配置されて
いない対角領域にある前記樹脂ゲート口より封止樹脂を
注入し、前記対角領域と前記ダイパッド部の左右領域と
を同時に注入して、前記半導体素子、前記ダイパッド
部、前記吊りリード部および前記金属細線の領域を未充
填ボイドの発生なく封止樹脂により封止する工程を有す
る半導体装置の製造方法である。
【0013】前記構成の通り、本発明のリードフレーム
では、半導体素子を搭載するダイパッド部が、開口部と
接合部とを有し、搭載する半導体素子よりも外形が小さ
いダイパッド部であり、応力を緩和できる形状であるた
め、そのダイパッド部に半導体素子を搭載後、樹脂封止
した際、封止樹脂との応力を緩和でき、またダイパッド
部に対して、半導体素子を搭載する際、半導体素子とダ
イパッド部とを接合するのに用いる接着剤の量を減らす
ことができ、接着剤が吸湿する水分量を減らし、半導体
装置を基板実装する際のリフロー工程でパッケージクラ
ック、パッケージ裏面の膨れによる半田付け実装不良を
防止することができる。また封止樹脂を注入する樹脂ゲ
ート口のゲート対角部に接合部を設けない構造により、
樹脂の注入速度の均一化を図り、薄型パッケージ形成時
の封止でもゲート対角部に未充填ボイドの発生を防止す
ることができる。
【0014】または接合部に凹部を形成することによ
り、樹脂の注入速度の均一化を図り、薄型パッケージ形
成時の封止でもゲート対角部に未充填ボイドの発生を防
止することができる。さらに半導体素子の裏面を清浄な
状態にするための前工程を行なった後、ダイボンド工程
を行なうという製造方法と、本発明のリードフレームと
を組み合わせることにより、懸念される半導体素子の裏
面の汚染はなく、半導体素子裏面と封止樹脂とが直接接
しても、半導体素子裏面と封止樹脂との密着性を確保す
ることができる。
【0015】
【発明の実施の形態】以下、本発明のリードフレームの
一実施形態について図面を参照しながら説明する。図1
は、第1の実施形態のリードフレームの主要部分を示す
平面図である。
【0016】図1において、本実施形態のリードフレー
ム12は、インナーリード部13と、アウターリード部
14と、タイバー15と、半導体素子を搭載するダイパ
ッド部16と、ダイパッド部16を支持する吊りリード
部17とより構成されている。そしてリードフレーム1
2に半導体素子を搭載後、外囲を樹脂封止した際にダイ
パッド部16への応力を緩和するために、ダイパッド部
16は、開口部18を有しており、また半導体素子との
接着のための接合部19a,19b,19c,19dを
有している。すなわち、4個の小型ダイパッド部である
接合部19a,19b,19c,19dが連結されるこ
とによりダイパッド部16を構成しているものである。
なお、本実施形態のリードフレーム12のダイパッド部
16の大きさは、搭載する半導体素子の大きさよりも小
型としている。また樹脂封止し、パッケージを形成した
際に、ダイパッド部16上に搭載した半導体素子の表面
からパッケージの表面までの樹脂厚と、ダイパッド部1
6の裏面からパッケージの裏面までの樹脂厚とが同じに
なるように、吊りリード部17にディプレス加工を施し
てディプレス部20を形成し、ダイパッド部16をイン
ナーリード部13よりも下げている。
【0017】次に図1に示したリードフレーム12を用
いた半導体装置の製造方法について説明する。図2、図
3は半導体装置の製造方法を示す断面図であり、図1の
A−A1箇所の断面図である。
【0018】まず前工程として、半導体素子が複数個形
成された半導体ウェハーを個々の半導体素子に分割する
ダイシング工程において、半導体素子が形成された半導
体ウェハーを粘着シートに貼り付けてダイシングした
後、その半導体素子の裏面に残存した粘着シートの粘着
剤を紫外線(UV)洗浄し、半導体素子の裏面を清浄な
状態にしておく。紫外線(UV)洗浄は、半導体素子の
裏面に対して紫外線を照射することにより行なうもので
あるが、ダイシング時の粘着シートに紫外線硬化型の粘
着剤を用いている場合に有効であり、他の粘着剤を用い
ている場合は、適宜、対応した洗浄を行なう。
【0019】次に図2に示すように、ダイボンド工程と
して、ダイパッド部16を支持している吊りリード部1
7にプレス加工によりディプレス部20を形成したリー
ドフレーム12に対して、前工程により、裏面が清浄な
半導体素子21をそのダイパッド部16の接合部19
b,19d(19a,19cは図示せず)上に銀(A
g)ペースト等の接着剤22により接合する。
【0020】次に図3に示すように、搭載した半導体素
子21とリードフレーム12のインナーリード部とを金
属細線等の電気的接続手段により接続(ワイヤーボン
ド)した後、半導体素子21の外囲およびリードフレー
ム12のインナーリード部の領域を封止樹脂23で封止
し、パッケージ部を形成する。その後、リードフレーム
12のアウターリード部を成形して半導体装置を形成す
る。なお、ここで本実施形態では、半導体素子21上の
封止樹脂厚aと半導体素子21下の封止樹脂厚bとを同
じになるようにディプレスを行なっている。ただし、ダ
イパッド部の形状により、多少ディプレス部の深さは変
化させる必要がある。図1の形状では、約20[μm]
ほどディプレス部を半導体素子の上下均等値より浅めに
した方が、効果的である。
【0021】以上のように、半導体素子21よりも小さ
い外形のダイパッド部16を有し、かつ搭載される半導
体素子21との接合面積が少ない本実施形態のリードフ
レームを用いることにより、封止樹脂23との応力を緩
和でき、またダイパッド部16に対して、半導体素子2
1を搭載しても、半導体素子21とダイパッド部16と
を接合するのに用いる銀(Ag)ペースト等の接着剤2
2の量を減らすことができ、接着剤22が吸湿する水分
量を減らし、半導体装置を基板実装する際のリフロー工
程でパッケージクラック、パッケージ裏面の膨れによる
半田付け実装不良を防止することができる。また、ダイ
ボンド前に半導体素子21の裏面を紫外線洗浄して、ダ
イシングの粘着シートの粘着剤を除去しているので、懸
念される半導体素子21の裏面の汚染はなく、半導体素
子21の裏面が露出し、直接封止樹脂23と接していて
も、封止樹脂23との密着性を確保し、パッケージクラ
ックの発生を防止し、信頼性を確保できる。
【0022】次にリードフレームの構造について、他の
実施形態について説明する。図4、図5は、図1に示し
たリードフレームとは異なる形態を有するリードフレー
ムを示す平面図である。
【0023】まず図4に示すリードフレーム24は、イ
ンナーリード部25と、アウターリード部26と、タイ
バー27と、半導体素子を搭載するダイパッド部28
と、ダイパッド部28を支持する吊りリード部29とよ
り構成されている。そしてリードフレーム24に半導体
素子を搭載後、外囲を樹脂封止した際にダイパッド部2
8への応力を緩和するために、ダイパッド部28は、開
口部30を有しており、また半導体素子との接着のため
の接合部31a,31b,31c,31dを有してい
る。すなわち、接合部31a,31b,31c,31d
が連結されることによりダイパッド部28を構成してい
るものである。なお、本実施形態のリードフレーム24
のダイパッド部28は、搭載する半導体素子の大きさよ
りも小型としている。また樹脂封止し、パッケージを形
成した際に、ダイパッド部28上に搭載した半導体素子
の表面からパッケージの表面までの樹脂厚と、ダイパッ
ド部28の裏面からパッケージの裏面までの樹脂厚とが
同じになるように、吊りリード部29にディプレス加工
を施してディプレス部32を形成し、ダイパッド部28
をインナーリード部25よりも下げている。ここで図4
に示すリードフレーム24のダイパッド部28は、中央
部の開口部30が円形に構成されており、封止後の封止
樹脂とリードフレーム材料との熱膨張係数の違いから生
じる応力に対しても緩和する効果を有している。また、
ディプレス加工を施す際の応力によるディプレス部の深
さのバラツキ、ダイパッド部のたわみを防止することが
できるものである。
【0024】図5に示すリードフレーム33は、図1に
示したダイパッド部16の形状を円形にしたダイパッド
部34を有したものであり、他の構成は図1、図4に示
したものと同様である。図4に示したリードフレーム2
4と同様に、封止後の封止樹脂とリードフレーム材料と
の熱膨張係数の違いから生じる応力に対しても緩和する
効果を有している。また、ディプレス加工を施す際の応
力によるディプレス部の深さのバラツキ、ダイパッド部
のたわみを防止することができるものである。
【0025】なお、図4、図5に示したリードフレーム
24、リードフレーム33を用いて半導体装置を製造し
ても前記と同様な効果がある。
【0026】次に本発明のリードフレームの第2の実施
形態について図面を参照しながら説明する。図6は本実
施形態のリードフレームを示す平面図である。図7は図
6とは異なる実施形態のリードフレームを示す平面図で
ある。
【0027】図6に示すように、本実施形態のリードフ
レーム35は、そのダイパッド部36が接合部37a,
37b,37cを有しており、リードフレーム35の封
止樹脂を注入する樹脂ゲート口38付近にのみ接合部3
7a,37b,37cを設け、樹脂ゲート口38と対向
するゲート対角領域39には接合部を設けていないもの
である。このような構成とすることで、樹脂封止した際
に、樹脂ゲート口38から注入した樹脂は、均一な速度
で注入され、ゲート対角領域39もダイパッド部36の
左右領域と同時に注入されるので、未充填ボイドの発生
を防止できる。
【0028】また図7に示すように、リードフレーム4
0は、ダイパッド部41の裏面での樹脂流れに対する抵
抗を小さくし、裏面での樹脂流れの速度を一定にするた
め、ダイパッド部41の接合部42a,42b,42
c,42dの裏面を凹状にしたものである。図におい
て、ハッチングを付した部分が接合部42a,42b,
42c,42dの各凹状部である。また接合部42a,
42b,42c,42dの凹状の形成は、樹脂ゲート口
43に対向するゲート対角領域44側の接合部42cだ
けでもよい。なお、凹状の加工は、エッチング加工、プ
レス加工により行なうものである。
【0029】次に前記本実施形態に示したような、開口
部と接合部とを有し、搭載する半導体素子よりも外形が
小さいダイパッド部を有したリードフレームを用いた場
合の半導体装置の製造方法において、特に金属細線によ
る接続工程であるワイヤーボンド工程について説明す
る。
【0030】図8は、ワイヤーボンド工程で用いるヒー
タープレートを示す図であり、図8(a)は平面図、図
8(b)はA−A1箇所の断面図である。図示するよう
なヒータープレートは、リードフレームを搭載し、ワイ
ヤーボンドする際にリードフレームを加熱するために用
いられるものである。
【0031】図8に示すヒータープレートは、プレート
本体45と、リードフレームのダイパッド部が載置され
る凹部46と、ダイパッド部の接合部を真空で吸着し、
固定するための吸着用穴47より構成されている。吸着
用穴47は、その径が0.1[mm]〜1.0[mm]
であり、ダイパッド部の大きさにより、適宜設定するも
のである。
【0032】したがって、前記本実施形態で示したよう
なリードフレームを用いて、リードフレーム上に搭載し
た半導体素子とインナーリード部とを金属細線により接
続する場合は、図8に示すヒータープレートを用いるこ
とにより、リードフレームのダイパッド部の接合部を吸
着用穴47の真空吸着により安定に固定しながら、ワイ
ヤーボンドすることができ、金属細線による接続の信頼
性を向上させることができる。なお、通常のリードフレ
ームでは、ワイヤーボンド時にダイパッド部を吸着して
固定する必要はないが、本実施形態で示したような開口
部と接合部とを有し、搭載する半導体素子よりも外形が
小さいダイパッド部を有したリードフレームの場合は、
ダイパッド部の安定が悪く、ダイパッド部を固定しなけ
れば、安定したワイヤーボンドができないものである。
【0033】以上、本実施形態で示したように、開口部
と接合部とを有し、搭載する半導体素子よりも外形が小
さいダイパッド部を有したリードフレームを用いること
により、樹脂封止した際、封止樹脂との応力を緩和で
き、またダイパッド部に対して、半導体素子を搭載して
も、半導体素子とダイパッド部とを接合するのに用いる
銀(Ag)ペースト等の接着剤の量を減らすことがで
き、接着剤が吸湿する水分量を減らし、半導体装置を基
板実装する際のリフロー工程でパッケージクラック、パ
ッケージ裏面の膨れによる半田付け実装不良を防止する
ことができる。さらに半導体素子の裏面を清浄な状態に
するための前工程を行なった後、ダイボンド工程を行な
うという製造方法と、本実施形態のリードフレームとを
組み合わせることにより、懸念される半導体素子の裏面
の汚染はなく、半導体素子裏面と封止樹脂との密着性を
確保することができるという効果を奏する。さらに、本
実施形態のリードフレームを用いて半導体装置を製造す
る際のワイヤーボンド工程では、リードフレームのダイ
パッド部を安定に固定するために、ヒータープレートに
吸着用穴を備えたものを用いることにより、安定な状態
で半導体素子とインナーリード部とを接続することがで
き、金属細線による接続の信頼性を向上させることがで
きる。
【0034】また開口部と接合部とを有し、搭載する半
導体素子よりも外形が小さいダイパッド部を有したリー
ドフレームにおいて、封止樹脂を注入する樹脂ゲート口
のゲート対角部に接合部を設けない構造、または接合部
に凹部を形成することにより、樹脂の注入速度の均一化
を図り、薄型パッケージ形成時の封止でもゲート対角部
に未充填ボイドの発生を防止することができる。
【0035】
【発明の効果】以上、本発明のリードフレームは、その
ダイパッド部に半導体素子を搭載後、樹脂封止した際、
封止樹脂との応力を緩和でき、またダイパッド部に対し
て、半導体素子を搭載する際、半導体素子とダイパッド
部とを接合するのに用いる接着剤の量を減らすことがで
き、接着剤が吸湿する水分量を減らし、半導体装置を基
板実装する際のリフロー工程でパッケージクラック、パ
ッケージ裏面の膨れによる半田付け実装不良を防止する
ことができる。さらに半導体素子の裏面を清浄な状態に
するための前工程を行なった後、ダイボンド工程を行な
うという製造方法と、本発明のリードフレームとを組み
合わせることにより、懸念される半導体素子の裏面の汚
染はなく、半導体素子裏面と封止樹脂との密着性を確保
することができるという効果を奏する。
【0036】また開口部と接合部とを有し、搭載する半
導体素子よりも外形が小さいダイパッド部を有したリー
ドフレームにおいて、封止樹脂を注入する樹脂ゲート口
のゲート対角部に接合部を設けない構造、または接合部
に凹部を形成することにより、樹脂の注入速度の均一化
を図り、薄型パッケージ形成時の封止でもゲート対角部
に未充填ボイドの発生を防止することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態のリードフレームを示す平
面図
【図2】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図3】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図4】本発明の一実施形態のリードフレームを示す平
面図
【図5】本発明の一実施形態のリードフレームを示す平
面図
【図6】本発明の一実施形態のリードフレームを示す平
面図
【図7】本発明の一実施形態のリードフレームを示す平
面図
【図8】本発明の一実施形態の半導体装置の製造方法の
ヒータープレートを示す図
【図9】従来のリードフレームを示す平面図
【図10】従来の半導体装置の製造方法を示す断面図
【図11】従来の半導体装置の製造方法を示す断面図
【符号の説明】
1 リードフレーム 2 インナーリード部 3 アウターリード部 4 タイバー 5 ダイパッド部 6 吊りリード部 7 スリット 8 ディプレス部 9 半導体素子 10 接着剤 11 封止樹脂 12 リードフレーム 13 インナーリード部 14 アウターリード部 15 タイバー 16 ダイパッド部 17 吊りリード部 18 開口部 19a,19b,19c,19d 接合部 20 ディプレス部 21 半導体素子 22 接着剤 23 封止樹脂 24 リードフレーム 25 インナーリード部 26 アウターリード部 27 タイバー 28 ダイパッド部 29 吊りリード部 30 開口部 31a,31b,31c,31d 接合部 32 ディプレス部 33 リードフレーム 34 ダイパッド部 35 リードフレーム 36 ダイパッド部 37a,37b,37c 接合部 38 樹脂ゲート口 39 ゲート対角領域 40 リードフレーム 41 ダイパッド部 42a,42b,42c,42d 接合部 43 樹脂ゲート口 44 ゲート対角領域 45 プレート本体 46 凹部 47 吸着用穴

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 インナーリード部と、アウターリード部
    と、搭載する半導体素子の外形よりも小型であって、接
    着剤により半導体素子の裏面と接着する複数の接合部を
    有し前記複数の接合部が互いに連結されることにより、
    それら接合部間に形成された開口部とよりなるダイパッ
    ド部と、前記ダイパッド部を支持する吊りリード部と、
    前記ダイパッド部に半導体素子を搭載後に樹脂封止する
    際の樹脂ゲート口とより構成される薄型パッケージ用の
    リードフレームであって、前記ダイパッド部の複数の接
    合部は互いに連結されてダイパッド部を構成するととも
    に、前記樹脂ゲート口と対向する対角領域には接合部が
    配置されず、前記樹脂ゲート口と対向する対角領域を除
    く領域以外に前記接合部が配置されていることを特徴と
    するリードフレーム。
  2. 【請求項2】 半導体素子と、前記半導体素子を搭載し
    たダイパッド部であってその外形が前記半導体素子の外
    形よりも小型であり、前記半導体素子の裏面の一部を接
    着した複数の接合部を有し前記複数の接合部が互いに連
    結されることにより、それら接合部間に形成された開口
    部とよりなるダイパッド部と、前記ダイパッド部を支持
    した吊りリード部と、前記半導体素子と金属細線で接続
    されたインナーリード部と、前記半導体素子、前記ダイ
    パッド部、前記吊りリード部および前記金属細線の領域
    を封止した封止樹脂とよりなる薄型の半導体装置であっ
    て、前記ダイパッド部の前記複数の接合部は互いに連結
    されてダイパッド部を構成し、前記封止樹脂が注入され
    た側と対向する対角領域には接合部は配置されず、前記
    封止樹脂が注入された側と対向する対角領域を除く領域
    以外に前記接合部が配置されていることを特徴とする半
    導体装置。
  3. 【請求項3】 インナーリード部と、アウターリード部
    と、搭載する半導体素子の外形よりも小型であって、接
    着剤により半導体素子の裏面と接着する複数の接合部を
    有し前記複数の接合部が互いに連結されることにより、
    それら接合部間に形成された開口部とよりなるダイパッ
    ド部と、前記ダイパッド部を支持する吊りリード部と、
    前記ダイパッド部に半導体素子を搭載後に樹脂封止する
    際の樹脂ゲート口とよりなり、前記ダイパッド部の複数
    の接合部は互いに連結されてダイパッド部を構成すると
    ともに、前記樹脂ゲート口と対向する対角領域には接合
    が配置されず、前記樹脂ゲート口と対向する対角領域
    を除く領域以外に前記接合部が配置されている薄型パッ
    ケージ用のリードフレームを用意する工程と、前記リー
    ドフレームの前記ダイパッド部の接合部上に半導体素子
    を接着剤により接合するダイボンド工程と、前記半導体
    素子と前記インナーリード部とを金属細線により接続す
    るワイヤーボンド工程と、前記リードフレームの前記接
    合部が配置されていない対角領域にある前記樹脂ゲート
    口より封止樹脂を注入し、前記対角領域と前記ダイパッ
    ド部の左右領域とを同時に注入して、前記半導体素子、
    前記ダイパッド部、前記吊りリード部および前記金属細
    線の領域を未充填ボイドの発生なく封止樹脂により封止
    する工程を有することを特徴とする半導体装置の製造方
    法。
JP18014298A 1998-06-26 1998-06-26 リードフレームとそれを用いた半導体装置およびその製造方法 Expired - Fee Related JP3062153B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18014298A JP3062153B2 (ja) 1998-06-26 1998-06-26 リードフレームとそれを用いた半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18014298A JP3062153B2 (ja) 1998-06-26 1998-06-26 リードフレームとそれを用いた半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP17327496A Division JP2892988B2 (ja) 1996-04-17 1996-07-03 リードフレームとそれを用いた半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10326858A JPH10326858A (ja) 1998-12-08
JP3062153B2 true JP3062153B2 (ja) 2000-07-10

Family

ID=16078149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18014298A Expired - Fee Related JP3062153B2 (ja) 1998-06-26 1998-06-26 リードフレームとそれを用いた半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3062153B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079181A (ja) * 2003-08-28 2005-03-24 Matsushita Electric Ind Co Ltd リードフレーム、それを用いた樹脂封止型半導体装置およびその製造方法
JP5167963B2 (ja) * 2007-11-02 2013-03-21 大日本印刷株式会社 樹脂封止型半導体装置とそれに用いられるエッチング加工部材、および積層型樹脂封止型半導体装置

Also Published As

Publication number Publication date
JPH10326858A (ja) 1998-12-08

Similar Documents

Publication Publication Date Title
JP3281994B2 (ja) 樹脂封止型半導体装置
JP2001244292A5 (ja) 半導体装置の製造方法
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
JP3062153B2 (ja) リードフレームとそれを用いた半導体装置およびその製造方法
JP3045999B2 (ja) リードフレームとそれを用いた半導体装置およびその製造方法
JP2892988B2 (ja) リードフレームとそれを用いた半導体装置およびその製造方法
JPH09306934A (ja) チップ型半導体装置の製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP3918303B2 (ja) 半導体パッケージ
JP2694871B2 (ja) 半導体装置
JP3131358B2 (ja) 半導体装置製造用治具及び半導体装置の製造方法
JP3558498B2 (ja) 半導体装置の製造方法
JPH0689914A (ja) 半導体装置の封止方法
JP3908590B2 (ja) ダイボンディング方法
JP3839891B2 (ja) 半導体リードフレーム及び半導体パッケージ方法
JPH1197569A (ja) 半導体パッケージ
JP2000049272A (ja) リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JP3548671B2 (ja) 半導体装置およびその製造方法
JPH08167623A (ja) ボンディング方法および装置
JPH1012797A (ja) リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置及びその製造方法
JP2003273259A (ja) 半導体装置、半導体装置の製造方法
KR100401017B1 (ko) 히트블럭 및 이를 이용한 반도체패키지의 제조방법
JPS606090B2 (ja) 半導体装置の製造方法
JPH02205351A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees