JP3056179B2 - 瞬断対策回路 - Google Patents
瞬断対策回路Info
- Publication number
- JP3056179B2 JP3056179B2 JP10336262A JP33626298A JP3056179B2 JP 3056179 B2 JP3056179 B2 JP 3056179B2 JP 10336262 A JP10336262 A JP 10336262A JP 33626298 A JP33626298 A JP 33626298A JP 3056179 B2 JP3056179 B2 JP 3056179B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- instantaneous interruption
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、商用入力を整流し
て定電圧出力を得る電源回路に係り、特に、商用入力電
圧の瞬時停電対策を施した電源回路の瞬断対策回路に関
する。
て定電圧出力を得る電源回路に係り、特に、商用入力電
圧の瞬時停電対策を施した電源回路の瞬断対策回路に関
する。
【０００２】
【従来の技術】電圧精度規格の異なる２種類以上の出力
を有した電源回路において、商用交流入力（以下、ＡＣ
入力と云う）の瞬時停電（以下、瞬断と云う）が生じた
場合、電圧精度規格の最も高い出力回路の電圧精度が規
格を下回らないように、整流回路の出力コンデンサ、す
なわち、電源回路の入力コンデンサの容量が決定されて
いる。このため、入力コンデンサの容量は、電圧精度規
格値の低い出力回路から見ると、充分に余裕のある大き
な値となっている。すなわち、２出力以上の電源回路に
おいて、例えば、＋５Ｖなどの電圧の低い出力は電圧精
度規格が±５％程度と精度が高く、この電圧精度規格値
を下回らないように入力コンデンサの容量が決定されて
いる。一方、＋２４Ｖなどの電圧の高い出力は電圧精度
規格が±１０％程度あり、この出力の場合は、前述のコ
ンデンサ容量では、電圧精度規格値に対して充分に余裕
のある値である。
を有した電源回路において、商用交流入力（以下、ＡＣ
入力と云う）の瞬時停電（以下、瞬断と云う）が生じた
場合、電圧精度規格の最も高い出力回路の電圧精度が規
格を下回らないように、整流回路の出力コンデンサ、す
なわち、電源回路の入力コンデンサの容量が決定されて
いる。このため、入力コンデンサの容量は、電圧精度規
格値の低い出力回路から見ると、充分に余裕のある大き
な値となっている。すなわち、２出力以上の電源回路に
おいて、例えば、＋５Ｖなどの電圧の低い出力は電圧精
度規格が±５％程度と精度が高く、この電圧精度規格値
を下回らないように入力コンデンサの容量が決定されて
いる。一方、＋２４Ｖなどの電圧の高い出力は電圧精度
規格が±１０％程度あり、この出力の場合は、前述のコ
ンデンサ容量では、電圧精度規格値に対して充分に余裕
のある値である。
【０００３】また、入力コンデンサの容量を出来るだけ
小さくする方法として、例えば、特開平８−１８１７４
０号公報が開示されている。この技術によれば、瞬断が
生じると、多出力のうち最も重要な出力回路のみを生か
し、他の出力回路は、個別に設けられた論理ゲート回路
に瞬断検出信号を送出することによって、出力を停止さ
せるようにしている。これによって、瞬断時の消費電力
を低減して入力コンデンサの小容量化を図っている。
小さくする方法として、例えば、特開平８−１８１７４
０号公報が開示されている。この技術によれば、瞬断が
生じると、多出力のうち最も重要な出力回路のみを生か
し、他の出力回路は、個別に設けられた論理ゲート回路
に瞬断検出信号を送出することによって、出力を停止さ
せるようにしている。これによって、瞬断時の消費電力
を低減して入力コンデンサの小容量化を図っている。
【０００４】
【発明が解決しようとする課題】ところが、前述のよう
に入力コンデンサ容量が大きい場合、起動時の電源立ち
上がり時間が遅くなり、負荷を動作させるタイミングが
遅くなってしまう。また、コストも高くなってしまう。
さらに、特開平８−１８１７４０号公報のような技術に
よるコンデンサ容量の低減化の方法では、瞬断の度に、
何れかの出力回路が停止してしまい、再起動の都度、こ
れらの負荷に何らか処置を施さなければならない。さら
に、停止させられない負荷が多く接続されている場合
は、その対応の方法が難しい。
に入力コンデンサ容量が大きい場合、起動時の電源立ち
上がり時間が遅くなり、負荷を動作させるタイミングが
遅くなってしまう。また、コストも高くなってしまう。
さらに、特開平８−１８１７４０号公報のような技術に
よるコンデンサ容量の低減化の方法では、瞬断の度に、
何れかの出力回路が停止してしまい、再起動の都度、こ
れらの負荷に何らか処置を施さなければならない。さら
に、停止させられない負荷が多く接続されている場合
は、その対応の方法が難しい。
【０００５】本発明はこのような事情に鑑みてなされた
ものであり、その目的は、瞬断が生じた場合において、
何れの出力も停止させることなく電圧精度規格を満足さ
せ、且つ入力コンデンサの容量を低減させることの出来
る電源回路の瞬断対策回路を提供することにある。
ものであり、その目的は、瞬断が生じた場合において、
何れの出力も停止させることなく電圧精度規格を満足さ
せ、且つ入力コンデンサの容量を低減させることの出来
る電源回路の瞬断対策回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明による電源回路の
瞬断対策回路は、電圧精度規格の異なる２出力以上を有
する電源回路において、瞬断検知信号に基づいて、出力
電圧精度に余裕のある出力回路の電圧を、強制的に電圧
精度の限界値まで下げる。これにより、電源回路の入力
コンデンサの放電消費量を押さえて、出力電圧精度の高
い出力回路に入力コンデンサのエネルギーを補充する。
このようにして、入力コンデンサ容量を最小限に押さえ
て、瞬断時に、出力電圧精度の高い出力回路が電圧精度
を下回らないようにしたことを特徴とする。
瞬断対策回路は、電圧精度規格の異なる２出力以上を有
する電源回路において、瞬断検知信号に基づいて、出力
電圧精度に余裕のある出力回路の電圧を、強制的に電圧
精度の限界値まで下げる。これにより、電源回路の入力
コンデンサの放電消費量を押さえて、出力電圧精度の高
い出力回路に入力コンデンサのエネルギーを補充する。
このようにして、入力コンデンサ容量を最小限に押さえ
て、瞬断時に、出力電圧精度の高い出力回路が電圧精度
を下回らないようにしたことを特徴とする。
【０００７】
【０００８】請求項１に係る電源回路の瞬断対策回路
は、商用交流電圧から所定の直流電圧を生成する電源回
路における、商用交流入力瞬断時の瞬断対策回路におい
て、電源回路は、電圧精度規格値の異なる複数の出力回
路を備え、商用交流入力瞬断時において、電圧精度に余
裕のある出力回路の電圧を電圧精度下限値まで低下さ
せ、電源回路の入力コンデンサの充電エネルギーを電圧
精度に余裕のない出力回路に供給させることを特徴とす
る。また、請求項２に係る電源回路の瞬断対策回路は、
請求項１記載の瞬断対策回路において、電圧精度規格値
に余裕のある出力回路の電圧は、電圧精度規格値に余裕
のない出力回路の電圧より高いことを特徴とする。
は、商用交流電圧から所定の直流電圧を生成する電源回
路における、商用交流入力瞬断時の瞬断対策回路におい
て、電源回路は、電圧精度規格値の異なる複数の出力回
路を備え、商用交流入力瞬断時において、電圧精度に余
裕のある出力回路の電圧を電圧精度下限値まで低下さ
せ、電源回路の入力コンデンサの充電エネルギーを電圧
精度に余裕のない出力回路に供給させることを特徴とす
る。また、請求項２に係る電源回路の瞬断対策回路は、
請求項１記載の瞬断対策回路において、電圧精度規格値
に余裕のある出力回路の電圧は、電圧精度規格値に余裕
のない出力回路の電圧より高いことを特徴とする。
【０００９】請求項３に係る電源回路の瞬断対策回路
は、請求項２記載の瞬断対策回路において、商用入力瞬
断を検知する瞬断検知手段と、この瞬断検知手段からの
瞬断検知信号に基づいて信号電圧レベルを可変させる瞬
断対策手段と、電圧精度に余裕のある出力回路の電圧を
定電圧制御するための誤差信号と、瞬断対策手段からの
信号電圧レベルと、基準三角波とを比較制御するスイッ
チング制御手段とを備え、瞬断検知手段から瞬断検知信
号が入力されて、瞬断対策手段からの信号電圧レベルが
誤差信号の電圧レベルより高い値となったとき、スイッ
チング制御手段は誤差信号に基づく定電圧制御を停止し
て、瞬断対策手段の信号電圧レベルと基準三角波とを比
較制御して、電圧精度に余裕のある出力回路の電圧を電
圧精度規格値の下限まで低下させることを特徴とする。
は、請求項２記載の瞬断対策回路において、商用入力瞬
断を検知する瞬断検知手段と、この瞬断検知手段からの
瞬断検知信号に基づいて信号電圧レベルを可変させる瞬
断対策手段と、電圧精度に余裕のある出力回路の電圧を
定電圧制御するための誤差信号と、瞬断対策手段からの
信号電圧レベルと、基準三角波とを比較制御するスイッ
チング制御手段とを備え、瞬断検知手段から瞬断検知信
号が入力されて、瞬断対策手段からの信号電圧レベルが
誤差信号の電圧レベルより高い値となったとき、スイッ
チング制御手段は誤差信号に基づく定電圧制御を停止し
て、瞬断対策手段の信号電圧レベルと基準三角波とを比
較制御して、電圧精度に余裕のある出力回路の電圧を電
圧精度規格値の下限まで低下させることを特徴とする。
【００１０】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を詳細に説明する。図１は、本発明の実施の形態
の瞬断対策回路を用いた電源回路のブロック図である。
先ず、図１の電源回路の構成を説明する。
の形態を詳細に説明する。図１は、本発明の実施の形態
の瞬断対策回路を用いた電源回路のブロック図である。
先ず、図１の電源回路の構成を説明する。
【００１１】ＡＣ入力１は整流回路３で全波整流され、
入力コンデンサ５で平滑されて電源回路の入力に供給さ
れている。電源回路は、入力コンデンサ５を入力として
トランス７の１次巻線とスイッチング素子（図ではＦＥ
Ｔ）９の直列回路によりスイッチング回路を構成してい
る。さらに、トランス７の２次巻線より、図示しない整
流回路を内蔵した第１出力回路１１が接続されている。
第１出力回路１１は、例えば、出力電圧＋２４Ｖ、電圧
精度±１０％で、電圧が高く出力電圧精度に比較的余裕
のある出力である。また、トランス７の３次巻線より図
示しない整流回路を内蔵した第２出力回路１３が接続さ
れている。第２出力回路１３は、例えば、出力電圧＋５
Ｖ、電圧精度±５％で、電圧が低く出力電圧精度が比較
的高い出力である。したがって、第２出力回路１３の図
示しない整流回路は、この電圧精度を満足させる定電圧
制御整流回路で構成されている。
入力コンデンサ５で平滑されて電源回路の入力に供給さ
れている。電源回路は、入力コンデンサ５を入力として
トランス７の１次巻線とスイッチング素子（図ではＦＥ
Ｔ）９の直列回路によりスイッチング回路を構成してい
る。さらに、トランス７の２次巻線より、図示しない整
流回路を内蔵した第１出力回路１１が接続されている。
第１出力回路１１は、例えば、出力電圧＋２４Ｖ、電圧
精度±１０％で、電圧が高く出力電圧精度に比較的余裕
のある出力である。また、トランス７の３次巻線より図
示しない整流回路を内蔵した第２出力回路１３が接続さ
れている。第２出力回路１３は、例えば、出力電圧＋５
Ｖ、電圧精度±５％で、電圧が低く出力電圧精度が比較
的高い出力である。したがって、第２出力回路１３の図
示しない整流回路は、この電圧精度を満足させる定電圧
制御整流回路で構成されている。
【００１２】スイッチング回路は、第１出力回路１１の
出力電圧をフォトカプラで構成されたフォトダイオード
１５で検出して、フォトトランジスタ１７にフィードバ
ックして定電圧制御を行っている。すなわち、フィード
バック電圧によってスイッチングレギュレータ１９を制
御して第１出力回路１１の定電圧制御を行うように構成
されている。一方、ＡＣＬＯＷ検知回路２１が、ＡＣ入
力の瞬断による入力コンデンサ５の電圧低下を検知して
瞬断対策回路２３を作動させ、スイッチングレギュレー
タ１９に対して出力電圧を下げる信号を送出するように
構成されている。
出力電圧をフォトカプラで構成されたフォトダイオード
１５で検出して、フォトトランジスタ１７にフィードバ
ックして定電圧制御を行っている。すなわち、フィード
バック電圧によってスイッチングレギュレータ１９を制
御して第１出力回路１１の定電圧制御を行うように構成
されている。一方、ＡＣＬＯＷ検知回路２１が、ＡＣ入
力の瞬断による入力コンデンサ５の電圧低下を検知して
瞬断対策回路２３を作動させ、スイッチングレギュレー
タ１９に対して出力電圧を下げる信号を送出するように
構成されている。
【００１３】次に、図１の電源回路の動作を概略説明す
る。通常は、スイッチング回路はフォトダイオード１５
で第１出力回路１１の出力電圧を検出し、これをフィー
ドバックしてスイッチングレギュレータ１９によりＰＷ
Ｍ（Pulse Width Modulation）制御を行い、第１出力回
路１１の出力電圧が所定の電圧精度に入るように定電圧
制御を行っている。一方、第２出力回路１３は、ＰＷＭ
制御された電圧よりトランス７の３次巻線で逓減された
電圧に基づいて、図示しない定電圧制御回路によって、
さらに精度の高い定電圧を出力している。
る。通常は、スイッチング回路はフォトダイオード１５
で第１出力回路１１の出力電圧を検出し、これをフィー
ドバックしてスイッチングレギュレータ１９によりＰＷ
Ｍ（Pulse Width Modulation）制御を行い、第１出力回
路１１の出力電圧が所定の電圧精度に入るように定電圧
制御を行っている。一方、第２出力回路１３は、ＰＷＭ
制御された電圧よりトランス７の３次巻線で逓減された
電圧に基づいて、図示しない定電圧制御回路によって、
さらに精度の高い定電圧を出力している。
【００１４】そして、ＡＣ入力１に瞬断が発生し入力コ
ンデンサ５の電圧が所定の値まで下がると、ＡＣＬＯＷ
検知回路２１が入力コンデンサ５の電圧低下を検知し、
ＡＣＬＯＷ検知回路２１から瞬断対策回路２３を作動さ
せる信号が送出される。そして、瞬断対策回路２３が作
動すると、スイッチングレギュレータ１９へ第１出力回
路１１の電圧を下げる信号が送出され、第１出力回路１
１の電圧を強制的に低下させる。電圧低下させる範囲
は、第１出力回路１１の出力電圧精度の下限の限界値
（したがって、−１０％ぎりぎり）まで下げてもよい。
一方、第２出力回路１３は、第１出力回路１１より出力
電圧が低く設定されているので、ＰＷＭ制御のデューテ
ィ幅を絞って第１出力回路１１の電圧を低下させても、
まだ電圧精度（±５％）の範囲内にある。
ンデンサ５の電圧が所定の値まで下がると、ＡＣＬＯＷ
検知回路２１が入力コンデンサ５の電圧低下を検知し、
ＡＣＬＯＷ検知回路２１から瞬断対策回路２３を作動さ
せる信号が送出される。そして、瞬断対策回路２３が作
動すると、スイッチングレギュレータ１９へ第１出力回
路１１の電圧を下げる信号が送出され、第１出力回路１
１の電圧を強制的に低下させる。電圧低下させる範囲
は、第１出力回路１１の出力電圧精度の下限の限界値
（したがって、−１０％ぎりぎり）まで下げてもよい。
一方、第２出力回路１３は、第１出力回路１１より出力
電圧が低く設定されているので、ＰＷＭ制御のデューテ
ィ幅を絞って第１出力回路１１の電圧を低下させても、
まだ電圧精度（±５％）の範囲内にある。
【００１５】このようにして第１出力回路１１の電圧を
下げた分だけ、入力コンデンサ５の放電エネルギーが軽
減される。したがって、第２出力回路１３の方に入力コ
ンデンサ５に充電されているエネルギーを供給すことが
出来るため、瞬断時間の間、第２出力回路１３の電圧を
精度内に安定化させることができる。また、入力コンデ
ンサ５をこのように使用すれば、瞬断対策のためのコン
デンサ容量を電圧精度の低い第１出力回路１１の電圧低
下限界値に基づいて決めればよいので、結果的に入力コ
ンデンサ５の容量を減らすことが出来る。
下げた分だけ、入力コンデンサ５の放電エネルギーが軽
減される。したがって、第２出力回路１３の方に入力コ
ンデンサ５に充電されているエネルギーを供給すことが
出来るため、瞬断時間の間、第２出力回路１３の電圧を
精度内に安定化させることができる。また、入力コンデ
ンサ５をこのように使用すれば、瞬断対策のためのコン
デンサ容量を電圧精度の低い第１出力回路１１の電圧低
下限界値に基づいて決めればよいので、結果的に入力コ
ンデンサ５の容量を減らすことが出来る。
【００１６】図２は、図１の電源回路における瞬断対策
回路およびスイッチグレギュレータの回路例であり、図
３は、図２の回路における各部動作波形である。したが
って、図２、図３を用いて本発明の実施の形態について
されに詳細に説明する。先ず、図２の回路の構成を説明
する。瞬断対策回路２３は、電源Vccより制限抵抗R0を
通してツェナーダイオードZD1が接続され、このツェナ
ーダイオードZD1に並列に抵抗R1、R2が直列接続されて
いる。さらに、抵抗R2と並列に抵抗R3とトランジスタQ1
の直列回路が接続されている。そして、ＡＣＬＯＷ検知
回路２１からの信号がトランジスタQ1のベースに供給さ
れ、これに基づく瞬断信号が、瞬断対策回路２３の抵抗
R1と抵抗R2、R3の分圧接続点から、スイッチングレギュ
レータ１９に送信されるようになっている。尚、トラン
ジスタQ1のベースに接続されたコンデンサC１は、ＡＣ
ＬＯＷ検出回路２１からのノイズによってトランジスタ
Q1が誤動作しないようにするためのものである。
回路およびスイッチグレギュレータの回路例であり、図
３は、図２の回路における各部動作波形である。したが
って、図２、図３を用いて本発明の実施の形態について
されに詳細に説明する。先ず、図２の回路の構成を説明
する。瞬断対策回路２３は、電源Vccより制限抵抗R0を
通してツェナーダイオードZD1が接続され、このツェナ
ーダイオードZD1に並列に抵抗R1、R2が直列接続されて
いる。さらに、抵抗R2と並列に抵抗R3とトランジスタQ1
の直列回路が接続されている。そして、ＡＣＬＯＷ検知
回路２１からの信号がトランジスタQ1のベースに供給さ
れ、これに基づく瞬断信号が、瞬断対策回路２３の抵抗
R1と抵抗R2、R3の分圧接続点から、スイッチングレギュ
レータ１９に送信されるようになっている。尚、トラン
ジスタQ1のベースに接続されたコンデンサC１は、ＡＣ
ＬＯＷ検出回路２１からのノイズによってトランジスタ
Q1が誤動作しないようにするためのものである。
【００１７】次に、スイッチングレギュレータ１９は、
ＰＷＭコンパレータ２５の基準入力端子（−端子）に三
角波発振回路２７が接続され、第１制御入力端子（＋１
端子）に誤差増幅器２９の出力が接続されている。この
誤差増幅器２９は、基準入力端子（＋端子）に基準電圧
３１が入力され、制御入力端子（−端子）に、前述の図
１で示した第１出力回路１１の出力電圧のフィードバッ
ク電圧が入力され、誤差信号が出力されるようになって
いる。さらに、ＰＷＭコンパレータ２５の第２制御入力
端子（＋２端子）に、前述の瞬断対策回路２３からの出
力信号が入力されるようになっている。そして、ＰＷＭ
コンパレータ２５の出力信号が図１のスイッチング回路
のＦＥＴ９のゲートに入力されるようになっている。
ＰＷＭコンパレータ２５の基準入力端子（−端子）に三
角波発振回路２７が接続され、第１制御入力端子（＋１
端子）に誤差増幅器２９の出力が接続されている。この
誤差増幅器２９は、基準入力端子（＋端子）に基準電圧
３１が入力され、制御入力端子（−端子）に、前述の図
１で示した第１出力回路１１の出力電圧のフィードバッ
ク電圧が入力され、誤差信号が出力されるようになって
いる。さらに、ＰＷＭコンパレータ２５の第２制御入力
端子（＋２端子）に、前述の瞬断対策回路２３からの出
力信号が入力されるようになっている。そして、ＰＷＭ
コンパレータ２５の出力信号が図１のスイッチング回路
のＦＥＴ９のゲートに入力されるようになっている。
【００１８】次に、図２の回路図と図３の動作波形を用
いてこの回路の動作を説明する。尚、図３における各部
波形の記号を（ａ）〜（ｆ）で示し、期間Ｔ１、Ｔ２、
Ｔ３の順に時系列的に説明する。先ず、期間Ｔ１におい
て、ＡＣ入力（ｄ）が供給されているときの動作につい
て説明する。ＰＷＭコンパレータ２５の基準入力端子
（−端子）には、三角波発振回路２７から三角波（ａ）
の基準電圧が入力され、第１制御入力端子（＋１端子）
には誤差増幅器２９の出力より、誤差信号である誤差増
幅器出力電圧（ｂ）が入力される。一方、ＡＣ入力が供
給されているので、ＡＣ入力検知回路２１からの電圧が
トランジスタＱ１のベースに印加されてトランジスタＱ
１がＯＮし、抵抗R3が抵抗R2に並列に追加されるので、
抵抗R1における分圧点の電圧レベルは低い値となってい
る。よって、ＰＷＭコンパレータ２５の第２制御入力端
子（＋２端子）に入力されるデッドタイムコントロール
電圧（ｃ）は、第１制御入力端子（＋１端子）に入力さ
れる誤差増幅器出力電圧（ｂ）より低い値となってい
る。
いてこの回路の動作を説明する。尚、図３における各部
波形の記号を（ａ）〜（ｆ）で示し、期間Ｔ１、Ｔ２、
Ｔ３の順に時系列的に説明する。先ず、期間Ｔ１におい
て、ＡＣ入力（ｄ）が供給されているときの動作につい
て説明する。ＰＷＭコンパレータ２５の基準入力端子
（−端子）には、三角波発振回路２７から三角波（ａ）
の基準電圧が入力され、第１制御入力端子（＋１端子）
には誤差増幅器２９の出力より、誤差信号である誤差増
幅器出力電圧（ｂ）が入力される。一方、ＡＣ入力が供
給されているので、ＡＣ入力検知回路２１からの電圧が
トランジスタＱ１のベースに印加されてトランジスタＱ
１がＯＮし、抵抗R3が抵抗R2に並列に追加されるので、
抵抗R1における分圧点の電圧レベルは低い値となってい
る。よって、ＰＷＭコンパレータ２５の第２制御入力端
子（＋２端子）に入力されるデッドタイムコントロール
電圧（ｃ）は、第１制御入力端子（＋１端子）に入力さ
れる誤差増幅器出力電圧（ｂ）より低い値となってい
る。
【００１９】これによって、ＰＷＭコンパレータ２５
は、電圧の高い方の制御入力電圧である誤差増幅器出力
電圧（ｂ）と三角波（ａ）とが比較制御される。その結
果、ＰＷＭコンパレータ２５の出力は、誤差増幅器出力
電圧（ｂ）のレベルより三角波（ａ）のレベルが高い期
間にＨ（ハイ）となるので、第１出力回路１１の電圧を
所定の値に制御するデューティ幅のＰＷＭコンパレータ
出力波形（ｅ）が出力される。このＰＷＭコンパレータ
出力波形（ｅ）で図１のスイッチング回路のＦＥＴ９を
スイッチングするので、第１出力回路１１には所定の定
電圧が出力される。
は、電圧の高い方の制御入力電圧である誤差増幅器出力
電圧（ｂ）と三角波（ａ）とが比較制御される。その結
果、ＰＷＭコンパレータ２５の出力は、誤差増幅器出力
電圧（ｂ）のレベルより三角波（ａ）のレベルが高い期
間にＨ（ハイ）となるので、第１出力回路１１の電圧を
所定の値に制御するデューティ幅のＰＷＭコンパレータ
出力波形（ｅ）が出力される。このＰＷＭコンパレータ
出力波形（ｅ）で図１のスイッチング回路のＦＥＴ９を
スイッチングするので、第１出力回路１１には所定の定
電圧が出力される。
【００２０】次に、期間Ｔ２においてＡＣ入力（ｄ）が
瞬断すると、ＡＣＬＯＷ検知回路２１からの電圧がなく
なるので、トランジスタＱ１がＯＦＦして、抵抗分圧回
路の抵抗R3が抵抗R1の並列から解除される。このため、
抵抗R1と抵抗R2の分圧電圧レベルが高くなる。したがっ
て、デッドタイムコントロール電圧（ｃ）のレベルは、
誤差増幅器出力電圧（ｂ）より高い値となる。これによ
って、三角波（ａ）とデッドタイムコントロール電圧
（ｃ）とが比較制御され、ＰＷＭコンパレータ２５の出
力は、デッドタイムコントロール電圧（ｃ）より三角波
（ａ）のレベルが高い期間のみＨ（ハイ）となるので、
第１出力回路１１の電圧を出力電圧精度の下限限界値
（−１０％）まで下げるようにデューティ幅を絞ったＰ
ＷＭコンパレータ出力波形（ｅ）が出力される。
瞬断すると、ＡＣＬＯＷ検知回路２１からの電圧がなく
なるので、トランジスタＱ１がＯＦＦして、抵抗分圧回
路の抵抗R3が抵抗R1の並列から解除される。このため、
抵抗R1と抵抗R2の分圧電圧レベルが高くなる。したがっ
て、デッドタイムコントロール電圧（ｃ）のレベルは、
誤差増幅器出力電圧（ｂ）より高い値となる。これによ
って、三角波（ａ）とデッドタイムコントロール電圧
（ｃ）とが比較制御され、ＰＷＭコンパレータ２５の出
力は、デッドタイムコントロール電圧（ｃ）より三角波
（ａ）のレベルが高い期間のみＨ（ハイ）となるので、
第１出力回路１１の電圧を出力電圧精度の下限限界値
（−１０％）まで下げるようにデューティ幅を絞ったＰ
ＷＭコンパレータ出力波形（ｅ）が出力される。
【００２１】このＰＷＭコンパレータ出力波形（ｅ）で
スイッチング回路のＦＥＴ９をスイッチングすることに
より、第１出力回路１１の出力電圧は規格の下限値まで
低下する。これによって、入力コンデンサ５の放電エネ
ルギーを最少に押さえることができ、瞬断の期間中、こ
の入力コンデンサ５のエネルギーを第２出力回路１３に
供給して、第２出力回路１３の出力電圧の安定化を図る
ことが出来る。ここで、第２出力回路１３の出力電圧
は、第１出力回路１１の出力電圧が規格下限値まで低下
しても安定化が図れるような低い電圧値に設定されてい
る。また、ＡＣ入力瞬断時のデッドタイムコントロール
電圧（ｃ）のレベルは、第１出力回路１１の電圧が出力
電圧精度の限界値を越さないレベルに設定されている。
スイッチング回路のＦＥＴ９をスイッチングすることに
より、第１出力回路１１の出力電圧は規格の下限値まで
低下する。これによって、入力コンデンサ５の放電エネ
ルギーを最少に押さえることができ、瞬断の期間中、こ
の入力コンデンサ５のエネルギーを第２出力回路１３に
供給して、第２出力回路１３の出力電圧の安定化を図る
ことが出来る。ここで、第２出力回路１３の出力電圧
は、第１出力回路１１の出力電圧が規格下限値まで低下
しても安定化が図れるような低い電圧値に設定されてい
る。また、ＡＣ入力瞬断時のデッドタイムコントロール
電圧（ｃ）のレベルは、第１出力回路１１の電圧が出力
電圧精度の限界値を越さないレベルに設定されている。
【００２２】次に、期間Ｔ３において、ＡＣ入力が回復
した場合は、期間Ｔ１と同様な作用により、誤差増幅器
出力電圧（ｂ）と三角波（ａ）とが比較制御され、第１
出力回路１１の電圧を所定の値に制御するデューティ幅
のＰＷＭコンパレータ出力波形（ｅ）が出力される。
した場合は、期間Ｔ１と同様な作用により、誤差増幅器
出力電圧（ｂ）と三角波（ａ）とが比較制御され、第１
出力回路１１の電圧を所定の値に制御するデューティ幅
のＰＷＭコンパレータ出力波形（ｅ）が出力される。
【００２３】以上述べた実施の形態は本発明を説明する
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。例えば、瞬断対策回路は実施例の回路に限
らず、ＡＣ入力電圧と基準電圧の比較回路を用いて、Ａ
Ｃ入力電圧が基準電圧を下回ったら瞬断信号を送出する
ようにしてもよい。また、電圧制御回路はＰＷＭ制御方
式に限らず、ＯＮ幅を一定として周波数を変える周波数
制御方式にしてもよい。この場合は、上記瞬断信号によ
って第１出力回路の電圧が規格下限値にまで低下するよ
うに周波数を下げて、デューティ比を下げるような制御
をすればよい。要するに、電圧精度規格値の異なる２出
力以上を有した電源回路において、入力瞬断時に、出力
電圧精度に余裕のある出力回路の電圧を規格値下限まで
下げて、入力コンデンサの放電エネルギーを制限し、こ
の入力コンデンサのエネルギーを出力電圧精度に余裕の
ない出力回路に供給するような構成であれば、全て本発
明の範囲に入ることは云うまでもない。
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。例えば、瞬断対策回路は実施例の回路に限
らず、ＡＣ入力電圧と基準電圧の比較回路を用いて、Ａ
Ｃ入力電圧が基準電圧を下回ったら瞬断信号を送出する
ようにしてもよい。また、電圧制御回路はＰＷＭ制御方
式に限らず、ＯＮ幅を一定として周波数を変える周波数
制御方式にしてもよい。この場合は、上記瞬断信号によ
って第１出力回路の電圧が規格下限値にまで低下するよ
うに周波数を下げて、デューティ比を下げるような制御
をすればよい。要するに、電圧精度規格値の異なる２出
力以上を有した電源回路において、入力瞬断時に、出力
電圧精度に余裕のある出力回路の電圧を規格値下限まで
下げて、入力コンデンサの放電エネルギーを制限し、こ
の入力コンデンサのエネルギーを出力電圧精度に余裕の
ない出力回路に供給するような構成であれば、全て本発
明の範囲に入ることは云うまでもない。
【００２４】
【発明の効果】以上説明したように、本発明の瞬断対策
回路によれば、瞬断時に、出力電圧精度に余裕のある出
力回路の電圧を規格値下限値まで下げることにより、余
分な出力エネルギーを低減させて、入力エネルギーに余
裕を持たせられるため、瞬断耐力の向上が図れる。さら
に、出力電圧精度に余裕のある出力回路の余分なエネル
ギーを出力電圧精度に余裕のない出力回路にまわすこと
により、入力コンデンサの容量を小さくすることが出来
る。これによって電源の小型化及びコストを下げること
が出来る。
回路によれば、瞬断時に、出力電圧精度に余裕のある出
力回路の電圧を規格値下限値まで下げることにより、余
分な出力エネルギーを低減させて、入力エネルギーに余
裕を持たせられるため、瞬断耐力の向上が図れる。さら
に、出力電圧精度に余裕のある出力回路の余分なエネル
ギーを出力電圧精度に余裕のない出力回路にまわすこと
により、入力コンデンサの容量を小さくすることが出来
る。これによって電源の小型化及びコストを下げること
が出来る。
【図１】本発明の実施の形態の瞬断対策回路を用いた電
源回路のブロック図。
源回路のブロック図。
【図２】図１の電源回路における瞬断対策回路およびス
イッチグレギュレータの回路例。
イッチグレギュレータの回路例。
【図３】図２の回路における各部動作波形。
１…ＡＣ入力、３…整流回路、５…入力コンデンサ、７
…トランス、９…スイッチング素子（ＦＥＴ）、１１…
第１出力回路、１３…第２出力回路、１５…フォトダイ
オード、１７…フォトトランジスタ、１９…スイッチン
グレギュレータ、２１…ＡＣＬＯＷ検知回路、２３…瞬
断対策回路、２５…ＰＷＭコンパレータ、２７…三角波
発振回路、２９…誤差増幅器、３１…基準電圧、C0…コ
ンデンサ、ZD1…ツェナーダイオード、R0、R1、R2、R3
…抵抗、Q1…トランジスタ
…トランス、９…スイッチング素子（ＦＥＴ）、１１…
第１出力回路、１３…第２出力回路、１５…フォトダイ
オード、１７…フォトトランジスタ、１９…スイッチン
グレギュレータ、２１…ＡＣＬＯＷ検知回路、２３…瞬
断対策回路、２５…ＰＷＭコンパレータ、２７…三角波
発振回路、２９…誤差増幅器、３１…基準電圧、C0…コ
ンデンサ、ZD1…ツェナーダイオード、R0、R1、R2、R3
…抵抗、Q1…トランジスタ
Claims (3)
- 【請求項１】 商用交流電圧から所定の直流電圧を生成
する電源回路における、商用交流入力瞬断時の瞬断対策
回路において、 前記電源回路は、電圧精度規格値の異なる複数の出力回
路を備え、 商用交流入力瞬断時において、電圧精度に余裕のある出
力回路の電圧を電圧精度下限値まで低下させ、前電源回
路の入力コンデンサの充電エネルギーを電圧精度に余裕
のない出力回路に供給させることを特徴とする電源回路
における瞬断対策回路。 - 【請求項２】 前記電圧精度規格値に余裕のある出力回
路の電圧は、前記電圧精度規格値に余裕のない出力回路
の電圧より高いことを特徴とする請求項１記載の電源回
路における瞬断対策回路。 - 【請求項３】 前記商用入力瞬断を検知する瞬断検知手
段と、 前記瞬断検知手段からの瞬断検知信号に基づいて信号電
圧レベルを可変させる瞬断対策手段と、 電圧精度に余裕のある出力回路の電圧を定電圧制御する
ための誤差信号と、前記瞬断対策手段からの信号電圧レ
ベルと、基準三角波とを比較制御するスイッチング制御
手段とを備え、 前記瞬断検知手段から瞬断検知信号が入力されて、前記
瞬断対策手段からの信号電圧レベルが前記誤差信号の電
圧レベルより高い値となったとき、前記スイッチング制
御手段は前記誤差信号に基づく定電圧制御を停止して、
前記瞬断対策手段の信号電圧レベルと前記基準三角波と
を比較制御して、電圧精度に余裕のある出力回路の電圧
を電圧精度規格値の下限まで低下させることを特徴とす
る請求項２記載の電源回路における瞬断対策回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10336262A JP3056179B2 (ja) | 1998-11-26 | 1998-11-26 | 瞬断対策回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10336262A JP3056179B2 (ja) | 1998-11-26 | 1998-11-26 | 瞬断対策回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000166249A JP2000166249A (ja) | 2000-06-16 |
| JP3056179B2 true JP3056179B2 (ja) | 2000-06-26 |
Family
ID=18297309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10336262A Expired - Fee Related JP3056179B2 (ja) | 1998-11-26 | 1998-11-26 | 瞬断対策回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3056179B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5345012B2 (ja) * | 2009-07-30 | 2013-11-20 | 三菱電機株式会社 | インバータ装置 |
-
1998
- 1998-11-26 JP JP10336262A patent/JP3056179B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000166249A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337739B2 (en) | Power controller with over power protection | |
| US4717994A (en) | Current mode control for DC converters operating over 50% duty cycle | |
| US7394669B2 (en) | Switching mode power supplies | |
| US9621053B1 (en) | Peak power control technique for primary side controller operation in continuous conduction mode | |
| JP4856415B2 (ja) | スイッチング・レギュレータから一時的ピーク電力を供給するための方法および装置 | |
| US20180248485A1 (en) | Variable blanking frequency for resonant converters | |
| US20120113689A1 (en) | Switching power supply device | |
| US20090201705A1 (en) | Energy converting apparatus, and semiconductor device and switching control method used therein | |
| US20140268913A1 (en) | Adaptive Peak Power Control | |
| US8077488B2 (en) | Switching-type power-supply unit and a method of switching in power-supply unit | |
| KR101020243B1 (ko) | 스위칭 모드 파워 서플라이 | |
| EP1531541B1 (en) | Power supply having reduced-power mode | |
| US6172885B1 (en) | Switched-mode power supply with mains current consumption regulation | |
| US7135845B2 (en) | Drive circuit for a switch in a switching converter and method for driving a switch in a switching converter | |
| KR20080008037A (ko) | 스위칭 모드 파워 서플라이 및 그 구동 방법 | |
| EP0939483A2 (en) | Secondary side post regulator and multiple output power supply employing the same | |
| EP2164160B1 (en) | Voltage reduction detection circuit and switching power supply system | |
| JPH09322433A (ja) | Ｕｐｓ内蔵電源装置 | |
| US20140112033A1 (en) | Power supply apparatus | |
| US20090153116A1 (en) | Switching controller and semiconductor device used in the same | |
| US10218281B2 (en) | Switch mode power supplies, control arrangements therefor and methods of operating thereof | |
| US20070041225A1 (en) | Method and drive circuit for driving a switch in a switched-mode converter | |
| JP3056179B2 (ja) | 瞬断対策回路 | |
| JP2023058933A (ja) | 電源回路 | |
| JPS61244271A (ja) | スイツチングレギユレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |
|
| LAPS | Cancellation because of no payment of annual fees |