JP3055225B2 - 位相差計測装置 - Google Patents
位相差計測装置Info
- Publication number
- JP3055225B2 JP3055225B2 JP3166757A JP16675791A JP3055225B2 JP 3055225 B2 JP3055225 B2 JP 3055225B2 JP 3166757 A JP3166757 A JP 3166757A JP 16675791 A JP16675791 A JP 16675791A JP 3055225 B2 JP3055225 B2 JP 3055225B2
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- circuit
- reference clock
- clock pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
Description
【0001】
【産業上の利用分野】本発明は位相差計測装置に関する
ものである。
ものである。
【0002】
【従来の技術】従来の位相差計測装置の構成を図3に示
し、その測定原理を図3および図4に基づいて説明す
る。二つの被測定信号A1,A2をそれぞれ波形整形器
12,13に入力する。波形整形器12,13は入力信
号が正の時H(レベルがハイのこと、以下同様)を、負
の時L(レベルがロウのこと、以下同様)を出力するも
ので、被測定信号A1,A2はそれぞれV1,V2のよ
うに矩形波に変換される。排他的論理和回路14と論理
積回路15でV1,V2よりA1,A2の位相差に相当
する位相差パルスV3を生成する。基準クロックパルス
発生器19からの基準クロックパルスCKと位相差パル
スV3を論理積回路16に入力し、その出力をカウンタ
17に入力して位相差V3をデジタル値に変換する。カ
ウンタ17による位相差のカウントはV1の立ち下がり
で終了するので、信号処理部18ではV1の立ち下がり
後、カウンタ17のカウント値を取り込み、ある比例定
数を掛けて位相差を算出し位相計測値とする。その後次
のカウント開始前にカウンタ17をリセットする。位相
の進み遅れについてはV1よりV2が進んでいる時は
H、逆の時はLを出力する進み遅れ判別器20の出力信
号により信号処理部18で判断し、位相差に正負符号を
付加する。図4は図3における各部の入力電圧,出力電
圧の波形を示している。
し、その測定原理を図3および図4に基づいて説明す
る。二つの被測定信号A1,A2をそれぞれ波形整形器
12,13に入力する。波形整形器12,13は入力信
号が正の時H(レベルがハイのこと、以下同様)を、負
の時L(レベルがロウのこと、以下同様)を出力するも
ので、被測定信号A1,A2はそれぞれV1,V2のよ
うに矩形波に変換される。排他的論理和回路14と論理
積回路15でV1,V2よりA1,A2の位相差に相当
する位相差パルスV3を生成する。基準クロックパルス
発生器19からの基準クロックパルスCKと位相差パル
スV3を論理積回路16に入力し、その出力をカウンタ
17に入力して位相差V3をデジタル値に変換する。カ
ウンタ17による位相差のカウントはV1の立ち下がり
で終了するので、信号処理部18ではV1の立ち下がり
後、カウンタ17のカウント値を取り込み、ある比例定
数を掛けて位相差を算出し位相計測値とする。その後次
のカウント開始前にカウンタ17をリセットする。位相
の進み遅れについてはV1よりV2が進んでいる時は
H、逆の時はLを出力する進み遅れ判別器20の出力信
号により信号処理部18で判断し、位相差に正負符号を
付加する。図4は図3における各部の入力電圧,出力電
圧の波形を示している。
【0003】
【発明が解決しようとする課題】従来の位相差計測装置
では、二つの被測定信号の位相差のずれの時間幅を基準
クロックパルスでカウントすることにより計測を行って
いたので、固定の周波数でしか計測できなかった。ま
た、被測定信号の周波数が変動する場合は計測誤差を生
じていた。
では、二つの被測定信号の位相差のずれの時間幅を基準
クロックパルスでカウントすることにより計測を行って
いたので、固定の周波数でしか計測できなかった。ま
た、被測定信号の周波数が変動する場合は計測誤差を生
じていた。
【0004】本発明は計測周波数の制限をなくし、被測
定信号の周波数が変動しても誤差を生じることなく計測
可能な位相差計測装置を提供することを目的としてい
る。
定信号の周波数が変動しても誤差を生じることなく計測
可能な位相差計測装置を提供することを目的としてい
る。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明の位相差計測装置は、第1および第2の交流
入力を矩形波V1およびV2に変換する第1および第2
の波形整型器と、このV1とV2を入力とする排他的論
理和回路と、この排他的論理和回路の出力とV1を入力
としてV1とV2の位相差V3を出力する第1の論理積
回路と、基準クロックパルス発生器と、基準クロックパ
ルスとV3を入力としてV3の期間に含まれる基準クロ
ックパルスを出力する第2の論理積回路と、この第2の
論理積回路から出力された基準クロックパルスをカウン
トする第1のカウンタと、基準クロックパルスとV1を
入力としてV1の期間に含まれる基準クロックパルスを
出力する第3の論理積回路と、この第3の論理積回路か
ら出力された基準クロックパルスをカウントする第2の
カウンタと、上記第1のカウンタのカウント値を第2の
カウンタのカウント値で割った値を出力する割り算器
と、上記第1および第2のカウンタを1周期ごとにリセ
ットする手段と、V1とV2を入力としその一方のエッ
ジのタイミングで他方のレベルを検出して進み遅れ判別
を行う進み遅れ判別器とを備え、上記割り算器の出力お
よび進み遅れ判別器の出力を第1および第2の交流入力
の位相差計測値として出力している。
に、本発明の位相差計測装置は、第1および第2の交流
入力を矩形波V1およびV2に変換する第1および第2
の波形整型器と、このV1とV2を入力とする排他的論
理和回路と、この排他的論理和回路の出力とV1を入力
としてV1とV2の位相差V3を出力する第1の論理積
回路と、基準クロックパルス発生器と、基準クロックパ
ルスとV3を入力としてV3の期間に含まれる基準クロ
ックパルスを出力する第2の論理積回路と、この第2の
論理積回路から出力された基準クロックパルスをカウン
トする第1のカウンタと、基準クロックパルスとV1を
入力としてV1の期間に含まれる基準クロックパルスを
出力する第3の論理積回路と、この第3の論理積回路か
ら出力された基準クロックパルスをカウントする第2の
カウンタと、上記第1のカウンタのカウント値を第2の
カウンタのカウント値で割った値を出力する割り算器
と、上記第1および第2のカウンタを1周期ごとにリセ
ットする手段と、V1とV2を入力としその一方のエッ
ジのタイミングで他方のレベルを検出して進み遅れ判別
を行う進み遅れ判別器とを備え、上記割り算器の出力お
よび進み遅れ判別器の出力を第1および第2の交流入力
の位相差計測値として出力している。
【0006】
【作用】本発明は上記した構成で、二つのカウント値の
割り算で位相差を求めるので、被測定周波数が変動して
も測定誤差を生じない。
割り算で位相差を求めるので、被測定周波数が変動して
も測定誤差を生じない。
【0007】
【実施例】以下、本発明の実施例を図1,図2に沿って
詳細に説明する。二つの被測定信号A1,A2をそれぞ
れ第1および第2の波形整形器1,2に入力する。波形
整形器1,2は入力信号が正の時Hを、負の時Lを出力
するもので、被測定信号A1,A2はそれぞれV1,V
2のように矩形波に変換される。排他的論理和回路3と
第1の論理積回路4でV1,V2よりA1,A2の位相
差に相当する位相差パルスV3を生成する。基準クロッ
クパルス発生器10からの基準クロックパルスCKと位
相差パルスV3を第2の論理積回路5に入力しその出力
を第1のカウンタ7に入力して位相差V3をデジタル値
V7に変換する。一方波形整形器1の出力V1と基準ク
ロックパルスCKを第3の論理積回路6に入力しその出
力を第2のカウンタ8に入力してV1のパルス幅をデジ
タル値V8に変換する。割り算器21は第1のカウンタ
7のカウント値V7を第2のカウンタ8のカウント値V
8で割り位相差の半周期(180°)に対する比率を求
める。カウンタ7,8のカウントはV1の立ち下がり時
点で終了するので、信号処理部9ではV1の立ち下がり
後、割り算器21の出力値(V7/V8)を取り込み、
以下に示す演算によって位相差を算出し位相計測値とす
る。
詳細に説明する。二つの被測定信号A1,A2をそれぞ
れ第1および第2の波形整形器1,2に入力する。波形
整形器1,2は入力信号が正の時Hを、負の時Lを出力
するもので、被測定信号A1,A2はそれぞれV1,V
2のように矩形波に変換される。排他的論理和回路3と
第1の論理積回路4でV1,V2よりA1,A2の位相
差に相当する位相差パルスV3を生成する。基準クロッ
クパルス発生器10からの基準クロックパルスCKと位
相差パルスV3を第2の論理積回路5に入力しその出力
を第1のカウンタ7に入力して位相差V3をデジタル値
V7に変換する。一方波形整形器1の出力V1と基準ク
ロックパルスCKを第3の論理積回路6に入力しその出
力を第2のカウンタ8に入力してV1のパルス幅をデジ
タル値V8に変換する。割り算器21は第1のカウンタ
7のカウント値V7を第2のカウンタ8のカウント値V
8で割り位相差の半周期(180°)に対する比率を求
める。カウンタ7,8のカウントはV1の立ち下がり時
点で終了するので、信号処理部9ではV1の立ち下がり
後、割り算器21の出力値(V7/V8)を取り込み、
以下に示す演算によって位相差を算出し位相計測値とす
る。
【0008】位相差(°)=180°×V7/V8 その後次のカウント開始前にカウンタ7,8をリセット
する。位相の進み遅れについては、V1よりV2が進ん
でいる時はH、逆の時はLを出力する進み遅れ判別器1
1の出力信号により信号処理部9で判断し、位相差に正
負符号を付加する。また上記処理部9と割り算器21の
構成の一例としてハードウェアをマイクロコンピュータ
にて構成し上記処理をソフトウェアによって行うように
してもよい。図2は図1における各部の入力電圧,出力
電圧の波形の時間的経過を示すものである。
する。位相の進み遅れについては、V1よりV2が進ん
でいる時はH、逆の時はLを出力する進み遅れ判別器1
1の出力信号により信号処理部9で判断し、位相差に正
負符号を付加する。また上記処理部9と割り算器21の
構成の一例としてハードウェアをマイクロコンピュータ
にて構成し上記処理をソフトウェアによって行うように
してもよい。図2は図1における各部の入力電圧,出力
電圧の波形の時間的経過を示すものである。
【0009】なお、被測定信号の位相差の変動や被測定
信号のノイズ等により測定値が安定しない場合は毎回の
位相差の平均値を求めて位相計測値としてもよい。
信号のノイズ等により測定値が安定しない場合は毎回の
位相差の平均値を求めて位相計測値としてもよい。
【0010】
【発明の効果】以上のように本発明によれば、位相差を
被測定周波数に無関係に計測することができ、また被測
定周波数が変動しても測定誤差を生じない位相差計測装
置を提供することができる。
被測定周波数に無関係に計測することができ、また被測
定周波数が変動しても測定誤差を生じない位相差計測装
置を提供することができる。
【図面の簡単な説明】
【図1】本発明の位相差計測装置の構成を示すブロック
図
図
【図2】本発明の位相差計測装置の動作を説明するタイ
ミングチャート
ミングチャート
【図3】従来の位相差計測装置の構成を示すブロック図
【図4】従来の位相差計測装置の動作を説明するタイミ
ングチャート
ングチャート
1 第1の波形整形器 2 第2の波形整形器 3 排他的論理和回路 4 第1の論理積回路 5 第2の論理積回路 6 第3の論理積回路 7 第1のカウンタ 8 第2のカウンタ 9 信号処理部(カウンタをリセットする手段) 10 基準クロックパルス発生器 11 進み遅れ判別器 21 割り算器 A1 第1の交流入力 A2 第2の交流入力
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 25/08 H03K 5/26
Claims (1)
- 【請求項1】 第1および第2の交流入力を矩形波V1
およびV2に変換する第1および第2の波形整型器と、
このV1とV2を入力とする排他的論理和回路と、この
排他的論理和回路の出力とV1を入力としてV1とV2
の位相差V3を出力する第1の論理積回路と、基準クロ
ックパルス発生器と、基準クロックパルスとV3を入力
としてV3の期間に含まれる基準クロックパルスを出力
する第2の論理積回路と、この第2の論理積回路から出
力された基準クロックパルスをカウントする第1のカウ
ンタと、基準クロックパルスとV1を入力としてV1の
期間に含まれる基準クロックパルスを出力する第3の論
理積回路と、この第3の論理積回路から出力された基準
クロックパルスをカウントする第2のカウンタと、上記
第1のカウンタのカウント値を第2のカウンタのカウン
ト値で割った値を出力する割り算器と、上記第1および
第2のカウンタを1周期ごとにリセットする手段と、V
1とV2を入力としその一方のエッジのタイミングで他
方のレベルを検出して進み遅れ判別を行う進み遅れ判別
器とを備え、上記割り算器の出力および進み遅れ判別器
の出力を第1および第2の交流入力の位相差計測値とし
て出力する位相差計測装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3166757A JP3055225B2 (ja) | 1991-07-08 | 1991-07-08 | 位相差計測装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3166757A JP3055225B2 (ja) | 1991-07-08 | 1991-07-08 | 位相差計測装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0510992A JPH0510992A (ja) | 1993-01-19 |
JP3055225B2 true JP3055225B2 (ja) | 2000-06-26 |
Family
ID=15837163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3166757A Expired - Fee Related JP3055225B2 (ja) | 1991-07-08 | 1991-07-08 | 位相差計測装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3055225B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5055016B2 (ja) * | 2007-05-14 | 2012-10-24 | ラピスセミコンダクタ株式会社 | 位相差計測回路 |
JP2009282047A (ja) * | 2009-09-01 | 2009-12-03 | Mitsubishi Electric Corp | 位相差検出回路および傾斜角度測定装置 |
JP4838339B2 (ja) * | 2009-09-16 | 2011-12-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 直交変調器または直交復調器においてiデータクロックとqデータクロックとの位相ずれを検出して位相を合わせる方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5149767A (ja) * | 1974-10-28 | 1976-04-30 | Nissin Electric Co Ltd | Isokei |
JPS5163665A (ja) * | 1974-11-30 | 1976-06-02 | Matsushita Electric Ind Co Ltd |
-
1991
- 1991-07-08 JP JP3166757A patent/JP3055225B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0510992A (ja) | 1993-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4050747A (en) | Digital wheel speed circuit arranged to compensate for dimensional irregularities of sensor rotor member | |
Prokin | Double buffered wide-range frequency measurement method for digital tachometers | |
JPH08211165A (ja) | パルス持続時間測定装置 | |
JP3055225B2 (ja) | 位相差計測装置 | |
GB1603956A (en) | Measuring apparatus for determining the cycle duration of an ac waveform | |
US3808543A (en) | Apparatus and method to accomplish turbine meter output pulse multiplication | |
US3924183A (en) | Frequency measurement by coincidence detection with standard frequency | |
JP3052441B2 (ja) | 位相差計測装置 | |
US4181949A (en) | Method of and apparatus for phase-sensitive detection | |
KR100209726B1 (ko) | 펄스 에지 검출 및 듀티(Duty)비 측정 회로 | |
JP6452210B1 (ja) | 速度検出装置 | |
JP2570422B2 (ja) | 直流電流測定方法 | |
JP3271323B2 (ja) | 時間測定回路 | |
JP3516778B2 (ja) | 半導体試験装置における周波数測定方法 | |
JP3284145B2 (ja) | Pll同期式測定装置 | |
SU849091A1 (ru) | Частотомер мгновенных значений | |
JPS62254069A (ja) | 電力変換装置の電圧,電流検出方式 | |
SU1150577A1 (ru) | Способ измерени времени переключени | |
JPH0318950Y2 (ja) | ||
JPH06174764A (ja) | 電圧検出器 | |
SU464858A1 (ru) | Цифровой фазовый измеритель | |
RU2149436C1 (ru) | Рециркуляционный измеритель длительности импульсов | |
JPH04320974A (ja) | パルス幅計測装置 | |
SU615429A1 (ru) | Цифровой измеритель длительности периода | |
RU2210085C2 (ru) | Универсальный измеритель длительности искры |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |