JP3053710B2 - Absolute position detector - Google Patents
Absolute position detectorInfo
- Publication number
- JP3053710B2 JP3053710B2 JP5059583A JP5958393A JP3053710B2 JP 3053710 B2 JP3053710 B2 JP 3053710B2 JP 5059583 A JP5059583 A JP 5059583A JP 5958393 A JP5958393 A JP 5958393A JP 3053710 B2 JP3053710 B2 JP 3053710B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- bit
- absolute position
- random number
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は位置検出装置に関し、特
に絶対位置検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a position detecting device, and more particularly to an absolute position detecting device.
【０００２】[0002]
【従来の技術】従来の絶対位置検出装置としてはグレイ
コードを用いた絶対位置検出装置が有名ではあるが、こ
のグレイコード方式の絶対位置検出装置にてＮビットの
検出を行なうにはＮ個のトラックが必要となる。従っ
て、高分解能化しようとするとトラック数が多くなるた
め、装置が大掛かりになるという欠点を有していた。2. Description of the Related Art As a conventional absolute position detecting device, an absolute position detecting device using a gray code is well known. You need a truck. Therefore, there is a disadvantage in that the number of tracks increases when an attempt is made to increase the resolution, and the device becomes large-scale.
【０００３】そこで、トラック数が１つでも絶対位置を
検出できる絶対位置検出装置として乱数数列パターンを
用いたもの、即ち、２値化された所定の乱数数列に従う
乱数数列ビットパターンであって、このパターン中にお
ける隣接するＮビット（Ｎは整数）のパターンが全て異
なるような乱数数列ビットパターンを１トラック上に備
えたものを用いて、この検出したパターンから絶対位置
を演算するようにした乱数数列パターン方式の絶対位置
検出装置がある。図１４はこのような乱数数列パターン
方式の従来の絶対位置検出装置の一例を示す概略図であ
り、本出願人が先に提案した発明である。ここで被検出
体（１）に取付けられた乱数数列手段（２）は、透磁材
よりなる円板であって、その外周に切り欠きを有し、こ
の切り欠きの有無により乱数数列ビットパターンを形成
している。切り欠き部を０、切り欠かれていない部分を
１とすると、本例では４ビット検出を行なっており、そ
の乱数数列ビットパターンとして００００１１１１０１
１００１０１を用いているので、同図のような形状とな
る。Therefore, a random number sequence pattern is used as an absolute position detecting device capable of detecting an absolute position even if the number of tracks is one, that is, a random number sequence bit pattern according to a predetermined binarized random number sequence. A random number sequence in which an absolute position is calculated from the detected pattern using a random number sequence bit pattern in which patterns of adjacent N bits (N is an integer) different in the pattern are all provided on one track. There is a pattern type absolute position detecting device. FIG. 14 is a schematic diagram showing an example of such a conventional absolute position detecting device of the random number sequence pattern system, which is an invention previously proposed by the present applicant. The random number sequence means (2) attached to the object to be detected (1) is a disk made of a magnetically permeable material and has a notch on the outer periphery thereof. Is formed. Assuming that the notched portion is 0 and the uncut portion is 1, 4-bit detection is performed in this example, and the random number sequence bit pattern is 0000111101.
Since 100101 is used, the shape is as shown in FIG.
【０００４】センサ群は永久磁石（図示せず）を有した
半導体磁気センサ（３ａ、３ｂ，３ｃ，３ｄ）である。
２値化パターン検出手段（３４）では比較回路にて各半
導体磁気センサ（３ａ、３ｂ，３ｃ，３ｄ）の信号（Ｓ
１、Ｓ２、Ｓ３、Ｓ４）と所定の電圧レベル（Ｖ１）と
を比較して２値化を行ない４ビットの乱数パターンを検
出する。絶対位置変換手段（３５）は図１５に示すよう
にマイクロプロセッサー（ＣＰＵ）、２値化信号のイン
ターフェイス回路（ＩＦ回路１）、所定のプログラム及
び４ビットの乱数パターンと絶対位置との関係を記憶し
ている記憶素子（ＲＯＭ）、記憶素子（ＲＡＭ）等を有
し、所定のプログラムを行なうことにより図１６に示す
４ビットの乱数パターンと絶対位置との関係に従って、
４ビットの乱数パターンから絶対位置を検出する（特開
平４ー１１０７２７号、特開平４ー１３６７１５号公報
参照）。The sensor group is a semiconductor magnetic sensor (3a, 3b, 3c, 3d) having a permanent magnet (not shown).
In the binarized pattern detecting means (34), the signal (S) of each of the semiconductor magnetic sensors (3a, 3b, 3c, 3d) is output by a comparison circuit.
1, S2, S3, S4) and a predetermined voltage level (V1) to perform binarization to detect a 4-bit random number pattern. As shown in FIG. 15, the absolute position conversion means (35) stores a microprocessor (CPU), an interface circuit (IF circuit 1) for a binary signal, a predetermined program, and a relationship between a 4-bit random number pattern and an absolute position. A storage element (ROM), a storage element (RAM), and the like, which are stored in the memory, and by performing a predetermined program, a 4-bit random number pattern shown in FIG.
An absolute position is detected from a 4-bit random number pattern (see JP-A-4-110727 and JP-A-4-136715).
【０００５】[0005]
【発明が解決しようとする課題】所が、このような従来
の絶対位置検出装置では、ビットパターンの分割数以上
の検出（前述の例では１回転を１６分割）は行なえな
い。このため、検出分解能を上げるには検出ビット数を
増やさなければならなくなるので、装置が複雑になると
いう問題点を有していた。本発明は上述した事情から成
されたものであり、本発明の目的は、検出ビット数を増
やさずに検出分解能を上げることができる絶対位置検出
装置を提供することにある。However, such a conventional absolute position detecting device cannot detect more than the number of divisions of a bit pattern (in the above example, one rotation is divided into 16). For this reason, in order to increase the detection resolution, the number of detection bits must be increased, and thus there is a problem that the apparatus becomes complicated. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an absolute position detecting device that can increase the detection resolution without increasing the number of detection bits.
【０００６】[0006]
【課題を解決するための手段】本発明は２値化された所
定の乱数数列に従う乱数数列ビットパターンであって、
このパターン中における隣接するＮビット（Ｎは整数）
のパターンが全て異なる乱数数列ビットパターンを１ト
ラック上に有する乱数数列手段と、前記Ｎビットのパタ
ーンを検出するセンサ群と、前記センサ群の各出力を２
値化して、前記Ｎビットのパターンを検出する２値化パ
ターン検出手段と、前記２値化パターン検出手段で検出
したＮビットのパターンを変換することにより被検出体
の絶対位置を検出する絶対位置変換手段とを備えた絶対
位置検出装置に関するものであり、本発明の上記目的
は、前記センサ群の各出力をＭ値化（Ｍは３以上の整
数）するＭ値化手段と、前記Ｍ値化した信号と前記２値
化パターン検出手段で検出したＮビットのパターン若し
くは前記絶対位置変換手段で検出した絶対位置とから前
記被検出体の乱数数列ビットパターンの１ビット内の位
置である内挿位置を演算する内挿位置演算手段とを具備
することによって達成される。SUMMARY OF THE INVENTION The present invention provides a random number sequence bit pattern according to a predetermined binary random number sequence,
N adjacent bits in this pattern (N is an integer)
, A random number sequence means having a random number sequence bit pattern having different patterns on one track, a sensor group for detecting the N-bit pattern, and each output of the sensor group
Binarized pattern detecting means for converting the N-bit pattern detected by the binarized pattern detecting means into a value, and an absolute position for detecting the absolute position of the object to be detected by converting the N-bit pattern detected by the binarized pattern detecting means An object of the present invention is to provide an absolute position detection device having a conversion means, and an M value conversion means for converting each output of the sensor group into an M value (M is an integer of 3 or more); From the digitized signal and the N-bit pattern detected by the binarization pattern detection means or the absolute position detected by the absolute position conversion means, the interpolation within one bit of the random number sequence bit pattern of the object to be detected. This is achieved by providing interpolation position calculating means for calculating the position.
【０００７】[0007]
【作用】本発明にあっては、Ｎビットの乱数パターンか
ら絶対位置を検出する以外に、このＮビットの乱数パタ
ーンのある所定のビットの部分のセンサ出力のＭ値化信
号の値から１ビット内の位置である内挿位置を検出す
る。即ち、センサの出力信号が乱数パターンの０から１
（若しくは１から０）への変化点の近傍では波形がなま
り、滑らかに変化していることに注目し、Ｍ値化手段に
て検出したその部分の磁気センサの出力電圧レベルから
内挿位置演算手段にて内挿位置を検出する。According to the present invention, in addition to detecting the absolute position from the N-bit random number pattern, one bit from the value of the M-ary signal of the sensor output at a certain bit portion of the N-bit random number pattern is detected. The interpolation position, which is a position within the, is detected. That is, the output signal of the sensor changes from 0 to 1 of the random number pattern.
Attention is paid to the fact that the waveform is rounded and changes smoothly in the vicinity of the change point from (or 1 to 0), and the interpolation position calculation is performed from the output voltage level of the magnetic sensor in that part detected by the M-value conversion means. The interpolation position is detected by the means.
【０００８】[0008]
【実施例】以下、図面に従って本発明を詳細に述べる。
図１は、本発明の絶対位置検出装置の第一の実施例を図
１４に対応させて示す概略構成図であり、同一構成箇所
は同符号を付して説明を省略する。センサ群は６個の半
導体磁気センサ（３ａから３ｆ）からなり、個々の半導
体磁気センサ（３ａから３ｆ）は従来例で説明したもの
と同じである。２値化パターン検出手段（４）の各比較
回路は従来例で説明したものと同じであるが、本実施例
では半導体磁気センサの数と同じ６個の比較回路からな
る。Ｍ値化手段（６）では半導体磁気センサ（３ａから
３ｆ）の信号（Ｓ１からＳ６）を入力し、各々の信号
（Ｓ１からＳ６）をＭ値化した信号（Ｍ１からＭ６）を
出力する。なお、本実施例では４値化を行なっており、
その具体的な内容は後で詳細に述べる。絶対位置変換手
段（５）及び内挿位置演算手段（７）は図２に示すよう
にマイクロプロセッサー（ＣＰＵ）、２値化信号インタ
ーフェイス回路（ＩＦ回路１）、所定のプログラム及び
２値化パターン検出手段（４）で検出した乱数パターン
（Ｐ１からＰ６）と絶対位置との関係を記憶している記
憶素子（ＲＯＭ）、記憶素子（ＲＡＭ）等を有し、所定
のプログラムを行なうことにより絶対位置信号及び内挿
位置信号を検出し、その絶対位置信号と内挿位置信号を
合成することにより高精度な絶対位置検出を行なう。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings.
FIG. 1 is a schematic configuration diagram showing a first embodiment of the absolute position detection device of the present invention in correspondence with FIG. 14, and the same components are denoted by the same reference numerals and description thereof will be omitted. The sensor group includes six semiconductor magnetic sensors (3a to 3f), and the individual semiconductor magnetic sensors (3a to 3f) are the same as those described in the conventional example. Each comparison circuit of the binarization pattern detection means (4) is the same as that described in the conventional example, but in the present embodiment, it is composed of six comparison circuits as many as the number of semiconductor magnetic sensors. The M-value conversion means (6) receives signals (S1 to S6) of the semiconductor magnetic sensors (3a to 3f) and outputs signals (M1 to M6) obtained by converting the respective signals (S1 to S6) into M-values. In this embodiment, quaternization is performed.
The specific contents will be described later in detail. As shown in FIG. 2, the absolute position conversion means (5) and the interpolation position calculation means (7) are a microprocessor (CPU), a binary signal interface circuit (IF circuit 1), a predetermined program and a binary pattern detection. It has a storage element (ROM), a storage element (RAM), and the like that store the relationship between the random number pattern (P1 to P6) detected by the means (4) and the absolute position. A signal and an interpolation position signal are detected, and the absolute position detection is performed with high accuracy by synthesizing the absolute position signal and the interpolation position signal.
【０００９】次に、Ｍ値化手段（６）について詳細に説
明する。図３は半導体磁気センサからの出力信号と絶対
位置との関係を示したものである。ここで、円板の切り
欠きとは、乱数数列手段（２）における乱数数列パター
ンの切り欠き部分を平面的に表したものであり、その乱
数数列パターンを０と１で表すと、その下段のパターン
となる。この時の半導体磁気センサ（３ａ）からの出力
信号Ｓ１は同図のようにパターンの２値化値の切り替わ
り目で鈍った波形となる。特に、１０１０のように交互
に２値化値が変わる所では正弦波に近い波形になってし
まう。なお、他の半導体磁気センサ（３ｂから３ｆ）の
出力信号（Ｓ２からＳ６）の波形はＳ１の波形を各ビッ
ト数分ずらしたものとなる。従って、今、同図中の電圧
レベルＶＨ、ＶＬ及び２値化のための比較レベルＶ１と
各信号レベルとを比較することにより４値化を行なう。Next, the M-value conversion means (6) will be described in detail. FIG. 3 shows the relationship between the output signal from the semiconductor magnetic sensor and the absolute position. Here, the notch of the disk is a plane representation of a cutout portion of the random number sequence pattern in the random number sequence means (2). It becomes a pattern. At this time, the output signal S1 from the semiconductor magnetic sensor (3a) has a dull waveform at the switching of the binary value of the pattern as shown in FIG. In particular, where the binarized value changes alternately as in 1010, the waveform becomes close to a sine wave. The waveforms of the output signals (S2 to S6) of the other semiconductor magnetic sensors (3b to 3f) are obtained by shifting the waveform of S1 by the number of bits. Therefore, quaternization is performed by comparing each signal level with the voltage levels VH and VL and the comparison level V1 for binarization in FIG.
【００１０】図４（ａ）は、Ｍ値化手段（６）の内部構
成回路の一例を示す図である。ここでは、信号Ｓ１につ
いてのみ示すが、他の信号Ｓ２からＳ６についても同じ
回路なので他の信号については説明を省略する。比較回
路（５１）はＳ１とＶＨとを比較し、Ｓ１＞ＶＨならＬ
ＯＷを出力し、Ｓ１＜ＶＨならＨｉｇｈを出力する。比
較回路（５２）はＳ１とＶ１とを比較し、Ｓ１＞Ｖ１な
らＬＯＷを出力し、Ｓ１＜Ｖ１ならＨｉｇｈを出力す
る。比較回路（５３）はＳ１とＶＬとを比較し、Ｓ１＞
ＶＬならＬＯＷを出力し、Ｓ１＜ＶＬならＨＩＧＨを出
力する。論理回路部（５４）は、比較回路（５１）、
（５２）、（５３）の出力信号が入力されると、同図
（ｂ）に示すようにＳ１の電圧レベルに応じた４個の出
力信号（Ｍ１ａ）、（Ｍ１ｂ）、（Ｍ１ｃ）、（Ｍ１
ｄ）を出力する。 （１） Ｓ１がＶＨ以上の時は、信号（Ｍ１ａ）のみが
ＨＩＧＨで他の信号は全てＬＯＷ （２） Ｓ１がＶ１以上ＶＨ以下の時は、信号（Ｍ１
ｂ）のみがＨＩＧＨで他の信号は全てＬＯＷ （３） Ｓ１がＶＬ以上Ｖ１以下の時は、信号（Ｍ１
ｃ）のみがＨＩＧＨで他の信号は全てＬＯＷ （４） Ｓ１がＶＬ以下の時は、信号（Ｍ１ｄ）のみが
ＨＩＧＨで他の信号は全てＬＯＷFIG. 4A is a diagram showing an example of an internal configuration circuit of the M-value conversion means (6). Here, only the signal S1 is shown, but the other signals S2 to S6 have the same circuit, and the description of the other signals will be omitted. The comparison circuit (51) compares S1 with VH, and if S1> VH, then L
OW is output, and if S1 <VH, High is output. The comparison circuit (52) compares S1 with V1, outputs LOW if S1> V1, and outputs High if S1 <V1. The comparison circuit (53) compares S1 with VL, and S1>
If VL, LOW is output, and if S1 <VL, HIGH is output. The logic circuit (54) includes a comparison circuit (51),
When the output signals of (52) and (53) are input, four output signals (M1a), (M1b), (M1c) and (M1c) corresponding to the voltage level of S1 as shown in FIG. M1
d) is output. (1) When S1 is VH or more, only the signal (M1a) is HIGH and all other signals are LOW. (2) When S1 is V1 or more and VH or less, the signal (M1)
b) is HIGH and all other signals are LOW. (3) When S1 is VL or more and V1 or less, the signal (M1
Only c) is HIGH and all other signals are LOW. (4) When S1 is VL or less, only signal (M1d) is HIGH and all other signals are LOW.
【００１１】次に、内挿位置演算手段（７）について詳
細に説明する。内挿位置演算手段（７）のハード回路構
成は前述したように絶対位置変換手段（５）と共通化さ
れており、図２に示すようにＣＰＵが所定のプログラム
を実行することにより各機能が処理される。内挿位置の
検出は、図３で説明したように半導体磁気センサの出力
信号が乱数パターンの０から１（若しくは１から０）へ
の変化点の近傍では波形がなまり、滑らかに変化してい
ることに注目し、その部分の磁気センサの出力電圧レベ
ルを知ることにより内挿位置を検出している。図５は２
値化パターン検出手段（４）の出力である６ビットの乱
数パターン（Ｐ１からＰ６）と絶対位置との関係を示す
図である。ここにおいて、図中の乱数パターンには図６
（ｂ）に示すような次のパターンが、 （Ｃ１状態） ・・０１１・・ （Ｃ２状態） ・・１００・・ （Ｃ３状態） ・・００１・・ （Ｃ４状態） ・・１１０・・ 必ず存在する（ここで・・は任意の２値化値を表す）。
今、前述のＭ値化手段（６）の比較回路における比較電
圧レベルＶＨ、ＶＬを乱数数列手段（２）における１ビ
ット内の位置である内挿位置（シータ）が図６（ａ）に
示すように（シータ１）、（シータ２）、（シータ３）
となるように適当に定めたとする。ここで、ＣＰＵは、
（１） ６ビットの乱数パターン（Ｐ１からＰ６）中に
おける前記（Ｃ１状態）から（Ｃ４状態）のいずれかの
パターンを検出し、（２） ０から１（若しくは、１か
ら０）へ変化している２ビットの各Ｍ値化信号を参照
し、そのＭ値化信号の値から各状態に応じて内挿位置
（シータ）を求める。Next, the interpolation position calculating means (7) will be described in detail. The hardware circuit configuration of the interpolation position calculating means (7) is shared with the absolute position converting means (5) as described above, and each function is executed by the CPU executing a predetermined program as shown in FIG. It is processed. In the detection of the interpolation position, as described with reference to FIG. 3, the waveform of the output signal of the semiconductor magnetic sensor is distorted and changes smoothly near the change point of the random number pattern from 0 to 1 (or 1 to 0). Noting that, the interpolation position is detected by knowing the output voltage level of the magnetic sensor at that portion. FIG.
It is a figure which shows the relationship between the random number pattern (P1 to P6) of 6 bits which is the output of the quantification pattern detection means (4), and an absolute position. Here, the random number pattern in FIG.
The following pattern as shown in (b) is always present in (C1 state) ·························································································· 110 (Where .. represents an arbitrary binarized value).
FIG. 6A shows an interpolation position (theta) where the comparison voltage levels VH and VL in the comparison circuit of the M-value conversion means (6) are within one bit in the random number sequence means (2). Like (Theta 1), (Theta 2), (Theta 3)
It is assumed that it is determined appropriately so that Here, the CPU
(1) Detect one of the patterns (C1 state) to (C4 state) in the 6-bit random number pattern (P1 to P6), and (2) change from 0 to 1 (or 1 to 0). With reference to each of the 2-bit M-ary signals, an interpolation position (theta) is obtained from the value of the M-ary signal in accordance with each state.
【００１２】この時の、ＣＰＵが行なう具体的な内挿位
置演算の処理の流れは図７に示すように次のステップを
行なう。 ステップＳ１・・・２値化パターン検出手段（４）の出
力信号（Ｐ１からＰ６）において、（Ｐｉ−１、Ｐｉ、
Ｐｉ＋１）を（Ｐ１、Ｐ２、Ｐ３）とする。 ステップＳ２・・・上記（Ｐｉ−１、Ｐｉ、Ｐｉ＋１）
が０１１（Ｃ１状態）ならステップＳ１０へ行く。 ステップＳ３・・・上記（Ｐｉ−１、Ｐｉ、Ｐｉ＋１）
が１００（Ｃ２状態）ならステップＳ２０へ行く。 ステップＳ４・・・上記（Ｐｉ−１、Ｐｉ、Ｐｉ＋１）
が００１（Ｃ３状態）ならステップＳ３０へ行く。 ステップＳ５・・・上記（Ｐｉ−１、Ｐｉ、Ｐｉ＋１）
が１１０（Ｃ４状態）ならステップＳ４０へ行く。 ステップＳ６・・・次の信号群（ｉ＝ｉ＋１とする）に
て、ステップＳ２から実行する。At this time, the flow of a specific interpolation position calculation process performed by the CPU includes the following steps as shown in FIG. Step S1... In the output signals (P1 to P6) of the binarized pattern detecting means (4), (Pi-1, Pi,
Pi + 1) is (P1, P2, P3). Step S2: The above (Pi-1, Pi, Pi + 1)
Is 011 (C1 state), the process proceeds to step S10. Step S3... (Pi-1, Pi, Pi + 1)
Is 100 (C2 state), the process proceeds to step S20. Step S4... (Pi-1, Pi, Pi + 1)
Is 001 (C3 state), the procedure goes to step S30. Step S5... (Pi-1, Pi, Pi + 1)
Is 110 (C4 state), the procedure goes to step S40. Step S6 ... Executed from step S2 in the next signal group (i = i + 1).
【００１３】ステップＳ１０、Ｓ１３・・（Ｐｉ）に対
応するＭ値化信号の（Ｍｉｂ）がＨｉｇｈなら内挿位置
（シータ）を（シータ１）として処理を終了する。 ステップＳ１１、Ｓ１４・・（Ｐｉー１）に対応するＭ
値化信号の（Ｍｉー１ｃ）がＨｉｇｈなら内挿位置（シ
ータ）を（シータ３）として処理を終了する。 ステップＳ１２・・（Ｍｉｂ）と（Ｍｉー１ｃ）がどち
らもＬｏｗなら内挿位置（シータ）を（シータ２）とし
て処理を終了する。 ステップＳ２０、Ｓ２３・・（Ｐｉ）に対応するＭ値化
信号の（Ｍｉｃ）がＨｉｇｈなら内挿位置（シータ）を
（シータ１）として処理を終了する。 ステップＳ２１、Ｓ２４・・（Ｐｉー１）に対応するＭ
値化信号の（Ｍｉー１ｂ）がＨｉｇｈなら内挿位置（シ
ータ）を（シータ３）として処理を終了する。 ステップＳ２２・・（Ｍｉｃ）と（Ｍｉー１ｂ）がどち
らもＬｏｗなら内挿位置（シータ）を（シータ２）とし
て処理を終了する。If (Mib) of the M-ary signal corresponding to steps S10, S13,... (Pi) is High, the interpolation position (theta) is set to (theta 1), and the process is terminated. M corresponding to steps S11, S14... (Pi-1)
If (Mi-1c) of the quantified signal is High, the interpolation position (theta) is set to (theta 3), and the process ends. Step S12: If both (Mib) and (Mi-1c) are Low, the interpolation position (theta) is set to (theta 2) and the process is terminated. If (Mic) of the M-valued signal corresponding to steps S20, S23... (Pi) is High, the interpolation position (theta) is set to (theta 1), and the process ends. M corresponding to steps S21, S24... (Pi-1)
If (Mi-1b) of the quantified signal is High, the interpolation position (theta) is set to (theta 3), and the process ends. Step S22: If both (Mic) and (Mi-1b) are Low, the interpolation position (theta) is set to (theta 2) and the process is terminated.
【００１４】ステップＳ３０・・（Ｐｉ）に対応するＭ
値化信号の（Ｍｉｃ）がＨｉｇｈなら内挿位置（シー
タ）を（シータ３）として処理を終了する。 ステップＳ３１・・（Ｐｉ＋１）に対応するＭ値化信号
の（Ｍｉ＋１ｂ）がＨｉｇｈなら内挿位置（シータ）を
（シータ１）として処理を終了する。 ステップＳ３２・・（Ｍｉｃ）と（Ｍｉ＋１ｂ）がどち
らもＬｏｗなら内挿位置（シータ）を（シータ２）とし
て処理を終了する。 ステップＳ４０、Ｓ４３・・（Ｐｉ）に対応するＭ値化
信号の（Ｍｉｂ）がＨｉｇｈなら内挿位置（シータ）を
（シータ３）として処理を終了する。 ステップＳ４１、Ｓ４４・・（Ｐｉ＋１）に対応するＭ
値化信号の（Ｍｉ＋１ｃｂ）がＨｉｇｈなら内挿位置
（シータ）を（シータ１）として処理を終了する。 ステップＳ４２・・（Ｍｉｂ）と（Ｍｉ＋１ｃ）がどち
らもＬｏｗなら内挿位置（シータ）を（シータ２）とし
て処理を終了する。 なお、本実施例では１ビット内を３分割しているので、
具体的には（シータ１）、（シータ２）、（シータ３）
はそれぞれ０度、７．５度、１５度である。このように
して内挿位置演算手段（７）で求めた乱数数列パターン
の１ビット内の位置（内挿位置）と前記絶対位置とを合
成手段（８）にて加算合成することにより、高精度な絶
対位置検出を行なう。M corresponding to step S30 (Pi)
If (Mic) of the quantified signal is High, the interpolation position (theta) is set to (theta 3), and the process ends. If (Mi + 1b) of the M-ary signal corresponding to step S31 (Pi + 1) is High, the interpolation position (theta) is set to (theta 1), and the process is terminated. Step S32: If both (Mic) and (Mi + 1b) are Low, the interpolation position (theta) is set to (theta 2), and the process ends. If (Mib) of the M-valued signal corresponding to steps S40, S43,... (Pi) is High, the interpolation position (theta) is set to (theta) 3 and the process is terminated. M corresponding to steps S41, S44... (Pi + 1)
If (Mi + 1cb) of the quantified signal is High, the interpolation position (theta) is set to (theta 1), and the process ends. Step S42: If both (Mib) and (Mi + 1c) are Low, the interpolation position (theta) is set to (theta 2) and the process is terminated. In this embodiment, since one bit is divided into three,
Specifically, (Theta 1), (Theta 2), (Theta 3)
Are 0, 7.5 and 15 degrees, respectively. The position within one bit (interpolation position) of the random number sequence pattern obtained by the interpolation position calculating means (7) and the absolute position are added and synthesized by the synthesizing means (8), thereby achieving high precision. Perform absolute position detection.
【００１５】なお、本実施例では、絶対位置変換手段
（５）の入力はＰ１からＰ６の６個の入力を用いている
が、乱数数列手段（２）は従来例で述べたものと同一の
ものを用いている。従って実際には４ビットにて識別で
きるので上記６個の内のＰ１からＰ４（又はＰ２からＰ
５又はＰ３からＰ６）の４個のみを用いてもよく、この
場合は図１６と同じ変換をすればよい。このように、絶
対位置を求めるのに必要な最少ビット数（Ｎ）に対して
センサにて検出するビット数（Ｓ）を２個以上多くすれ
ば、乱数数列パターンは従来のものがそのまま使える。In this embodiment, six inputs P1 to P6 are used as inputs to the absolute position conversion means (5), but the random number sequence means (2) is the same as that described in the conventional example. Use something. Therefore, since it can be actually identified by 4 bits, P1 to P4 (or P2 to P4
5 or only four of P3 to P6) may be used. In this case, the same conversion as in FIG. 16 may be performed. As described above, if the number of bits (S) detected by the sensor is increased by two or more with respect to the minimum number of bits (N) necessary for obtaining the absolute position, the conventional random number sequence pattern can be used as it is.
【００１６】図８は本発明の絶対位置検出装置の第２の
実施例を示す概略構成図であり、絶対位置を求めるのに
必要な最少ビット数と半導体磁気センサの個数を同じ
（いずれも４個）にした場合の例である。この場合の乱
数数列手段（１２）は図中のような形状となる。これ
は、４ビットの乱数パターンでは本来ならば図１６に示
すように１６パターンの検出を行なえるが、この４ビッ
トの乱数パターンに（Ｃ１状態）から（Ｃ４状態）のい
ずれかが必ず存在するようにするために、この１６パタ
ーンの内の （ａ） 全てＨｉｇｈのパターン（１１１１） （ｂ） 全てＬｏｗのパターン（００００） （ｃ） １ビットごとに交互に各２値化値を繰り返すパ
ターン（０１０１と１０１０） の４つのパターンを削除したものとなっている。FIG. 8 is a schematic block diagram showing a second embodiment of the absolute position detecting device according to the present invention. The minimum number of bits required for obtaining the absolute position is the same as the number of semiconductor magnetic sensors (in each case, 4). ). In this case, the random number sequence means (12) has a shape as shown in the figure. In the case of a 4-bit random number pattern, 16 patterns can normally be detected as shown in FIG. 16, but any one of (C1 state) to (C4 state) always exists in the 4-bit random number pattern. (A) All High patterns (1111) (b) All Low patterns (0000) (c) Patterns in which each binarized value is alternately repeated for each bit 0101 and 1010).
【００１７】本例での４ビットの乱数パターンと絶対位
置との関係は図９に示したものとなる。従って、絶対位
置変換手段（１５）は、図９に従ってＰ１からＰ４の４
ビットの乱数パターンから絶対位置を検出する。なお、
絶対位置変換手段（１５）及び内挿位置演算手段（１
７）のハード構成回路、２値化パターン検出手段（１
４）、Ｍ値化手段（１６）は、各入出力信号であるＳ１
からＳ４、Ｐ１からＰ４、Ｍ１からＭ４の各信号数が変
更されるのみで、各機能内容は変わらないので説明は省
略する。また、内挿位置演算手段（２７）の処理内容も
図７で述べた第１の実施例と同じ処理を行なうので、そ
の説明は省略する。このように、絶対位置を求めるのに
必要な最少ビット数（Ｎ）に対して半導体磁気センサに
て検出するビット数（Ｓ）を同一にする場合は、特定の
パターン（上記（ａ）、（ｂ）、（ｃ））を削除してお
けばよい。図１０は、半導体磁気センサの数が６個の場
合の乱数パターンを示したものであるが、この場合は
（２の６乗）ー４＝６０で、６０個の絶対位置が検出で
きる。The relationship between the 4-bit random number pattern and the absolute position in this embodiment is as shown in FIG. Therefore, the absolute position conversion means (15) determines four of P1 to P4 according to FIG.
An absolute position is detected from a random number pattern of bits. In addition,
Absolute position conversion means (15) and interpolation position calculation means (1
7) Hardware configuration circuit, binarized pattern detection means (1)
4), the M-value conversion means (16) outputs S1
, S4, P1 to P4, and M1 to M4, only the number of signals is changed, and the content of each function is not changed. Further, the processing contents of the interpolation position calculating means (27) perform the same processing as in the first embodiment described with reference to FIG. 7, so that the description thereof will be omitted. As described above, when the number of bits (S) detected by the semiconductor magnetic sensor is the same as the minimum number of bits (N) necessary for obtaining the absolute position, the specific patterns ((a), ( b) and (c)) may be deleted. FIG. 10 shows a random number pattern when the number of semiconductor magnetic sensors is six. In this case, (2 6) −4 = 60, and 60 absolute positions can be detected.
【００１８】図１１は本発明の絶対位置検出装置の第３
の実施例を示す概略構成図である。前述の第１の実施例
の場合は、絶対位置を求めるのに必要な最少ビット数
（Ｎ）に対して半導体磁気センサの個数（Ｓ）を２個多
くしたが、これは乱数数列手段（２）及び乱数パターン
と絶対位置との関係が従来のものをそのまま用いること
ができるからである。これに対して第２の実施例では半
導体磁気センサの数を同一にした例であるが、これは、
用いた半導体磁気センサの数にて検出できる絶対位置の
数を最大にするためである。第３の実施例では絶対位置
を求めるのに必要な最少ビット数（Ｎ）に対してセンサ
の個数を１個多くするのみで、絶対位置の数は（２のＮ
乗）個検出する例である。この場合、従来と同じ乱数数
列手段（２）を用いると（Ｃ１状態）から（Ｃ４状態）
のいずれも検出できない時があるので、本例の場合の乱
数数列手段（２２）の乱数数列パターンは第１の実施例
とは異なったものとなり、図中のようなものとなる。従
って、絶対位置変換手段（２５）での本例での５ビット
の乱数パターンと絶対位置との関係は図１２のようにな
るので、この表に従った変換にてＰ１からＰ５の５ビッ
トの乱数パターンから絶対位置を検出する。FIG. 11 shows a third embodiment of the absolute position detecting device according to the present invention.
It is a schematic structure figure showing an example of. In the case of the first embodiment described above, the number (S) of semiconductor magnetic sensors is increased by two with respect to the minimum number of bits (N) required for obtaining the absolute position. ) And the relationship between the random number pattern and the absolute position can be the same as the conventional one. On the other hand, the second embodiment is an example in which the number of semiconductor magnetic sensors is the same.
This is to maximize the number of absolute positions that can be detected by the number of semiconductor magnetic sensors used. In the third embodiment, only the number of sensors is increased by one with respect to the minimum number of bits (N) necessary for obtaining the absolute position, and the number of absolute positions is (N of 2).
This is an example of detecting (squared) pieces. In this case, if the same random number sequence means (2) as in the past is used, the state changes from (C1 state) to (C4 state).
In some cases, the random number sequence pattern of the random number sequence means (22) in this case is different from that of the first embodiment, as shown in the figure. Accordingly, the relationship between the 5-bit random number pattern and the absolute position in the absolute position conversion means (25) in this example is as shown in FIG. 12, and the conversion according to this table is performed with the 5-bit P1 to P5. The absolute position is detected from the random number pattern.
【００１９】なお、絶対位置変換手段（２５）及び内挿
位置演算手段（２７）のハード構成回路、２値化パター
ン検出手段（２４）、Ｍ値化手段（２６）は、各入出力
信号であるＳ１からＳ５、Ｐ１からＰ５、Ｍ１からＭ５
の各信号数が変更されるのみで、各機能内容は変わらな
いので説明は省略する。また、内挿位置演算手段（２
７）の処理内容も図７で述べた第１の実施例と同じ処理
を行なうので、その説明は省略する。このように、Ｓ＝
Ｎ＋１とした場合でも、適当な乱数数列パターンを用い
ることにより本発明は実現できる。このように適当な乱
数数列パターンを用いれば任意の検出個数の絶対位置の
検出が可能である。例えば、絶対位置の検出個数が５０
個の場合、図１３に示す乱数数列パターンを用いて、６
ビットの検出を行なえばよい。The hardware circuits of the absolute position converting means (25) and the interpolation position calculating means (27), the binarized pattern detecting means (24), and the M-value forming means (26) are provided for each input / output signal. S1 to S5, P1 to P5, M1 to M5
Only the number of each signal is changed, and the content of each function does not change, so that the description is omitted. Further, the interpolation position calculation means (2
Since the contents of the process 7) are the same as those in the first embodiment described with reference to FIG. 7, the description thereof is omitted. Thus, S =
Even in the case of N + 1, the present invention can be realized by using an appropriate random number sequence pattern. By using an appropriate random number sequence pattern as described above, it is possible to detect an absolute number of absolute positions. For example, if the number of detected absolute positions is 50
In the case of the number, the random number sequence pattern shown in FIG.
The bit may be detected.
【００２０】なお、本発明は上述した例に限られるもの
ではなく、例えば、Ｍ値化手段としては、サンプル・ア
ンド・ホールド回路及びアナログ・デジタル変換器によ
りデジタル数値化し、それを前述のＣＰＵを用いてＭ値
化してもよい。また、内挿位置演算手段としては、乱数
パターンとＭ値化信号を参照するビットとの関係を予め
記憶素子に記憶させておき、それに基づいて内挿位置演
算を行なってもよい。また、乱数数列手段及びセンサ群
としては、前述した乱数数列パターンを発生するものな
らばよく、例えば光式のものを用いてもよいし、又は、
磁性体に乱数数列パターンを記録させ磁気センサにてこ
の乱数数列パターンを検出する、いわゆる磁気ドラム式
のものでもよい。また、乱数数列手段は、回転型に限ら
れるものではなく、直線式のものでもよい。Note that the present invention is not limited to the above-described example. For example, as the M-value conversion means, a sample-and-hold circuit and an analog-to-digital converter convert the data into a digital value, which is converted into the above-described CPU. The value may be converted to an M value. In addition, as the interpolation position calculation means, the relationship between the random number pattern and the bit referring to the M-ary signal may be stored in the storage element in advance, and the interpolation position calculation may be performed based on the relationship. Further, as the random number sequence means and the sensor group, any device that generates the random number sequence pattern described above may be used, and for example, an optical type may be used, or
A so-called magnetic drum type may be used in which a random number sequence pattern is recorded on a magnetic material and the magnetic sensor detects the random number sequence pattern. Further, the random number sequence means is not limited to the rotation type, but may be a linear type.
【００２１】[0021]
【発明の効果】以上説明したように本発明の絶対位置検
出装置によれば、１ビット内の内挿位置も検出できるの
で常に高精度な絶対位置を検出することができる。ま
た、特に、乱数数列手段を透磁材よりなる円板であっ
て、その外周に切り欠きを有し、かつ、この切り欠きの
有無により乱数数列ビットパターンを形成したものにす
れば、中空軸への直接取付けが容易となるので、工作機
械の主軸等に用いればギアやベルトを必要とせず機構が
簡略化されて、かつ、高精度な絶対位置検出を行なうこ
とができる。As described above, according to the absolute position detecting device of the present invention, the interpolation position within one bit can also be detected, so that a highly accurate absolute position can be always detected. In particular, if the random number sequence means is a disk made of a magnetically permeable material and has a notch on its outer periphery, and a random number sequence bit pattern is formed by the presence or absence of this notch, the hollow shaft Since it can be easily attached directly to a machine tool, if it is used for a main shaft of a machine tool, gears and belts are not required, the mechanism is simplified, and highly accurate absolute position detection can be performed.
【図１】本発明による絶対位置検出装置の第１の実施例
の概略を示す構成図である。FIG. 1 is a configuration diagram schematically showing a first embodiment of an absolute position detection device according to the present invention.
【図２】図１に示す本発明装置の絶対位置変換手段及び
内挿位置演算手段の一例を示す構成図である。FIG. 2 is a configuration diagram showing an example of an absolute position conversion unit and an interpolation position calculation unit of the apparatus of the present invention shown in FIG.
【図３】図１に示す本発明装置の磁気センサの出力信号
の一例を示す図である。FIG. 3 is a diagram showing an example of an output signal of a magnetic sensor of the device of the present invention shown in FIG.
【図４】図１に示す本発明装置のＭ値化手段の一例を示
す構成図である。FIG. 4 is a configuration diagram showing an example of an M-value conversion unit of the apparatus of the present invention shown in FIG. 1;
【図５】図１に示す本発明装置における乱数パターンと
絶対位置との関係を示す図である。FIG. 5 is a diagram showing a relationship between a random number pattern and an absolute position in the device of the present invention shown in FIG. 1;
【図６】図１に示す本発明装置の内挿位置演算手段の一
例を示す構成図である。FIG. 6 is a configuration diagram showing an example of an interpolation position calculating means of the apparatus of the present invention shown in FIG. 1;
【図７】図１に示す本発明装置の内挿位置演算手段での
処理を説明するためのフローチャートである。FIG. 7 is a flowchart for explaining processing by an interpolation position calculating means of the apparatus of the present invention shown in FIG. 1;
【図８】本発明による絶対位置検出装置の第２の実施例
の概略を示す構成図である。FIG. 8 is a configuration diagram schematically showing a second embodiment of the absolute position detection device according to the present invention.
【図９】図８に示す本発明装置における乱数パターンと
絶対位置との関係を示す図である。FIG. 9 is a diagram showing a relationship between a random number pattern and an absolute position in the device of the present invention shown in FIG. 8;
【図１０】図８に示す本発明装置における他の乱数パタ
ーンの一例を示す図である。FIG. 10 is a diagram showing an example of another random number pattern in the device of the present invention shown in FIG. 8;
【図１１】本発明による絶対位置検出装置の第３の実施
例の概略を示す構成図である。FIG. 11 is a configuration diagram schematically showing a third embodiment of the absolute position detection device according to the present invention.
【図１２】図１１に示す本発明装置における乱数パター
ンと絶対位置との関係を示す図である。12 is a diagram showing a relationship between a random number pattern and an absolute position in the device of the present invention shown in FIG.
【図１３】図１１に示す本発明装置における他の乱数パ
ターンの一例を示す図である。FIG. 13 is a diagram showing an example of another random number pattern in the device of the present invention shown in FIG. 11;
【図１４】従来の絶対位置検出装置の一例を示す概略構
成図である。FIG. 14 is a schematic configuration diagram showing an example of a conventional absolute position detection device.
【図１５】従来の絶対位置検出装置における絶対位置変
換手段の説明をする図FIG. 15 is a view for explaining an absolute position conversion means in a conventional absolute position detecting device.
【図１６】従来の絶対位置検出装置における絶対位置変
換手段での乱数パターンと絶対位置との関係を示す図で
ある。FIG. 16 is a diagram showing a relationship between a random number pattern and an absolute position in an absolute position converting means in a conventional absolute position detecting device.
１ 被検出体 ２、１２、２２ 乱数数列手段 ３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ 磁気センサ ４、１４、２４、３４ ２値化パターン検出手段 ５、１５、２５、３５ 絶対位置変換手段 ６、１６、２６ Ｍ値化手段 ７、１７、２７ 内挿位置演算手段 ８ 合成手段 ５１、５２、５３ 比較回路 ５４ 論理回路部 1 Detected object 2, 12, 22 Random number sequence means 3a, 3b, 3c, 3d, 3e, 3f Magnetic sensor 4, 14, 24, 34 Binary pattern detection means 5, 15, 25, 35 Absolute position conversion means 6 , 16, 26 M value conversion means 7, 17, 27 Interpolation position calculation means 8 Synthesis means 51, 52, 53 Comparison circuit 54 Logic circuit unit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−136715（ＪＰ，Ａ) 特開 昭47−37746（ＪＰ，Ａ) 特開 平４−110727（ＪＰ，Ａ) 特開 昭63−234729（ＪＰ，Ａ) 実開 昭63−115716（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01D 5/00 - 5/62 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-4-136715 (JP, A) JP-A-47-37746 (JP, A) JP-A-4-110727 (JP, A) JP-A 63-137 234729 (JP, A) Japanese Utility Model 63-115716 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) G01D 5/00-5/62
Claims (5)
列ビットパターンであって、このパターン中における隣
接するＮビット（Ｎは整数）のパターンが全て異なる乱
数数列ビットパターンを１トラック上に有する乱数数列
手段と、 前記Ｎビットのパターンを検出するセンサ群と、 前記センサ群の各出力を２値化して、前記Ｎビットのパ
ターンを検出する２値化パターン検出手段と、 前記２値化パターン検出手段で検出したＮビットのパタ
ーンを変換することにより被検出体の絶対位置を検出す
る絶対位置変換手段とを備えた絶対位置検出装置におい
て、 前記センサ群の各出力をＭ値化（Ｍは３以上の整数）す
るＭ値化手段と、 前記Ｍ値化した信号と前記２値化パターン検出手段で検
出したＮビットのパターン若しくは前記絶対位置変換手
段で検出した絶対位置とから前記被検出体の乱数数列ビ
ットパターンの１ビット内の位置である内挿位置を演算
する内挿位置演算手段とを備えたことを特徴とする絶対
位置検出装置。1. A random number sequence bit pattern according to a binarized predetermined random number sequence, wherein adjacent N bit (N is an integer) patterns in the pattern are all different on one track. Random number sequence means, a sensor group for detecting the N-bit pattern, a binarized pattern detecting means for binarizing each output of the sensor group and detecting the N-bit pattern, An absolute position conversion device for converting an N-bit pattern detected by the pattern detection device to detect an absolute position of the object to be detected; Is an integer of 3 or more), the M-valued signal and the N-bit pattern detected by the binarization pattern detection means or the absolute position conversion. Absolute position detecting device characterized by comprising an interpolation position calculating means for calculating a interpolation position inside from the detected absolute position in stage a location within 1 bit random number sequence bit pattern of the object to be detected.
Ｎビット全て同じ２値化値となるパターン及び１ビット
ごとに交互に各２値化値を繰り返すパターンを含まない
ものである請求項１に記載の絶対位置検出装置。2. The method according to claim 1, wherein the random number sequence bit pattern of the object does not include a pattern in which all N bits have the same binary value and a pattern in which each binary value is alternately repeated for each bit. An absolute position detecting device according to item 1.
以上である請求項１に記載の絶対位置検出装置。3. The number of bits detected by the sensor group is N + 1.
The absolute position detecting device according to claim 1, which is as described above.
ーン検出手段で検出したＮビットのパターン若しくは前
記絶対位置変換手段で検出した絶対位置の値から、所定
のビット群を選択し、前記選択したビット群に対応する
Ｍ値化信号の値から前記被検出体の乱数数列ビットパタ
ーンの１ビット内の位置である内挿位置を演算する請求
項１に記載の絶対位置検出装置。4. The interpolation position calculation means selects a predetermined bit group from the N-bit pattern detected by the binary pattern detection means or the absolute position value detected by the absolute position conversion means, The absolute position detection device according to claim 1, wherein an interpolation position, which is a position within one bit of a random number sequence bit pattern of the object to be detected, is calculated from a value of the M-ary signal corresponding to the selected bit group.
ーン検出手段で検出したＮビットのパターンにおける２
ビット以上同じ２値化値が連続するパターンの一方の端
の２ビットと、その隣の他の２値化値の１ビットである
連続する３ビットを選択し、前記３ビットの各Ｍ値化信
号から前記被検出体の乱数数列ビットパターンの１ビッ
ト内の位置である内挿位置を演算する請求項１に記載の
絶対位置検出装置。5. The interpolation position calculating means according to claim 1, wherein said interpolation position calculating means calculates a binary number in the N-bit pattern detected by said binary pattern detecting means.
The two bits at one end of the pattern in which the same binarized value equal to or more than one bit and the consecutive three bits that are one bit of the other binarized value adjacent thereto are selected, and each of the three bits is converted into an M-value. The absolute position detecting device according to claim 1, wherein an interpolation position, which is a position within one bit of the random number sequence bit pattern of the object to be detected, is calculated from the signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5059583A JP3053710B2 (en) | 1993-02-24 | 1993-02-24 | Absolute position detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5059583A JP3053710B2 (en) | 1993-02-24 | 1993-02-24 | Absolute position detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06317434A JPH06317434A (en) | 1994-11-15 |
| JP3053710B2 true JP3053710B2 (en) | 2000-06-19 |
Family
ID=13117401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5059583A Expired - Fee Related JP3053710B2 (en) | 1993-02-24 | 1993-02-24 | Absolute position detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3053710B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019103465A1 (en) * | 2019-02-12 | 2020-08-13 | Ic-Haus Gmbh | Position measuring device for measuring an absolute position |
-
1993
- 1993-02-24 JP JP5059583A patent/JP3053710B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06317434A (en) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100250184A1 (en) | Rotation angle detection apparatus | |
| KR910004640B1 (en) | Image size converter | |
| EP0414953B1 (en) | Position detection device | |
| US7352304B2 (en) | Interpolation apparatus in encoder | |
| KR950010385B1 (en) | Absolute valve encoder | |
| JP3053710B2 (en) | Absolute position detector | |
| EP1342992B1 (en) | Position transducer | |
| JP4290405B2 (en) | Anomaly detection device for location information | |
| JP3103266B2 (en) | Absolute position detector | |
| JP3336396B2 (en) | Absolute encoder | |
| JP2766133B2 (en) | Parallel-serial data conversion circuit | |
| EP2144041B1 (en) | A/B phase signal generator, RD converter, and angle detection unit | |
| JP4335381B2 (en) | Clock generation apparatus and clock generation method | |
| JP2785349B2 (en) | Absolute encoder code pattern creation method | |
| US5189378A (en) | Tone signal detecting circuit | |
| JPH08201110A (en) | Interpolation apparatus | |
| JPH06207837A (en) | Absolute encoder | |
| CN113447051B (en) | Single code channel absolute position measuring device | |
| US6108679A (en) | Discontinuous signal interpolation circuit | |
| JP3047946B2 (en) | Angular position signal generator for sine and cosine signals | |
| JP2566288B2 (en) | Position detection method using encoder | |
| EP0379589A1 (en) | Interpolation circuit of an encoder | |
| JP2638842B2 (en) | Decoder circuit | |
| JP2844819B2 (en) | Parallel comparison type AD converter | |
| JPH05291961A (en) | Gray code generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |