JP3049022B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に係
り、特にスイッチング素子として薄膜トランジスタ（Ｔ
ＦＴ）を用い、かつ、画素電極とゲート配線との間で補
助容量を形成する液晶表示装置に関する。

【０００２】

【従来の技術】スイッチング素子として薄膜トランジス
タ（ＴＦＴ）を用い、かつ、画素電極とゲート線との間
で補助容量を形成する、いわゆるゲートストレージ型の
液晶表示装置は、従来、図４の上面図及び同図中のＡ−
Ａ’線に沿う図５の断面図にそれぞれ示すように、ゲー
ト配線３と画素電極４とで補助容量を形成している。な
お、ガラス基板７の上のゲート配線３上には窒化シリコ
ン（ＳｉＮ_X）と二酸化シリコン（ＳｉＯ₂）の多層膜か
らなるゲート絶縁膜６を介して画素電極４が形成されて
いる。また、ゲート配線３と長手方向が直交するように
ドレイン配線１が形成され、更にアイランド２を介して
画素電極４にはソース電極５が接続されている。

【０００３】ここでは、画素電極４はマトリクス状に多
数配置され、それに対応してＴＦＴも多数配置される。
このような構成の液晶表示における最近の技術開発の動
向の一つとして、画素電極４の数（画素数）をより一層
増加することで、より高精細化を求める傾向がある。

【０００４】

【発明が解決しようとする課題】しかしながら、高精細
化の実現のためには、下記のような課題を解決する必要
がある。

【０００５】（１）画素数の増加に反比例して１画素の
面積が減少する。

【０００６】（２）画素サイズに比例して、ゲート配線
やドレイン配線を狭くすると、配線抵抗が増加して駆動
の障害となるため、配線幅を従来通りとすると開口率は
下がる。

【０００７】（３）画素サイズが小さくなると、その分
だけ電位を保持するための容量が減少するため、それを
補うようにより大きな補助容量が必要とされる。

【０００８】上記のように、高精細化により画素の開口
率（＝有効な１画素の表示面積／１画素分の面積）は相
乗的に影響し大幅に低下する。

【０００９】具体例を示すと、現行の画素数６４０×４
８０のＶＧＡクラスの液晶表示装置では、一般に７０％
程度の開口率が得られるが、画素数８００×６００のＳ
ＶＧＡクラスで６５％程度、画素数７６９×１０２４の
ＸＧＡクラスになると６０％程度の開口率しか得られな
くなり、その分輝度が低下することになる。

【００１０】そこで、上記の対策として画素電極の背面
に設置される面光源の輝度を上げる方法が考えられる
が、この対策はある程度の改善効果は可能であるが、消
費電力が増加するため、特に携帯用途では好ましくな
い。また、ＴＦＴ特性にてリーク電流を増加させるとい
う欠点があり、適切な方法とは言い難い。

【００１１】また、従来、ゲート配線及びソース配線を
それぞれ幅を狭くした不透明金属膜と透明配線部分で構
成することにより、開口率を向上させた液晶表示装置も
知られている（特開平８−６９００９号公報）。しか
し、この従来の液晶表示装置では、ゲート配線、ソース
配線がそれぞれ２層構造であるため、ＰＲ数（工程数）
が増加してしまう。

【００１２】本発明は以上の点に鑑みなされたもので、
電気的特性など他の性能を落とすことなく、開口率を向
上し、高精細化を可能とし得る液晶表示装置を提供する
ことを目的とする。

【００１３】

【課題を解決するための手段】上記の目的を達成するた
め、本発明はスイッチング素子として薄膜トランジスタ
を用い、かつ、画素電極とゲート配線との間で補助容量
を形成する、いわゆるゲートストレージ型の液晶表示装
置において、ゲート配線を、画素電極との間で補助容量
を形成する部分のみ一部切り欠かれた金属膜と、金属膜
の切り欠かれた部分を覆うと共に一部が金属膜の上部又
は下部に全面にわたって形成された透明導電膜とよりな
る２層構造としたものである。

【００１４】この発明では、画素電極との間で補助容量
を形成するゲート配線を構成する金属膜の、画素電極と
対向する一部が切り欠かれ、少なくともその切り欠かれ
た部分を覆うように透明導電膜が形成されるため、画素
電極と切り欠かれていない金属膜との間で補助容量を確
保できると共に、透明導電膜を通して光を透過させるこ
とができる。

【００１５】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる液晶表示装
置の一実施の形態の上面図、図２は図１中のＢ−Ｂ’線
に沿う断面図を示す。従来と同様に、ゲート配線８と画
素電極４とで補助容量を形成している。なお、ガラス基
板７の上のゲート配線８上には窒化シリコン（Ｓｉ
Ｎ_X）と二酸化シリコン（ＳｉＯ₂）の多層膜とからなる
ゲート絶縁膜６を介して画素電極４が形成されている。
また、図１に示すように、ゲート配線８と長手方向が直
交するようにドレイン配線１が形成され、更にアイラン
ド２を介して画素電極４にはソース電極５が接続されて
いる。更にまた、ゲート配線８の上層に透明導電膜であ
るＩＴＯ膜（ストレージＩＴＯ膜）８が形成されてい
る。

【００１６】次に、この実施の形態の製造方法について
説明する。まず、図２に示すように、透明基板であるガ
ラス基板７上にアモルファス−ＴＦＴが形成される。こ
のガラス基板７上にはスパッタ法によりゲート膜が成膜
され、行状の配線パターンをマスクにしてゲート膜をエ
ッチングすることによってゲート配線８が形成される。
このゲート配線８は、補助容量を形成する部分が凹型に
切り欠かれる。

【００１７】すなわち、図１に１１で示す図中、画素電
極４の側端部とその下方にあるゲート配線８は、従来は
図５に３で示したように、画素電極４とある程度の幅を
もって重複していたが、この実施の形態では、図２に１
２で示す部分を切り欠き（図１の上面図では凹型に切り
欠き）、画素電極４と重複する幅を狭くする。このゲー
ト配線８は、通常はクロム（Ｃｒ）をその材質とする
が、凹型に切り欠くため、幅が狭く配線抵抗が高くなる
ので、アルミニウム（Ａｌ）を使用することもできる。

【００１８】次に、このゲート配線８を覆うように、図
１及び図２に示すように、ＩＴＯ膜（ストレージＩＴＯ
膜）９が形成される。ただし、ゲート電極部は除く。ス
トレージＩＴＯ膜９は、スパッタ法により成膜された
後、行状の配線パターンをマスクにしてエッチングによ
って形成される。ＩＴＯ膜９のパターンは、ゲート配線
８が凹型になっている部分（図２の１２）を覆う幅で、
かつ、ゲート配線８の全面に形成される。また、ゲート
配線８の上層でも下層でも性能は変わらない。このアモ
ルファスーＴＦＴがチャネルエッチ型の場合、Ｃｒのゲ
ート配線８とストレージＩＴＯ膜９とを形成した後に、
スパッタ法によりＳｉＯ₂ 酸化膜を形成する。

【００１９】次に、ａ−Ｓｉによるアイランド２を形成
するために、ａ−Ｓｉとの界面特性が良好なＳｉＮを用
いて２層構造とする。このＳｉＮ膜は、アイランド２
（ａ−Ｓｉ）と同様に、プラズマＣＶＤ法によって成膜
する。アイランド２（ａ−Ｓｉ）は、ｉ層（ｉ・ａ−Ｓ
ｉ）とｎ層（ｎ⁺・ａ−Ｓｉ）を形成する。次に、アイ
ランド２（ａ−Ｓｉ）上に金属膜によるソース電極５及
びドレイン配線１が形成される。ドレイン配線１は、ス
パッタ法によりＣｒを成膜し、列状の配線パターンをマ
スクにしてエッチングによって形成される。続いて、ス
パッタ法により成膜されたＩＴＯを画素電極パターンを
マスクにしてエッチングによりソース電極５として形成
する。

【００２０】以上のように、この実施の形態では、ゲー
ト配線８を行状の配線パターンの金属膜とストレージＩ
ＴＯ膜９との２層構造とし、その２層構造の上層に画素
電極４を延在させることにより、画素電極４がゲート配
線８とオーバーラップする部分にて補助容量を形成する
ことにより、補助容量を従来構造に比べて損失が殆ど無
く確保でき、しかもゲート配線８の金属膜が凹型になっ
ているため、ゲート配線８が存在しない切り欠かれた部
分は光を照射しても透過し、画素電極４がストレージＩ
ＴＯ膜９にオーバーラップする部分も有効な表示領域に
できるため、開口率を向上させることができる。

【００２１】また、輝度を従来と同一とした場合は、開
口率向上分だけ画素を高密度化でき、よって解像度の高
い液晶表示装置を実現できる。

【００２２】次に、本発明の他の実施の形態について説
明する。図３は本発明になる液晶表示装置の他の実施の
形態の上面図を示す。同図中、図１と同一構成部分には
同一符号を付し、その説明を省略する。この実施の形態
は、ガラス基板７上にアモルファス−ＴＦＴを形成する
点と、ゲート配線８が画素電極４との間で補助容量を形
成する部分を凹型に切り欠く点は図１及び図２の実施の
形態と同様であるが、全面ではなく、このゲート配線８
の凹部の部分のみを覆うようにゲート電極部を除く部分
にストレージＩＴＯ膜１３を形成した点が図１及び図２
の実施の形態と相違する。

【００２３】この実施の形態では、ストレージＩＴＯ膜
１３をゲート配線８の全面に覆わないでゲート配線８の
凹部の部分のみを覆うようにしているため、ストレージ
ＩＴＯ膜１３のパターン崩れによるショート、点欠陥不
良の可能性が低くなる。この実施の形態の開口率は図１
及び図２の実施の形態と同様に確保される。画素電極４
がストレージＩＴＯ膜１３にオーバーラップする部分も
有効な表示領域にできるからである。

【００２４】

【発明の効果】以上説明したように、本発明によれば、
画素電極との間で補助容量を形成するゲート配線を構成
する金属膜の、画素電極と対向する一部が切り欠かれ、
少なくともその切り欠かれた部分を覆うように透明導電
膜を形成し、画素電極と切り欠かれていない金属膜との
間で補助容量を確保すると共に、透明導電膜を通して光
を透過させるようにしたため、透明導電膜とオーバーラ
ップする画素電極部分も有効な表示領域にでき、よっ
て、開口率を高くでき、輝度を向上できる。

【００２５】また、本発明によれば、金属膜と透明導電
膜が冗長配線を構成するため、金属膜及び透明導電膜の
一方が断線しても断線していない他方によりおぎなえる
からゲート断線についても効果がある。

【００２６】また、本発明によれば、輝度を従来と同一
とした場合は、開口率の改善分に相当するだけ画素を高
密度化でき、解像度の高い液晶表示装置を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の上面図である。

【図２】図１中のＢ−Ｂ’線に沿う断面図である。

【図３】本発明の他の実施の形態の上面図である。

【図４】従来の一例の上面図である。

【図５】図４中のＡ−Ａ’線に沿う断面図である。

【符号の説明】

１ ドレイン電極 ２ アイランド ３、８ ゲート電極 ４ 画素電極 ５ ソース電極 ６ ゲート絶縁膜 ９、１３ ストレージＩＴＯ膜

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 スイッチング素子として薄膜トランジス
   タを用い、かつ、画素電極とゲート配線との間で補助容
   量を形成する、いわゆるゲートストレージ型の液晶表示
   装置において、前記ゲート配線を、 前記画素電極との間で前記補助容量
   を形成する部分のみ一部切り欠かれた金属膜と、該金属
   膜の切り欠かれた部分を覆うと共に一部が該金属膜の上
   部又は下部に全面にわたって形成された透明導電膜とよ
   りなる２層構造としたことを特徴とする液晶表示装置。
2. 【請求項２】 前記ゲート配線の金属膜は、アルミニウ
   ム又はクロムにより構成されていることを特徴とする請
   求項１記載の液晶表示装置。
3. 【請求項３】 スイッチング素子として薄膜トランジス
   タを用い、かつ、画素電極とゲート配線との間で補助容
   量を形成する、いわゆるゲートストレージ型の液晶表示
   装置において、 前記ゲート配線を、 前記画素電極との間で前記補助容量
   を形成する部分のみ一部切り欠かれた金属膜と、該金属
   膜の切り欠かれた部分と該切り欠かれた部分に対応する
   該金属膜の上部又は下部にのみ形成された透明導電膜と
   よりなる２層構造としたことを特徴とする液晶表示装
   置。
4. 【請求項４】 前記ゲート配線の金属膜は、アルミニウ
   ム又はクロムにより構成されていることを特徴とする請
   求項３記載の液晶表示装置。
5. 【請求項５】 前記透明導電膜は、前記ゲート配線を構
   成する金属膜の切り欠かれた部分を覆うようにスパッタ
   法により成膜された後、前記ゲート配線と長手方向が同
   じ行状の配線パターンをマスクにしてエッチングにより
   形成されることを特徴とする請求項１記載の液晶表示装
   置。