JP3042567B2 - 平均値回路 - Google Patents
平均値回路Info
- Publication number
- JP3042567B2 JP3042567B2 JP4248690A JP24869092A JP3042567B2 JP 3042567 B2 JP3042567 B2 JP 3042567B2 JP 4248690 A JP4248690 A JP 4248690A JP 24869092 A JP24869092 A JP 24869092A JP 3042567 B2 JP3042567 B2 JP 3042567B2
- Authority
- JP
- Japan
- Prior art keywords
- average value
- cmos
- circuit
- common output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012935 Averaging Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/003—Measuring mean values of current or voltage during a given time interval
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【0001】
【産業上の利用分野】この発明は複数入力の平均値を出
力する平均値回路に関する。
力する平均値回路に関する。
【0002】
【従来の技術】複数データの平均値の算出のような複雑
な演算は、従来はデジタルコンピュータで実現されるこ
とが多く、加算回路、レジスタおよび除算回路を用いた
比較的大規模な構成が必要であった。また一般に高速の
除算回路は存在しないため、処理の高速化には限界があ
った。
な演算は、従来はデジタルコンピュータで実現されるこ
とが多く、加算回路、レジスタおよび除算回路を用いた
比較的大規模な構成が必要であった。また一般に高速の
除算回路は存在しないため、処理の高速化には限界があ
った。
【0003】
【発明が解決しようとする課題】この発明はこのような
従来の問題点を解消すべく創案されたもので、小型かつ
高速の平均値回路を提供することを目的とする。
従来の問題点を解消すべく創案されたもので、小型かつ
高速の平均値回路を提供することを目的とする。
【0004】
【課題を解決するための手段】この発明に係る平均値回
路は、CMOSのヴォルテージフォロワ出力を共通出力
に接続することにより、各CMOSの入力の平均値が共
通出力に生じるようにしたものである。
路は、CMOSのヴォルテージフォロワ出力を共通出力
に接続することにより、各CMOSの入力の平均値が共
通出力に生じるようにしたものである。
【0005】
【実施例】次にこの発明に係る平均値回路の1実施例を
図面に基づいて説明する。図1において、平均値回路は
複数のCMOS(符号T1、T2、T3で示す。)を並
列接続してなり、T1、T2、T3には入力電圧x、
y、zが入力されている。T1、T2、T3はヴォルテ
ージフォロワ出力D1、D2、D3を有し、これら出力
は共通出力DOに接続されている。
図面に基づいて説明する。図1において、平均値回路は
複数のCMOS(符号T1、T2、T3で示す。)を並
列接続してなり、T1、T2、T3には入力電圧x、
y、zが入力されている。T1、T2、T3はヴォルテ
ージフォロワ出力D1、D2、D3を有し、これら出力
は共通出力DOに接続されている。
【0006】各CMOSは実質的に同一の特性を有し、
各CMOSの独立の特性が、 D1=x−(Vtp+Vtn)/2 D2=y−(Vtp+Vtn)/2 D3=z−(Vtp+Vtn)/2 Vtp:pMOSの閾値電圧 Vtn:nMOSの閾値電圧 となるように設定されている。
各CMOSの独立の特性が、 D1=x−(Vtp+Vtn)/2 D2=y−(Vtp+Vtn)/2 D3=z−(Vtp+Vtn)/2 Vtp:pMOSの閾値電圧 Vtn:nMOSの閾値電圧 となるように設定されている。
【0007】ここにCMOSを構成するpMOSおよび
nMOSがエンハンスメント型であるときには、(Vtp
+Vtn)は正の値を持ち、いわゆる足切りの効果が生じ
る。一般に平均値の算出にはこのような特性は好ましく
ないので、デプレッション型のpMOSおよびnMOS
よりなるCMOSを採用する。
nMOSがエンハンスメント型であるときには、(Vtp
+Vtn)は正の値を持ち、いわゆる足切りの効果が生じ
る。一般に平均値の算出にはこのような特性は好ましく
ないので、デプレッション型のpMOSおよびnMOS
よりなるCMOSを採用する。
【0008】そしてこれらCMOSの出力が接続された
ことにより、各CMOSの安定点が共通の出力電圧とな
り、結果的に、 DO=(x+y+z)/3−(Vtp+Vtn)/2 となる。すなわち共通出力DOは入力電圧x、y、zの
平均値から、閾値電圧の平均値を減じたものになる。こ
れ自体平均値に準じたものとして取り扱うことができる
が、各CMOSの構成により閾値電圧Vtp、Vtnを調整
し、これらを0〔V〕に設定すれば、 DO=(x+y+z)/3 という特性も得られる。
ことにより、各CMOSの安定点が共通の出力電圧とな
り、結果的に、 DO=(x+y+z)/3−(Vtp+Vtn)/2 となる。すなわち共通出力DOは入力電圧x、y、zの
平均値から、閾値電圧の平均値を減じたものになる。こ
れ自体平均値に準じたものとして取り扱うことができる
が、各CMOSの構成により閾値電圧Vtp、Vtnを調整
し、これらを0〔V〕に設定すれば、 DO=(x+y+z)/3 という特性も得られる。
【0009】なお上記実施例は3個のCMOSを並列接
続したが、2個あるいは4個以上のCMOSを同様に接
続することにより、2個あるいは4個以上の入力に対す
る平均値を出力し得る。また足切りの効果を活用したい
場合にはエンハンスメント型のpMOS、nMOSを用
いる。そしてこれらの出力を得るための時間は1個のC
MOSの応答時間に略等しく、デジタル回路による演算
を行う場合に比較して著しく高速である。そしてその構
成から明らかなように、回路規模は極めて小さい。
続したが、2個あるいは4個以上のCMOSを同様に接
続することにより、2個あるいは4個以上の入力に対す
る平均値を出力し得る。また足切りの効果を活用したい
場合にはエンハンスメント型のpMOS、nMOSを用
いる。そしてこれらの出力を得るための時間は1個のC
MOSの応答時間に略等しく、デジタル回路による演算
を行う場合に比較して著しく高速である。そしてその構
成から明らかなように、回路規模は極めて小さい。
【0010】
【発明の効果】この発明に係る平均値回路は、CMOS
のヴォルテージフォロワ出力を共通出力に接続すること
により、各CMOSの入力の平均値が共通出力に生じる
ようにしたので、回路が小型であるとともに、応答速度
がめて高速であるという優れた効果を有する。
のヴォルテージフォロワ出力を共通出力に接続すること
により、各CMOSの入力の平均値が共通出力に生じる
ようにしたので、回路が小型であるとともに、応答速度
がめて高速であるという優れた効果を有する。
【図1】本発明に係る平均値回路の1実施例を示す回路
図である。
図である。
T1,T2,T3 CMOS x,y,z 入力電圧 D1,DS2,D3 ヴォルテージフォロワ出力 DO 共通出力 Vcc 電源
フロントページの続き (72)発明者 ウィワット・ウォンワラウィパット 東京都世田谷区北沢3−5−18 株式会 社鷹山内 (72)発明者 高取 直 東京都世田谷区北沢3−5−18 株式会 社鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢3−5−18 株式会 社鷹山内 (56)参考文献 特開 昭58−223875(JP,A) 鈴木八十二著、「電子科学シリーズ (71)、CMOSの応用技法」、産報出 版発行、1978年8月20日、P12−P29 (58)調査した分野(Int.Cl.7,DB名) G06G 7/12 H03F 3/30
Claims (1)
- 【請求項1】 実質的に同一特性の複数のデプレッショ
ン型CMOSを、そのヴォルテージフォロワ出力におい
て共通出力に接続し、各CMOSのゲートに入力電圧を
印加し、このときの共通出力における電圧に、各CMO
Sの閾値電圧の平均値を加え、その結果を前記入力電圧
の平均値とすることを特徴とする平均値回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4248690A JP3042567B2 (ja) | 1992-08-25 | 1992-08-25 | 平均値回路 |
EP93113496A EP0584786A1 (en) | 1992-08-25 | 1993-08-24 | Averaging circuit |
KR1019930016424A KR940004423A (ko) | 1992-08-25 | 1993-08-24 | 평균치회로 |
US08/422,068 US5521543A (en) | 1992-08-25 | 1995-04-13 | Averaging circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4248690A JP3042567B2 (ja) | 1992-08-25 | 1992-08-25 | 平均値回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0676089A JPH0676089A (ja) | 1994-03-18 |
JP3042567B2 true JP3042567B2 (ja) | 2000-05-15 |
Family
ID=17181888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4248690A Expired - Lifetime JP3042567B2 (ja) | 1992-08-25 | 1992-08-25 | 平均値回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5521543A (ja) |
EP (1) | EP0584786A1 (ja) |
JP (1) | JP3042567B2 (ja) |
KR (1) | KR940004423A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6121817A (en) * | 1999-01-11 | 2000-09-19 | Omnivision Technologies, Inc. | Analog median filter circuit for image processing |
JP4784818B2 (ja) * | 2005-10-14 | 2011-10-05 | 独立行政法人産業技術総合研究所 | 四端子二重絶縁ゲート電界トランジスタを用いたcmos増幅器、それを用いた多入力cmos増幅器、高利得多入力cmos増幅器、高利得高安定多入力cmos増幅器および多入力cmos差動増幅器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3492588A (en) * | 1965-02-24 | 1970-01-27 | Gen Electric | Median selector for redundant analog signals |
US3601634A (en) * | 1970-07-13 | 1971-08-24 | Michel A Ebertin | Field effect transistor multiplexing circuit for time sharing a common conductor |
US3681699A (en) * | 1971-02-26 | 1972-08-01 | Cogar Corp | Tape channel switching circuit |
JPS55159604A (en) * | 1979-05-31 | 1980-12-11 | Mitsubishi Electric Corp | Complementary type source follower |
US4518870A (en) * | 1983-10-06 | 1985-05-21 | At&T Bell Laboratories | Common mode signal detector |
US4718063A (en) * | 1985-06-20 | 1988-01-05 | The United States Of America As Represented By The Secretary Of The Navy | Optoelectronic integrated circuit multiplex |
JPS63299513A (ja) * | 1987-05-29 | 1988-12-07 | Toshiba Corp | 出力回路 |
US5162672A (en) * | 1990-12-24 | 1992-11-10 | Motorola, Inc. | Data processor having an output terminal with selectable output impedances |
US5298814A (en) * | 1992-08-18 | 1994-03-29 | Micro Power Systems, Inc. | Active analog averaging circuit and ADC using same |
-
1992
- 1992-08-25 JP JP4248690A patent/JP3042567B2/ja not_active Expired - Lifetime
-
1993
- 1993-08-24 EP EP93113496A patent/EP0584786A1/en not_active Withdrawn
- 1993-08-24 KR KR1019930016424A patent/KR940004423A/ko not_active Application Discontinuation
-
1995
- 1995-04-13 US US08/422,068 patent/US5521543A/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
鈴木八十二著、「電子科学シリーズ(71)、CMOSの応用技法」、産報出版発行、1978年8月20日、P12−P29 |
Also Published As
Publication number | Publication date |
---|---|
JPH0676089A (ja) | 1994-03-18 |
KR940004423A (ko) | 1994-03-15 |
US5521543A (en) | 1996-05-28 |
EP0584786A1 (en) | 1994-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Abu-Khater et al. | Circuit techniques for CMOS low-power high-performance multipliers | |
JPH0785221B2 (ja) | 補数化装置 | |
KR930009432B1 (ko) | 디지탈/아나로그 변환기용 전류소자 | |
KR100312941B1 (ko) | 전류비교기 | |
KR100203302B1 (ko) | 엔-모스를 이용한 스테이틱 및 다이나믹 가산기 | |
JP3047869B2 (ja) | 出力振幅調整回路 | |
CN110858136B (zh) | 具有减少延时的全加器电路 | |
JP3042567B2 (ja) | 平均値回路 | |
US5541527A (en) | PECL buffer | |
KR19990022761A (ko) | 제 1 뉴런 mosfet 및 기준 소오스에 의해 제공되는 2개의 전기값을 비교하기 위한 회로 | |
JP2969203B2 (ja) | 絶対値回路 | |
US6329840B1 (en) | Tristate output buffer with matched signals to PMOS and NMOS output transistors | |
US6781420B2 (en) | Symmetric differential logic circuits | |
Ziabakhsh et al. | The design of a low-power high-speed current comparator in 0.35-μm CMOS technology | |
US7102414B2 (en) | Muting circuit for audio amplifier | |
US5032741A (en) | CDCFL logic circuits having shared loads | |
JPH0677787A (ja) | 最小値回路 | |
JP2570575B2 (ja) | フリップフロップ回路 | |
Sivakumar et al. | Integration of optimized GDI logic based NOR gate and half adder into PASTA for low power & Low area applications | |
JPH06268456A (ja) | 差動増幅器 | |
JPH0676090A (ja) | 最大値回路 | |
JP2853726B2 (ja) | D型フリップフロップ回路 | |
JP3697872B2 (ja) | 論理回路 | |
KR0136510B1 (ko) | 전가산기 | |
Mounika et al. | Comparative analysis of low-power cmos&dtmos full adder circuits at 180nm and 45nm technologies |