JP3041550B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3041550B2 JP3041550B2 JP3279610A JP27961091A JP3041550B2 JP 3041550 B2 JP3041550 B2 JP 3041550B2 JP 3279610 A JP3279610 A JP 3279610A JP 27961091 A JP27961091 A JP 27961091A JP 3041550 B2 JP3041550 B2 JP 3041550B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- thin film
- film resistance
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置、特にその
薄膜抵抗部分の構成に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and, more particularly, to a structure of a thin film resistor portion thereof.
【０００２】[0002]
【従来の技術】図３および図４は従来例を示したもので
あり、シリコン集積回路における薄膜抵抗形成領域の周
辺の構成を示したものである。図３はその平面図、図４
は図３のIV−IVに沿った断面図である。2. Description of the Related Art FIGS. 3 and 4 show a conventional example, and show a structure around a thin film resistor forming region in a silicon integrated circuit. FIG. 3 is a plan view, FIG.
FIG. 4 is a sectional view taken along the line IV-IV in FIG. 3.
【０００３】シリコン基板３１の主面側に形成されたフ
ィ―ルド絶縁層３２上には、薄膜抵抗層３３が形成され
ている。この薄膜抵抗層３３の両端には、層間絶縁層３
４に設けられた開口部３６を通して、導電層３５（引出
し電極として用いる）の一端が接続されている。この導
電層３５の図示しない部分は配線として延長され、その
他端には所定の集積回路素子（トランジスタ、抵抗等）
が接続されている。通常この導電層３５はアルミニウム
を用いて形成されている。A thin-film resistance layer 33 is formed on a field insulating layer 32 formed on the main surface side of a silicon substrate 31. At both ends of the thin film resistance layer 33, an interlayer insulating layer 3 is provided.
One end of a conductive layer 35 (used as an extraction electrode) is connected through an opening 36 provided in the substrate 4. A portion (not shown) of the conductive layer 35 is extended as a wiring, and a predetermined integrated circuit element (transistor, resistor, etc.) is provided at the other end.
Is connected. Usually, the conductive layer 35 is formed using aluminum.
【０００４】[0004]
【発明が解決しようとする課題】上記従来例では、導電
層３５がそのまま配線として用いられるため、導電層３
５の総延長が長くなる。かかる状況においては、薄膜抵
抗層３３と導電層３５との合金化が両者のコンタクト部
で異常に進行し、導電層３５の形成材料が薄膜抵抗層３
３の内部まで進入することが、経験的に確認されてい
る。これは、導電層３５の総延長が長いために、導電層
３５の形成材料の供給量が多くなるためである。特に、
導電層３５の形成材料にアルミニウムを用いた場合に、
このような現象が顕著に現れる。かかる現象のため、従
来は薄膜抵抗層３３の精度や安定性が損なわれるという
問題点があった。In the above conventional example, since the conductive layer 35 is used as a wiring as it is, the conductive layer 3
The total extension of 5 becomes longer. In such a situation, alloying of the thin film resistance layer 33 and the conductive layer 35 progresses abnormally at the contact portions of both, and the material of the conductive layer 35 is
It has been empirically confirmed that the approach to the inside of No. 3 was made. This is because the supply amount of the material for forming the conductive layer 35 increases because the total extension of the conductive layer 35 is long. In particular,
When aluminum is used as a material for forming the conductive layer 35,
Such a phenomenon appears remarkably. Conventionally, due to such a phenomenon, there has been a problem that accuracy and stability of the thin film resistance layer 33 are impaired.
【０００５】本発明の目的は、薄膜抵抗層と導電層との
合金化を抑制し、薄膜抵抗層の精度や安定性の向上をは
かることである。An object of the present invention is to suppress alloying between a thin film resistance layer and a conductive layer, and to improve the accuracy and stability of the thin film resistance layer.
【０００６】[0006]
【課題を解決するための手段】本発明における半導体装
置は、半導体基板の主面側に形成された薄膜抵抗層と、
上記半導体基板の主面側に形成されかつ上記薄膜抵抗層
の近傍に形成された高融点金属からなる第１導電層と、
上記半導体基板の主面側に上記薄膜抵抗層と合金化し易
い材料で形成され、上記薄膜抵抗層と上記第１導電層と
を接続する第２導電層と、上記半導体基板の主面側に上
記合金化し易い材料で形成され、上記第２導電層から分
離され、上記１導電層に接続された第３導電層とを有す
る。上記第２導電層と上記第３導電層とは同一の材料で
形成されていることが好ましい。According to the present invention, there is provided a semiconductor device comprising: a thin film resistance layer formed on a main surface of a semiconductor substrate;
A first conductive layer made of a high melting point metal formed on the main surface side of the semiconductor substrate and formed near the thin film resistance layer;
Easy to alloy with the thin film resistance layer on the main surface side of the semiconductor substrate
A second conductive layer formed of a non-conductive material and connecting the thin-film resistance layer and the first conductive layer ;
A third conductive layer formed of a material that is easily alloyed, separated from the second conductive layer, and connected to the first conductive layer; It is preferable that the second conductive layer and the third conductive layer are formed of the same material.
【０００７】[0007]
【実施例】図１および図２は本発明の実施例を示したも
のであり、シリコン集積回路における薄膜抵抗形成領域
の周辺の構成を示したものである。図１はその平面図、
図２は図１のII−IIに沿った断面図である。1 and 2 show an embodiment of the present invention, and show a structure around a thin film resistor forming region in a silicon integrated circuit. FIG. 1 is a plan view thereof,
FIG. 2 is a sectional view taken along the line II-II in FIG.
【０００８】シリコン基板１１の主面側には、酸化シリ
コンを用いたフィ―ルド絶縁層１２が形成されている。
フィ―ルド絶縁層１２上には、モリブデン等の高融点金
属を用いた第１導電層１３（膜厚は２００ｎｍ程度）が
形成されている。この第１導電層１３は、後述の第２導
電層１７ａの形成領域をできるだけ微小にするために、
後述の薄膜抵抗層１５のごく近傍に形成されている。フ
ィ―ルド絶縁層１２上および第１導電層１３上には、酸
化シリコンを用いた第１層間絶縁層１４（膜厚は５００
ｎｍ程度）が形成されている。第１層間絶縁層１４上に
は、Ｎｉ（ニッケル）−Ｃｒ（クロム）系の材料やＳｉ
（シリコン）−Ｃｒ系の材料を用いた薄膜抵抗層１５
（膜厚は５〜１０ｎｍ程度）が形成されている。第１層
間絶縁層１４上および薄膜抵抗層１５上には、酸化シリ
コンを用いた第２層間絶縁層１６（膜厚は３００ｎｍ程
度）が形成されている。第２層間絶縁層１６には開口部
１８ａが、第１層間絶縁層１４および第２層間絶縁層１
６には開口部１８ｂおよび１８ｃが、それぞれ形成され
ている。第２導電層１７ａおよび第３導電層１７ｂ（膜
厚は８００ｎｍ程度）は、アルミニウムまたはアルミニ
ウムを主成分とした材料（例えば、アルミニウムに１％
程度のシリコンを混入したもの）で形成されており、同
一のデポジション工程およびパタ―ニング（エッチン
グ）工程で形成されたものである。第２導電層１７ａと
薄膜抵抗層１５とは開口部１８ａを通して接続され、第
２導電層１７ａと第１導電層１３とは開口部１８ｂを通
して接続されている。第３導電層１７ｂと第１導電層１
３とは開口部１８ｃを通して接続されている。第２導電
層１７ａと第３導電層１７ｂとは互いに分離して形成さ
れており、第３導電層１７ｂの図示しない部分は配線と
して延長され、延長部の端部には所定の集積回路素子
（トランジスタ、抵抗等）が接続されている。第２導電
層１７ａの形成領域は極めて微小なものとなっている
（第２導電層１７ａの形成領域のＸ方向およびＹ方向の
長さは、いずれも数μｍ〜数十μｍ程度が好まし
い。）。したがって、第２導電層１７ａの形成材料の薄
膜抵抗層１５への供給が著しく抑止されるため、薄膜抵
抗層１５と第２導電層１７ａとの合金化を大幅に抑制す
ることができる。On the main surface side of the silicon substrate 11, a field insulating layer 12 using silicon oxide is formed.
On the field insulating layer 12, a first conductive layer 13 (having a thickness of about 200 nm) using a high melting point metal such as molybdenum is formed. The first conductive layer 13 is used to make the formation region of a second conductive layer 17a described later as small as possible.
It is formed very close to a thin film resistance layer 15 described later. On the field insulating layer 12 and the first conductive layer 13, a first interlayer insulating layer 14 made of silicon oxide (having a thickness of 500
nm). On the first interlayer insulating layer 14, a Ni (nickel) -Cr (chromium) -based material or Si
Thin film resistance layer 15 using (silicon) -Cr-based material
(The film thickness is about 5 to 10 nm). On the first interlayer insulating layer 14 and the thin-film resistance layer 15, a second interlayer insulating layer 16 (thickness: about 300 nm) using silicon oxide is formed. An opening 18a is formed in the second interlayer insulating layer 16 so as to cover the first interlayer insulating layer 14 and the second interlayer insulating layer 1.
6 have openings 18b and 18c, respectively. The second conductive layer 17a and the third conductive layer 17b (thickness is about 800 nm) are made of aluminum or a material containing aluminum as a main component (for example, 1%
) And formed by the same deposition step and patterning (etching) step. The second conductive layer 17a and the thin-film resistance layer 15 are connected through an opening 18a, and the second conductive layer 17a and the first conductive layer 13 are connected through an opening 18b. Third conductive layer 17b and first conductive layer 1
3 is connected through the opening 18c. The second conductive layer 17a and the third conductive layer 17b are formed separately from each other, a portion (not shown) of the third conductive layer 17b is extended as a wiring, and a predetermined integrated circuit element ( Transistors, resistors, etc.). The formation region of the second conductive layer 17a is extremely small (the length of the formation region of the second conductive layer 17a in the X direction and the Y direction is preferably about several μm to several tens μm). . Therefore, the supply of the material for forming the second conductive layer 17a to the thin-film resistance layer 15 is significantly suppressed, so that alloying between the thin-film resistance layer 15 and the second conductive layer 17a can be significantly suppressed.
【０００９】[0009]
【発明の効果】本発明では、薄膜抵抗層と導電層との合
金化が大幅に抑制されるため、薄膜抵抗層の精度や安定
性の向上をはかることができる。According to the present invention, since the alloying of the thin film resistance layer and the conductive layer is greatly suppressed, the accuracy and stability of the thin film resistance layer can be improved.
【図１】本発明の実施例を示した平面図である。FIG. 1 is a plan view showing an embodiment of the present invention.
【図２】図１のII−IIに沿った断面図である。FIG. 2 is a sectional view taken along the line II-II of FIG.
【図３】従来例を示した平面図である。FIG. 3 is a plan view showing a conventional example.
【図４】図３のIV−IVに沿った断面図である。FIG. 4 is a sectional view taken along the line IV-IV in FIG. 3;
１１……半導体基板 １３……第１導電層 １５……薄膜抵抗層 １７ａ…第２導電層 １７ｂ…第３導電層 11 ... semiconductor substrate 13 ... first conductive layer 15 ... thin film resistance layer 17a ... second conductive layer 17b ... third conductive layer
Claims (3)
合金化し易い材料からなる導電層を接続する半導体装置
において、 半導体基板の主面側に形成された薄膜抵抗層と、 上記半導体基板の主面側に形成されかつ上記薄膜抵抗層
の近傍に形成された高融点金属からなる第１導電層と、 上記半導体基板の主面側に上記合金化し易い材料で形成
され、上記薄膜抵抗層と上記第１導電層とを接続する第
２導電層と、 上記半導体基板の主面側に上記合金化し易い材料で形成
され、上記第２導電層から分離され、上記１導電層に接
続された第３導電層とを有することを特徴とする半導体
装置。1. A thin-film resistance layer, comprising:
Semiconductor device for connecting conductive layers made of materials that are easy to alloy
In a thin film resistor layer formed on a main surface of the semiconductor substrate, a first conductive layer made of a refractory metal formed in the vicinity of the formed on a main surface of the semiconductor substrate and the thin film resistance layer, the formed by a material easily the alloying main surface of the semiconductor substrate, a second conductive layer for connecting the thin film resistor layer and the first conductive layer, with a material easily the alloying main surface of said semiconductor substrate And a third conductive layer formed and separated from the second conductive layer and connected to the one conductive layer.
一の材料で形成されていることを特徴とする請求項１に
記載の半導体装置。2. The semiconductor device according to claim 1, wherein said second conductive layer and said third conductive layer are formed of the same material.
アルミニウムまたはアルミニウムを主成分とした材料で
形成されていることを特徴とする請求項２に記載の半導
体装置。3. The semiconductor device according to claim 2, wherein said second conductive layer and said third conductive layer are formed of aluminum or a material containing aluminum as a main component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3279610A JP3041550B2 (en) | 1991-10-25 | 1991-10-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3279610A JP3041550B2 (en) | 1991-10-25 | 1991-10-25 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121649A JPH05121649A (en) | 1993-05-18 |
| JP3041550B2 true JP3041550B2 (en) | 2000-05-15 |
Family
ID=17613385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3279610A Expired - Lifetime JP3041550B2 (en) | 1991-10-25 | 1991-10-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3041550B2 (en) |
-
1991
- 1991-10-25 JP JP3279610A patent/JP3041550B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121649A (en) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS631054A (en) | Fuse built-in type semiconductor device | |
| US6333238B2 (en) | Method for minimizing the temperature coefficient of resistance of passive resistors in an integrated circuit process flow | |
| JPH0421359B2 (en) | ||
| JP3041550B2 (en) | Semiconductor device | |
| JPH0511418B2 (en) | ||
| JPH05175428A (en) | Integrated circuit device | |
| JPH0730242A (en) | Thin-film circuit substrate | |
| JP3239596B2 (en) | Semiconductor device | |
| JP2864569B2 (en) | Polycrystalline silicon film resistor | |
| JPS6341238B2 (en) | ||
| JP2003045983A (en) | Semiconductor device and its manufacturing method | |
| JPS6352470B2 (en) | ||
| JP2720442B2 (en) | Method of manufacturing magnetoresistive element | |
| JPH05206292A (en) | Semiconductor integrated circuit | |
| JPS6244813B2 (en) | ||
| JP2959186B2 (en) | Method for manufacturing semiconductor device | |
| JP2932824B2 (en) | Magnetoresistive sensor | |
| JP6581031B2 (en) | Manufacturing method of semiconductor device | |
| JPH07320907A (en) | Method of manufacturing floor sensor | |
| JP3850539B2 (en) | Thin film diode | |
| KR930020586A (en) | Wiring structure and ohmic electrode of semiconductor device and method of forming them | |
| JPH01268150A (en) | Semiconductor device | |
| JPH0437035A (en) | Thin film semiconductor device | |
| JPH0581067B2 (en) | ||
| JPS60186038A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000118 |