JP3039550B2 - Color television signal processing circuit - Google Patents
Color television signal processing circuitInfo
- Publication number
- JP3039550B2 JP3039550B2 JP63201588A JP20158888A JP3039550B2 JP 3039550 B2 JP3039550 B2 JP 3039550B2 JP 63201588 A JP63201588 A JP 63201588A JP 20158888 A JP20158888 A JP 20158888A JP 3039550 B2 JP3039550 B2 JP 3039550B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- output
- chroma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カラーテレビジョン受像機に関し、特に、
PAL方式の自動白色調整回路付きのカラーテレビジョン
受像機に関する。The present invention relates to a color television receiver, and more particularly, to a color television receiver.
The present invention relates to a color television receiver with a PAL automatic white adjustment circuit.
一般にカラーテレビジョン受像機においては、ある定
められた基準白色温度が色の再現の基準となっており、
その基準白色がずれると、被写体とテレビジョン受像機
で再現された絵の色のずれとなって見える。この基準白
色は、十分に調整しなければならず、各テレビジョン受
像機ごとに調整を行っているが、経年変化によってブラ
ウン管のRGB出力輝度を決める各カソードの電流比がず
れてくるため、基準白色がずれて画面が赤味がかった
り、青味がかったりすることになる。そこで、この基準
白色を自動的に一定に保つため自動白色調整回路をNTSC
方式として特開昭60-18087号公報が開示している。Generally, in a color television receiver, a certain reference white temperature is a reference for color reproduction,
If the reference white shifts, it appears as a shift between the subject and the color of the picture reproduced by the television receiver. This standard white color must be adjusted sufficiently and adjusted for each television receiver.However, the current ratio of each cathode, which determines the RGB output luminance of the CRT, shifts due to aging. The white color shifts and the screen becomes reddish or bluish. Therefore, in order to automatically keep this reference white constant, an automatic white adjustment circuit
Japanese Patent Application Laid-Open No. 60-18087 discloses this method.
以下、第４図及び第５図を用いて従来関係の回路動作
を説明する。複合ビデオ入力22を持つY/C分離回路１の
第１の出力は、Ｙ−信号処理回路２の入力に接続され、
その出力はマトリクス５の第１の入力に接続されてい
る。Y/C分離回路１の第２の出力は、クロマSW25の第１
の入力に接続され、クロマSW25の第２の入力は、タイミ
ングジェネレータ12の第３の出力に接続されている。ク
ロマSW25の出力はB.P.A（バンド．パス．アンプ）３の
入力に接続され、その出力は色復調４の入力に接続され
ており、色復調回路４の出力はマトリクス５の第２の出
力に接続されている。ここで、マトリクス５以降のブロ
ックは、B.R.G各出力とも同じシステム構成となってい
るため、Ｂ出力のみを説明すると、マトリクス５のＢ出
力は、加算器26,27を通りドライブ調整８の第１の入力
に接続されている。ドライブ調整８の出力はカットオフ
調整の第１の入力に接続され、その出力はブランキング
10の入力に接続され、ブランキング10の出力は、CRTア
ンプ11の入力へ接続されている。CRTアンプ11の出力
は、PNPトランジスタ17のベースに接続され、そのエミ
ッタはCRTのカソードに接続され、コレクタは抵抗19を
通してGNDと比較器13,14の各第１の入力に接続されてい
る。比較器13,14の各第２の入力は、各基準電圧15,16に
接続され、比較器13の出力はホールドコンデンサ20を通
してGNDとドライブ調整８の第２の出力へ接続されてい
る。比較器14の出力はホールドコンデンサ21を通してGN
Dとカットオフ調整９の第２の入力へ接続されている。
比較器13の第３の入力はタイミングジェネレータ12の第
１の出力と基準電圧６を通して加算器26に接続されてい
る。比較器14の第３の入力は、タイミングジェネレータ
12の第２の出力と基準電圧７を通して加算器27に接続さ
れている。タイミングジェネレータ12は垂直ブランキン
グ（V.BLK）入力23と水平ブランキング（H.BLK）入力24
を持っている。Hereinafter, a conventional circuit operation will be described with reference to FIGS. 4 and 5. FIG. A first output of the Y / C separation circuit 1 having a composite video input 22 is connected to an input of the Y-signal processing circuit 2,
Its output is connected to the first input of the matrix 5. The second output of the Y / C separation circuit 1 is the first output of the chroma SW 25
And the second input of the chroma SW 25 is connected to the third output of the timing generator 12. The output of the chroma SW 25 is connected to the input of a BPA (band pass amplifier) 3, the output of which is connected to the input of a color demodulator 4, and the output of the color demodulator 4 is connected to the second output of the matrix 5. Have been. Here, since the blocks subsequent to the matrix 5 have the same system configuration for each output of the BRG, only the B output will be described. The B output of the matrix 5 passes through the adders 26 and 27 and the first output of the drive adjustment 8 Connected to the input. The output of the drive adjustment 8 is connected to the first input of the cutoff adjustment and its output is
The output of the blanking 10 is connected to the input of the CRT amplifier 11. The output of the CRT amplifier 11 is connected to the base of the PNP transistor 17, the emitter is connected to the cathode of the CRT, and the collector is connected to GND via the resistor 19 and the first input of each of the comparators 13 and 14. Each second input of the comparators 13 and 14 is connected to each of the reference voltages 15 and 16, and the output of the comparator 13 is connected through a hold capacitor 20 to GND and the second output of the drive adjustment 8. The output of the comparator 14 is connected to the GN through the hold capacitor 21.
D and the second input of cutoff adjustment 9.
The third input of the comparator 13 is connected to the first output of the timing generator 12 and to the adder 26 through the reference voltage 6. The third input of comparator 14 is a timing generator
It is connected to an adder 27 through a second output 12 and a reference voltage 7. The timing generator 12 has a vertical blanking (V.BLK) input 23 and a horizontal blanking (H.BLK) input 24
have.
第４図の各部の信号波形は、第５図に示す様になって
いる。すなわち、Y/C分離回路１に入力された複合ビデ
オ信号は、Ｙ−信号処理回路の入力では、Ｙ信号のみの
波形になり、またクロマSW25の入力ではクロマ信号のみ
の波形になる。ここで、クロマSW25には、第５図に示す
クロマSW用パルスが基準信号期間に入力され、この期間
に次段のB.P.A3へのクロマ信号の入力を禁止する様な動
作を行うため、B.P.A入力には、第５図に示す様に基準
信号期間、クロマ信号の抜けた信号が入力される。NTSC
方式の場合は、このクロマ信号が次段の色復調回路４に
直接入力されているため、マトリクス５の出力には、基
準信号期間だけが色復調信号のないＹ信号のみの波形が
出力され、その他の期間は色復調信号とＹ信号が合成さ
れた波形が出力されることになる。以下、特開昭60-180
87号公報に示してある様な動作を行うために、何の問題
もなく基準白色は、自動的に一定に保たれるため、前述
した様に経年変化のない良好な自動白色調整が行われて
いた。The signal waveform of each part in FIG. 4 is as shown in FIG. That is, the composite video signal input to the Y / C separation circuit 1 has a waveform of only the Y signal at the input of the Y-signal processing circuit, and has a waveform of only the chroma signal at the input of the chroma SW 25. Here, the chroma SW pulse shown in FIG. 5 is input to the chroma SW 25 during the reference signal period. During this period, the BPA input is performed so as to perform an operation of inhibiting the input of the chroma signal to the next stage BPA3. As shown in FIG. 5, a signal from which the chroma signal has been lost during the reference signal period is input. NTSC
In the case of the system, since this chroma signal is directly input to the next-stage color demodulation circuit 4, the output of the matrix 5 outputs a waveform of only the Y signal without the color demodulation signal only in the reference signal period. In other periods, a waveform in which the color demodulation signal and the Y signal are combined is output. Hereinafter, JP-A-60-180
Since the reference white is automatically kept constant without any problem in order to perform the operation as shown in JP-A-87, good automatic white adjustment without aging is performed as described above. I was
上述した従来の自動白色調整回路はNTSC方式であるた
め、これをPAL方式テレビジョン信号の受信方式に適用
すると第６図に示す様になる。すなわち、B.P.A3の出力
が1Hディレーライン（Ｈは水平周期を示す）28と加算回
路29に入力されることになり、加減算回路29の第１と第
２の出力は色復調回路４の第１と第２の入力に接続され
ることになる。このため、クロマSW25にクロマＷ用パル
スが入力されても、基準信号期間の最初の1H期間には、
1Hディレーライン28で遅延された信号が加減算回路29に
入力されることになり、色復調回路４の入力には第７図
に示す様に、基準信号期間の最初の1Hにクロマ信号がの
っている波形が入力されることになる。従って、マトリ
クス５の出力には、基準信号期間の最初の1H期間に色復
調信号とＹ信号が合成された形で出力されるために、次
段の基準信号を加算器で加える際に、色復調信号分だけ
のオフセットが重畳されたことになり、この信号を基準
として基準白色調整を行っているために基準白色がずれ
てしまうという欠点がある。Since the above-mentioned conventional automatic white adjustment circuit uses the NTSC system, if it is applied to the reception system of the PAL system television signal, it becomes as shown in FIG. That is, the output of the BPA 3 is input to the 1H delay line (H indicates a horizontal period) 28 and the addition circuit 29, and the first and second outputs of the addition / subtraction circuit 29 are the first and second outputs of the color demodulation circuit 4. It will be connected to the second input. Therefore, even if the chroma W pulse is input to the chroma SW 25, the first 1H period of the reference signal period is
The signal delayed by the 1H delay line 28 is input to the addition / subtraction circuit 29, and the chroma signal is input to the input of the color demodulation circuit 4 in the first 1H of the reference signal period as shown in FIG. The input waveform is input. Accordingly, since the color demodulated signal and the Y signal are output in the form of a combination of the Y signal and the first 1H period of the reference signal period, when the reference signal of the next stage is added by the adder, This means that the offset corresponding to the demodulated signal is superimposed, and the reference white adjustment is performed using this signal as a reference.
本発明のテレビジョン信号処理回路は、コンポジット
ビデオ信号からクロマ信号とＹ信号とを分離するY/C分
離回路と、前記クロマ信号を１水平期間遅延させる1Hデ
ィレーラインと、前記クロマ信号と1Hディレーラインに
より遅延されたクロマ信号とを加減算する加減算回路
と、前記加減算回路の加減算結果を入力し色復調信号を
出力する色復調回路と、前記Ｙ信号と前記色復調信号と
を入力しRGBマトリクス信号を出力するRGBマトリクス回
路と、前記RGBマトリクス信号に応答してCRTのカソード
を駆動するCRT駆動回路とを備えたPAL方式カラーテレビ
ジョン受像機のカラーテレビジョン信号処理回路におい
て、垂直ブランキング直後の基準信号期間中、前記RGB
マトリクス信号に第１の基準電圧（6,7）を加算する加
算器（26,27）と、前記基準信号期間のCRTカソード電流
に比例した電圧と第２の基準電圧（15,16）とを比較し
比較結果に応じて前記RGBマトリクス信号のドライブ調
整及びカットオフ調整を行う白色調整手段と、前記1Hデ
ィレーラインにより遅延されたクロマ信号が前記基準信
号期間内に前記色復調回路に伝達されることを阻止する
手段とを有している。The television signal processing circuit of the present invention includes a Y / C separation circuit for separating a chroma signal and a Y signal from a composite video signal, a 1H delay line for delaying the chroma signal by one horizontal period, and a 1H delay line for the chroma signal and 1H delay. An addition / subtraction circuit for adding / subtracting the chroma signal delayed by the line, a color demodulation circuit for receiving the addition / subtraction result of the addition / subtraction circuit and outputting a color demodulation signal, and an RGB matrix signal for receiving the Y signal and the color demodulation signal And a CRT drive circuit for driving a cathode of a CRT in response to the RGB matrix signal in a color television signal processing circuit of a PAL color television receiver, During the reference signal period, the RGB
An adder (26, 27) for adding a first reference voltage (6, 7) to the matrix signal; and a voltage proportional to the CRT cathode current during the reference signal period and a second reference voltage (15, 16). A white adjustment unit for performing drive adjustment and cutoff adjustment of the RGB matrix signal according to the comparison result, and a chroma signal delayed by the 1H delay line is transmitted to the color demodulation circuit within the reference signal period. Means for preventing such a situation.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の第１の実施例を示すブロック図であ
る。第１図において従来例と同一機能のブロックは、同
一符号をつけて説明を省略し、本発明の特徴について重
点的に説明する。FIG. 1 is a block diagram showing a first embodiment of the present invention. In FIG. 1, blocks having the same functions as those of the conventional example are denoted by the same reference numerals, and the description thereof will be omitted, and the features of the present invention will be mainly described.
端子22に入力されたコンポジットビデオ信号中のクロ
マ信号は、Y/C分離回路１により分離されクロマSW25を
介してB.P.A3に入力され、B.P.A3はクロマ信号を増幅
し、端子31に出力する。端子31に出力されたクロマ信号
は、加減算回路29と1Hディレーライン28に入力される。
1Hディレーライン28の出力には、1H遅延されたクロマ信
号が出力されており、加減算回路29により1H前のクロマ
信号との加減算を行ない、端子32及び端子33に出力す
る。The chroma signal in the composite video signal input to the terminal 22 is separated by the Y / C separation circuit 1 and input to the BPA3 via the chroma SW25. The BPA3 amplifies the chroma signal and outputs it to the terminal 31. The chroma signal output to the terminal 31 is input to the addition / subtraction circuit 29 and the 1H delay line 28.
The chroma signal delayed by 1H is output from the output of the 1H delay line 28, and is added to and subtracted from the chroma signal of 1H before by the addition / subtraction circuit 29, and is output to the terminals 32 and 33.
1Hディレーラインの出力にはコンデンサ35とトランジ
スタ34から成るスイッチが本発明に従って対GND間に接
続されており、トランジスタ34のオン−オフはタイミン
グジェネレータ12から出力されるクロマSWパルスにより
制御される。A switch composed of a capacitor 35 and a transistor 34 is connected to the output of the 1H delay line between the GND and the transistor according to the present invention, and the on / off of the transistor 34 is controlled by a chroma SW pulse output from the timing generator 12.
B.P.A3の入力信号は、第２図に示す様にクロマSW用パ
ルスにより制御されるクロマSW25により基準信号期間中
のクロマ信号が除去されており、この信号がB.P.A3で増
幅され1Hディレーライン28及び加減算回路29に加えられ
る。1Hディレーライン28の出力には、1H遅延されたクロ
マ信号が出力される為に、基準信号期間直前の1Hにおけ
るクロマ信号が出力されるが、クロマSW用パルスにより
基準信号期間中のクロマ信号を除去する様制御されるコ
ンデンサ35及びトランジスタ34から成るスイッチにより
強制的にグランドにバイパスされるので、基準信号期間
中において1Hディレーライン28から加減算回路29にクロ
マ信号は加わらない。As shown in FIG. 2, the chroma signal during the reference signal period is removed from the input signal of the BPA3 by the chroma SW25 controlled by the chroma SW pulse. This signal is amplified by the BPA3, and the 1H delay line 28 and the addition / subtraction are performed. Applied to circuit 29. Since the chroma signal delayed by 1H is output to the output of the 1H delay line 28, the chroma signal at 1H immediately before the reference signal period is output, but the chroma signal during the reference signal period is output by the chroma SW pulse. The chroma signal is not applied to the addition / subtraction circuit 29 from the 1H delay line 28 during the reference signal period because the switch is forcibly bypassed to the ground by the switch including the capacitor 35 and the transistor 34 which are controlled to be removed.
第３図は第１図に示した実施例の要部回路図である。
B.P.A3より出力されたクロマ信号は、1HD.L.28で1H遅延
され、遅延されないクロマ信号と加減算回路29により加
減算を行ない、色復調回路４の入力である端子32及び端
子33に加えられる。FIG. 3 is a main part circuit diagram of the embodiment shown in FIG.
The chroma signal output from the BPA 3 is delayed by 1H in 1HD.L.28, subjected to addition / subtraction by an undelayed chroma signal and an addition / subtraction circuit 29, and applied to the terminals 32 and 33 which are the inputs of the color demodulation circuit 4.
加減算回路29の入力にはタイミングジェネレータ12よ
り出力されるクロマSW用パルスにより基準信号期間中オ
ン状態となる様制御されるコンデンサ35及びトランジス
タ34から成るスイッチが接続され、基準信号期間直前の
1Hにおけるクロマ信号が1H遅延されて基準信号期間中に
加減算回路29に入力されない様1HD.L.28の出力をグラン
ドへバイパスする。The input of the addition / subtraction circuit 29 is connected to a switch composed of a capacitor 35 and a transistor 34 that are controlled to be turned on during the reference signal period by a chroma SW pulse output from the timing generator 12, and is connected immediately before the reference signal period.
The output of 1HD.L.28 is bypassed to ground so that the chroma signal at 1H is delayed by 1H and not input to the addition / subtraction circuit 29 during the reference signal period.
この実施例では、PAL方式カラーテレビ受像機の自動
白色調整の誤動作を防止する為に追加する素子がコンデ
ンサとトランジスタ各１個で済ます事ができるという利
点を有する。This embodiment has the advantage that only one capacitor and one transistor can be added to prevent malfunction of the automatic white adjustment of the PAL system color television receiver.
第８図は本発明の第２の実施例を示す。図において第
１図，第４図に示した構成と同じものは同じ番号で示し
ている。前述したように1Hディレーライン28で遅延され
た色信号により加減算回路29の出力信号には基準信号期
間にも色信号が出力されてしまうが、色復調回路４の入
力端32と33には第１のコンデンサ361と第１のトランジ
スタ341の直列接続による第１のスイッチと第２のコン
デンサ371と第２のトランジスタ351の直列接続による第
２のスイッチが本発明に従ってそれぞれ接続されてい
る。これらスイッチのオン・オフ状態を決定するために
第１と第２のトランジスタ341,351のベースは共にタイ
ミングジェネレータ12により駆動される。タイミングジ
ェネレータ12は基準信号期間にハイレベルを出力するよ
うに動作し、かかる基準信号期間には第１と第２のトラ
ンジスタ341,351がオンして第１と第２のスイッチがオ
ン状態となり色復調回路４の入力端32と33が共通電位に
バイパスされて色信号が色復調回路４に入力されないこ
とになる。FIG. 8 shows a second embodiment of the present invention. In the figure, the same components as those shown in FIGS. 1 and 4 are denoted by the same reference numerals. As described above, the color signal delayed by the 1H delay line 28 causes the output signal of the addition / subtraction circuit 29 to output a color signal also in the reference signal period. However, the input terminals 32 and 33 of the color demodulation circuit 4 A first switch formed by a series connection of a first capacitor 361 and a first transistor 341 and a second switch formed by a series connection of a second capacitor 371 and a second transistor 351 are connected according to the present invention. The bases of the first and second transistors 341 and 351 are both driven by the timing generator 12 to determine the on / off state of these switches. The timing generator 12 operates so as to output a high level during the reference signal period. During the reference signal period, the first and second transistors 341 and 351 are turned on, the first and second switches are turned on, and the color demodulation circuit is turned on. 4 are bypassed to the common potential, so that no color signal is input to the color demodulation circuit 4.
上述した動作のタイミングチャートは第２図と同一で
ある。すなわち、色復調入力には基準信号期間に第１と
第２のスイッチにより色信号がバイパスされるために基
準信号期間は何も入力されず、その結果CRTアンプ11の
出力も本来の基準信号が出力されており、自動白色調整
が正常に動作することを示している。基準信号期間の次
の1H期間には、1Hディレーライン28に信号が無くなるた
め振幅の小さな信号が発生するが、これは両面のいわる
ゆオーバースキャン部分（通常５〜８％程度に設定す
る）にかくれて見えないものである。また、タイミング
ジェネレータ12から第１と第２のスイッチへ供給する駆
動信号の後縁を1H分だけ長くすれば信号自体を消すこと
も可能である。第１と第２のスイッチとしてコンデンサ
とトランジスタの直列を用いたが、これは他のスイッチ
手段に置き替えてもかまわないことはもちろんである。The timing chart of the operation described above is the same as FIG. That is, since the color signal is bypassed by the first and second switches during the reference signal period during the reference signal period, nothing is input during the reference signal period, and as a result, the output of the CRT amplifier 11 also has the original reference signal. Output, indicating that the automatic white adjustment operates normally. In the 1H period next to the reference signal period, a signal having a small amplitude is generated because there is no signal in the 1H delay line 28. This is a so-called overscan portion on both sides (usually set to about 5 to 8%). It is something hidden and invisible. Further, if the trailing edge of the drive signal supplied from the timing generator 12 to the first and second switches is extended by 1H, the signal itself can be eliminated. Although the series of the capacitor and the transistor is used as the first and second switches, it is needless to say that this may be replaced by another switch means.
第９図は第２図の構成における要部回路図である。バ
ンドパスアンプ３の出力端31より得られた色信号は遅延
しない信号と1Hディレーライン28で1H期間遅延した信号
を加減算回路29で加減算したのち、色復調回路４の入力
端32と33に入力される。前記色復調回路の入力端32には
第１のスイッチとしてコンデンサ361とトランジスタ341
の直列接続が共通電位との間に接続される。同様に入力
端33には第２のスイッチとしてコンデンサ371とトラン
ジスタ341の直列接続が共通電位との間に接続される。
トランジスタ341と351のベースは共通にタイミングジェ
ネレータ12に接続される。この実施例においては２つの
コンデンサ361,371と２つのトランジスタ341,351以外の
ものは従来のPAL方式のカラーテレビ受像機に必要なも
のであり、増加部分がわずかですむものである。FIG. 9 is a main part circuit diagram in the configuration of FIG. The color signal obtained from the output terminal 31 of the band-pass amplifier 3 is added to and subtracted from the undelayed signal and the signal delayed for 1H by the 1H delay line 28 by the addition / subtraction circuit 29, and then input to the input terminals 32 and 33 of the color demodulation circuit 4. Is done. A capacitor 361 and a transistor 341 are connected to the input terminal 32 of the color demodulation circuit as a first switch.
Are connected between the common potential and the common potential. Similarly, a series connection of a capacitor 371 and a transistor 341 is connected between the input terminal 33 and a common potential as a second switch.
The bases of transistors 341 and 351 are commonly connected to timing generator 12. In this embodiment, the components other than the two capacitors 361 and 371 and the two transistors 341 and 351 are necessary for the conventional PAL type color television receiver, and only a little increase is required.
第10図に本発明の第３の実施例を示す。図において第
１図、第４図の構成と同じものは同じ番号で示してい
る。前述したように、1Hディレーライン28で遅延された
色信号により加減算回路29の出力信号には基準信号期間
にも色信号が出力されてしまう。ここで、タイミングジ
ェネレータ12の第４及び第５及び第６の出力からそれぞ
れ、端子349及び359及び369を介して色復調回路４に入
力されており、この入力信号によって色復調への入力を
禁止する回路に接続されている。従って、色復調回路４
の入力端子32及び33に、基準信号期間の最初の1H期間に
1Hディレーライン28で遅延された色信号が加減算回路29
を通り、出力されても色復調回路の入力禁止回路で色復
調器には基準信号期間、色信号は入力されないため、そ
の結果CRTアンプ11の出力も本来の基準信号が出力され
ており、自動白色調整が正常に動作する。基準信号期間
の次の1H期間には1Hディレーライン28に信号が無くなる
ため振幅の小さな信号が発生するが、これは画面のいわ
ゆるオーバースキャン部分（通常５〜８％程度に設定す
る）にかくれて見えないものである。また、タイミング
ジェネレータ12から色復調回路４の第３と第４の入力へ
供給する信号の後縁を1H分だけ長くすれば信号自体を消
すことも可能である。FIG. 10 shows a third embodiment of the present invention. In the figure, the same components as those in FIGS. 1 and 4 are denoted by the same reference numerals. As described above, the color signal delayed by the 1H delay line 28 causes the output signal of the addition / subtraction circuit 29 to output a color signal even in the reference signal period. Here, the fourth, fifth, and sixth outputs of the timing generator 12 are input to the color demodulation circuit 4 via terminals 349, 359, and 369, respectively, and input to color demodulation is inhibited by this input signal. Connected to the circuit. Therefore, the color demodulation circuit 4
Input terminals 32 and 33 during the first 1H period of the reference signal period.
The color signal delayed by the 1H delay line 28 is added to the addition / subtraction circuit 29.
The color signal is not input to the color demodulator during the reference signal period by the input prohibition circuit of the color demodulation circuit even if it is output, and as a result, the output of the CRT amplifier 11 also outputs the original reference signal. White adjustment works properly. In the 1H period next to the reference signal period, a signal having a small amplitude is generated because no signal is present in the 1H delay line 28, but this is hidden in a so-called overscan portion of the screen (usually set to about 5 to 8%). Invisible. If the trailing edge of the signal supplied from the timing generator 12 to the third and fourth inputs of the color demodulation circuit 4 is lengthened by 1H, the signal itself can be eliminated.
第11図に第10図に示した構成の要部回路図を示す。色
復調回路入力端子32は抵抗53を通してNPNトランジスタ3
8のベースと、端子35を通してタイミングジェネレータ1
2の第５の出力に接続され、抵抗55を通してNPNトランジ
スタ37のエミッタに接続され、定電流源46を通してGND
に接続されている。色復調回路入力端子33は抵抗54を通
してNPNトランジスタ41のベースと端子36を通してタイ
ミングジェネレータ12の第６の出力に接続され、抵抗57
を通してNPNトランジスタ37のエミッタに接続され、定
電流源46を通してGNDに接続されている。また、NPNトラ
ンジスタ37のエミッタは抵抗56を通してNPNトランジス
タ39と49のベースに接続され、端子34を通してタイミン
グジェネレータ12の第４の出力に接続されている。NPN
トランジスタ37,38,39,40,41のそれぞれのコレクタは基
準電圧61に接続されており、NPNトランジスタ37のベー
スは、基準電圧60に接続されている。NPNトランジスタ3
8,39のエミッタは共通になっており定電流源47を通して
GNDと、NPNトランジスタ42のベースに接続されている。
NPNトランジスタ40と41のエミッタは共通になってお
り、定電流源48を通してGNDとNPNトランジスタ45のベー
スに接続されている。NPNトランジスタ42のエミッタ
は、定電流源49を通してGNDと抵抗58を通してNPNトラン
ジスタ43のエミッタと定電流源50を通してGNDに接続さ
れている。NPNトランジスタ44のエミッタは定電流源51
を通してGNDと、抵抗59を通してNPNトランジスタ45のエ
ミッタと定電流源52を通してGNDに接続されている。NPN
トランジスタ42,43,44,45のそれぞれのコレクタは色復
調器36の第1,2,3,4のそれぞれの入力に接続されてい
る。FIG. 11 shows a main part circuit diagram of the configuration shown in FIG. The color demodulation circuit input terminal 32 is connected to the NPN transistor 3
Timing generator 1 through 8 bases and terminal 35
2 to a fifth output, connected to the emitter of an NPN transistor 37 through a resistor 55, and connected to a GND through a constant current source 46.
It is connected to the. The color demodulation circuit input terminal 33 is connected to the base of the NPN transistor 41 through a resistor 54 and the sixth output of the timing generator 12 through a terminal 36,
Through a constant current source 46 to GND. The emitter of the NPN transistor 37 is connected to the bases of the NPN transistors 39 and 49 through a resistor 56, and to the fourth output of the timing generator 12 through a terminal. NPN
The collectors of the transistors 37, 38, 39, 40, 41 are connected to a reference voltage 61, and the base of the NPN transistor 37 is connected to a reference voltage 60. NPN transistor 3
8, 39 emitters are common and through constant current source 47
It is connected to GND and the base of NPN transistor 42.
The emitters of the NPN transistors 40 and 41 are common, and are connected through a constant current source 48 to GND and the base of the NPN transistor 45. The emitter of the NPN transistor 42 is connected to GND through a constant current source 49 and GND through a resistor 58 and the emitter of the NPN transistor 43 and GND through a constant current source 50. The emitter of the NPN transistor 44 is a constant current source 51
Through the resistor 59 and to the GND through the constant current source 52. NPN
The respective collectors of the transistors 42, 43, 44, 45 are connected to respective inputs of the first, second, third, fourth of the color demodulator 36.
NPNトランジスタ38と39及びNPNトランジスタ40と41は
第１及び第２のスイッチ回路を構成しておりここで、タ
イミングジェネレータから端子34には基準信号期間以外
の期間はローレベルになる様な信号が入力され、端子3
5,36には基準信号期間にローレベルになる様な信号が入
力されるために、前述したように基準信号期間の最初の
1H期間に色復調回路の入力端子32,33に1Hディレーライ
ン28によって遅延された色信号が加減算回路を通り、出
力されても基準信号期間は前記第１及び第２のスイッチ
回路にて色信号の入力が禁止されるため、次段の色復調
器は入力されない。従って、基準信号期間色復調信号は
出力されないので、その結果CRTアンプ11の出力も本来
の基準信号が出力され、自動白色調整が正常に動作す
る。NPN transistors 38 and 39 and NPN transistors 40 and 41 constitute first and second switch circuits. Here, a signal from the timing generator is supplied to the terminal 34 so as to be at a low level during periods other than the reference signal period. Input, terminal 3
As described above, since a signal which becomes low during the reference signal period is input to 5, 36, the first signal of the reference signal period is used as described above.
Even if the color signal delayed by the 1H delay line 28 passes through the addition / subtraction circuit to the input terminals 32 and 33 of the color demodulation circuit during the 1H period and is output, the color signal is output by the first and second switch circuits during the reference signal period. Is prohibited, so that the next-stage color demodulator is not input. Therefore, the color demodulation signal is not output during the reference signal period. As a result, the output of the CRT amplifier 11 also outputs the original reference signal, and the automatic white adjustment operates normally.
以上説明したように本発明は、PAL方式カラーテレビ
受像機の自動白色調整回路において、クロマ信号処理回
路で使用する1Hディレーラインにより基準信号期間直前
のクロマ信号が1H遅延されて加減算回路に入力されない
様にしているので、基準信号期間中のクロマ信号が自動
白色調整回路に誤動作を与える事を、少ない部品点数の
増加により完全に防止できるという効果がある。As described above, the present invention relates to an automatic white adjustment circuit of a PAL system color television receiver, in which a chroma signal immediately before a reference signal period is delayed by 1H by a 1H delay line used in a chroma signal processing circuit and is not input to an addition / subtraction circuit. Thus, there is an effect that it is possible to completely prevent the chroma signal during the reference signal period from causing a malfunction in the automatic white adjustment circuit by a small increase in the number of parts.
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作を説明するためのタイミング図、第３図は
第１図の構成の要部回路図、第４図と第６図は従来例を
示すブロック図、第５図と第７図はそれぞれ第４図と第
６図の動作を説明するためのタイミング図、第８図は本
発明の第２の実施例を示すブロック図、第９図は第８図
構成の要部回路図、第10図は本発明の第３の実施例を示
すブロック図、第11図は第10図構成の要部回路図であ
る。 １……Y/C分離回路、２……Ｙ信号処理回路、３……バ
ンドパスアンプ、４……色復調回路、５……RGBマトリ
クス、８……ドライブ調整、９……カットオフ調整、10
……ブランキング回路、11……CRTアンプ、12……タイ
ミングジェネレータ、28……1Hディレーライン、29……
加減算回路FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a timing chart for explaining the operation of FIG. 1, FIG. 3 is a circuit diagram of a main part of the configuration of FIG. 1, and FIG. And FIG. 6 are block diagrams showing a conventional example, FIGS. 5 and 7 are timing diagrams for explaining the operation of FIGS. 4 and 6, respectively, and FIG. 8 is a second embodiment of the present invention. FIG. 9 is a main part circuit diagram of the configuration of FIG. 8, FIG. 10 is a block diagram showing a third embodiment of the present invention, and FIG. 11 is a main part circuit diagram of the configuration of FIG. is there. 1 ... Y / C separation circuit, 2 ... Y signal processing circuit, 3 ... Band pass amplifier, 4 ... Color demodulation circuit, 5 ... RGB matrix, 8 ... Drive adjustment, 9 ... Cut off adjustment, Ten
…… Blanking circuit, 11… CRT amplifier, 12… Timing generator, 28… 1H delay line, 29 ……
Addition / subtraction circuit
フロントページの続き (72)発明者 東 邦彦 東京都港区芝５丁目33番１号 日本電気 株式会社内 (56)参考文献 特開 昭60−43989（ＪＰ，Ａ) 特開 昭61−237589（ＪＰ，Ａ) 特開 昭60−206291（ＪＰ，Ａ)Continuation of the front page (72) Kunihiko Azuma 5-33-1, Shiba, Minato-ku, Tokyo NEC Corporation (56) References JP-A-60-43989 (JP, A) JP-A-61-237589 ( JP, A) JP-A-60-206291 (JP, A)
Claims (1)
Ｙ信号とを分離するY/C分離回路と、前記クロマ信号を
１水平期間遅延させる1Hディレーラインと、前記クロマ
信号と1Hディレーラインにより遅延されたクロマ信号と
を加減算する加減算回路と、前記加減算回路の加減算結
果を入力し色復調信号を出力する色復調回路と、前記Ｙ
信号と前記色復調信号とを入力しRGBマトリクス信号を
出力するRGBマトリクス回路と、前記RGBマトリクス信号
に応答してCRTのカソードを駆動するCRT駆動回路とを備
えたPAL方式カラーテレビジョン受像機のカラーテレビ
ジョン信号処理回路において、 垂直ブランキング直後の基準信号期間中、前記RGBマト
リクス信号に第１の基準電圧（6,7）を加算する加算器
（26,27）と、前記基準信号期間のCRTカソード電流に比
例した電圧と第２の基準電圧（15,16）とを比較し比較
結果に応じて前記RGBマトリクス信号のドライブ調整及
びカットオフ調整を行う白色調整手段と、前記1Hディレ
ーラインにより遅延されたクロマ信号が前記基準信号期
間内に前記色復調回路に伝達されることを阻止する手段
とを備えることを特徴とするカラーテレビジョン信号処
理回路。1. A Y / C separation circuit for separating a chroma signal and a Y signal from a composite video signal, a 1H delay line for delaying the chroma signal by one horizontal period, and a 1H delay line by the chroma signal and 1H delay line. An addition / subtraction circuit for adding / subtracting a chroma signal; a color demodulation circuit for receiving an addition / subtraction result of the addition / subtraction circuit and outputting a color demodulation signal;
A PAL color television receiver comprising: an RGB matrix circuit that inputs a signal and the color demodulation signal and outputs an RGB matrix signal; and a CRT drive circuit that drives a cathode of a CRT in response to the RGB matrix signal. An adder (26, 27) for adding a first reference voltage (6, 7) to the RGB matrix signal during a reference signal period immediately after vertical blanking; A white adjustment means for comparing a voltage proportional to the CRT cathode current with a second reference voltage (15, 16) and performing drive adjustment and cutoff adjustment of the RGB matrix signal according to the comparison result, and the 1H delay line; Means for preventing the delayed chroma signal from being transmitted to the color demodulation circuit within the reference signal period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201588A JP3039550B2 (en) | 1988-08-11 | 1988-08-11 | Color television signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201588A JP3039550B2 (en) | 1988-08-11 | 1988-08-11 | Color television signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250593A JPH0250593A (en) | 1990-02-20 |
| JP3039550B2 true JP3039550B2 (en) | 2000-05-08 |
Family
ID=16443545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63201588A Expired - Lifetime JP3039550B2 (en) | 1988-08-11 | 1988-08-11 | Color television signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039550B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104404450B (en) * | 2014-10-28 | 2018-06-01 | 深圳市华星光电技术有限公司 | For the crucible of subliming type OLED material vapor deposition |
-
1988
- 1988-08-11 JP JP63201588A patent/JP3039550B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250593A (en) | 1990-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2129757C1 (en) | Television set | |
| US5206728A (en) | Television system having an ultrablack video signal blanking level for an on-screen character display | |
| JP2699124B2 (en) | Television equipment | |
| JP3039550B2 (en) | Color television signal processing circuit | |
| GB2181321A (en) | Video signal processing and display system | |
| EP0512332B1 (en) | A television system having an ultrablack video signal blanking level for an on-screen character display | |
| JPH0822079B2 (en) | Color television receiver | |
| JP2630872B2 (en) | Television receiver | |
| CA2039782C (en) | Apparatus for correcting distorted sync in a composite video signal | |
| JP3531015B2 (en) | Video display device | |
| JP3282241B2 (en) | Signal switching circuit | |
| JPH0727731Y2 (en) | Multi-system image playback device | |
| JPH06245224A (en) | White balance correction device | |
| JP3414078B2 (en) | Television receiver | |
| JPH054377Y2 (en) | ||
| JPS6117397B2 (en) | ||
| JPH06197244A (en) | Image noise correcting method | |
| JPH0231547B2 (en) | ||
| JPS60130291A (en) | Multisystem television receiver | |
| JPS58171190A (en) | Receiver for color television | |
| JPH0157868B2 (en) | ||
| JPS63135091A (en) | Picture quality correction circuit | |
| JPH0228950B2 (en) | TAHOSHIKITE REBIJONJUZOKI | |
| Tainsky et al. | Cost effective Hi-performance color television | |
| JPS63148794A (en) | Magnetic recording and reproducing device |