JP3039178B2 - Hot-line desorption of electronic circuit components - Google Patents
Hot-line desorption of electronic circuit componentsInfo
- Publication number
- JP3039178B2 JP3039178B2 JP5028478A JP2847893A JP3039178B2 JP 3039178 B2 JP3039178 B2 JP 3039178B2 JP 5028478 A JP5028478 A JP 5028478A JP 2847893 A JP2847893 A JP 2847893A JP 3039178 B2 JP3039178 B2 JP 3039178B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electronic circuit
- input
- card
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明はプログラムコントロ−
ラ等，複数のそれぞれが電子回路等を形成させたプリン
ト板等の電子回路部品を備えたデ−タ処理装置における
電子回路部品の脱着方法に係り，特に，これら複数の電
子回路部品の内の任意の電子回路部品を，そのデ−タ処
理装置の内部回路において処理中の処理デ−タを破壊す
ることなくそのコネクタに対して活線脱着することがで
きる電子回路部品の活線脱着方法に関する。BACKGROUND OF THE INVENTION The present invention relates to a program control program.
The present invention relates to a method of attaching and detaching electronic circuit components in a data processing apparatus provided with electronic circuit components such as printed boards each having an electronic circuit formed thereon. The present invention relates to a method for attaching and detaching an electronic circuit component to and from a connector without destroying processing data being processed in an internal circuit of the data processing device. .
【０００２】[0002]
【従来の技術】近時，多くの産業機械の制御や計測処理
には，例えば，プログラムコントロ−ラ等の複合した電
子回路を備えたデ−タ処理装置が使用されている。これ
らの複合した電子回路を備えた各種用途のデ−タ処理装
置において，その装置の機能を構成する回路は複数のプ
リント板等の電子回路部品を脱着可能に構成した単位装
置（以下カ−ドと略称する）に適切に分割し，各カ−ド
に設けたコネクタを，これら各カ−ドに分割した回路を
相互に接続するマザ−ボ−ド等に設けたコネクタ回路に
挿入し，結合するようにしている。上述のように複数の
カ−ドを備え，本発明を適用するデ−タ処理装置は一般
に図２に示すように構成されている。図２において，２
０は複数のカ−ドを収める外箱であって，外箱２０には
複数のカ−ドを収めるために，各カ−ドに対応するガイ
ド２１とコネクタ２５が設けられ，コネクタ２５の背部
にはマザ−ボ−ド等のコネクタ回路２６が設けられてい
る。また，外箱２０にはこの外箱を所定のラック等に装
着するためのつば２７にねじ孔２８が所定数設けられて
いる。上述したカ−ドの中には，調整や点検等のために
全体装置を作動させながら，即ち，活線のままで脱着す
る必要性のあるカ−ドがある。なお，図２には本発明に
基づく活線脱着方法を適用したカ−ドの符号を括弧を外
してして示す，従来のカ−ドの符号は括弧を付して示し
ている。即ち，１ＡＯは複数のカ−ドの内の活線で脱着
する可能性のある従来のカ−ドの内の任意の１枚を示し
ている。１ＡKはその他のカ−ドの１枚を示している。2. Description of the Related Art Recently, a data processing apparatus having a complex electronic circuit such as a program controller has been used for controlling and measuring many industrial machines. In a data processing device for various purposes provided with these combined electronic circuits, a circuit constituting a function of the device is a unit device (hereinafter, referred to as a card) configured so that a plurality of electronic circuit components such as printed boards can be detached. ), And the connectors provided on each card are inserted into a connector circuit provided on a motherboard or the like that connects the circuits divided into each card to each other, and connected. I am trying to do it. A data processing apparatus having a plurality of cards as described above and to which the present invention is applied is generally configured as shown in FIG. In FIG.
Numeral 0 denotes an outer box for accommodating a plurality of cards, and an outer box 20 is provided with a guide 21 and a connector 25 corresponding to each card for accommodating the plurality of cards. Is provided with a connector circuit 26 such as a motherboard. The outer box 20 is provided with a predetermined number of screw holes 28 in a collar 27 for mounting the outer box on a predetermined rack or the like. Among the cards described above, there are cards that need to be detached while operating the entire apparatus for adjustment, inspection, and the like, that is, with the hot wires. In FIG. 2, the reference numerals of the card to which the hot-line desorption method according to the present invention is applied are shown without parentheses, and the reference numerals of the conventional card are shown with parentheses. That is, 1AO indicates an arbitrary one of the conventional cards which may be detached at a live line among a plurality of cards. 1A K Other mosquitoes - indicates a single mode.
【０００３】図２において，１ＡＯは外箱２０から外し
た状態を示していて，上記活線で脱着する可能性のある
カ−ド１ＡＯには，各種電子回路を形成させた電子回路
部品の一種であるプリント板（以下プリント板と称す）
１Ａ1と，外箱２０からこのカ−ド１ＡＯを活線で抜き
取りたい時に操作するスイッチ１Ａ3とデ−タ授受（以
下アクセスと称す）中またはカ−ド抜き取り禁止を示す
ランプ１Ａ4がパネル１Ａ2に設けられている。また，カ
−ド１ＡＯにおいて，１Ａ5は上記外箱２０に装着した
コネクタ２５に対応するカ−ドのコネクタ部である。上
記の構造において，カ−ド１ＡＯに備えた電子回路とそ
の他の電子回路との間がアクセス中，または，その他の
カ−ド抜き取りを禁止する状態の場合には，このカ−ド
内部に構成した電子回路の働きによって上記ランプ１Ａ
4が点灯するようにしている。ランプ１Ａ4が点灯してい
てこのカ−ド１ＡＯを活線で抜き取りたい時にはスイッ
チ１Ａ3を操作し，ランプ１Ａ4が消灯しているのを確認
してカ−ド１ＡＯを抜き取る。即ち，このデ−タ処理装
置が作動中，即ち，活線でカ−ド１ＡＯを外箱のコネク
タ２５から抜き取る場合はランプ１Ａ4が消灯している
のを確認しておこなっている。[0003] In FIG. 2, 1AO shows a state of being detached from the outer box 20, and a card 1AO which may be detached by the above-mentioned hot wire is a kind of electronic circuit component in which various electronic circuits are formed. Printed board (hereinafter referred to as printed board)
And 1A 1, the mosquitoes from outer box 20 - Switch 1A 3 and de operating the de 1AO when you want extraction live lines - (hereinafter referred to as access) data exchange or in Ca - lamp 1A 4 showing the de extraction prohibiting the panel It is provided in 1A 2. Further, Ca - in de 1AO, 1A 5 is Ca corresponding to the connector 25 mounted on the outer casing 20 - a de of the connector portion. In the above-described structure, when access is made between an electronic circuit provided in the card 1AO and another electronic circuit, or in a state in which removal of the other card is prohibited, the card is constructed inside this card. The lamp 1A is operated by the function of the electronic circuit.
4 is lit. The mosquito lamp 1A 4 is steady - operating the switch 1A 3 is a de 1AO when you want extraction live lines, mosquitoes Confirm the lamp 1A 4 is off - extracting the de 1AO. That is, the de - during data processing apparatus operates, i.e., mosquito live lines - if extracting the de 1AO from the outer box of the connector 25 are conducted to confirm that the lamp 1A 4 is off.
【０００４】上述の機能を構成する従来のカ−ド１ＡＯ
に設けた回路例を図３によって説明する。図３はハイロ
ジックのディジタル回路で構成されている。図３におい
て，２はクリア入力端子及びプリセット入力端子を備え
たスイッチ手段の主体回路であるＤフリップフロップ回
路である。このＤフリップフロップ回路２がセットされ
ると，このカ−ドはアクセス許可状態になる。即ち，こ
のＤフリップフロップ回路２がリセットされると，この
カ−ドの抜き取りが許可される。前述したスイッチ１Ａ
3の接点信号は，図に示さないチャタリング防止等の作
用をする処理回路を経て信号線ＳＡによってこのＤフリ
ップフロップ回路２のクロック入力端子ＣＬＫに入力す
るように接続されている。また，Ｄフリップフロップ回
路２のリセット端子Ｒには所定のリセット入力信号線Ｓ
Ｒが接続し，プリセット端子Ｐにはこのカ−ド１ＡＯに
設けられたパワオンリセット機能から出力される信号伝
送線ＳＣが接続している。従って，このカ−ド１ＡＯ自
体の内部回路がパワオンリセット信号を出力している場
合には，このパワオンリセット信号が，このＤフリップ
フロップ回路２のプリセット入力端子Ｐに信号線ＳＣか
ら入力し，Ｄフリップフロップ回路２はセットされる。
Ｄフリップフロップ回路２の出力端子Ｑの逆出力を出す
逆出力端子ＵＱは自分自身の入力端子Ｄに接続されてい
る。[0004] A conventional card 1AO having the above functions.
The circuit example provided in FIG. FIG. 3 is composed of a high logic digital circuit. In FIG. 3, reference numeral 2 denotes a D flip-flop circuit which is a main circuit of switch means having a clear input terminal and a preset input terminal. When the D flip-flop circuit 2 is set, the card enters an access permission state. That is, when the D flip-flop circuit 2 is reset, extraction of the card is permitted. Switch 1A described above
The contact signal 3 is connected to a clock input terminal CLK of the D flip-flop circuit 2 via a signal line SA via a processing circuit (not shown) for preventing chattering and the like. The reset terminal R of the D flip-flop circuit 2 has a predetermined reset input signal line S
R is connected, and the preset terminal P is connected to a signal transmission line SC output from a power-on reset function provided in the card 1AO. Therefore, when the internal circuit of the card 1AO itself outputs the power-on reset signal, the power-on reset signal is input to the preset input terminal P of the D flip-flop circuit 2 from the signal line SC. , D flip-flop circuit 2 are set.
A reverse output terminal UQ for outputting a reverse output of the output terminal Q of the D flip-flop circuit 2 is connected to its own input terminal D.
【０００５】Ｄフリップフロップ回路２のＱ端子はトラ
ンスペアレント機能を備えたラッチ回路３の入力端子Ｄ
に接続されている。このラッチ回路３のラッチエネ−ブ
ル入力端子Ｇには，このカ−ド１ＡＯがアクセス中であ
ることを示す信号，例えば，このカ−ド１ＡＯを備えた
デ−タ処理装置の主回路である中央デ−タ処理回路等か
らのリ−ド信号またはライト信号が存在するときにハイ
にセットされる信号線ＳＤから，インバ−タ回路４を経
由して入力している。即ち，アクセス中には，このラッ
チエネ−ブル入力端子Ｇにはロウ信号が入力し，アクセ
ス中でないときには，この入力端子Ｇにはハイ信号が入
力する。このラッチ回路３の出力端子Ｑは分岐して，ひ
とつの出力信号線ＯＡはパネル１Ａ2に設けらたランプ
１Ａ4を点灯させる図示しない点灯回路に接続されてい
る。また，分岐した他の出力は２入力アンド回路５のひ
とつの入力端子に接続されている。この２入力アンド回
路５の他の入力端子には，このカ−ド１ＡＯに備えられ
た回路にアクセスされるとハイになる前述した信号線Ｓ
Ｄを接続している。この２入力アンド回路５の出力回路
は信号線ＯＢとして，このカ−ド１ＡＯの内部回路に接
続するバスインタフェ−ス回路（図示せず）とバスライ
ンとの接続を入り切りするゲ−ト機能を備えた図示しな
いバッファ回路に接続されている。A Q terminal of the D flip-flop circuit 2 is connected to an input terminal D of a latch circuit 3 having a transparent function.
It is connected to the. A signal indicating that the card 1AO is being accessed, for example, a central signal which is a main circuit of a data processing device provided with the card 1AO, is supplied to a latch enable input terminal G of the latch circuit 3. The signal is input via an inverter circuit 4 from a signal line SD which is set high when a read signal or a write signal from a data processing circuit or the like exists. That is, a low signal is input to the latch enable input terminal G during access, and a high signal is input to the input terminal G during no access. Output terminal Q of the latch circuit 3 is branched, one output signal line OA is connected to a lighting circuit (not shown) to light the lamp 1A 4 was found at the panel 1A 2. The other branched output is connected to one input terminal of a two-input AND circuit 5. The other input terminal of the two-input AND circuit 5 has the above-mentioned signal line S which goes high when the circuit provided in the card 1AO is accessed.
D is connected. The output circuit of the two-input AND circuit 5 serves as a signal line OB and has a gate function for turning on and off the connection between the bus line and a bus interface circuit (not shown) connected to the internal circuit of the card 1AO. It is connected to a buffer circuit (not shown) provided.
【０００６】上述した電子回路は次のような動作を実行
する。デ−タ処理装置の中央デ−タ処理回路（図示せ
ず）から所定条件で出力されるリセット信号が信号線Ｓ
ＲからこのＤフリップフロップ回路２のＲ端子に入力す
ると，Ｄフリップフロップ回路２はリセットされて出力
Ｑ端子がロウの状態になる。Ｒ端子に接続する信号線Ｓ
Ｒを欠いたデ−タ処理装置もある。上述した信号線ＳＲ
からのリセット信号がなく，このカ−ド１ＡＯ自体の内
部回路からのパワオンリセット信号がハイになると，こ
のＤフリップフロップ回路２のプリセット端子Ｐがハイ
になってＤフリップフロップ回路２はセットされ出力端
子Ｑがハイになる。通常はデ−タ処理装置の作動開始時
においてはアクセスされていないので信号線ＳＤがロウ
である。従って，トランスペアレント機能を備えたラッ
チ回路３のラッチエネ−ブル入力端子Ｇはハイに維持さ
れている。従って，Ｄフリップフロップ回路２がセット
されて出力端子Ｑがハイになるとこのラッチ回路３の入
力端子Ｄはハイになるので，その出力端子Ｑはハイにな
る。従って，ランプ１Ａ4が点灯してこのカ−ド１ＡＯ
を活線のまま抜き取ることを禁止表示する。しかし，信
号線ＳＤがロウなので信号線ＯＢはロウに維持され，図
示しないバスインタフェ−ス回路とバスラインとの接続
は切られている。いま，前述した図示しない中央デ−タ
処理装置が例えば，ライト信号を出すと信号線ＳＤがハ
イになる。インバ−タ回路４によってラッチ回路３のラ
ッチエネ−ブル入力端子Ｇがロウになるが，それまでの
入力端子Ｄがハイであったので，その出力端子Ｑはハイ
を維持する。従って，ランプ１Ａ4は点灯したままであ
る。また，２入力アンド回路５の入力はラッチ回路３の
出力端子Ｑがハイであり，信号線ＳＤがハイになるの
で，この２入力アンド回路５の出力はハイになる。即
ち，信号線ＯＢがハイになるので図示しないバスインタ
フェ−ス回路が作動され，上記中央デ−タ処理装置から
のライト信号が実行される。The above-described electronic circuit performs the following operation. A reset signal output from a central data processing circuit (not shown) of the data processing device under a predetermined condition is a signal line S.
When an input is made from R to the R terminal of the D flip-flop circuit 2, the D flip-flop circuit 2 is reset and the output Q terminal goes to a low state. Signal line S connected to R terminal
Some data processors lack R. The signal line SR described above
When the power-on reset signal from the internal circuit of the card 1AO itself becomes high without the reset signal from the CPU 1, the preset terminal P of the D flip-flop circuit 2 becomes high and the D flip-flop circuit 2 is set. The output terminal Q goes high. Normally, the data line is not accessed at the start of operation of the data processing device, so that the signal line SD is low. Therefore, the latch enable input terminal G of the latch circuit 3 having the transparent function is kept high. Accordingly, when the D flip-flop circuit 2 is set and the output terminal Q goes high, the input terminal D of the latch circuit 3 goes high, so that its output terminal Q goes high. Therefore, the mosquito lamp 1A 4 is lit - de 1AO
Is displayed to prohibit extraction from a live line. However, since the signal line SD is low, the signal line OB is kept low, and the connection between the bus interface circuit (not shown) and the bus line is disconnected. Now, when the above-mentioned central data processing device (not shown) issues a write signal, for example, the signal line SD goes high. The latch enable input terminal G of the latch circuit 3 is turned low by the inverter circuit 4, but the output terminal Q remains high because the input terminal D was high. Therefore, the lamp 1A 4 remains on. The output of the two-input AND circuit 5 is high because the output terminal Q of the latch circuit 3 is high and the signal line SD is high. That is, since the signal line OB goes high, a bus interface circuit (not shown) is operated, and the write signal from the central data processing device is executed.
【０００７】このようなアクセス中に作業者が所定のカ
−ドを抜き取るためにそのカ−ド１ＡＯのスイッチ１Ａ
3を操作すると信号線ＳＡがハイになる。Ｄフリップフ
ロップ回路２の入力端子Ｄにはその逆出力端子ＵＱが接
続されているのでロウが入力している。従って，このＤ
フリップフロップ回路２のクロック入力端子ＣＬＫがハ
イになると，反転して出力端子Ｑはロウになる。しかし
ながら，アクセス中で信号線ＳＤがハイなのでラッチ回
路３はそのラッチエネ−ブル入力端子Ｇがロウに維持さ
れていて反転しない。従って，このラッチ回路３の出力
端子Ｑはハイのままである。従って，ランプ１Ａ4の点
灯が維持され，信号線ＯＢがハイに維持されるので，図
示しないバスインタフェ−ス回路の作動が継続される。
このカ−ド１ＡＯへのアクセスが完了すると信号線ＳＤ
がロウになるので，ラッチ回路３のラッチエネ−ブル入
力端子Ｇがハイになる。このラッチ回路３の入力端子Ｄ
は前述したようにロウになっている。従って，ラッチエ
ネ−ブル入力端子Ｇがハイになるとこのラッチ回路３の
出力端子Ｑはロウに変換される。従って，信号線ＯＡが
ロウになってランプ１Ａ4は消灯する。また，２入力ア
ンド回路５の一つの入力回路がロウになるので，再びア
クセス信号が入って信号線ＳＤがハイになっても信号線
ＯＢはハイにならない。従って，図示しないバスインタ
フェ−ス回路の作動が実行されないので，作業者がラン
プ１Ａ4の消灯を見てこのカ−ド１ＡＯを抜き取っても
デ−タは伝送されず，デ−タが破損することはない。During such access, the switch 1A of the card 1AO is used in order for the operator to extract a predetermined card.
By operating 3 , the signal line SA goes high. Since the inverted output terminal UQ is connected to the input terminal D of the D flip-flop circuit 2, a row is input. Therefore, this D
When the clock input terminal CLK of the flip-flop circuit 2 becomes high, the output is inverted and the output terminal Q becomes low. However, since the signal line SD is high during access, the latch circuit 3 does not invert because the latch enable input terminal G is kept low. Therefore, the output terminal Q of the latch circuit 3 remains high. Thus, lighting of the lamp 1A 4 is maintained, since the signal line OB is maintained high, bus interface (not shown) - the operation of the scan circuit is continued.
When the access to the card 1AO is completed, the signal line SD
Goes low, so that the latch enable input terminal G of the latch circuit 3 goes high. The input terminal D of the latch circuit 3
Is low as described above. Therefore, when the latch enable input terminal G becomes high, the output terminal Q of the latch circuit 3 is converted to low. Therefore, the lamp 1A 4 signal lines OA becomes the row is turned off. Also, since one input circuit of the two-input AND circuit 5 goes low, the signal line OB does not go high even if the access signal is input again and the signal line SD goes high. Therefore, bus interface (not shown) - since the operation of the scan circuit is not performed, the mosquito worker watches off the lamp 1A 4 - be withdrawn de 1AO de - data is not transmitted, de - data corruption Never.
【０００８】作業者が抜き取ったカ−ド１ＡＯを再び所
定のコネクタ２５に装着してこのカ−ド１ＡＯ自体の内
部回路が作動可能になり，パワオンリセット信号が出力
されてハイになると，図示しない中央デ−タ処理装置か
らのリセット信号線ＳＲはロウのままで信号線ＳＣがハ
イになる。従ってＤフリップフロップ回路２のプリセッ
ト入力端子Ｐがハイになるので，このＤフリップフロッ
プ回路２はセットされて出力端子Ｑがハイになる。アク
セス信号がなく信号線ＳＤがロウであると，ラッチ回路
３のラッチエネ−ブル入力端子Ｇはハイである。従っ
て，このラッチ回路３の出力端子Ｑはハイになる。従っ
て，信号線ＯＡがハイになってランプ１Ａ4は点灯し，
作業者の抜き取り作業を禁止する。また，２入力アンド
回路５への入力信号がハイになるので，このカ−ド１Ａ
Ｏがアクセスされて信号線ＳＤがハイになると，信号線
ＯＢがハイになってアクセスが実行される。When the operator removes the card 1AO and mounts it again on the predetermined connector 25, the internal circuit of the card 1AO itself becomes operable. The reset signal line SR from the central data processing device that does not remain low and the signal line SC goes high. Therefore, since the preset input terminal P of the D flip-flop circuit 2 becomes high, the D flip-flop circuit 2 is set and the output terminal Q becomes high. When there is no access signal and the signal line SD is low, the latch enable input terminal G of the latch circuit 3 is high. Therefore, the output terminal Q of the latch circuit 3 becomes high. Therefore, the lamp 1A 4 is light-up signal line OA becomes high,
Prohibit extraction work of workers. Since the input signal to the two-input AND circuit 5 becomes high, the card 1A
When O is accessed and the signal line SD goes high, the signal line OB goes high and access is performed.
【０００９】[0009]
【発明が解決しようとする課題】ところで，上述の回路
で活線中にカ−ドを抜き取る場合，ランプ１Ａ4が消灯
していれば，これらの電子回路中のデ−タを破壊する恐
れはない。しかしながら，抜いていたカ−ド１ＡＯを外
箱２０に収めようとして，カ−ド１ＡＯのコネクタ１Ａ
5が外箱２０のコネクタ２５と接触するタイミングに中
央デ−タ処理装置（図示せず）から何らかの動作信号が
入力してアクセス信号線ＳＤから入力があると，カ−ド
１ＡＯのコネクタ１Ａ5がコネクタ２５と接触するとこ
のカ−ド１ＡＯのパワオンリセット信号線ＳＣによって
Ｄフリップフロップ回路２がプリセットされて出力端子
Ｑがハイになる。この場合，Ｄフリップフロップ回路２
の動作時間，ラッチ回路３の動作時間等の関係で，ラッ
チ回路３の出力端子Ｑの出力状態が特定されず，従って
信号線ＯＢの出力信号が変動して中央デ−タ処理回路
（図示せず）から出力されたアクセス動作を中断し，時
には伝送中のデ−タを破壊する恐れがあった。本発明
は，上記従来の課題（問題点）を解決するようにした電
子回路部品の活線脱着方法を提供することを目的として
いる。[SUMMARY OF THE INVENTION Incidentally, mosquitoes in the active line in the circuits described above - when extracting the de, if the lamp 1A 4 is turned off, these de in electronics - the possibility of destroying the data Absent. However, in order to store the card 1AO that has been removed in the outer box 20, the connector 1A of the card 1AO is used.
5 Central de timing in contact with the connector 25 of the outer box 20 - if any operation signal from the data processing device (not shown) is input to the input from the access signal line SD, mosquito - de 1AO connector 1A 5 Is in contact with the connector 25, the D flip-flop circuit 2 is preset by the power-on reset signal line SC of the card 1AO, and the output terminal Q becomes high. In this case, the D flip-flop circuit 2
The output state of the output terminal Q of the latch circuit 3 is not specified due to the relationship between the operation time of the latch circuit 3 and the operation time of the latch circuit 3, so that the output signal of the signal line OB fluctuates and the central data processing circuit (shown in FIG. In some cases, the access operation output from the server may be interrupted and the data being transmitted may be destroyed. SUMMARY OF THE INVENTION An object of the present invention is to provide a hot-line detaching method for an electronic circuit component which solves the above-mentioned conventional problems (problems).
【００１０】[0010]
【課題を解決するための手段】上記課題を解決するため
に，本発明における電子回路部品（カ−ド）の活線脱着
方法においては，デ−タ授受（アクセス）の許可状態，
禁止状態を切り換えるスイッチ手段と，このスイッチ手
段が禁止状態であり，デ−タ授受（アクセス）でない場
合には脱着可能であることを表示する電子回路部品の活
線脱着方法において，デ−タ処理装置に設けたパワオン
リセット信号が入力されず，この電子回路部品（カ−
ド）に設けたパワオンリセット信号が入力するとスイッ
チ手段を禁止状態にし，デ−タ処理装置に設けたパワオ
ンリセット信号とこの電子回路部品（カ−ド）に設けた
パワオンリセット信号とが入力するとスイッチ手段を許
可状態にし，スイッチ手段が許可状態でデ−タ処理装置
に設けたパワオンリセット信号とこの電子回路部品に設
けたパワオンリセット信号のいずれもが入力されていな
い場合には電子回路部品の脱着禁止表示をしてデ−タ授
受（アクセス）を許可するようにした。In order to solve the above-mentioned problems, the present invention provides a method for hot-plugging and unloading electronic circuit components (cards) according to the present invention.
A data processing method comprises the steps of: a switch means for switching a prohibition state; and a hot-line detaching method of an electronic circuit component for indicating that the switch means is in a prohibition state and can be detached when data is not transferred (access). The power-on reset signal provided in the device is not input, and this electronic circuit component (car
When the power-on reset signal provided to the electronic circuit component (card) is input, the switch means is disabled, and the power-on reset signal provided to the data processing device and the power-on reset signal provided to the electronic circuit component (card) are input. When the switch means is enabled, the switch means is enabled. If the switch means is enabled and neither the power-on reset signal provided to the data processing device nor the power-on reset signal provided to the electronic circuit component is input, The display of the prohibition of attachment / detachment of electronic circuit parts is performed to permit data transfer (access).
【００１１】[0011]
【作用】上述のように構成したので，本発明における電
子回路部品（カ−ド）の活線脱着方法によると所望の電
子回路部品（カ−ド）を抜き取る前にその電子回路部品
（カ−ド）をデ−タ授受（アクセス）不能状態に維持で
きる。また，電子回路部品（カ−ド）装着時にその電子
回路部品（カ−ド）をデ−タ授受（アクセス）不能状態
に維持できる。従って，その電子回路部品（カ−ド）の
脱着作業中に外部回路からデ−タ授受要求（アクセス）
されても，この電子回路部品（カ−ド）へのデ−タ授受
（アクセス）信号が遮断されるので，デ−タが破壊され
ることはない。また，表示を見て抜き取り作業を行なう
のでデ−タが破壊することはない。According to the above-mentioned structure, according to the method for hot-detachment of an electronic circuit component (card) according to the present invention, before extracting a desired electronic circuit component (card), the electronic circuit component (card) is removed. ) Can be maintained in a data transfer (access) disabled state. Further, when the electronic circuit component (card) is mounted, the electronic circuit component (card) can be maintained in a state where data cannot be transferred (accessed). Therefore, a data transfer request (access) from an external circuit during the attaching / detaching work of the electronic circuit component (card).
Even so, the data transfer (access) signal to the electronic circuit component (card) is cut off, so that the data is not destroyed. Further, since the sampling operation is performed while looking at the display, the data is not destroyed.
【００１２】[0012]
【実施例】次に，この発明に基づく実施例の詳細を図
１，図２を参照し詳細に説明する。図１は本発明に基づ
く，プリント板等の電子回路部品を脱着可能に構成した
単位装置（以下カ−ドと略称する）の活線脱着方法を説
明するブロック回路図であって，従来の技術で示した図
３と同等の要素，装置は同一の符号を使用しており，そ
の説明は省略する。図２は，従来の技術で示したよう
に，本発明に基づくカ−ドの脱着方法を適用したカ−ド
の１例と，この回路を収める外箱の１例の斜視図を示し
ている。図２においては，従来の説明において括弧内の
符号で示したカ−ドを本発明を適用したカ−ドを括弧外
の符号で示した以外全体構成は従来の技術と同一に説明
できるので，その説明は省略する。Next, an embodiment according to the present invention will be described in detail with reference to FIGS. FIG. 1 is a block circuit diagram for explaining a hot-line detaching method of a unit device (hereinafter abbreviated as a card) in which an electronic circuit component such as a printed board is detachable according to the present invention. Elements and devices equivalent to those shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted. FIG. 2 shows a perspective view of an example of a card to which the card attaching / detaching method according to the present invention is applied, as shown in the prior art, and an example of an outer box for housing the circuit. . In FIG. 2, the entire structure can be described in the same manner as in the prior art except that the card in parentheses in the conventional description is indicated by the code outside the parentheses to which the present invention is applied. The description is omitted.
【００１３】次に，カ−ド１Ａに含まれるプリント板１
に形成される内部回路の内，従来の技術で図３において
示した回路構成に本発明を適用した回路部１Ｃを記載し
た図１によって説明する。図１において，本発明を適用
したカ−ド１Ａを備えたデ−タ処理装置における主回
路，例えば図示しないＣＰＵまたはＣＰＵに付帯する回
路から，電源投入時に短時間，例えば１秒間ハイが継続
するパワオンリセット信号が入力される。このパワオン
リセット信号を入力する信号線ＳＢは，第１のインバ−
ト手段６を介して第１の２入力アンド回路７の一入力端
子に，また，直接，第２の２入力アンド回路８の一入力
端子に，さらに，第２のインバ−ト手段９を介して３入
力アンド回路１１の一入力端子にそれぞれ接続されてい
る。このカ−ド１Ａのパワオンリセット信号が入力する
信号線ＳＣが，第１の２入力アンド回路７の一入力端
子，第２の２入力アンド回路８の一入力端子，第３のイ
ンバ−ト手段１０を介して３入力アンド回路１１の一入
力端子にそれぞれ接続されている。前述した第１の２入
力アンド回路７の出力端子はＤフリップフロップ回路２
のリセット端子Ｒに，第２の２入力アンド回路８の出力
端子はＤフリップフロップ回路２のプリセット端子Ｐに
それぞれ接続されている。Next, the printed board 1 included in the card 1A
FIG. 1 shows a circuit section 1C in which the present invention is applied to the circuit configuration shown in FIG. In FIG. 1, a high level continues for a short period of time, for example, one second when the power is turned on, from a main circuit, for example, a CPU or a circuit attached to the CPU, in a data processing device having a card 1A to which the present invention is applied. A power-on reset signal is input. The signal line SB for inputting the power-on reset signal is connected to the first inverter.
To the one input terminal of the first two-input AND circuit 7 via the inverting means 6, directly to the one input terminal of the second two-input AND circuit 8, and via the second inverting means 9 Are connected to one input terminal of a three-input AND circuit 11, respectively. The signal line SC to which the power-on reset signal of the card 1A is input is one input terminal of the first two-input AND circuit 7, one input terminal of the second two-input AND circuit 8, and the third inverter. It is connected to one input terminal of a three-input AND circuit 11 via the means 10. The output terminal of the first two-input AND circuit 7 is a D flip-flop circuit 2
And the output terminal of the second two-input AND circuit 8 is connected to the preset terminal P of the D flip-flop circuit 2.
【００１４】このＤフリップフロップ回路２の出力端子
Ｑはトランスペアレント機能を備えたラッチ回路３の入
力端子Ｄに接続されている。このラッチ回路３のラッチ
エネ−ブル入力端子Ｇには，このカ−ド１Ａがアクセス
された時にハイになる信号線ＳＤが，第４のインバ−ト
手段４を経由して接続されている。このラッチ回路３の
出力端子Ｑは前述した３入力アンド回路１１の一入力端
子に接続されている。３入力アンド回路１１の出力回路
は分岐して，一つの出力信号線ＯＡは前述したパネル１
Ａ2に設けたランプ１Ａ4を点灯させる図示しない点灯回
路に接続されてランプ信号を出力する。又，分岐した３
入力アンド回路１１の他の出力回路は第３の２入力アン
ド回路５の一つの入力端子に接続されている。この第３
の２入力アンド回路５の他の入力端子には，前述した信
号線ＳＤが接続されている。この第３の２入力アンド回
路５の出力回路は信号線ＯＢとして，このプリント板１
に形成された内部回路に接続するバスインタフェ−ス回
路（図示せず）とバスライン（図示せず）との接続を入
り切りするゲ−ト機能を備えた図示しないバッファ回路
に接続され，アクセス制御信号を出力する。An output terminal Q of the D flip-flop circuit 2 is connected to an input terminal D of a latch circuit 3 having a transparent function. A signal line SD, which goes high when the card 1A is accessed, is connected to the latch enable input terminal G of the latch circuit 3 via the fourth inverter 4. The output terminal Q of the latch circuit 3 is connected to one input terminal of the aforementioned three-input AND circuit 11. The output circuit of the 3-input AND circuit 11 branches, and one output signal line OA is connected to the panel 1 described above.
Is connected to the lighting circuit (not shown) to light the lamp 1A 4 provided on the A 2 outputs a ramp signal. In addition, 3
The other output circuit of the input AND circuit 11 is connected to one input terminal of the third two-input AND circuit 5. This third
The other input terminal of the 2-input AND circuit 5 is connected to the signal line SD described above. The output circuit of the third two-input AND circuit 5 is a signal line OB,
A bus interface circuit (not shown) connected to an internal circuit formed in the memory device is connected to a buffer circuit (not shown) having a gate function for turning on and off a connection between a bus line (not shown) and access control. Output a signal.
【００１５】次に図１によって上述した回路の作用を説
明する。このカ−ド１Ａを含むデ−タ処理装置に電源が
投入されて回路電圧が立ち上がると，このカ−ド１Ａを
備えたデ−タ処理装置における主回路，例えば，図示し
ないＣＰＵまたはＣＰＵに付帯する回路等から出力され
るパワオンリセット信号がハイになってこのカ−ド１Ａ
に入力し，かつ，このカ−ド１Ａ自体の内部回路がパワ
オンリセット信号が出力してハイになる。従って，Ｄフ
リップフロップ回路２のリセット端子Ｒはハイにならな
いがプリセット端子ＰがハイになってＤフリップフロッ
プ回路２はセットされる。従って，Ｄフリップフロップ
回路２の出力端子Ｑはハイ状態になる。通常はデ−タ処
理装置の作動開始時においては各カ−ドはアクセスされ
ていないので信号線ＳＤがロウである。従って，トラン
スペアレント機能を備えたラッチ回路３のラッチエネ−
ブル入力端子Ｇはハイに維持されている。従って，Ｄフ
リップフロップ回路２がセットされて出力端子Ｑがハイ
になると，このラッチ回路３の出力端子Ｑからはハイが
出力される。上述したカ−ド１Ａを備えたデ−タ処理装
置における主回路から出力されるパワオンリセット信号
とこのカ−ド１Ａ自体の内部回路が出力するパワオンリ
セット信号はいずれも短時間でロウに戻るので，その後
は信号線ＯＡがハイになり，ランプ１Ａ4が点灯されて
このカ−ド１Ａを活線のまま抜き取ることを禁止表示す
る。しかし，信号線ＳＤがロウなので信号線ＯＢはロウ
に維持され，図示しないバスインタフェ−ス回路とバス
ラインとの接続は切られている。いま，前述した図示し
ないＣＰＵが例えばライト信号を出すと信号線ＳＤがハ
イになる。第４のインバ−ト手段４によってラッチ回路
３のラッチエネ−ブル入力端子Ｇがロウになるが，それ
までの入力端子Ｄがハイであったので，その出力端子Ｑ
はハイを維持する。従って，ランプ１Ａ4は点灯したま
まである。また，第３の２入力アンド回路５の入力はラ
ッチ回路３の出力端子Ｑがハイであり，信号線ＳＤがハ
イになるので，第３の２入力アンド回路５の出力はハイ
になる。即ち，信号線ＯＢがハイになるので図示しない
バスインタフェ−ス回路が作動され，上記ＣＰＵからの
ライト信号が実行される。Next, the operation of the above-described circuit will be described with reference to FIG. When the power is turned on to the data processing apparatus including the card 1A and the circuit voltage rises, a main circuit in the data processing apparatus including the card 1A, for example, a CPU or a CPU not shown is attached. The power-on reset signal output from the circuit that performs
, And the internal circuit of the card 1A itself outputs a power-on reset signal and goes high. Therefore, the reset terminal R of the D flip-flop circuit 2 does not go high, but the preset terminal P goes high and the D flip-flop circuit 2 is set. Therefore, the output terminal Q of the D flip-flop circuit 2 becomes high. Normally, at the start of the operation of the data processing device, each card is not accessed, so that the signal line SD is low. Therefore, the latch energy of the latch circuit 3 having the transparent function is
The bull input terminal G is kept high. Therefore, when the D flip-flop circuit 2 is set and the output terminal Q becomes high, the output terminal Q of the latch circuit 3 outputs high. The power-on reset signal output from the main circuit and the power-on reset signal output from the internal circuit of the card 1A itself become low in a short time in the data processing device having the card 1A. since back, then the signal line OA becomes high, the lamp 1A 4 is turned the force - de 1A prohibits indicate that withdrawing remain hot for. However, since the signal line SD is low, the signal line OB is kept low, and the connection between the bus interface circuit (not shown) and the bus line is disconnected. When the CPU (not shown) issues a write signal, for example, the signal line SD goes high. The latch enable input terminal G of the latch circuit 3 goes low by the fourth inverting means 4, but since the input terminal D up to that time has been high, its output terminal Q
Keeps high. Therefore, the lamp 1A 4 remains on. Also, the input of the third two-input AND circuit 5 is such that the output terminal Q of the latch circuit 3 is high and the signal line SD is high, so that the output of the third two-input AND circuit 5 is high. That is, since the signal line OB goes high, a bus interface circuit (not shown) is operated, and the write signal from the CPU is executed.
【００１６】このようなアクセス中に作業者が所定のカ
−ドを抜き取るために，そのカ−ド１Ａのスイッチ１Ａ
3を操作すると信号線ＳＡからハイが入力する。Ｄフリ
ップフロップ回路２の入力端子Ｄにはその逆出力端子Ｕ
Ｑが接続されているのでロウが入力しており，Ｄフリッ
プフロップ回路２のリセット端子Ｒ，プリセット端子Ｐ
ともに通常はロウなので，このＤフリップフロップ回路
２のクロック入力端子ＣＬＫがハイになると，出力端子
Ｑはハイから反転してロウになる。しかしながら，ラッ
チ回路３はそのラッチエネ−ブル入力端子Ｇがロウに維
持されているので，このラッチ回路３の出力端子Ｑはハ
イのままである。従って，ランプ１Ａ4の点灯は維持さ
れ，信号線ＯＢもハイに維持されるので，図示しないバ
スインタフェ−ス回路の作動が継続される。上記カ−ド
１Ａへのアクセスが完了すると信号線ＳＤがロウになる
ので，ラッチ回路３のラッチエネ−ブル入力端子Ｇがハ
イになる。このラッチ回路３の入力端子Ｄは前述したよ
うにロウになっている。従って，ラッチエネ−ブル入力
端子Ｇがハイになるとこのラッチ回路３の出力端子Ｑは
ロウに変換される。従って，信号線ＯＡがロウになって
ランプ１Ａ4は消灯する。又，第３の２入力アンド回路
５の一つの入力回路がロウになるので，再びアクセス信
号が入って信号線ＳＤがハイになっても信号線ＯＢはハ
イにならない。従って，図示しないバスインタフェ−ス
回路の作動が実行されないので，作業者がランプ１Ａ4
の消灯を見てこのカ−ド１Ａを抜き取ってもアクセスは
実行されず，デ−タが破損することはない。In order to allow a worker to extract a predetermined card during such access, the switch 1A of the card 1A is used.
When 3 is operated, a high is input from the signal line SA. An input terminal D of the D flip-flop circuit 2 has an inverted output terminal U
Since the Q is connected, a row is input, and the reset terminal R and the preset terminal P of the D flip-flop circuit 2 are input.
Since both are normally low, when the clock input terminal CLK of the D flip-flop circuit 2 goes high, the output terminal Q is inverted from high to low. However, since the latch enable input terminal G of the latch circuit 3 is kept low, the output terminal Q of the latch circuit 3 remains high. Thus, lighting of the lamp 1A 4 is maintained, since the signal line OB is maintained high, bus interface (not shown) - the operation of the scan circuit is continued. When the access to the card 1A is completed, the signal line SD goes low, so that the latch enable input terminal G of the latch circuit 3 goes high. The input terminal D of the latch circuit 3 is low as described above. Therefore, when the latch enable input terminal G becomes high, the output terminal Q of the latch circuit 3 is converted to low. Therefore, the lamp 1A 4 signal lines OA becomes the row is turned off. Further, since one input circuit of the third two-input AND circuit 5 goes low, the signal line OB does not go high even if the access signal is input again and the signal line SD goes high. Therefore, the operation of the bus interface circuit (not shown) is not executed, so that the worker can use the lamp 1A 4.
When the card 1A is removed after the light is turned off, no access is performed and the data is not damaged.
【００１７】作業者が抜き取ったカ−ド１Ａをこのカ−
ド１Ａを備えたデ−タ処理装置が作動中に再び所定のコ
ネクタ２５に装着すると，直ちに電源がこのカ−ド１Ａ
のプリント板１に形成された電子回路に供給されて内部
回路が作動可能になり，パワオンリセット信号を出力し
て信号線ＳＣがハイになる。しかしながら，信号線ＳＢ
はロウのままなので，第１の２入力アンド回路７の出
力，即ち，Ｄフリップフロップ回路２のリセット端子Ｒ
はハイになり，第２の２入力アンド回路８の出力，即
ち，Ｄフリップフロップ回路２のプリセット端子Ｐはロ
ウのままである。従って，Ｄフリップフロップ回路２は
リセットされ，出力端子Ｑはロウになる。上記カ−ド１
Ａがアクセスされていないと，信号線ＳＤがロウなの
で，ラッチ回路３のラッチエネ−ブル入力端子Ｇがハイ
であり，従って，ラッチ回路３の出力端子Ｑはロウにな
る。３入力アンド回路１１の３個の入力のうち少なくと
も１個のラッチ回路３からの入力がロウなので３入力ア
ンド回路１１の出力端子はロウであり，信号線ＯＡがロ
ウになってランプ１Ａ4は消灯する。また，第３の２入
力アンド回路５の一つの入力端子がロウになるので，再
びアクセス信号がはいって信号線ＳＤがハイになっても
信号線ＯＢはハイにならず，前述したようにアクセスは
実行されない。従って，過渡状態であっても入力したア
クセスが実行されないので，デ−タが破損されることは
ない。作業者が抜き取ったカ−ド１Ａを，このカ−ド１
Ａを備えたデ−タ処理装置が作動中に再び所定のコネク
タ２５に装着する時に，このカ−ド１Ａがアクセスされ
ている場合には，信号線ＳＤがハイなので，ラッチ回路
３のラッチエネ−ブル入力端子Ｇがロウになる。しか
し，このラッチ回路３の機能によって電源投入時は出力
端子Ｑはロウに維持されるので，上述したようにこのア
クセスは実行されず，デ−タは破損されない。しかしな
がら，第４のインバ−ト手段４とラッチ回路３のラッチ
エネ−ブル入力端子Ｇとの間に２入力のオア回路（図示
しない）を接続し，この２入力オア回路の他の入力端子
に信号線ＳＣを接続することによって，少なくともこの
カ−ド１Ａ内部で出力するパワオンリセット信号が出力
されている間ラッチ回路３のラッチエネ−ブル入力端子
Ｇをハイにすることによって，前述したＤフリップフロ
ップ回路の出力端子Ｑのロウ状態を入力したラッチ回路
３の出力端子Ｑをロウに維持するようにすることも可能
である。The card 1A extracted by the worker is inserted into the card 1A.
When the data processing device provided with the card 1A is mounted on the predetermined connector 25 again during operation, the power supply is immediately turned on.
Is supplied to an electronic circuit formed on the printed circuit board 1 and the internal circuit becomes operable, a power-on reset signal is output, and the signal line SC goes high. However, the signal line SB
Remains low, the output of the first two-input AND circuit 7, ie, the reset terminal R of the D flip-flop circuit 2,
Becomes high, and the output of the second two-input AND circuit 8, that is, the preset terminal P of the D flip-flop circuit 2, remains low. Therefore, the D flip-flop circuit 2 is reset, and the output terminal Q goes low. Card 1 above
When A is not accessed, since the signal line SD is low, the latch enable input terminal G of the latch circuit 3 is high, and the output terminal Q of the latch circuit 3 is low. Third output terminal of at least one 3 because the input is a row from the latch circuit 3 inputs AND circuit 11 of the three inputs of the input AND circuit 11 is low, the lamp 1A 4 signal line OA is turned wax Turns off. Further, since one input terminal of the third two-input AND circuit 5 goes low, the signal line OB does not go high even if the access signal is input again and the signal line SD goes high. Is not executed. Therefore, even in the transient state, the input access is not executed, so that the data is not damaged. The card 1A extracted by the worker is inserted into the card 1A.
When the card 1A is accessed when the data processing device provided with A is re-attached to the predetermined connector 25 during operation, since the signal line SD is high, the latch energy of the latch circuit 3 is increased. The input terminal G becomes low. However, since the output terminal Q is kept low when the power is turned on by the function of the latch circuit 3, this access is not executed as described above, and the data is not damaged. However, a two-input OR circuit (not shown) is connected between the fourth inverting means 4 and the latch enable input terminal G of the latch circuit 3, and a signal is input to another input terminal of the two-input OR circuit. By connecting the line SC to the latch enable input terminal G of the latch circuit 3 at least while the power-on reset signal output within the card 1A is being output, the above-mentioned D flip-flop is connected. The output terminal Q of the latch circuit 3 to which the low state of the output terminal Q of the circuit is input may be maintained at low.
【００１８】カ−ド１Ａを装着したあと，このカ−ド１
Ａのパワオンリセット信号出力が完了したタイミング
で，図２に図示したスイッチ１Ａ3を操作すると信号線
ＳＡがハイになる。Ｄフリップフロップ回路２の入力端
子Ｄにはその逆出力端子ＵＱが接続されているのでハイ
が入力しており，Ｄフリップフロップ回路２のリセット
端子Ｒ，プリセット端子Ｐともにロウなので，このＤフ
リップフロップ回路２のクロック入力端子ＣＬＫがハイ
になると，出力端子Ｑは反転してハイになる。上記カ−
ドＩＡへのアクセスがなく，または，アクセス動作がな
くなると，信号線ＳＤがロウになるので，ラッチ回路３
のラッチエネ−ブル入力端子Ｇがハイになる。このラッ
チ回路３の入力端子Ｄは前述したようにハイになってい
る。従って，ラッチエネ−ブル入力端子Ｇがハイになる
とこのラッチ回路３の出力端子Ｑはハイに変換される。
このデ−タ処理装置本体はすでに稼働中でパワオンリセ
ット信号は出力されていないので信号線ＳＢはロウであ
り，このカ−ド１Ａのパワオンリセット信号出力もすで
に完了しているので信号線ＳＣもロウである。従って，
３入力アンド回路１１の３入力は全てハイになるので，
３入力アンド回路１１の出力はハイになる。従って，出
力信号線ＯＡはハイになって，前記ランプ１Ａ4が点灯
がされてこのカ−ド１Ａの活線脱着を禁止し，アクセス
信号を伝送する信号線ＳＤが入力する第３の２入力アン
ド回路５の一つの入力端子をハイにする。従って，この
カ−ド１Ａがアクセスされて信号線ＳＤがハイになる
と，第３の２入力アンド回路５の出力がハイになり信号
線ＯＢがハイになるので，図示しないバスインタフェ−
ス回路が作動され，アクセス信号は実行される。After installing the card 1A,
At the timing when the power-on reset signal output of A is completed, the signal lines SA becomes high when operating the switch 1A 3 illustrated in FIG. Since the inverted output terminal UQ is connected to the input terminal D of the D flip-flop circuit 2, a high level is input, and both the reset terminal R and the preset terminal P of the D flip-flop circuit 2 are low. When the clock input terminal CLK of the circuit 2 goes high, the output terminal Q is inverted and goes high. The above car
When the access to the memory cell IA is not performed or the access operation is stopped, the signal line SD becomes low, so that the latch circuit 3
Of the latch enable input terminal G becomes high. The input terminal D of the latch circuit 3 is high as described above. Therefore, when the latch enable input terminal G goes high, the output terminal Q of the latch circuit 3 is converted to high.
Since the data processing apparatus main body is already operating and the power-on reset signal has not been output, the signal line SB is low, and since the power-on reset signal output of the card 1A has already been completed, the signal line SB has been output. SC is also low. Therefore,
Since all three inputs of the three-input AND circuit 11 become high,
The output of the three-input AND circuit 11 goes high. Therefore, the output signal line OA is turned high, the lamp 1A 4 is lit the mosquitoes - prohibit HOT desorption de 1A, third two input signal lines SD inputs to transmit an access signal One input terminal of the AND circuit 5 is set high. Therefore, when the card 1A is accessed and the signal line SD goes high, the output of the third two-input AND circuit 5 goes high and the signal line OB goes high.
The access circuit is activated and the access signal is executed.
【００１９】上述の説明は本発明についての各実施例そ
れぞれの基本回路構成と基本実施方法について説明した
ものであって，その他応用改変することが可能である。
例えば，１Ａは入力回路用または出力回路用カ−ドでな
くても活線脱着する可能性のあるカ−ドならば，どのよ
うなカ−ドにも適用が可能であり，そのカ−ドにはアナ
ログ回路またはディジタル回路または両者を含めたハイ
ブリッド回路であっても良い。また，本発明が適用され
る活線脱着する可能性のあるカ−ドを含む回路装置はど
のような規模，構造であっても適用が可能であることは
勿論である。また，回路動作をロウロジックにし，ま
た，Ｄフリップフロップのセット，リセット条件を逆に
しても良いことも当然である。また，スイッチ手段を構
成する回路として，クリア入力端子とプリセット入力端
子を備えたＤフリップフロップ回路にトランスペアレン
ト機能を備えたラッチ回路を組み合わせ使用するように
説明したが，本発明に基づく技術思想に従えば，どのよ
うな回路素子や要素部品を使用しても良く，所望の回路
をトランジスタその他の個々の回路素子を用いて構成す
るようにしても良い。また，各インバ−ト手段は単独の
インバ−タであっても，隣接するアンド回路素子に含ま
れるようにしても良い。The above description describes the basic circuit configuration and the basic implementation method of each embodiment of the present invention, and other applications and modifications are possible.
For example, 1A can be applied to any card which is not an input circuit or output circuit card but may be hot-plugged. May be an analog circuit, a digital circuit, or a hybrid circuit including both. Further, it is needless to say that a circuit device including a card which may be hot-plugged and to which the present invention is applied can be applied to any size and structure. Also, it is obvious that the circuit operation may be set to low logic, and the set and reset conditions of the D flip-flop may be reversed. In addition, as a circuit constituting the switch means, a D flip-flop circuit having a clear input terminal and a preset input terminal is used in combination with a latch circuit having a transparent function, but according to the technical idea based on the present invention. Any circuit element or element may be used, and a desired circuit may be configured using transistors and other individual circuit elements. Each inverter may be a single inverter or may be included in an adjacent AND circuit element.
【００２０】また，カ−ドの脱着を許可する信号はラン
プを消灯するように説明したが，逆にランプを点灯する
ようにしても良い。また，表示手段は何らかの表示機能
を設ければランプである必要はなく，発光ダイオ−ドで
も液晶による表示でも良いことは勿論である。また，カ
−ドとコネクタ回路の関係も，直接，カ−ド同士を接続
する中間コネクタ，またはコネクタがカ−ドに設けたピ
ンとケ−ブルを接続したレセプタクルとによって構成さ
れる等，任意の構造のコネクタであっても良く，必ずし
も有接点である必要はない。また，カ−ド回路を脱着す
る相手回路もどのような構成回路であっても良い。また
脱着する電子回路部品をカ−ドと称したが，脱着するの
はカ−ド形態ではなく，脱着する電子回路部品がどのよ
うに構成され，どのような形状であっても本発明が適用
できることは言うまでもない。In the above description, the lamp for turning off the lamp is described as a signal for permitting the card to be attached or detached. Alternatively, the lamp may be turned on. The display means does not need to be a lamp as long as some display function is provided, and it is a matter of course that a light emitting diode or a liquid crystal display may be used. Also, the relationship between the card and the connector circuit may be any arbitrary, such as an intermediate connector that directly connects the cards or a connector that is formed by a pin provided on the card and a receptacle that connects the cable. It may be a connector having a structure, and does not necessarily need to have a contact. Also, the other party circuit to which the card circuit is attached and detached may be any configuration circuit. Also, the detachable electronic circuit component is called a card, but the detachable electronic circuit component is not a card form, and the present invention can be applied to the detachable electronic circuit component in any configuration and in any shape. It goes without saying that you can do it.
【００２１】[0021]
【発明の効果】この発明における電子回路部品の活線脱
着方法は上述したように構成したので，次に示すような
優れた効果を有する。 従来のものと同様，所望の電子回路部品を抜き取る前
にランプの点灯状態を見て抜き取りが可能かどうかが確
認できる。 さらに，本発明では所望の電子回路部品を抜き取る前
にスイッチの操作によってその電子回路部品をデ−タ授
受不能状態に維持でき，その状態はランプの点灯状態を
見て確認でき，その電子回路部品の抜き取り作業中に外
部回路からデ−タが授受されても，この電子回路部品の
回路へのデ−タ授受信号が遮断されるので，デ−タが破
壊されることはなくなった。 また，所望の電子回路部品を抜き取る前に，スイッチ
の操作によってその電子回路部品をデ−タ授受不能状態
に維持しようとしても，その電子回路部品がデ−タ授受
中であればランプの点灯状態を見て確認できるから，こ
の電子回路部品の抜き取りを禁止するので，この電子回
路部品の回路へのデ−タ授受信号が遮断されることがな
く，デ−タが破壊されることはない。 なお，電子回路部品が外部回路とデ−タ授受中は従来
通りランプの点灯状態を見て抜き取り作業に入らないの
で，デ−タが破壊することはない。 また，電子回路部品装着の過渡時にデ−タの授受があ
っても確実にデ−タ授受の実行を禁止できるので，デ−
タが破壊されることはない。 さらに，電子回路部品装着後スイッチ操作によってデ
−タの授受が可能となった。The method for hot-detaching and detaching electronic circuit components according to the present invention has the following advantages because it is constructed as described above. As in the conventional case, before extracting a desired electronic circuit component, it is possible to confirm whether the extraction is possible by checking the lighting state of the lamp. Further, according to the present invention, before extracting a desired electronic circuit component, the electronic circuit component can be maintained in a data transfer disabled state by operating a switch, and the state can be confirmed by checking the lighting state of the lamp, and the electronic circuit component can be confirmed. Even if data is sent and received from an external circuit during the extracting operation, the data transfer signal to the circuit of the electronic circuit component is cut off, so that the data is not destroyed. Further, even if an attempt is made to maintain the electronic circuit component in a state in which data cannot be transferred by operating a switch before the desired electronic circuit component is extracted, if the electronic circuit component is transferring data, the lighting state of the lamp is changed. Therefore, the removal of the electronic circuit component is prohibited, so that the data transfer signal to the circuit of the electronic circuit component is not interrupted and the data is not destroyed. While the electronic circuit component is transmitting / receiving data to / from the external circuit, the lighting state of the lamp is not checked as in the conventional case, and no data is destroyed. Also, even if data is exchanged during the transition of the mounting of the electronic circuit components, the execution of the data exchange can be surely prohibited even if the data is exchanged.
Data is not destroyed. Further, after the electronic circuit parts are mounted, data can be exchanged by operating the switch.
【図１】本発明による電子回路部品の活線脱着方法を説
明するための回路例を示すブロック回路図である。FIG. 1 is a block circuit diagram showing an example of a circuit for explaining a method for attaching and detaching a live circuit of an electronic circuit component according to the present invention.
【図２】本発明を適用するデ−タ処理装置の構成例を示
す斜視図である。FIG. 2 is a perspective view showing a configuration example of a data processing apparatus to which the present invention is applied.
【図３】図１に示した実施例に対応する従来の電子回路
部品の活線脱着方法を説明するための回路例を示すブロ
ック回路図である。FIG. 3 is a block circuit diagram showing an example of a circuit for explaining a conventional method for hot-plugging and unplugging of electronic circuit components corresponding to the embodiment shown in FIG. 1;
【符号の説明】 １：電子回路部品（プリント板） １Ａ：プリント板等の電子回路部品を装着可能に構成し
た単位装置（カ−ド） １Ａ4：表示手段（ランプ） １Ｃ：電子回路部品脱着装置部回路（カ−ド脱着装置部
回路） ２：スイッチ手段（Ｄフリップフロップ回路） ３：ラッチ回路 ４，６，９，１０：インバ−ト手段 ５，７，８：２入力アンド回路 １１：３入力アンド回路 ２０：外箱 ２５：コネクタ ２６：コネクタ回路（マザ−ボ−ド等の回路部品） ＳＡ：スイッチ信号入力信号線 ＳＢ：デ−タ処理装置パワオンリセット信号入力信号線 ＳＣ：電子回路部品パワオンリセット信号入力信号線
（カ−ドパワオンリセット信号入力信号線） ＳＤ：デ−タ授受信号入力信号線（アクセス信号入力信
号線） ＯＡ：表示手段表示出力信号線（ランプ点灯出力信号
線） ＯＢ：デ−タ授受制御信号出力信号線（アクセス信号出
力信号線）[Description of Signs] 1: Electronic circuit parts (printed board) 1A: Unit device (card) configured to be able to mount electronic circuit parts such as printed board 1A 4 : Display means (lamp) 1C: Detachment of electronic circuit parts Device circuit (card detaching device circuit) 2: Switch means (D flip-flop circuit) 3: Latch circuit 4, 6, 9, 10: Invert means 5, 7, 8: Two-input AND circuit 11: 3-input AND circuit 20: outer box 25: connector 26: connector circuit (circuit components such as motherboard) SA: switch signal input signal line SB: data processing device power-on reset signal input signal line SC: electronic Circuit component power-on reset signal input signal line (card power-on reset signal input signal line) SD: data transfer signal input signal line (access signal input signal line) OA: display means display output signal line Lamp output signal line) OB: de - data transfer control signal output signal line (access signal output signal line)
Claims (1)
た電子回路部品と，当該複数の電子回路部品を相互に接
続するためのコネクタ回路と，当該コネクタ回路と上記
複数の電子回路部品を収納するコネクタ類を装着した外
箱を有するデ−タ処理装置であって，上記一つの電子回
路部品内回路と上記コネクタ回路を経由する所定回路と
の間のデ−タ授受の許可状態，禁止状態を切り換えるス
イッチ手段と，当該スイッチ手段が禁止状態であり，か
つ，上記一つの電子回路部品と上記コネクタ回路を経由
する所定回路との間でデ−タ授受を行っていない場合の
み当該電子回路部品を上記コネクタ回路より脱着可能で
あることを表示する手段とを備えた電子回路部品の活線
脱着方法において，上記デ−タ処理装置で作成するパワ
オンリセット信号が出力されていない条件で当該一つの
電子回路部品内回路で作成されるパワオンリセット信号
によって上記スイッチ手段を禁止状態にする手段と，上
記デ−タ処理装置で作成するパワオンリセット信号と当
該電子回路部品内回路で作成されるパワオンリセット信
号との同時入力によって上記スイッチ手段を許可状態に
する手段と，上記スイッチ手段が許可状態であり，上記
デ−タ処理装置で作成されるパワオンリセット信号と当
該電子回路部品内回路で作成されるパワオンリセット信
号のいずれもが出力されていない場合には上記コネクタ
回路との脱着禁止表示をしてデ−タ授受を許可する手段
とを上記複数の電子回路部品の内，任意の電子回路部品
それぞれに備え，上記デ−タ授受許可時以外に所望する
電子回路部品を脱着することにより，デ−タを破壊する
ことなく活線脱着するようにしたことを特徴とする電子
回路部品の活線脱着方法。An electronic circuit component having a plurality of electronic circuits formed therein, a connector circuit for interconnecting the plurality of electronic circuit components, and a housing for accommodating the connector circuit and the plurality of electronic circuit components. A data processing device having an outer box having connectors mounted thereon, wherein a data transmission / reception state between a circuit inside the one electronic circuit component and a predetermined circuit passing through the connector circuit is permitted and prohibited. Switch means for switching between the electronic circuit parts and the electronic circuit parts only when data is not exchanged between the one electronic circuit part and a predetermined circuit passing through the connector circuit. And a means for indicating that the electronic circuit component can be detached from the connector circuit. The power-on reset signal generated by the data processing device is Means for disabling the switch means by a power-on reset signal generated by the one circuit in the electronic circuit component under the condition of not being output; a power-on reset signal generated by the data processing device; Means for enabling the switch means by a simultaneous input with a power-on reset signal generated by a circuit in the circuit component; and a power-on reset generated by the data processing device, wherein the switch means is enabled. When neither the signal nor the power-on reset signal generated by the circuit in the electronic circuit component is output, the means for displaying the connection / disconnection prohibition with the connector circuit and permitting the data transfer are provided. By preparing and removing desired electronic circuit components except when the above-mentioned data transmission / reception is permitted, the electronic circuit components are prepared for each of the electronic circuit components. - hot-desorption method for an electronic circuit component, characterized in that so as to hot desorbed without breaking the data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5028478A JP3039178B2 (en) | 1993-01-26 | 1993-01-26 | Hot-line desorption of electronic circuit components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5028478A JP3039178B2 (en) | 1993-01-26 | 1993-01-26 | Hot-line desorption of electronic circuit components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06222860A JPH06222860A (en) | 1994-08-12 |
| JP3039178B2 true JP3039178B2 (en) | 2000-05-08 |
Family
ID=12249765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5028478A Expired - Lifetime JP3039178B2 (en) | 1993-01-26 | 1993-01-26 | Hot-line desorption of electronic circuit components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039178B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101273909B1 (en) | 2008-10-28 | 2013-06-14 | 에스케이플래닛 주식회사 | A recommendation system, a recommendation method, a service server, an end terminal, a connecting method and a storage means for efficient connection |
| JP5731997B2 (en) * | 2012-03-01 | 2015-06-10 | 株式会社日立製作所 | Hot-wire insertion / extraction device and hot-wire insertion / extraction method |
-
1993
- 1993-01-26 JP JP5028478A patent/JP3039178B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06222860A (en) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0130733B1 (en) | Multiprocessor system | |
| US5995376A (en) | Chassis which includes configurable slot 0 locations | |
| US5297272A (en) | Apparatus for automatically disabling and isolating a computer's original processor upon installation of a processor upgrade card | |
| US20030188083A1 (en) | Method and apparatus for setting timing parameters | |
| PL185922B1 (en) | Method of and apparatus for adding and removing the components of a data processing system without shutting down the last mentioned one | |
| CN201741410U (en) | On-line burning system provided with plurality of EEPROMs | |
| EP0990973B1 (en) | Method and apparatus facilitating insertion and removal of modules in a computer system | |
| JP3039178B2 (en) | Hot-line desorption of electronic circuit components | |
| US6662255B1 (en) | System for housing CompactPCI adapters in a non-CompactPCI frame | |
| CN109697179B (en) | Hardware resource expansion system and hot plug management device | |
| JP2008065364A (en) | Extension system, add-in card, and external device | |
| CN117176499A (en) | Communication transmission method, device, system, equipment and medium of master-slave equipment | |
| JP4201369B2 (en) | Computer bus expansion | |
| CN216017047U (en) | Multifunctional test board card | |
| US20090235009A1 (en) | Video surveillance motherboard for host computer | |
| JP2808932B2 (en) | Hot-line desorption equipment for printed boards | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| JP3220026B2 (en) | Master / slave automatic setting system | |
| JP2980454B2 (en) | State protection method | |
| CN115422110B (en) | Port configuration method of electronic equipment and PCIE Switch chip | |
| JPH113142A (en) | Hot-line inserting/ejecting structure for module at programmable controller | |
| JP2667570B2 (en) | Processor status display device of multi-computer system | |
| JPH10144088A (en) | Write-in method for electrically erasable programmable rom | |
| KR100405598B1 (en) | Board Dual Architecture In Compact PCI System | |
| KR20040033421A (en) | Process apparatus hot swap of compact PCI |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |