JP3036500B2 - フォトレジストパターン形成方法及び半導体基板 - Google Patents
フォトレジストパターン形成方法及び半導体基板Info
- Publication number
- JP3036500B2 JP3036500B2 JP9347307A JP34730797A JP3036500B2 JP 3036500 B2 JP3036500 B2 JP 3036500B2 JP 9347307 A JP9347307 A JP 9347307A JP 34730797 A JP34730797 A JP 34730797A JP 3036500 B2 JP3036500 B2 JP 3036500B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- photoresist pattern
- pattern
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体基板上に形
成されたフォトレジスト膜を所望の半導体集積回路パタ
ーンを描いたマスクまたはレチクルを通して露光し、P
EB処理後、現像液を用いて現像しフォトレジストパタ
ーンを形成する技術において、特に化学増幅レジストを
用いるフォトレジストパターン形成方法及び半導体基板
の技術に関する。
成されたフォトレジスト膜を所望の半導体集積回路パタ
ーンを描いたマスクまたはレチクルを通して露光し、P
EB処理後、現像液を用いて現像しフォトレジストパタ
ーンを形成する技術において、特に化学増幅レジストを
用いるフォトレジストパターン形成方法及び半導体基板
の技術に関する。
【0002】
【従来の技術】従来の光リソグラフイでは、その露光光
にg線(436nm)、i線(365nm)を用いたも
ので、そのレジストとしては、ベース樹脂にノボラック
樹脂を用い、感光剤にナフトキノンジアジドを用いた溶
解抑止型ポジ塑レジストが主流であった。
にg線(436nm)、i線(365nm)を用いたも
ので、そのレジストとしては、ベース樹脂にノボラック
樹脂を用い、感光剤にナフトキノンジアジドを用いた溶
解抑止型ポジ塑レジストが主流であった。
【0003】しかし、より微細化に有利な遠赤外光であ
るエキシマレーザー光(248nm、193nm等)を
用いたリソグラフイが必要となり、そのレジストとして
は従来のg線、i線用レジストでは光吸収が大きすぎる
ため、レジストパターンがテーパー形状になり、矩形な
レジストパターンが得られないという状況であった。
るエキシマレーザー光(248nm、193nm等)を
用いたリソグラフイが必要となり、そのレジストとして
は従来のg線、i線用レジストでは光吸収が大きすぎる
ため、レジストパターンがテーパー形状になり、矩形な
レジストパターンが得られないという状況であった。
【0004】そこで、光酸発生剤から発生する酸触媒の
増感反応を利用した化学増幅系レジストが考案され、短
波長リソグラフイ用レジスト、また高感度が要求される
電子線リソグラフイ用レジストとして主流となりつつあ
る。
増感反応を利用した化学増幅系レジストが考案され、短
波長リソグラフイ用レジスト、また高感度が要求される
電子線リソグラフイ用レジストとして主流となりつつあ
る。
【0005】この技術は、図7及び図8に示すように、
ウエハー301上の被加工膜302の上に化学増幅レジ
スト314によるフォトレジスト膜を形成し、そのフォ
トレジスト膜を所望の半導体集積回路パターンを描いた
マスクまたはレチクルを通して露光し、PEB処理後、
現像液を用いて現像し、図9に示すような化学増幅レジ
ストパターン325を形成するものである。
ウエハー301上の被加工膜302の上に化学増幅レジ
スト314によるフォトレジスト膜を形成し、そのフォ
トレジスト膜を所望の半導体集積回路パターンを描いた
マスクまたはレチクルを通して露光し、PEB処理後、
現像液を用いて現像し、図9に示すような化学増幅レジ
ストパターン325を形成するものである。
【0006】しかし、化学増幅系レジストでは、露光に
よって発生した酸が下地基板界面で下地基板上の塩基性
物質で中和されて失活し、後のPEB処理で可溶化反応
が進行しないため、基板界面に空気中より付着した徹量
の塩基性不純物によりレジスト膜中の酸が失活すること
が原因で、ポジ型レジストの場合は図9に示すようにP
EB処理で可溶化反応が進行せず、パターン寸法に対し
て10%以上の裾引き形状が発生する。
よって発生した酸が下地基板界面で下地基板上の塩基性
物質で中和されて失活し、後のPEB処理で可溶化反応
が進行しないため、基板界面に空気中より付着した徹量
の塩基性不純物によりレジスト膜中の酸が失活すること
が原因で、ポジ型レジストの場合は図9に示すようにP
EB処理で可溶化反応が進行せず、パターン寸法に対し
て10%以上の裾引き形状が発生する。
【0007】ネガ型レジストの場合は樹脂の架橋が阻害
され、パターンのくびれ等が発生する。特に下地被加工
膜がSi3N4膜、BPSG膜、TiN膜の場合、その
影響が大きく見られる。そのため現像後得られるレジス
トパターンの解像性、焦点深度、また寸法精度が大幅に
損なわれ、例えば市販のシプレイ社製化学増幅系レジス
トSNR−248を用いた場合、解像性が2分の1以下
に低下するという問題点がある。
され、パターンのくびれ等が発生する。特に下地被加工
膜がSi3N4膜、BPSG膜、TiN膜の場合、その
影響が大きく見られる。そのため現像後得られるレジス
トパターンの解像性、焦点深度、また寸法精度が大幅に
損なわれ、例えば市販のシプレイ社製化学増幅系レジス
トSNR−248を用いた場合、解像性が2分の1以下
に低下するという問題点がある。
【0008】この問題点を解決する方法として、従来よ
り、いくつかの方法が提案されており、塩基性不純物の
存在する基板表面とレジスト膜を遮断するために、主に
従来から用いられている有機反射防止膜(例えばPro
c.SPIE,2195,p422−446,199
4)が使われており、この場合、500nm以下の微細
パターンに対しては有機反射防止膜の加工に、ウェット
処理ではアンダーカットが生じる。
り、いくつかの方法が提案されており、塩基性不純物の
存在する基板表面とレジスト膜を遮断するために、主に
従来から用いられている有機反射防止膜(例えばPro
c.SPIE,2195,p422−446,199
4)が使われており、この場合、500nm以下の微細
パターンに対しては有機反射防止膜の加工に、ウェット
処理ではアンダーカットが生じる。
【0009】そのため、有機反射防止膜専用のドライエ
ッチング工程が追加されるが、一般に有機膜のドライエ
ッチングは寸法制御性に劣り、500nm以下の微細パ
ターンを再現性良く形成するためには不利な方法となっ
ていた。
ッチング工程が追加されるが、一般に有機膜のドライエ
ッチングは寸法制御性に劣り、500nm以下の微細パ
ターンを再現性良く形成するためには不利な方法となっ
ていた。
【0010】また、特開昭61−171131におい
て、反射防止膜としてアモルフアスシリコンを使用する
ことが開示されているが、化学増幅レジスト固有の問題
である下地基板の塩基性物質によるレジストパターンの
形状劣化に関しては開示されていない。
て、反射防止膜としてアモルフアスシリコンを使用する
ことが開示されているが、化学増幅レジスト固有の問題
である下地基板の塩基性物質によるレジストパターンの
形状劣化に関しては開示されていない。
【0011】なお、図4、図5、図6に、塩基性不純物
の存在する基板表面とレジスト膜とを遮断するための有
機反射防止膜を形成する工程断面図を示す。ここでは、
化学増幅レジスト214を施す前に、ウエハー上の被加
工膜の上に有機反射防止膜203を形成しておき、上述
の処理工程によって、図6に示すような化学増幅レジス
トパターンを形成している。
の存在する基板表面とレジスト膜とを遮断するための有
機反射防止膜を形成する工程断面図を示す。ここでは、
化学増幅レジスト214を施す前に、ウエハー上の被加
工膜の上に有機反射防止膜203を形成しておき、上述
の処理工程によって、図6に示すような化学増幅レジス
トパターンを形成している。
【0012】
【発明が解決しようとする課題】しかしながら、このよ
うに、従来から用いられている有機反射防止膜を利用し
て、レジスト膜と基板界面における酸失活を防止した場
合、有機反射防止膜の光吸収とレジスト膜の光透過率が
適正な値に調整されていないとパターンの矩形性が失わ
れ、光吸収が強すぎる場合、レジスト膜底部まで露光光
が到達しないため、逆テーバー形状になる。
うに、従来から用いられている有機反射防止膜を利用し
て、レジスト膜と基板界面における酸失活を防止した場
合、有機反射防止膜の光吸収とレジスト膜の光透過率が
適正な値に調整されていないとパターンの矩形性が失わ
れ、光吸収が強すぎる場合、レジスト膜底部まで露光光
が到達しないため、逆テーバー形状になる。
【0013】すなわち、反射防止膜を用いた場合、その
上に形成して用いるレジストはその透過率が非常に高い
ものに制限され、このような高透過率のレジストしか用
いることができないという問題がある。
上に形成して用いるレジストはその透過率が非常に高い
ものに制限され、このような高透過率のレジストしか用
いることができないという問題がある。
【0014】また、化学増幅レジストの場合、レジスト
中の酸発生剤から発生される酸強度と、下層有機反射防
止膜の酸性度が大きく異なる場合、レジスト膜と基板界
面での酸濃度が大きく異なり、下層反射防止膜の酸強度
が大きすぎる場合、レジスト膜中に酸が拡散し、ポジ型
レジストでほパターンのくびれ、ネガ型レジストではパ
ターンの裾引きが見られ、また下層反射防止膜の酸強度
が小さすぎる場合、各々逆の現象が見られる。
中の酸発生剤から発生される酸強度と、下層有機反射防
止膜の酸性度が大きく異なる場合、レジスト膜と基板界
面での酸濃度が大きく異なり、下層反射防止膜の酸強度
が大きすぎる場合、レジスト膜中に酸が拡散し、ポジ型
レジストでほパターンのくびれ、ネガ型レジストではパ
ターンの裾引きが見られ、また下層反射防止膜の酸強度
が小さすぎる場合、各々逆の現象が見られる。
【0015】さらに、下層反射防止膜を加工する際には
ドライエッチングが用いられるが、その際、レジスト膜
と下層反射防止膜との選択比が約1とほとんど選択性の
ない状態でエッチングされるため、エッチングによるレ
ジストパターンの膜減りに起因して、例えば市販のシプ
レイ社製化学増幅系レジストSNR−248を用いた場
合、解像性、焦点深度の20%以上の低下、また寸法制
御性の30%以上の大幅低下等の問題が顕在化してく
る。
ドライエッチングが用いられるが、その際、レジスト膜
と下層反射防止膜との選択比が約1とほとんど選択性の
ない状態でエッチングされるため、エッチングによるレ
ジストパターンの膜減りに起因して、例えば市販のシプ
レイ社製化学増幅系レジストSNR−248を用いた場
合、解像性、焦点深度の20%以上の低下、また寸法制
御性の30%以上の大幅低下等の問題が顕在化してく
る。
【0016】また、ドライエッチングの工程が追加され
るため、パターンが得られるまでの工程数が増大し、コ
ストが増大するという問題点もある。特に微細パターン
形成に対しては、フォトレジストパターンの形状劣化、
解像性、焦点深度、寸法制御性の劣化は致命的である。
るため、パターンが得られるまでの工程数が増大し、コ
ストが増大するという問題点もある。特に微細パターン
形成に対しては、フォトレジストパターンの形状劣化、
解像性、焦点深度、寸法制御性の劣化は致命的である。
【0017】よって、本発明は、化学増幅レジストを用
いたフォトレジストパターンの形成技術において、基板
界面でのレジストパターンの形状劣化を解消し、矩形な
フォトレジストパターンを再現性良く形成することを目
的とする。
いたフォトレジストパターンの形成技術において、基板
界面でのレジストパターンの形状劣化を解消し、矩形な
フォトレジストパターンを再現性良く形成することを目
的とする。
【0018】
【課題を解決するための手段】前記課題を解決するた
め、本発明では、化学増幅レジストのフォトレジスト膜
が形成された半導体基板に、所望の半導体集積回路パタ
ーンを描いたマスクまたはレチクルを通して露光し、P
EB処理後、現像液を用いて現像しフォトレジストパタ
ーンを形成する方法において、半導体基板とレジスト膜
との間にスパッタされたシリコン膜を形成する方法とし
た。ここで、スパッタされたシリコン膜の膜厚として
は、20〜100nmの範囲とすることが望ましい。さ
らに、このスパッタされたシリコン膜の膜厚は、20〜
50nmの範囲とするのが大変好適である。また、半導
体基板がウエハーであり、そのウエハーの表面に被加工
膜を形成し、その被加工膜の上にスパッタされたシリコ
ン膜を形成することもできる。この被加工膜について
は、Si3N4、BPSG、TiN等により形成するこ
ともできる。また、化学増幅レジストのフォトレジスト
膜は、70nm程度の厚さに形成することもできる。一
方、本発明の半導体基板は、表面に被加工膜を有するウ
エハーと、被加工膜の上に形成したスパッタされたシリ
コン膜と、そのシリコン膜の上に形成した化学増幅レジ
ストによるフォトレジスト膜とを含む構成とした。その
場合、スパッタされたシリコン膜の膜厚は、20〜10
0nmの範囲とするのが好適である。
め、本発明では、化学増幅レジストのフォトレジスト膜
が形成された半導体基板に、所望の半導体集積回路パタ
ーンを描いたマスクまたはレチクルを通して露光し、P
EB処理後、現像液を用いて現像しフォトレジストパタ
ーンを形成する方法において、半導体基板とレジスト膜
との間にスパッタされたシリコン膜を形成する方法とし
た。ここで、スパッタされたシリコン膜の膜厚として
は、20〜100nmの範囲とすることが望ましい。さ
らに、このスパッタされたシリコン膜の膜厚は、20〜
50nmの範囲とするのが大変好適である。また、半導
体基板がウエハーであり、そのウエハーの表面に被加工
膜を形成し、その被加工膜の上にスパッタされたシリコ
ン膜を形成することもできる。この被加工膜について
は、Si3N4、BPSG、TiN等により形成するこ
ともできる。また、化学増幅レジストのフォトレジスト
膜は、70nm程度の厚さに形成することもできる。一
方、本発明の半導体基板は、表面に被加工膜を有するウ
エハーと、被加工膜の上に形成したスパッタされたシリ
コン膜と、そのシリコン膜の上に形成した化学増幅レジ
ストによるフォトレジスト膜とを含む構成とした。その
場合、スパッタされたシリコン膜の膜厚は、20〜10
0nmの範囲とするのが好適である。
【0019】本発によれば、化学増幅レジストの下地基
板界面での塩基性物質による酸失活に起因するパターン
形状の裾引き、くびれを解消する。それは、レジスト膜
と基板表面を遮断するためのスパッタされたシリコン膜
を形成するようにしているからである。
板界面での塩基性物質による酸失活に起因するパターン
形状の裾引き、くびれを解消する。それは、レジスト膜
と基板表面を遮断するためのスパッタされたシリコン膜
を形成するようにしているからである。
【0020】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。図1〜図3は、本発
明の実施の形態に係るフォトレジストパターン形成方法
を説明する工程断面図である。
について図面を参照して説明する。図1〜図3は、本発
明の実施の形態に係るフォトレジストパターン形成方法
を説明する工程断面図である。
【0021】図1に示すように、ウェハー101上には
被加工膜102、例えばSi3N4、BPSG、TiN
等の膜が形成されている上に、本発明で提供するスパッ
タされたシリコン膜103が50nm程度の厚さで形成
されている様子を示している。ここで、スパッタされた
シリコン膜103の膜厚が大きすぎる場合、後のエッチ
ング工程における加工時に、レジスト膜とスパッタされ
たシリコン膜のエッチング速度の違いに起因して、レジ
ストパターンの変形、くびれ、寸法制御性の低下等が生
じる恐れがあるため、スパッタされたシリコン膜の膜厚
は20〜100nm程度が望ましい。さらに望ましく
は、20〜50nmである。
被加工膜102、例えばSi3N4、BPSG、TiN
等の膜が形成されている上に、本発明で提供するスパッ
タされたシリコン膜103が50nm程度の厚さで形成
されている様子を示している。ここで、スパッタされた
シリコン膜103の膜厚が大きすぎる場合、後のエッチ
ング工程における加工時に、レジスト膜とスパッタされ
たシリコン膜のエッチング速度の違いに起因して、レジ
ストパターンの変形、くびれ、寸法制御性の低下等が生
じる恐れがあるため、スパッタされたシリコン膜の膜厚
は20〜100nm程度が望ましい。さらに望ましく
は、20〜50nmである。
【0022】図2では、スパッタされたシリコン膜11
3の上に、化学増幅レジスト114を70nm程度の厚
さで回転塗布にて形成した様子を示している。
3の上に、化学増幅レジスト114を70nm程度の厚
さで回転塗布にて形成した様子を示している。
【0023】図3では、所望の半導体集積回路パターン
を描いたマスクまたはレチクルを通して露光し、PEB
処理後、アルカリ現像液を用いて現像し化学増幅レジス
トパターン125が形成された様子を示している。
を描いたマスクまたはレチクルを通して露光し、PEB
処理後、アルカリ現像液を用いて現像し化学増幅レジス
トパターン125が形成された様子を示している。
【0024】この方法によってレジストパターンを形成
した場合、レジスト膜と下地基板表面がスパッタされた
シリコン膜にて遮断されているため、レジストと基板界
面での酸の失活が防止でき、裾引き形状等の無い矩形な
レジストバターン125を得ることができる。
した場合、レジスト膜と下地基板表面がスパッタされた
シリコン膜にて遮断されているため、レジストと基板界
面での酸の失活が防止でき、裾引き形状等の無い矩形な
レジストバターン125を得ることができる。
【0025】
【発明の効果】以上説明したように本発明のフォトレジ
ストパターン形成方法は、塩基性不純物の含まれる下地
基板と、レジスト膜とをスパッタされたシリコン膜で遮
断することにより、レジスト膜中の酸の失活を防止でき
るため、化学増幅レジストパターンの基板界面での形状
劣化、例えば裾引き形状やくびれ形状をはぼ完全に解消
することができ、矩形なレジストパターンを得ることが
できる。
ストパターン形成方法は、塩基性不純物の含まれる下地
基板と、レジスト膜とをスパッタされたシリコン膜で遮
断することにより、レジスト膜中の酸の失活を防止でき
るため、化学増幅レジストパターンの基板界面での形状
劣化、例えば裾引き形状やくびれ形状をはぼ完全に解消
することができ、矩形なレジストパターンを得ることが
できる。
【0026】その結果、例えば市敗のシプレイ社製化学
増幅系レジストSNR−248を用いた場合、解像性、
焦点深度、寸法精度とも格段(10%以上)の向上を図
ることができる。
増幅系レジストSNR−248を用いた場合、解像性、
焦点深度、寸法精度とも格段(10%以上)の向上を図
ることができる。
【0027】また、本発明のスパッタされたシリコン膜
の加工はドライエッチングで行うが、下層有機反射防止
膜を用いたときのようにドライエッチングによる寸法制
御性の低下もなく、寸法制御性、歩留まりの面でも有利
になる。
の加工はドライエッチングで行うが、下層有機反射防止
膜を用いたときのようにドライエッチングによる寸法制
御性の低下もなく、寸法制御性、歩留まりの面でも有利
になる。
【0028】さらに、本発明のスパッタされたシリコン
膜はデバイスの電気特性に大きな影響を与える重金属等
が含まれておらず、あらゆるレジストプロセスに対し
て、利用することができ、所望の効果を得ることができ
る。
膜はデバイスの電気特性に大きな影響を与える重金属等
が含まれておらず、あらゆるレジストプロセスに対し
て、利用することができ、所望の効果を得ることができ
る。
【0029】またスパッタされたシリコン膜の反射率
は、248nmのKrFエキシマレーザー光に村して約
50%程度の適度な反射率を有しており、有機反射防止
膜の場合のように光吸収が強すぎ、レジスト膜底部まで
露光光が到達しないため、ポジ型レジストではレジスト
パターンがテーパー形状、またネガ型レジストでは逆テ
ーパー形状になるという現象もなく、矩形なパターンを
形成することができる。
は、248nmのKrFエキシマレーザー光に村して約
50%程度の適度な反射率を有しており、有機反射防止
膜の場合のように光吸収が強すぎ、レジスト膜底部まで
露光光が到達しないため、ポジ型レジストではレジスト
パターンがテーパー形状、またネガ型レジストでは逆テ
ーパー形状になるという現象もなく、矩形なパターンを
形成することができる。
【0030】さらに、反射防止膜を用いた場合、その上
に形成して用いるレジストはその透過率が非常に高いも
のに制限されたが、スパッタされたシリコン膜の場合、
適度な反射率を有するため、このようなレジストの透過
率に村する制約も少なく、市販されているはとんどの化
学増幅レジストを用いることができる。
に形成して用いるレジストはその透過率が非常に高いも
のに制限されたが、スパッタされたシリコン膜の場合、
適度な反射率を有するため、このようなレジストの透過
率に村する制約も少なく、市販されているはとんどの化
学増幅レジストを用いることができる。
【0031】特に微細パターン形成に対してはその効果
は大きく、矩形のフォトレジストパターンを再現性よく
形成することができる。
は大きく、矩形のフォトレジストパターンを再現性よく
形成することができる。
【0032】
【図1】本発明の実施の形態に係るフォトレジストパタ
ーン形成方法を説明する工程断面図である。
ーン形成方法を説明する工程断面図である。
【図2】本発明の実施の形態に係るフォトレジストパタ
ーン形成方法を説明する工程断面図である。
ーン形成方法を説明する工程断面図である。
【図3】本発明の実施の形態に係るフォトレジストパタ
ーン形成方法を説明する工程断面図である。
ーン形成方法を説明する工程断面図である。
【図4】従来のフォトレジストパターン形成方法の一例
を説明するために示した工程断面図である。
を説明するために示した工程断面図である。
【図5】従来のフォトレジストパターン形成方法の一例
を説明するために示した工程断面図である。
を説明するために示した工程断面図である。
【図6】従来のフォトレジストパターン形成方法の一例
を説明するために示した工程断面図である。
を説明するために示した工程断面図である。
【図7】従来のフォトレジストパターン形成方法の他の
例を説明するために示した工程断面図である。
例を説明するために示した工程断面図である。
【図8】従来のフォトレジストパターン形成方法の他の
例を説明するために示した工程断面図である。
例を説明するために示した工程断面図である。
【図9】従来のフォトレジストパターン形成方法の他の
例を説明するために示した工程断面図である。
例を説明するために示した工程断面図である。
101、111、121 ウエハー 201、211、221 ウエハー 301、311、321 ウエハー 102、112、122 被加工膜 202、212、122 被加工膜 302、312、122 被加工膜 103、113、123 スパッタされたシリコン膜 114、214、314 化学増幅レジスト 125、225、325 化学増幅レジストパターン 203、213、223 有機反射防止膜
Claims (8)
- 【請求項1】 化学増幅レジストのフォトレジスト膜が
形成された半導体基板に、所望の半導体集積回路パター
ンを描いたマスクまたはレチクルを通して露光し、PE
B処理後、現像液を用いて現像しフォトレジストパター
ンを形成する方法において、半導体基板とレジスト膜と
の間にスパッタされたシリコン膜を形成することを特徴
とする、フォトレジストパターン形成方法。 - 【請求項2】 スパッタされたシリコン膜の膜厚が、2
0〜100nmの範囲であることを特徴とする、請求項
1記載のフォトレジストパターン形成方法。 - 【請求項3】 スパッタされたシリコン膜の膜厚が、2
0〜50nmの範囲であることを特徴とする、請求項1
又は2記載のフォトレジストパターン形成方法。 - 【請求項4】 半導体基板がウエハーであり、そのウエ
ハーの表面に被加工膜があり、その被加工膜の上にスパ
ッタされたシリコン膜があることを特徴とする、請求項
1〜3に記載のフォトレジストパターン形成方法。 - 【請求項5】 被加工膜が、Si3N4、BPSG、T
iN等からなることを特徴とする、請求項4記載のフォ
トレジストパターン形成方法。 - 【請求項6】 化学増幅レジストのフォトレジスト膜
が、70nm程度の厚さであることを特徴とする、請求
項1〜5記載のフォトレジストパターン形成方法。 - 【請求項7】 表面に被加工膜を有するウエハーと、被
加工膜の上に形成したスパッタされたシリコン膜と、そ
のシリコン膜の上に形成した化学増幅レジストによるフ
ォトレジスト膜とを含むことを特徴とする、半導体基
板。 - 【請求項8】 スパッタされたシリコン膜の膜厚が、2
0〜100nmの範囲であることを特徴とする、請求項
7記載の半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9347307A JP3036500B2 (ja) | 1997-12-03 | 1997-12-03 | フォトレジストパターン形成方法及び半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9347307A JP3036500B2 (ja) | 1997-12-03 | 1997-12-03 | フォトレジストパターン形成方法及び半導体基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11168089A JPH11168089A (ja) | 1999-06-22 |
JP3036500B2 true JP3036500B2 (ja) | 2000-04-24 |
Family
ID=18389338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9347307A Expired - Fee Related JP3036500B2 (ja) | 1997-12-03 | 1997-12-03 | フォトレジストパターン形成方法及び半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3036500B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006287236A (ja) * | 2006-04-07 | 2006-10-19 | Hoya Corp | マスクブランク、及びマスク |
JP5317137B2 (ja) * | 2011-02-04 | 2013-10-16 | Hoya株式会社 | マスクブランク、及びマスク |
-
1997
- 1997-12-03 JP JP9347307A patent/JP3036500B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11168089A (ja) | 1999-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060160028A1 (en) | Method of forming fine patterns of a semiconductor device | |
US20060051956A1 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
US6610616B2 (en) | Method for forming micro-pattern of semiconductor device | |
US6100010A (en) | Photoresist film and method for forming pattern thereof | |
KR20040094706A (ko) | 이중 파장을 이용한 자기정렬 패턴 형성 방법 | |
JP2764542B2 (ja) | 微細レジストパターン形成方法 | |
US6420101B1 (en) | Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure | |
JP3031287B2 (ja) | 反射防止膜材料 | |
JP3036500B2 (ja) | フォトレジストパターン形成方法及び半導体基板 | |
US4816380A (en) | Water soluble contrast enhancement layer method of forming resist image on semiconductor chip | |
US6090523A (en) | Multi-resin material for an antireflection film to be formed on a workpiece disposed on a semiconductor substrate | |
KR0160921B1 (ko) | 레지스트 패턴의 형성방법 | |
KR100603700B1 (ko) | 화학적으로 증폭된 포토레지스트의 해상도를 향상시키는방법 | |
US20020187434A1 (en) | Process for device fabrication in which the size of lithographically produced features is subsequently reduced | |
JP3055512B2 (ja) | 化学増幅ポジ型レジスト | |
US6183938B1 (en) | Conformal organic coatings for sidewall patterning of sublithographic structures | |
JPH06110214A (ja) | レジストパターンの形成方法 | |
JPH0669118A (ja) | レジストパターンの形成方法 | |
US6815367B2 (en) | Elimination of resist footing on tera hardmask | |
JPH11168054A (ja) | レジストパターン形成方法及び露光用レジスト膜 | |
US20060040216A1 (en) | Method of patterning photoresist film | |
JP2000056476A (ja) | レジストパターン形成方法 | |
JPH0831726A (ja) | フォトレジストパターンの形成方法 | |
JP2001185473A (ja) | レジストパターンの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |