JP3034022B2 - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP3034022B2
JP3034022B2 JP2337785A JP33778590A JP3034022B2 JP 3034022 B2 JP3034022 B2 JP 3034022B2 JP 2337785 A JP2337785 A JP 2337785A JP 33778590 A JP33778590 A JP 33778590A JP 3034022 B2 JP3034022 B2 JP 3034022B2
Authority
JP
Japan
Prior art keywords
pad
external lead
pin
hole
out terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2337785A
Other languages
English (en)
Other versions
JPH03232256A (ja
Inventor
正英 松田
康昭 深津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2337785A priority Critical patent/JP3034022B2/ja
Publication of JPH03232256A publication Critical patent/JPH03232256A/ja
Application granted granted Critical
Publication of JP3034022B2 publication Critical patent/JP3034022B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Mounting Of Printed Circuit Boards And The Like (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、多層セラミックス基板に設けられたパッド
に外部引出し端子が固着されてなる半導体パッケージに
関する。
[従来の技術] 従来、例えばピングリッドアレイ等の半導体パッケー
ジにおいては第2図に示すように、0.1〜0.2mm径のスル
ーホール21が形成されると共に、そのスルーホール21内
及び表面に導体回路22が形成されたグリーンシート23を
複数枚積層して焼成することにより、パッケージの本体
たる積層配線板24を形成していた。そして、その積層配
線板24の下面に、あらためてタングステンを主成分とす
るメタライズペーストによってパターン印刷を施し、そ
の印刷部位を局部焼成することによってピンパッド25を
形成していた。その後、このピンパッド25上にピン状の
外部引出し端子26をロウ付けによって固着することによ
り、ピングリッドアレイを形成していた。
[発明が解決しようとする課題] しかし、上記パッケージにおいては、ピンパッド25は
積層配線板24を形成した後の別工程にて局部焼成により
形成されていたため、ピンパッド25と積層配線板24との
間の接合強度が充分でなかった。しかも複数のピンパッ
ド25間で接合強度のバラ付きが大きいために、接合強度
の弱い部分ではピンパッドの脱落を生じる虞れがあっ
た。
また、ロウ付け時の熱は、前記ピンパッド25を介して
積層配線板24の最下層に位置するセラミックス基材のス
ルーホール21内に伝達される。そのスルーホール径は比
較的小さいために、該スルーホール21の周辺部が集中的
に加熱され、当該部位S(第2図参照)にクラックが発
生し、外部引出し端子26及びピンパッド25の剥離脱落の
原因となっていた。
本発明は上記事情に鑑みなされたものであって、その
目的は、外部引出し端子を固着するためのパッドとパッ
ケージ本体との接合強度が強く、パッド及び外部引出し
端子の脱落がない半導体パッケージを提供することにあ
る。
[課題を解決するための手段及び作用] 上記課題を解決するために本発明は、本体と、その本
体内に形成された内装回路と、外部引出し端子と、前記
内装回路及び外部引出し端子に電気的に接続されると共
に、前記外部引出し端子を本体にロウを介して固定する
ためのパッドとを備えてなる半導体パッケージであっ
て、前記本体は複数の窒化アルミニウム製グリーンシー
トをラミネートした状態で焼成することにより積層形成
されてなり、前記パッドは少なくとも一つの窒化アルミ
ニウムセラミックス基板のスルーホール内に埋設されて
なると共に、前記パッドは前記外部引出し端子の取付部
よりも大きな取付面を有するものである。
この構成によれば、パッドは本体を構成するセラミッ
クス基板のスルーホール内に埋設されるため、パッドは
本体に対し非常に強固に接合される。従って、従来とは
異なり、パッド及び外部引出し端子が本体から脱落する
ことがない。
さて、前記セラミックスとしては、窒化アルミニウ
ム、アルミナ、ムライト、コージェライト等があげられ
るが、特に、半導体パッケージ本体の構成材料としては
熱伝導性に優れる窒化アルミニウムが好ましい。そし
て、これらセラミックスに有機樹脂バインダーや有機溶
剤等を配合し、シート状に成形することによりグリーン
シートが形成される。
パッドを設けるためのホールが形成されるグリーンシ
ートの厚さは0.2〜1.0mmの範囲が好適である。この厚さ
が0.2mm未満ではパッドとセラミックス基板との接合強
度の向上が図れず、1.0mmを超えると印刷によるホール
内への導体材料の充填が困難となる。
また、パッドを設けるためのホールの断面形状は特定
されず、円形状、矩形状等いずれの形状でもよい。仮に
ホールの断面形状が矩形状の場合、その幅は0.1〜1.0m
m、長さは0.1〜10mmの範囲が好適である。この幅及び長
さが0.1mm未満では導体材料の充填が困難となり、また
当該パッドに外部引出しピンを固着することが困難とな
る。一方、前記幅が1.0mmを超えるとパッドに取り付け
られる各外部引出し端子の間隔が不要に大きくなり、パ
ッケージの実装効率を低下させる。また、ホールの断面
形状が円形状の場合、その内径は0.8〜1.5mmの範囲が好
適である。
パッドが設けられるホール内には、導体材料を主成分
とするペーストがスクリーン印刷等によって充填され
る。この導体材料としては、タングステン、モリブデン
等が使用される。
続いて、前述のようにホールが形成され、かつその内
部に導体材料が充填されてなるグリーンシート、及び通
常の大きさのスルーホールが形成され、かつその内部に
導体材料が充填されてなるグリーンシートの各表面に
は、それぞれ前述のようなペーストによって所定パター
ンの導体回路がスクリーン印刷等によって形成される。
その後、これらグリーンシートは、前記ホールが形成
されてなるグリーンシートが最外層に位置するように積
層される。そして、この積層成形体には、仮焼及び脱脂
を経て本焼成が施され、多層セラミックス基板からなる
半導体パッケージの本体が形成される。これと同時に、
その本体内には導体材料からなるパッドが埋設されるが
如く一体形成される。
その後、各パッド上には、外部引出しピン又は外部引
出しリート等の外部引出し端子がロウ付け等によって固
着され、半導体パッケージが完成される。
以下に、本発明を具体化した第1実施例について説明
する。
[第1実施例] 本発明を半導体パッケージの一形態であるピングリッ
ドアレイに具体化した実施例を図面に従って説明する。
第1図に示したように、ピングリッドアレイの製造に
際し、複数枚の窒化アルミニウム製グリーンシート2を
ラミネートした状態で焼成することにより、本体として
の積層配線板3を形成している。
各グリーンシート2は、純度99.9%、平均粒径1μm
の窒化アルミニウム粉末100重量部に、トルエン及びエ
タノールを溶媒としたアクリル系バインダー10〜15重量
部を添加し混練してなる原料組成物を、シート形状に成
形して乾燥したものであり、各グリーンシート2には0.
2mm径のスルーホール4を多数形成している。ここで、
積層配線板3の最下層には配置されるグリーンシート2a
には、断面円形状で内径が1.0mmのスルーホール6(以
下、パッド孔6という)を所定間隔を隔てて複数形成し
ている。
続いて、各グリーンシート2,2aに対し、平均粒径1.1
μmのタングステンを主成分とするメタライズペースト
にてパターン印刷を施すことにより、各スルーホール4
及びパッド孔6内に該ペーストを充填すると共に、各グ
リーンシート2,2aの表面に導体回路5を形成している。
そして、各シート2,2aをラミネート後、加熱乾燥してバ
インダー及びメタライズペーストに含まれる溶媒を除去
することにより、各グリーンシート2,2aのスルーホール
4内及びシート表面に導体回路5を定着させると共に、
最下層のグリーンシート2aのパッド孔6内にピンパッド
8を形成している。
次いで、各シート2,2aを積層してなる積層成形体を常
圧窒素雰囲気下、所定の温度条件(350〜1550℃)にて
加熱することにより、グリーンシート2,2a中のバインダ
ーを分解除去して該積層成形体に仮焼及び脱脂を施して
いる。引き続き、この積層成形体を1850℃まで加熱して
本焼成することにより、積層配線板3を得た。
更に、この積層配線板3の上面には、前述のようなメ
タライズペーストによるパターン印刷及びその印刷部位
の局部焼成により、又はスパッタリング等のパターニン
グにより導体回路5を形成している。また、積層配線板
3の上面側には、ICチップ等の電子部品を搭載するため
のキャビティ9が超音波ザグリ加工によって形成され
る。そして、この積層配線板3を洗浄した後、前記メタ
ライズペースト等を使用し前記と同様にして、キャビテ
ィ9内に導体回路(図示略)を形成している。このよう
にして、キャビティ9内の導体回路と前記ピンパッド8
とは積層配線板3内の導体回路5を介して電気的に接続
される。
次いで、各ピンパッド8上にそれぞれ断面円形状の外
部引出しピン10(ピン径0.4mm)を配置し、その取付け
端面をピンパッド8の表面に当接させる。そして、銀ロ
ウ11を溶融状態で供給した後、冷却固化させることによ
り、外部引出しピン10を各ピンパッド8にそれぞれ固着
して、ピングリッドアレイを完成した。
尚、前記ピンパッド8やキャビティ9内の導体回路に
対し外部引出しピン10や各種電子部品を銀ロウ11によっ
て確実に接続固定するために、ピンパッド8に配線リー
ドを接続すると共に、この配線リードを介してキャビテ
ィ9内の導体回路、積層配線板3の表裏に露出する導体
回路5及びピンパッド8の各露出面に電解ニッケルメッ
キを施すことができる。このメッキ層の厚さは2μmで
あることが好ましく、更にメッキ層の結合度を高めるた
め、積層配線板3を水素雰囲気下、930℃にて1時間保
持することにより、表面に付着されたニッケルを導体回
路等の内部に拡散させることができる。
このように本実施例によれば、積層配線板3が一体成
形される過程において、同時にピンパッド8が積層配線
板3内に形成される。そのため、ピンパッド8が積層配
線板3内に強固に固着されると共に、ピンパッド8間に
おける接着強度のバラ付きがほとんどなくなる。
また、パッド孔6の内径は窒化アルミニウム配線板の
スルーホール4の内径及び外部引出しピン10の外径より
も大きいため、ロウ付け時の熱がパッド孔6内のピンパ
ッド8に伝達されても、その熱がピンパッド8内に全体
的に分散される。そのため、ピンパッド8周辺のセラミ
ックス基材が集中的に加熱されることがなく、セラミッ
クス基材に従来のようなクラックが生ずる心配がない。
従って、本実施例のピングリッドアレイにおいては、ピ
ンパッド8及び外部引出しピン10の剥離脱落が極めて生
じ難い。
[発明の効果] 以上詳述したように本発明の半導体パッケージによれ
ば、外部引出し端子のロウ付け時の熱がスルーホール内
に埋設されたパッドに伝わり、さらに、グリーンシート
のラミネート積層成形で連続一体化された熱伝導性に優
れる窒化アルミニウム基板全体に伝達されて放散され、
パッド周辺のセラミック基材が集中的に加熱されること
がなく、クラックの発生を防止し、外部引出し端子を固
着するためのパッドとパッケージ本体との接合強度が強
く、パッド及び外部引出し端子の脱落がない。
【図面の簡単な説明】
第1図は本発明をピングリッドアレイに具体化した第1
実施例における本体の積層状態を示す説明図、第2図は
従来例におけるパッケージ本体の積層状態をを示す説明
図である。 2,2a,2b……グリーンシート、3……本体としての積層
配線板、5……内装回路としての導体回路、6……スル
ーホールたるパッド孔、8……ピンパッド、10……外部
引出し端子としての外部引出しピン
フロントページの続き (56)参考文献 特開 昭64−89348(JP,A) 特開 昭62−155525(JP,A) 特開 昭58−131753(JP,A) 特開 昭60−17992(JP,A) 特開 昭63−285956(JP,A) 実開 昭58−53161(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 23/14

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】本体(3)と、その本体(3)内に形成さ
    れた内装回路(5)と、外部引出し端子(10)と、前記
    内装回路(5)及び外部引出し端子(10)に電気的に接
    続されると共に、前記外部引出し端子(10)を本体
    (3)にロウ材を介して固定するためのパッド(8)と
    を備えてなる半導体パッケージであって、 前記本体(3)は複数の窒化アルミニウム製グリーンシ
    ートをラミネートした状態で焼成することにより積層形
    成されてなり、前記パッド(8)は少なくとも一つの窒
    化アルミニウムセラミックス基板に形成したスルーホー
    ル(6)内に埋設されてなると共に、前記パッド(8)
    は前記外部引出し端子(10)の取付部よりも大きな取付
    面を有することを特徴とする半導体パッケージ。
JP2337785A 1989-12-11 1990-11-30 半導体パッケージ Expired - Lifetime JP3034022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2337785A JP3034022B2 (ja) 1989-12-11 1990-11-30 半導体パッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-321175 1989-12-11
JP32117589 1989-12-11
JP2337785A JP3034022B2 (ja) 1989-12-11 1990-11-30 半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11324219A Division JP3117967B2 (ja) 1989-12-11 1999-11-15 多層セラミックス基板

Publications (2)

Publication Number Publication Date
JPH03232256A JPH03232256A (ja) 1991-10-16
JP3034022B2 true JP3034022B2 (ja) 2000-04-17

Family

ID=26570389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2337785A Expired - Lifetime JP3034022B2 (ja) 1989-12-11 1990-11-30 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3034022B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions

Also Published As

Publication number Publication date
JPH03232256A (ja) 1991-10-16

Similar Documents

Publication Publication Date Title
US4202007A (en) Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
US4193082A (en) Multi-layer dielectric structure
US6514364B2 (en) Manufacturing method of wiring board, and conductive paste used therein
JP3873145B2 (ja) 半導体素子収納用パッケージ
JPH0613726A (ja) セラミックス回路基板
JP3034022B2 (ja) 半導体パッケージ
JP3117967B2 (ja) 多層セラミックス基板
WO1997030461A1 (en) Resistor network in ball grid array package
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP2001160681A (ja) 多層セラミック基板およびその製造方法
JP4025655B2 (ja) 配線基板
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JP3950950B2 (ja) セラミック配線基板の製造方法
JP3450119B2 (ja) メタライズ組成物及びそれを用いた配線基板
JP2564297B2 (ja) 回路基板
JP2849607B2 (ja) メタライズ金属層を有するセラミック基板の製造方法
JPH0636601Y2 (ja) 回路基板
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JP3645744B2 (ja) セラミック配線基板
JP2667486B2 (ja) セラミックス回路基板
JPH06196585A (ja) 回路基板
JP2004288659A (ja) 配線基板
JP2562797Y2 (ja) 配線基板
JP2004056082A (ja) 配線基板およびその製造方法
JP3640238B2 (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

EXPY Cancellation because of completion of term