JP3033524B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3033524B2 JP3033524B2 JP9150407A JP15040797A JP3033524B2 JP 3033524 B2 JP3033524 B2 JP 3033524B2 JP 9150407 A JP9150407 A JP 9150407A JP 15040797 A JP15040797 A JP 15040797A JP 3033524 B2 JP3033524 B2 JP 3033524B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- charge transfer
- element isolation
- potential
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 119
- 238000002955 isolation Methods 0.000 claims description 73
- 238000005036 potential barrier Methods 0.000 claims description 48
- 238000007599 discharging Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 230000000694 effects Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 20
- 239000012535 impurity Substances 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 238000000926 separation method Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に関
し、特に水平電荷転送部に隣接して形成された電荷排出
部を有する固体撮像装置の構成に関する。
し、特に水平電荷転送部に隣接して形成された電荷排出
部を有する固体撮像装置の構成に関する。
【０００２】
【従来の技術】従来カメラ一体型ＶＴＲの入力装置とし
て使用されてきた固体撮像装置は、近年、多画素化が進
み、フィルムを露光する代わりに、光学情報を電気信号
に変換してこれを記憶媒体に記憶して、ハードコピーを
作る、あるいは、モニタ画面で鑑賞する電子スティルカ
メラの入力装置として使用され始めている。
て使用されてきた固体撮像装置は、近年、多画素化が進
み、フィルムを露光する代わりに、光学情報を電気信号
に変換してこれを記憶媒体に記憶して、ハードコピーを
作る、あるいは、モニタ画面で鑑賞する電子スティルカ
メラの入力装置として使用され始めている。
【０００３】このような固体撮像装置は、光電変換部
と、光電変換部で蓄積された信号電荷を垂直方向及び水
平方向に転送する電荷転送部を有しており、本来必要な
映像信号による信号電荷以外に、不必要な期間に光電変
換された電荷やシリコン酸化膜界面からの発生電流によ
る電荷等の不要な信号電荷が存在する。
と、光電変換部で蓄積された信号電荷を垂直方向及び水
平方向に転送する電荷転送部を有しており、本来必要な
映像信号による信号電荷以外に、不必要な期間に光電変
換された電荷やシリコン酸化膜界面からの発生電流によ
る電荷等の不要な信号電荷が存在する。
【０００４】カメラ一体型ＶＴＲの入力装置として使用
した場合、このような不要な信号電荷は、数画面分の表
示後、問題のないレベルに落ち着いてしまうため、大き
な問題とはならないが、電子スティルカメラの入力装置
として使用した場合、このような不要な信号電荷は、本
来の映像信号による信号電荷に重畳され、画質の劣化を
引き起こすことになる。
した場合、このような不要な信号電荷は、数画面分の表
示後、問題のないレベルに落ち着いてしまうため、大き
な問題とはならないが、電子スティルカメラの入力装置
として使用した場合、このような不要な信号電荷は、本
来の映像信号による信号電荷に重畳され、画質の劣化を
引き起こすことになる。
【０００５】また、このような不要な信号電荷の除去に
時間がかかった場合、シャッタボタンによるトリガがか
かった後、実際にシャッタが開閉するまでに時間的な遅
れを生じることになり、その結果、シャッタチャンスを
失う、という問題がある。
時間がかかった場合、シャッタボタンによるトリガがか
かった後、実際にシャッタが開閉するまでに時間的な遅
れを生じることになり、その結果、シャッタチャンスを
失う、という問題がある。
【０００６】このために、電子スティルカメラの入力装
置として使用される固体撮像装置は、カメラ一体型ＶＴ
Ｒに使用される場合と異なり、シャッタボタンによるト
リガがかかると同時に光電変換部や垂直及び水平電荷転
送部に存在するすべての不要な信号電荷を瞬時に除去す
る必要がある。
置として使用される固体撮像装置は、カメラ一体型ＶＴ
Ｒに使用される場合と異なり、シャッタボタンによるト
リガがかかると同時に光電変換部や垂直及び水平電荷転
送部に存在するすべての不要な信号電荷を瞬時に除去す
る必要がある。
【０００７】このような不要電荷の除去手段として、光
電変換部に存在する不要電荷の除去は、一般的に、光電
変換部を構成するＮ型半導体領域直下に濃度の薄いＰ-
型半導体領域を形成し、Ｎ型半導体基板に逆バイアス電
圧を印加することにより、余剰電荷をＮ型半導体基板に
除去するブルーミング制御と、Ｎ型半導体領域自体を空
乏化させ信号電荷をすべてＮ型半導体基板に除去する縦
型オーバフロードレイン構造を形成することにより、対
応がされている。例えば文献（石原その他、“縦型オー
バーフロー構造のＣＣＤイメージセンサ”、テレビジョ
ン学会誌、Vol.37、No.10(1983)、１９８３年１０月、p
p．782〜787）が参照される。
電変換部に存在する不要電荷の除去は、一般的に、光電
変換部を構成するＮ型半導体領域直下に濃度の薄いＰ-
型半導体領域を形成し、Ｎ型半導体基板に逆バイアス電
圧を印加することにより、余剰電荷をＮ型半導体基板に
除去するブルーミング制御と、Ｎ型半導体領域自体を空
乏化させ信号電荷をすべてＮ型半導体基板に除去する縦
型オーバフロードレイン構造を形成することにより、対
応がされている。例えば文献（石原その他、“縦型オー
バーフロー構造のＣＣＤイメージセンサ”、テレビジョ
ン学会誌、Vol.37、No.10(1983)、１９８３年１０月、p
p．782〜787）が参照される。
【０００８】また、水平電荷転送部に存在する不要電荷
は、水平転送部の高速動作が可能なことより、通常の動
作により水平電荷転送部端に設けられたリセットドレイ
ンに除去することにより、対応がなされている。
は、水平転送部の高速動作が可能なことより、通常の動
作により水平電荷転送部端に設けられたリセットドレイ
ンに除去することにより、対応がなされている。
【０００９】一方、垂直電荷転送部に存在する不要電荷
を除去するためには、少なくとも１から数画面部の転送
が必要となってしまう。
を除去するためには、少なくとも１から数画面部の転送
が必要となってしまう。
【００１０】このような垂直電荷転送部の不要電荷を除
去する方法として、一般的に、水平電荷転送部に隣接し
て不要電荷排出部を形成し、垂直電荷転送部の不要電荷
を順方向に転送することにより、除去する方法が用いら
れている（例えば特願平８−１２０１３０号；本願出願
時未公開）。
去する方法として、一般的に、水平電荷転送部に隣接し
て不要電荷排出部を形成し、垂直電荷転送部の不要電荷
を順方向に転送することにより、除去する方法が用いら
れている（例えば特願平８−１２０１３０号；本願出願
時未公開）。
【００１１】図９は、水平電荷転送部に隣接して電荷排
出部を有する固体撮像装置の構成概略図であり、上記特
願平８−１２０１３０号の記載に基づくものである。図
９を参照すると、この固体撮像装置は、光電変換部１０
１、垂直電荷転送部１０２、水平電荷転送部１０３、出
力回路部１０４、電位障壁部１０５、不要電荷排出部１
０６、第１の素子分離部１０７、第２の素子分離部１０
８、及び、第３の素子分離部１０９から構成されてい
る。
出部を有する固体撮像装置の構成概略図であり、上記特
願平８−１２０１３０号の記載に基づくものである。図
９を参照すると、この固体撮像装置は、光電変換部１０
１、垂直電荷転送部１０２、水平電荷転送部１０３、出
力回路部１０４、電位障壁部１０５、不要電荷排出部１
０６、第１の素子分離部１０７、第２の素子分離部１０
８、及び、第３の素子分離部１０９から構成されてい
る。
【００１２】図１０は、図９の破線で囲んだ領域であ
る、水平電荷転送部１０３に隣接して電位障壁部１０５
と不要電荷排出部１０６を有する領域の平面図であり、
図１０を参照すると、垂直電荷転送部２０１と、水平電
荷転送部２０２と、電位障壁部２０３と、不要電荷排出
部２０４と、第１の素子分離部２０５と第２の素子分離
部２０６と、第３の素子分離部２０７と、第１の水平電
荷転送電極２０８と、第２の水平電荷転送電極２０９、
最終の垂直電荷転送電極２１０と、から構成されてい
る。
る、水平電荷転送部１０３に隣接して電位障壁部１０５
と不要電荷排出部１０６を有する領域の平面図であり、
図１０を参照すると、垂直電荷転送部２０１と、水平電
荷転送部２０２と、電位障壁部２０３と、不要電荷排出
部２０４と、第１の素子分離部２０５と第２の素子分離
部２０６と、第３の素子分離部２０７と、第１の水平電
荷転送電極２０８と、第２の水平電荷転送電極２０９、
最終の垂直電荷転送電極２１０と、から構成されてい
る。
【００１３】図１１は、図９及び図１０の固体撮像装置
のＩ−Ｉ′線の断面図（図１１（Ａ）参照）と、電位ポ
テンシャルを示す図（図１１（Ｂ）参照）であり、不純
物濃度が2.0×1014cm-3程度のＮ--型半導体基板３０１
と、不純物濃度が1.0×1016cm-3程度のＰ型ウェル層３
０２と、垂直電荷転送部と水平電荷転送部および電位障
壁部の埋め込みチャンネルを構成する不純物濃度が1.0
×1017cm-3程度のＮ型半導体領域３０３と、第１の素子
分離部を構成する不純物濃度が1.0×1018cm-3程度の第
１のＰ+型半導体領域３０６と、第１層の多結晶シリコ
ン３０９からなる第１の水平電荷転送電極２０８と、第
２層の多結晶シリコン３１０からなる最終の垂直電荷転
送電極２１０と、から構成されている。ここで、不要電
荷排出部を構成するＮ型半導体領域３０３及びＮ型半導
体基板３０１には、電位障壁部の電位ポテンシャルΨＢ
より深くなるような電圧Ｖsubが印加されている。
のＩ−Ｉ′線の断面図（図１１（Ａ）参照）と、電位ポ
テンシャルを示す図（図１１（Ｂ）参照）であり、不純
物濃度が2.0×1014cm-3程度のＮ--型半導体基板３０１
と、不純物濃度が1.0×1016cm-3程度のＰ型ウェル層３
０２と、垂直電荷転送部と水平電荷転送部および電位障
壁部の埋め込みチャンネルを構成する不純物濃度が1.0
×1017cm-3程度のＮ型半導体領域３０３と、第１の素子
分離部を構成する不純物濃度が1.0×1018cm-3程度の第
１のＰ+型半導体領域３０６と、第１層の多結晶シリコ
ン３０９からなる第１の水平電荷転送電極２０８と、第
２層の多結晶シリコン３１０からなる最終の垂直電荷転
送電極２１０と、から構成されている。ここで、不要電
荷排出部を構成するＮ型半導体領域３０３及びＮ型半導
体基板３０１には、電位障壁部の電位ポテンシャルΨＢ
より深くなるような電圧Ｖsubが印加されている。
【００１４】図１２は、図９及び図１０の固体撮像装置
のII−II′線の断面図（図１２（Ａ）参照）と電位ポテ
ンシャルを示す図（図１２（Ｂ）参照）であり、不純物
濃度が2.0×1014cm-3程度のＮ--型半導体基板３０１
と、不純物濃度が1.0×1016cm-3程度のＰ型ウェル層３
０２と、垂直電荷転送部と水平電荷転送部および電位障
壁部の埋め込みチャンネルを構成する不純物濃度が1.0
×1017cm-3程度のＮ型半導体領域３０３と、第１の素子
分離部を構成する不純物濃度が1.0×1018cm-3程度の第
１のＰ+型半導体領域３０６と、第３の素子分離部を構
成する不純物濃度が1.0×1018cm-3程度の第３のＰ+型半
導体領域３０８と、第１層の多結晶シリコン３０９から
なる第１の水平電荷転送電極２０８と、第２層の多結晶
シリコン３１０からなる最終の垂直電荷転送電極２１０
と、から構成されている。ここで、不要電荷排出部を構
成するＮ型半導体領域３０３及びＮ型半導体基板３０１
には、電位障壁部の電位ポテンシャルΨＢより深くなる
ような電圧Ｖsubが印加されている。
のII−II′線の断面図（図１２（Ａ）参照）と電位ポテ
ンシャルを示す図（図１２（Ｂ）参照）であり、不純物
濃度が2.0×1014cm-3程度のＮ--型半導体基板３０１
と、不純物濃度が1.0×1016cm-3程度のＰ型ウェル層３
０２と、垂直電荷転送部と水平電荷転送部および電位障
壁部の埋め込みチャンネルを構成する不純物濃度が1.0
×1017cm-3程度のＮ型半導体領域３０３と、第１の素子
分離部を構成する不純物濃度が1.0×1018cm-3程度の第
１のＰ+型半導体領域３０６と、第３の素子分離部を構
成する不純物濃度が1.0×1018cm-3程度の第３のＰ+型半
導体領域３０８と、第１層の多結晶シリコン３０９から
なる第１の水平電荷転送電極２０８と、第２層の多結晶
シリコン３１０からなる最終の垂直電荷転送電極２１０
と、から構成されている。ここで、不要電荷排出部を構
成するＮ型半導体領域３０３及びＮ型半導体基板３０１
には、電位障壁部の電位ポテンシャルΨＢより深くなる
ような電圧Ｖsubが印加されている。
【００１５】図１３は、図９及び図１０の固体撮像装置
のIII−III′線の断面図（図１３（Ａ）参照）と、電位
ポテンシャルを示す図（図１３（Ｂ）参照）であり、Ｎ
--型半導体基板３０１と、Ｐ型ウェル層３０２と、垂直
電荷転送部と水平電荷転送部および電位障壁部の埋め込
みチャンネルを構成するＮ型半導体領域３０３および不
純物濃度が7.0×1016cm-3程度のＮ-型半導体領域３０４
と、浮遊拡散層部およびリセットドレイン部を構成する
Ｎ+型半導体領域３０５と、第１の素子分離部を構成す
る第１のＰ+型半導体領域３０６と第１層の多結晶シリ
コン３０９からなる第１の水平電荷転送電極２０８と第
２層の多結晶シリコン３１０からなる第２の水平電荷転
送電極２０９から構成されている。ここで、信号電荷の
リセットドレインを構成するＮ+型半導体領域３０５に
は、通常１５Ｖ程度の電源電圧ＶDが印加されている。
のIII−III′線の断面図（図１３（Ａ）参照）と、電位
ポテンシャルを示す図（図１３（Ｂ）参照）であり、Ｎ
--型半導体基板３０１と、Ｐ型ウェル層３０２と、垂直
電荷転送部と水平電荷転送部および電位障壁部の埋め込
みチャンネルを構成するＮ型半導体領域３０３および不
純物濃度が7.0×1016cm-3程度のＮ-型半導体領域３０４
と、浮遊拡散層部およびリセットドレイン部を構成する
Ｎ+型半導体領域３０５と、第１の素子分離部を構成す
る第１のＰ+型半導体領域３０６と第１層の多結晶シリ
コン３０９からなる第１の水平電荷転送電極２０８と第
２層の多結晶シリコン３１０からなる第２の水平電荷転
送電極２０９から構成されている。ここで、信号電荷の
リセットドレインを構成するＮ+型半導体領域３０５に
は、通常１５Ｖ程度の電源電圧ＶDが印加されている。
【００１６】図１４は、図９及び図１０の固体撮像装置
のIV−IV′線の断面図（図１４（Ａ）参照）と、電位ポ
テンシャルを示す図（図１４（Ｂ）参照）であり、Ｎ--
型半導体基板３０１と、Ｐ型ウェル層３０２と、不要電
荷排出部を構成するＮ型半導体領域３０３およびＮ--型
半導体基板３０１と、第１の素子分離部を構成する第１
のＰ+型半導体領域３０６と、第２の素子分離部を構成
する第２のＰ+型半導体領域３０７と、第１層の多結晶
シリコン３０９からなる第１の水平電荷転送電極２０８
と、第２層の多結晶シリコン３１０からなる第２の水平
電荷転送電極２０９から構成されている。ここで、前述
したように、不要電荷排出部を構成するＮ型半導体領域
３０３およびＮ型半導体基板３０１には、電圧Ｖsubが
印加されている。
のIV−IV′線の断面図（図１４（Ａ）参照）と、電位ポ
テンシャルを示す図（図１４（Ｂ）参照）であり、Ｎ--
型半導体基板３０１と、Ｐ型ウェル層３０２と、不要電
荷排出部を構成するＮ型半導体領域３０３およびＮ--型
半導体基板３０１と、第１の素子分離部を構成する第１
のＰ+型半導体領域３０６と、第２の素子分離部を構成
する第２のＰ+型半導体領域３０７と、第１層の多結晶
シリコン３０９からなる第１の水平電荷転送電極２０８
と、第２層の多結晶シリコン３１０からなる第２の水平
電荷転送電極２０９から構成されている。ここで、前述
したように、不要電荷排出部を構成するＮ型半導体領域
３０３およびＮ型半導体基板３０１には、電圧Ｖsubが
印加されている。
【００１７】上述したような構造を有する固体撮像装置
の動作として、光電変換部１０１に存在する不要電荷の
除去は、光電変換部１０１を構成するＮ型半導体領域
（図示せず）直下に濃度の薄いＰ-型半導体領域（図示
せず）を形成し、Ｎ--型半導体基板３０１に、通常１５
Ｖ程度の電源電圧ＶDより大きな逆バイアス電圧を印加
することにより、該Ｎ型半導体領域自体を空乏化させ
て、信号電荷をすべてＮ--型半導体基板３０１に除去す
る。
の動作として、光電変換部１０１に存在する不要電荷の
除去は、光電変換部１０１を構成するＮ型半導体領域
（図示せず）直下に濃度の薄いＰ-型半導体領域（図示
せず）を形成し、Ｎ--型半導体基板３０１に、通常１５
Ｖ程度の電源電圧ＶDより大きな逆バイアス電圧を印加
することにより、該Ｎ型半導体領域自体を空乏化させ
て、信号電荷をすべてＮ--型半導体基板３０１に除去す
る。
【００１８】上記動作と共に、垂直電荷転送部１０２に
存在する不要電荷は、たとえば４相のクロックパルスに
より、一斉に水平電荷転送部１０３に向けて転送され
る。
存在する不要電荷は、たとえば４相のクロックパルスに
より、一斉に水平電荷転送部１０３に向けて転送され
る。
【００１９】このとき、水平電荷転送電極２０８、２０
９（図１０参照）には、図１５に示したように、ΦＨ1
にハイレベル電圧ＶHが、ΦＨ2にローレベル電圧ＶLが
印加されており、水平電荷転送部１０３で蓄積できない
過剰電荷は、垂直電荷転送部１０２に逆戻りすることが
ないように、垂直水平接続部に形成される電位ポテンシ
ャルΨＶＨより深くなるように形成された電位障壁部の
電位ポテンシャルΨＢを越えて、隣接して設置された不
要電荷排出部１０５のＮ型半導体領域３０３を介してＮ
--型半導体基板３０１に吸収除去される。
９（図１０参照）には、図１５に示したように、ΦＨ1
にハイレベル電圧ＶHが、ΦＨ2にローレベル電圧ＶLが
印加されており、水平電荷転送部１０３で蓄積できない
過剰電荷は、垂直電荷転送部１０２に逆戻りすることが
ないように、垂直水平接続部に形成される電位ポテンシ
ャルΨＶＨより深くなるように形成された電位障壁部の
電位ポテンシャルΨＢを越えて、隣接して設置された不
要電荷排出部１０５のＮ型半導体領域３０３を介してＮ
--型半導体基板３０１に吸収除去される。
【００２０】その後、水平電荷転送部１０３に残留した
不要電荷は、図１５に示した２相のクロックパルスによ
り、水平電荷転送部の通常の高速動作で、水平電荷転送
部１０３端に設けられたリセットドレインのＮ+型半導
体領域３０６に吸収除去される。
不要電荷は、図１５に示した２相のクロックパルスによ
り、水平電荷転送部の通常の高速動作で、水平電荷転送
部１０３端に設けられたリセットドレインのＮ+型半導
体領域３０６に吸収除去される。
【００２１】続いて、所定の時間に入射した光量により
光電変換部１０１に蓄積された信号電荷が対応する垂直
電荷転送部１０２へと読み出された後、各垂直電荷転送
部１０２中を垂直方向に転送された水平の１ライン毎に
水平電荷転送部１０３へ送られ、水平電荷転送部１０３
中を水平方向に転送され出力回路部１０４を介して出力
される。
光電変換部１０１に蓄積された信号電荷が対応する垂直
電荷転送部１０２へと読み出された後、各垂直電荷転送
部１０２中を垂直方向に転送された水平の１ライン毎に
水平電荷転送部１０３へ送られ、水平電荷転送部１０３
中を水平方向に転送され出力回路部１０４を介して出力
される。
【００２２】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の固体撮像装置では、ナローチャンネル効
果により電位障壁部の電位ポテンシャルを決定する第３
の素子分離部２０７となる第３のＰ+型半導体領域３０
８（図１２参照）の電位は、基準電位を供給している金
属配線と接続された第１の素子分離部２０５となる第１
のＰ+型半導体領域３０６から、不純物濃度が1.0×1016
cm-3程度のＰ型ウェル層３０２を介して供給されること
になる。
たような従来の固体撮像装置では、ナローチャンネル効
果により電位障壁部の電位ポテンシャルを決定する第３
の素子分離部２０７となる第３のＰ+型半導体領域３０
８（図１２参照）の電位は、基準電位を供給している金
属配線と接続された第１の素子分離部２０５となる第１
のＰ+型半導体領域３０６から、不純物濃度が1.0×1016
cm-3程度のＰ型ウェル層３０２を介して供給されること
になる。
【００２３】このＰ型ウェル層３０２の電気抵抗は、第
１の素子分離部２０５となる第１のＰ+型半導体領域３
０６や第３の素子分離部２０７となる第３のＰ+型半導
体領域３０８の電気抵抗に比べて、非常に高く（例え
ば、Ｐ型ウェル層３０２の電気抵抗５０〜１００ｋΩ／
□程度、一方、第１、第３のＰ+型半導体領域３０６、
３０８の電気抵抗０．５ｋΩ／□程度）なるために、上
記ナローチャンネル効果により、電位障壁部の電位ポテ
ンシャルを決定する第３の素子分離部２０７となる第３
のＰ+型半導体領域３０８の電位が不安定な状態とな
る。
１の素子分離部２０５となる第１のＰ+型半導体領域３
０６や第３の素子分離部２０７となる第３のＰ+型半導
体領域３０８の電気抵抗に比べて、非常に高く（例え
ば、Ｐ型ウェル層３０２の電気抵抗５０〜１００ｋΩ／
□程度、一方、第１、第３のＰ+型半導体領域３０６、
３０８の電気抵抗０．５ｋΩ／□程度）なるために、上
記ナローチャンネル効果により、電位障壁部の電位ポテ
ンシャルを決定する第３の素子分離部２０７となる第３
のＰ+型半導体領域３０８の電位が不安定な状態とな
る。
【００２４】さらに、水平電荷転送電極に電圧が印加さ
れた場合、図１２に破線にて示したように、第３の素子
分離部２０７となる第３のＰ+型半導体領域３０８の電
位が変調されることになり、これに伴い、図１１に破線
にて示したように、電位障壁部の電位ポテンシャルΨＢ
が変調され、深くなることにより、水平電荷転送部の電
荷蓄積領域の電位ポテンシャルΨＨＨＳと電位障壁部の
電位ポテンシャルΨＢの差で決定される水平電荷転送部
の電荷転送容量が低下するという問題点があった。
れた場合、図１２に破線にて示したように、第３の素子
分離部２０７となる第３のＰ+型半導体領域３０８の電
位が変調されることになり、これに伴い、図１１に破線
にて示したように、電位障壁部の電位ポテンシャルΨＢ
が変調され、深くなることにより、水平電荷転送部の電
荷蓄積領域の電位ポテンシャルΨＨＨＳと電位障壁部の
電位ポテンシャルΨＢの差で決定される水平電荷転送部
の電荷転送容量が低下するという問題点があった。
【００２５】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、水平電荷転送部
に隣接して不要電荷排出部を有する固体撮像装置におい
て、水平電荷転送電極に電圧が印加された場合、電位障
壁部の電位ポテンシャルを決定する第３の素子分離部と
なる第３のＰ+型半導体領域の電位が変調されることを
抑制し、水平電荷転送部の電荷転送容量の低下を防ぐこ
とができる固体撮像装置を提供することにある。
てなされたものであって、その目的は、水平電荷転送部
に隣接して不要電荷排出部を有する固体撮像装置におい
て、水平電荷転送電極に電圧が印加された場合、電位障
壁部の電位ポテンシャルを決定する第３の素子分離部と
なる第３のＰ+型半導体領域の電位が変調されることを
抑制し、水平電荷転送部の電荷転送容量の低下を防ぐこ
とができる固体撮像装置を提供することにある。
【００２６】
【課題を解決するための手段】前記目的を達成するた
め、本発明の固体撮像装置は、第１導電型半導体基板の
一主表面に形成された第２導電型半導体ウェル層表面内
に形成され、第１の素子分離領域内に形成された出力回
路部と、第１の素子分離領域と接続された第２の素子分
離領域内に形成された２次元的に複数個配置された光電
変換部と、前記光電変換部に隣接して配置された複数個
の垂直電荷転送部と、前記垂直電荷転送部の一端に隣接
して配水平電荷転送部に隣接して不要電荷排出部を有す
る固体撮像装置において、水平電荷転送電極に電圧が印
加された場合、電位障壁部の電位ポテンシャルを決定す
る第３の素子分離部となる第３のＰ+型半導体領域の電
位が変調されることを抑制し、水平電荷転送部の電荷転
送容量の低下を防ぐことができ置された水平電荷転送部
と、第３の素子分離領域内に形成され、第３の素子分離
領域のナローチャンネル効果により形成された電位障壁
部と、前記電位障壁部に隣接して、前記水平電荷転送部
と反対側に配置され、前記第２導電型半導体ウェル層に
対して逆方向に印加されている第１導電型半導体基板か
らなる不要電荷排出部と、を有している固体撮像排出部
において、前記第３の素子分離領域が、第１の素子分離
領域と接続されていることを特徴とする。
め、本発明の固体撮像装置は、第１導電型半導体基板の
一主表面に形成された第２導電型半導体ウェル層表面内
に形成され、第１の素子分離領域内に形成された出力回
路部と、第１の素子分離領域と接続された第２の素子分
離領域内に形成された２次元的に複数個配置された光電
変換部と、前記光電変換部に隣接して配置された複数個
の垂直電荷転送部と、前記垂直電荷転送部の一端に隣接
して配水平電荷転送部に隣接して不要電荷排出部を有す
る固体撮像装置において、水平電荷転送電極に電圧が印
加された場合、電位障壁部の電位ポテンシャルを決定す
る第３の素子分離部となる第３のＰ+型半導体領域の電
位が変調されることを抑制し、水平電荷転送部の電荷転
送容量の低下を防ぐことができ置された水平電荷転送部
と、第３の素子分離領域内に形成され、第３の素子分離
領域のナローチャンネル効果により形成された電位障壁
部と、前記電位障壁部に隣接して、前記水平電荷転送部
と反対側に配置され、前記第２導電型半導体ウェル層に
対して逆方向に印加されている第１導電型半導体基板か
らなる不要電荷排出部と、を有している固体撮像排出部
において、前記第３の素子分離領域が、第１の素子分離
領域と接続されていることを特徴とする。
【００２７】また、本発明においては、前記電位障壁部
と不要電荷排出部上に、絶縁膜を介して前記水平電荷転
送部の電荷転送電極が形成されていてもよい。
と不要電荷排出部上に、絶縁膜を介して前記水平電荷転
送部の電荷転送電極が形成されていてもよい。
【００２８】さらに、本発明においては、前記不要電荷
排出部となる第１導電型半導体基板表面に、前記水平電
荷転送部の埋め込みチャンネルを構成する第１導電型半
導体領域が形成されていてもよい。
排出部となる第１導電型半導体基板表面に、前記水平電
荷転送部の埋め込みチャンネルを構成する第１導電型半
導体領域が形成されていてもよい。
【００２９】さらにまた、本発明においては、前記第２
の素子分離部と第３の素子分離部が同一であってもよ
い。
の素子分離部と第３の素子分離部が同一であってもよ
い。
【００３０】本発明においては、前記第２導電型半導体
ウェル層に対して逆方向に印加されている第１導電型半
導体基板からなる前記不要電荷排出部に印加される電圧
と前記電位障壁部の電位ポテンシャルの電位差が、０．
５Ｖ以上であることが望ましい。
ウェル層に対して逆方向に印加されている第１導電型半
導体基板からなる前記不要電荷排出部に印加される電圧
と前記電位障壁部の電位ポテンシャルの電位差が、０．
５Ｖ以上であることが望ましい。
【００３１】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の固体撮像装置は、その好まし実施
の形態において、垂直電荷転送部（図２の２０１）と、
水平電荷転送部（図２の２０２）と、電位障壁部（図２
の２０３）と、不要電荷排出部（図２の２０４）と、第
１の素子分離部（図２の２０５）と、第２の素子分離部
（図２の２０６）と、第３の素子分離部（図２の２０
７）と、第１の水平電荷転送電極（図２の２０８）と、
第２の水平電荷転送電極（図２の２０９）と、最終の垂
直電荷転送電極（図２の２１０）と、を備えて構成さ
れ、ナローチャンネル効果により電位障壁部の電位ポテ
ンシャルを決定する第３の素子分離部（図２の２０７）
を凸形状に形成し、その凸部が、基準電位供給している
金属配線と接続された第１の素子分離部（図２の２０
５）の縁と接触して形成されている。第３のＰ+型半導
体領域に、高不純物濃度で、かつ低抵抗の第１のＰ+型
半導体領域を介して電位を供給することができる。
に説明する。本発明の固体撮像装置は、その好まし実施
の形態において、垂直電荷転送部（図２の２０１）と、
水平電荷転送部（図２の２０２）と、電位障壁部（図２
の２０３）と、不要電荷排出部（図２の２０４）と、第
１の素子分離部（図２の２０５）と、第２の素子分離部
（図２の２０６）と、第３の素子分離部（図２の２０
７）と、第１の水平電荷転送電極（図２の２０８）と、
第２の水平電荷転送電極（図２の２０９）と、最終の垂
直電荷転送電極（図２の２１０）と、を備えて構成さ
れ、ナローチャンネル効果により電位障壁部の電位ポテ
ンシャルを決定する第３の素子分離部（図２の２０７）
を凸形状に形成し、その凸部が、基準電位供給している
金属配線と接続された第１の素子分離部（図２の２０
５）の縁と接触して形成されている。第３のＰ+型半導
体領域に、高不純物濃度で、かつ低抵抗の第１のＰ+型
半導体領域を介して電位を供給することができる。
【００３２】このため、この実施の形態によれば、水平
電荷転送電極に電圧が印加された場合、電位障壁部の電
位ポテンシャルを決定する第３の素子分離部となる第３
のＰ+型半導体領域の電位が変調されることを抑制し、
安定化を図ることができ、水平電荷転送部の電荷蓄積領
域の電位ポテンシャル（ΨＨＨＳ）と電位障壁部の電位
ポテンシャル（ΨＢ）の差で決定される水平電荷転送部
の電荷転送容量の低下を防ぐことができる。
電荷転送電極に電圧が印加された場合、電位障壁部の電
位ポテンシャルを決定する第３の素子分離部となる第３
のＰ+型半導体領域の電位が変調されることを抑制し、
安定化を図ることができ、水平電荷転送部の電荷蓄積領
域の電位ポテンシャル（ΨＨＨＳ）と電位障壁部の電位
ポテンシャル（ΨＢ）の差で決定される水平電荷転送部
の電荷転送容量の低下を防ぐことができる。
【００３３】また、本発明の固体撮像装置は、その好ま
しい第２の実施の形態において、基準電位供給している
金属配線と接続された第１の素子分離部となる第１のＰ
+型半導体領域（図８の２０５）を凸形状に形成し、凸
部をナローチャンネル効果により電位障壁部の電位ポテ
ンシャルを決定する第３の素子分離部（図８の２０７）
となる第３のＰ+型半導体領域と接触して形成したこと
により、第３のＰ+型半導体領域に、高不純物濃度で、
かつ低抵抗の第１のＰ+型半導体領域を介して電位を供
給することができる。
しい第２の実施の形態において、基準電位供給している
金属配線と接続された第１の素子分離部となる第１のＰ
+型半導体領域（図８の２０５）を凸形状に形成し、凸
部をナローチャンネル効果により電位障壁部の電位ポテ
ンシャルを決定する第３の素子分離部（図８の２０７）
となる第３のＰ+型半導体領域と接触して形成したこと
により、第３のＰ+型半導体領域に、高不純物濃度で、
かつ低抵抗の第１のＰ+型半導体領域を介して電位を供
給することができる。
【００３４】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【００３５】図１は、本発明の第１の実施例をなす、水
平電荷転送部に隣接して電荷排出部を有する固体撮像装
置の構成概略を示す平面図である。図１を参照すると、
この実施例の固定撮像装置は、光電変換部１０１、垂直
電荷転送部１０２、水平電荷転送部１０３、出力回路部
１０４、電位障壁部１０５、不要電荷排出部１０６、第
１の素子分離部１０７、第２の素子分離部１０８、及
び、第３の素子分離部１０９を備えて構成されている。
平電荷転送部に隣接して電荷排出部を有する固体撮像装
置の構成概略を示す平面図である。図１を参照すると、
この実施例の固定撮像装置は、光電変換部１０１、垂直
電荷転送部１０２、水平電荷転送部１０３、出力回路部
１０４、電位障壁部１０５、不要電荷排出部１０６、第
１の素子分離部１０７、第２の素子分離部１０８、及
び、第３の素子分離部１０９を備えて構成されている。
【００３６】図２は、図１の破線で囲んだ領域である、
水平電荷転送部１０３に隣接して電位障壁部１０５と不
要電荷排出部１０６を有する領域の平面図である。図２
を参照すると、垂直電荷転送部２０１と、水平電荷転送
部２０２と、電位障壁部２０３と、不要電荷排出部２０
４と、第１の素子分離部２０５と、第２の素子分離部２
０６と、第３の素子分離部２０７と、第１の水平電荷転
送電極２０８と、第２の水平電荷転送電極２０９と、最
終の垂直電荷転送電極２１０と、から構成されている。
水平電荷転送部１０３に隣接して電位障壁部１０５と不
要電荷排出部１０６を有する領域の平面図である。図２
を参照すると、垂直電荷転送部２０１と、水平電荷転送
部２０２と、電位障壁部２０３と、不要電荷排出部２０
４と、第１の素子分離部２０５と、第２の素子分離部２
０６と、第３の素子分離部２０７と、第１の水平電荷転
送電極２０８と、第２の水平電荷転送電極２０９と、最
終の垂直電荷転送電極２１０と、から構成されている。
【００３７】図１、及び図２を参照すると、本発明の第
１の実施例の固体撮像装置が、図９及び図１０に示し
た、上記特願平８−１２０１３０号の記載に基づく固体
撮像装置と相違する点は、ナローチャンネル効果によ
り、電位障壁部の電位ポテンシャルを決定する第３の素
子分離部１０９、２０７を凸形状に形成し、凸部を基準
電位供給している金属配線と接続された第１の素子分離
部１０７、２０５と接触して形成されている、ことであ
る。
１の実施例の固体撮像装置が、図９及び図１０に示し
た、上記特願平８−１２０１３０号の記載に基づく固体
撮像装置と相違する点は、ナローチャンネル効果によ
り、電位障壁部の電位ポテンシャルを決定する第３の素
子分離部１０９、２０７を凸形状に形成し、凸部を基準
電位供給している金属配線と接続された第１の素子分離
部１０７、２０５と接触して形成されている、ことであ
る。
【００３８】図３は、図１及び図２の本発明の第１の実
施例の固体撮像装置のＩ−Ｉ′線の断面図（図３（Ａ）
参照）と、電位ポテンシャルを示す図（図３（Ｂ）参
照）である。図３を参照すると、本発明の第１の実施例
においては、図１１に示した従来の固体撮像装置のＩ−
Ｉ′線の断面図と電位ポテンシャルを示す図と同じ構成
となっており、不要電荷排出部を構成するＮ型半導体領
域３０３及びＮ型半導体基板３０１には、電位障壁部の
電位ポテンシャルΨＢより深くなるような電圧Ｖsubが
印加されている。この場合、電圧Ｖsubと電位ポテンシ
ャルΨＢ間の電位差は０．５Ｖ以上有ることが望まし
い。
施例の固体撮像装置のＩ−Ｉ′線の断面図（図３（Ａ）
参照）と、電位ポテンシャルを示す図（図３（Ｂ）参
照）である。図３を参照すると、本発明の第１の実施例
においては、図１１に示した従来の固体撮像装置のＩ−
Ｉ′線の断面図と電位ポテンシャルを示す図と同じ構成
となっており、不要電荷排出部を構成するＮ型半導体領
域３０３及びＮ型半導体基板３０１には、電位障壁部の
電位ポテンシャルΨＢより深くなるような電圧Ｖsubが
印加されている。この場合、電圧Ｖsubと電位ポテンシ
ャルΨＢ間の電位差は０．５Ｖ以上有ることが望まし
い。
【００３９】図４は、図１及び図２の本発明の第１の実
施例の固体撮像装置のII−II′線の断面図（図４（Ａ）
参照）と電位ポテンシャルを示す図（図４（Ｂ）参照）
である。図４を参照すると、不純物濃度が2.0×1014cm
-3程度のＮ--型半導体基板３０１と、不純物濃度が1.0
×1016cm-3程度のＰ型ウェル層３０２と、垂直電荷転送
部と水平電荷転送部および電位障壁部の埋め込みチャン
ネルを構成する不純物濃度が1.0×1017cm-3程度のＮ型
半導体領域３０３と、第１の素子分離部を構成する不純
物濃度が1.0×1018cm-3程度の第１のＰ+型半導体領域３
０６と、第３の素子分離部を構成する不純物濃度が1.0
×1018cm-3程度の第３のＰ+型半導体領域３０８と、第
１層の多結晶シリコン３０９からなる第１の水平電荷転
送電極２０８と、第２層の多結晶シリコン３１０からな
る最終の垂直電荷転送電極２１０と、から構成されてい
る。ここで、不要電荷排出部を構成するＮ型半導体領域
３０３及びＮ型半導体基板３０１には、電位障壁部の電
位ポテンシャルΨＢより深くなるような電圧Ｖsubが印
加されている。この場合、電圧Ｖsubと電位ポテンシャ
ルΨＢ間の電位差は０．５Ｖ以上有ることが望ましい。
施例の固体撮像装置のII−II′線の断面図（図４（Ａ）
参照）と電位ポテンシャルを示す図（図４（Ｂ）参照）
である。図４を参照すると、不純物濃度が2.0×1014cm
-3程度のＮ--型半導体基板３０１と、不純物濃度が1.0
×1016cm-3程度のＰ型ウェル層３０２と、垂直電荷転送
部と水平電荷転送部および電位障壁部の埋め込みチャン
ネルを構成する不純物濃度が1.0×1017cm-3程度のＮ型
半導体領域３０３と、第１の素子分離部を構成する不純
物濃度が1.0×1018cm-3程度の第１のＰ+型半導体領域３
０６と、第３の素子分離部を構成する不純物濃度が1.0
×1018cm-3程度の第３のＰ+型半導体領域３０８と、第
１層の多結晶シリコン３０９からなる第１の水平電荷転
送電極２０８と、第２層の多結晶シリコン３１０からな
る最終の垂直電荷転送電極２１０と、から構成されてい
る。ここで、不要電荷排出部を構成するＮ型半導体領域
３０３及びＮ型半導体基板３０１には、電位障壁部の電
位ポテンシャルΨＢより深くなるような電圧Ｖsubが印
加されている。この場合、電圧Ｖsubと電位ポテンシャ
ルΨＢ間の電位差は０．５Ｖ以上有ることが望ましい。
【００４０】図４を参照すると、本発明の第１の実施例
の固体撮像装置が、図１２に示した固体撮像装置と相違
する点は、基準電位供給している金属配線と接続された
第１の素子分離部１０７、２０５となる第１のＰ+型半
導体領域３０６と、ナローチャンネル効果により電位障
壁部の電位ポテンシャルを決定する第３の素子分離部１
０９、２０７となる第３のＰ+型半導体領域３０８とが
接触して形成されている、ことである。
の固体撮像装置が、図１２に示した固体撮像装置と相違
する点は、基準電位供給している金属配線と接続された
第１の素子分離部１０７、２０５となる第１のＰ+型半
導体領域３０６と、ナローチャンネル効果により電位障
壁部の電位ポテンシャルを決定する第３の素子分離部１
０９、２０７となる第３のＰ+型半導体領域３０８とが
接触して形成されている、ことである。
【００４１】図５は、図１及び図２の本発明の第１の実
施例の固体撮像装置のIII−III′線の断面図（図５
（Ａ）参照）と、電位ポテンシャルを示す図（図５
（Ｂ）参照）であり、図１３に示した従来の固体撮像装
置のIII−III′線の断面図と電位ポテンシャルを示す図
と同じ構成となっており、信号電荷のリセットドレイン
を構成するＮ+型半導体領域３０５には、通常１５Ｖ程
度の電源電圧ＶDが印加されている。
施例の固体撮像装置のIII−III′線の断面図（図５
（Ａ）参照）と、電位ポテンシャルを示す図（図５
（Ｂ）参照）であり、図１３に示した従来の固体撮像装
置のIII−III′線の断面図と電位ポテンシャルを示す図
と同じ構成となっており、信号電荷のリセットドレイン
を構成するＮ+型半導体領域３０５には、通常１５Ｖ程
度の電源電圧ＶDが印加されている。
【００４２】図６は、図１及び図２の本発明の第１の実
施例の固体撮像装置のIV−IV′面の断面図（図６（Ａ）
参照）と、電位ポテンシャルを示す図（図６（Ｂ）参
照）であり、Ｎ--型半導体基板３０１と、Ｐ型ウェル層
３０２と、不要電荷排出部を構成するＮ型半導体領域３
０３およびＮ--型半導体基板３０１と、第１の素子分離
部を構成する第１のＰ+型半導体領域３０６と、第２の
素子分離部を構成する第２のＰ+型半導体領域３０７
と、第１層の多結晶シリコン３０９からなる第１の水平
電荷転送電極２０８と、第２層の多結晶シリコン３１０
からなる第２の水平電荷転送電極２０９から構成されて
いる。ここで、前述したように不要電荷排出部を構成す
るＮ型半導体領域３０３およびＮ型半導体基板３０１に
は、電圧Ｖsubが印加されている。
施例の固体撮像装置のIV−IV′面の断面図（図６（Ａ）
参照）と、電位ポテンシャルを示す図（図６（Ｂ）参
照）であり、Ｎ--型半導体基板３０１と、Ｐ型ウェル層
３０２と、不要電荷排出部を構成するＮ型半導体領域３
０３およびＮ--型半導体基板３０１と、第１の素子分離
部を構成する第１のＰ+型半導体領域３０６と、第２の
素子分離部を構成する第２のＰ+型半導体領域３０７
と、第１層の多結晶シリコン３０９からなる第１の水平
電荷転送電極２０８と、第２層の多結晶シリコン３１０
からなる第２の水平電荷転送電極２０９から構成されて
いる。ここで、前述したように不要電荷排出部を構成す
るＮ型半導体領域３０３およびＮ型半導体基板３０１に
は、電圧Ｖsubが印加されている。
【００４３】図６より、本発明の第１の実施例の固体撮
像装置が、図１４の固体撮像装置と相違する点は、電位
障壁部１０５、２０３に隣接した不要電荷排出部１０
６、２０４となるＮ型半導体領域３０３が離散的に形成
されており、その間に、図４に示したように、基準電位
供給している第１の素子分離部１０７、２０５となる第
１のＰ+型半導体領域３０６と接続するため、ナローチ
ャンネル効果により電位障壁部の電位ポテンシャルを決
定する第３の素子分離部１０９、２０７となる第３のＰ
+型半導体領域３０８が形成されている、ことである。
像装置が、図１４の固体撮像装置と相違する点は、電位
障壁部１０５、２０３に隣接した不要電荷排出部１０
６、２０４となるＮ型半導体領域３０３が離散的に形成
されており、その間に、図４に示したように、基準電位
供給している第１の素子分離部１０７、２０５となる第
１のＰ+型半導体領域３０６と接続するため、ナローチ
ャンネル効果により電位障壁部の電位ポテンシャルを決
定する第３の素子分離部１０９、２０７となる第３のＰ
+型半導体領域３０８が形成されている、ことである。
【００４４】上述したような構造を有する本発明の第１
の実施例の固体撮像装置の動作も、図９及び図１０を参
照して説明した固体撮像装置の動作と同様に、光電変換
部１０１に存在する不要電荷の除去は、光電変換部１０
１を構成するＮ型半導体領域（図示せず）直下に濃度の
薄いＰ-型半導体領域（図示せず）を形成し、Ｎ--型半
導体基板３０１に、通常１５Ｖ程度の電源電圧ＶDより
大きな逆バイアス電圧を印加することにより、前記Ｎ型
半導体領域自体を空乏化させ信号電荷をすべてＮ--型半
導体基板３０１に除去する。
の実施例の固体撮像装置の動作も、図９及び図１０を参
照して説明した固体撮像装置の動作と同様に、光電変換
部１０１に存在する不要電荷の除去は、光電変換部１０
１を構成するＮ型半導体領域（図示せず）直下に濃度の
薄いＰ-型半導体領域（図示せず）を形成し、Ｎ--型半
導体基板３０１に、通常１５Ｖ程度の電源電圧ＶDより
大きな逆バイアス電圧を印加することにより、前記Ｎ型
半導体領域自体を空乏化させ信号電荷をすべてＮ--型半
導体基板３０１に除去する。
【００４５】上記動作と共に、垂直電荷転送部１０２に
存在する不要電荷は、たとえば４相のクロックパルスに
より、一斉に水平電荷転送部１０３に向けて転送され
る。このとき、水平電荷転送電極２０８、２０９には、
図１５に示したように、ΦＨ1にハイレベル電圧ＶHが、
ΦＨ2にローレベル電圧ＶLが印加されており、水平電荷
転送部１０３で蓄積できない過剰電荷は垂直電荷転送部
１０２に逆戻りすることがないように、垂直水平接続部
に形成される電位ポテンシャルΨＶＨよりも深くなるよ
うに形成された電位障壁部の電位ポテンシャルΨＢを越
えて、隣接した設置された不要電荷排出部１０５のＮ型
半導体領域３０３を介してＮ--型半導体基板３０１に吸
収除去される。
存在する不要電荷は、たとえば４相のクロックパルスに
より、一斉に水平電荷転送部１０３に向けて転送され
る。このとき、水平電荷転送電極２０８、２０９には、
図１５に示したように、ΦＨ1にハイレベル電圧ＶHが、
ΦＨ2にローレベル電圧ＶLが印加されており、水平電荷
転送部１０３で蓄積できない過剰電荷は垂直電荷転送部
１０２に逆戻りすることがないように、垂直水平接続部
に形成される電位ポテンシャルΨＶＨよりも深くなるよ
うに形成された電位障壁部の電位ポテンシャルΨＢを越
えて、隣接した設置された不要電荷排出部１０５のＮ型
半導体領域３０３を介してＮ--型半導体基板３０１に吸
収除去される。
【００４６】その後、水平電荷転送部１０３に残留した
不要電荷は、図１５に示した２相のクロックパルスによ
り、水平電荷転送部の通常の高速動作で、水平電荷転送
部１０３端に設けられたリセットドレインのＮ+型半導
体領域３０６に吸収除去される。
不要電荷は、図１５に示した２相のクロックパルスによ
り、水平電荷転送部の通常の高速動作で、水平電荷転送
部１０３端に設けられたリセットドレインのＮ+型半導
体領域３０６に吸収除去される。
【００４７】続いて、所定の時間に入射した光量により
光電変換部１０１に蓄積された信号電荷が対応する垂直
電荷転送部１０２へと読み出された後、各垂直電荷転送
部１０２中を垂直方向に転送された水平の１ライン毎に
水平電荷転送部１０３へ送られ、水平電荷転送部１０３
中を水平方向に転送され出力回路部１０４を介して出力
される。
光電変換部１０１に蓄積された信号電荷が対応する垂直
電荷転送部１０２へと読み出された後、各垂直電荷転送
部１０２中を垂直方向に転送された水平の１ライン毎に
水平電荷転送部１０３へ送られ、水平電荷転送部１０３
中を水平方向に転送され出力回路部１０４を介して出力
される。
【００４８】次に、本発明の第２の実施例について図面
を参照して説明する。
を参照して説明する。
【００４９】図７は、本発明の第２の実施例の、水平電
荷転送部に隣接して電荷排出部を有する固体撮像装置の
構成概略を図である。図７を参照すると、本発明の第２
の実施例の固体撮像装置は、光電変換部１０１、垂直電
荷転送部１０２、水平電荷転送部１０３、出力回路部１
０４、電位障壁部１０５、不要電荷排出部１０６、第１
の素子分離部１０７、第２の素子分離部１０８、及び、
第３の素子分離部１０９を備えて構成されている。
荷転送部に隣接して電荷排出部を有する固体撮像装置の
構成概略を図である。図７を参照すると、本発明の第２
の実施例の固体撮像装置は、光電変換部１０１、垂直電
荷転送部１０２、水平電荷転送部１０３、出力回路部１
０４、電位障壁部１０５、不要電荷排出部１０６、第１
の素子分離部１０７、第２の素子分離部１０８、及び、
第３の素子分離部１０９を備えて構成されている。
【００５０】図８は、図７の破線で囲んだ領域である、
本発明の第１の実施例の水平電荷転送部１０３に隣接し
て電位障壁部１０５と不要電荷排出部１０６を有する領
域の平面図である。図８を参照すると、垂直電荷転送部
２０１と、水平電荷転送部２０２と、電位障壁部２０３
と、不要電荷排出部２０４と、第１の素子分離部２０５
と、第２の素子分離部２０６と、第３の素子分離部２０
７と、第１の水平電荷転送電極２０８と、第２の水平電
荷転送電極２０９と、最終の垂直電荷転送電極２１０
と、から構成されている。
本発明の第１の実施例の水平電荷転送部１０３に隣接し
て電位障壁部１０５と不要電荷排出部１０６を有する領
域の平面図である。図８を参照すると、垂直電荷転送部
２０１と、水平電荷転送部２０２と、電位障壁部２０３
と、不要電荷排出部２０４と、第１の素子分離部２０５
と、第２の素子分離部２０６と、第３の素子分離部２０
７と、第１の水平電荷転送電極２０８と、第２の水平電
荷転送電極２０９と、最終の垂直電荷転送電極２１０
と、から構成されている。
【００５１】図７、及び図８を参照すると、本発明の第
２の実施例の固体撮像装置が、図９、及び図１０を参照
して説明した固体撮像装置と相違する点は、基準電位供
給している金属配線と接続された第１の素子分離部１０
７、２０５を凸形状に形成し、凸部をナローチャンネル
効果により電位障壁部の電位ポテンシャルを決定する第
３の素子分離部１０９、２０７と接触して形成されてい
る、ことである。
２の実施例の固体撮像装置が、図９、及び図１０を参照
して説明した固体撮像装置と相違する点は、基準電位供
給している金属配線と接続された第１の素子分離部１０
７、２０５を凸形状に形成し、凸部をナローチャンネル
効果により電位障壁部の電位ポテンシャルを決定する第
３の素子分離部１０９、２０７と接触して形成されてい
る、ことである。
【００５２】上述したような構造を有する本発明の第２
の実施例の固体撮像装置の動作も、上記した従来の固体
撮像装置、および、発明の第１の実施例の固体撮像装置
と同様に動作させることができる。
の実施例の固体撮像装置の動作も、上記した従来の固体
撮像装置、および、発明の第１の実施例の固体撮像装置
と同様に動作させることができる。
【００５３】なお、上記した本発明の第１、第２の実施
例では、第２の素子分離部となる第２のＰ+型半導体領
域と、第３の素子分離部となる第３のＰ+型半導体領域
と、を個別に記載したが、同一の工程で作成された同一
の素子分離部となるＰ+型半導体領域でもよい。
例では、第２の素子分離部となる第２のＰ+型半導体領
域と、第３の素子分離部となる第３のＰ+型半導体領域
と、を個別に記載したが、同一の工程で作成された同一
の素子分離部となるＰ+型半導体領域でもよい。
【００５４】また、上記した本発明の第１、第２の実施
例では、埋め込み型の電荷転送装置について記述した
が、表面型の電荷転送装置においても、同様に適応でき
ることは言うまでもない。
例では、埋め込み型の電荷転送装置について記述した
が、表面型の電荷転送装置においても、同様に適応でき
ることは言うまでもない。
【００５５】
【発明の効果】以上説明したように、本発明の固体撮像
装置によれば、ナローチャンネル効果により電位障壁部
の電位ポテンシャルを決定する第３の素子分離部となる
第３のＰ+型半導体領域を凸形状に形成し、基準電位供
給している金属配線と接続された第１の素子分離部とな
る第１のＰ+型半導体領域と接触して形成したことによ
り、第３のＰ+型半導体領域に、高不純物濃度で、かつ
低抵抗の第１のＰ+型半導体領域を介して電位を供給す
ることができる、という効果を奏する。
装置によれば、ナローチャンネル効果により電位障壁部
の電位ポテンシャルを決定する第３の素子分離部となる
第３のＰ+型半導体領域を凸形状に形成し、基準電位供
給している金属配線と接続された第１の素子分離部とな
る第１のＰ+型半導体領域と接触して形成したことによ
り、第３のＰ+型半導体領域に、高不純物濃度で、かつ
低抵抗の第１のＰ+型半導体領域を介して電位を供給す
ることができる、という効果を奏する。
【００５６】また、本発明の固体撮像装置は、基準電位
供給している金属配線と接続された第１の素子分離部と
なる第１のＰ+型半導体領域を凸形状に形成し、凸部を
ナローチャンネル効果により電位障壁部の電位ポテンシ
ャルを決定する第３の素子分離部となる第３のＰ+型半
導体領域と接触して形成したことにより、第３のＰ+型
半導体領域に、高不純物濃度で、かつ低抵抗の第１のＰ
+型半導体領域を介して電位を供給することができると
いう効果を奏する。
供給している金属配線と接続された第１の素子分離部と
なる第１のＰ+型半導体領域を凸形状に形成し、凸部を
ナローチャンネル効果により電位障壁部の電位ポテンシ
ャルを決定する第３の素子分離部となる第３のＰ+型半
導体領域と接触して形成したことにより、第３のＰ+型
半導体領域に、高不純物濃度で、かつ低抵抗の第１のＰ
+型半導体領域を介して電位を供給することができると
いう効果を奏する。
【００５７】このため、本発明の固体撮像装置によれ
ば、水平電荷転送電極に電圧が印加された場合、電位障
壁部の電位ポテンシャルを決定する第３の素子分離部と
なる第３のＰ+型半導体領域の電位が変調されるのを抑
制し、安定化を図ることができ、水平電荷転送部の電荷
蓄積領域の電位ポテンシャルΨＨＨＳと電位障壁部の電
位ポテンシャルΨＢの差で決定される水平電荷転送部の
電荷転送容量の低下を防ぐことができるという効果があ
る。
ば、水平電荷転送電極に電圧が印加された場合、電位障
壁部の電位ポテンシャルを決定する第３の素子分離部と
なる第３のＰ+型半導体領域の電位が変調されるのを抑
制し、安定化を図ることができ、水平電荷転送部の電荷
蓄積領域の電位ポテンシャルΨＨＨＳと電位障壁部の電
位ポテンシャルΨＢの差で決定される水平電荷転送部の
電荷転送容量の低下を防ぐことができるという効果があ
る。
【図１】本発明の第１の実施例をなす、水平電荷転送部
に隣接して電荷排出部を有する固体撮像装置の構成の概
略を示す平面図である。
に隣接して電荷排出部を有する固体撮像装置の構成の概
略を示す平面図である。
【図２】本発明の第１の実施例の水平電荷転送部に隣接
して電荷排出部を有する領域の平面図である。
して電荷排出部を有する領域の平面図である。
【図３】（Ａ）は本発明の第１の実施例の固体撮像装置
のＩ−Ｉ′線の断面図、（Ｂ）は電位ポテンシャルを示
す図である。
のＩ−Ｉ′線の断面図、（Ｂ）は電位ポテンシャルを示
す図である。
【図４】（Ａ）本発明の第１の実施例の固体撮像装置の
II−II′線の断面図、（Ｂ）は電位ポテンシャルを示す
図である。
II−II′線の断面図、（Ｂ）は電位ポテンシャルを示す
図である。
【図５】（Ａ）は本発明の第１の実施例の固体撮像装置
のIII−III′線の断面図、（Ｂ）は電位ポテンシャルを
示す図である。
のIII−III′線の断面図、（Ｂ）は電位ポテンシャルを
示す図である。
【図６】（Ａ）は本発明の第１の実施例の固体撮像装置
のIV−IV′線の断面図、（Ｂ）は電位ポテンシャルを示
す図である。
のIV−IV′線の断面図、（Ｂ）は電位ポテンシャルを示
す図である。
【図７】本発明の第２の実施例をなす、水平電荷転送部
に隣接して電荷排出部を有する固体撮像装置の構成の概
略を示す平面図である。
に隣接して電荷排出部を有する固体撮像装置の構成の概
略を示す平面図である。
【図８】本発明の第２の実施例の水平電荷転送部に隣接
して電荷排出部を有する領域の平面図である。
して電荷排出部を有する領域の平面図である。
【図９】従来の、水平電荷転送部に隣接して電荷排出部
を有する固体撮像装置の構成概略を示す平面図である。
を有する固体撮像装置の構成概略を示す平面図である。
【図１０】従来の水平電荷転送部に隣接して電荷排出部
を有する領域の平面図である。
を有する領域の平面図である。
【図１１】（Ａ）は従来の固体撮像装置のＩ−Ｉ′線の
断面図、（Ｂ）は電位ポテンシャルを示す図である。
断面図、（Ｂ）は電位ポテンシャルを示す図である。
【図１２】（Ａ）は従来の固体撮像装置のII−II′線の
断面図、（Ｂ）は電位ポテンシャルを示す図である。
断面図、（Ｂ）は電位ポテンシャルを示す図である。
【図１３】（Ａ）は従来の固体撮像装置のIII−III′線
の断面図、（Ｂ）は電位ポテンシャルを示す図である。
の断面図、（Ｂ）は電位ポテンシャルを示す図である。
【図１４】（Ａ）は従来の固体撮像装置のIV−IV′線の
断面図、（Ｂ）は電位ポテンシャルを示す図である。
断面図、（Ｂ）は電位ポテンシャルを示す図である。
【図１５】従来の固体撮像装置の水平電荷転送部に印加
されるクロックパルスの一例である。
されるクロックパルスの一例である。
１０１ 光電変換部 １０２ 垂直電荷転送部 １０３ 水平電荷転送部 １０４ 出力回路部 １０５ 電位障壁部 １０６ 不要電荷排出部 １０７ 第１の素子分離部 １０８ 第２の素子分離部 １０９ 第３の素子分離部 ２０１ 垂直電荷転送部 ２０２ 水平電荷転送部 ２０３ 電位障壁部 ２０４ 不要電荷排出部 ２０５ 第１の素子分離部 ２０６ 第２の素子分離部 ２０７ 第３の素子分離部 ２０８ 第１の水平電荷転送電極 ２０９ 第２の水平電荷転送電極 ２１０ 最終の垂直電荷転送電極 ３０１ Ｎ--型半導体基板 ３０２ Ｐ型ウェル層 ３０３ Ｎ型半導体領域 ３０４ Ｎ-型半導体領域 ３０５ Ｎ+型半導体領域 ３０６ 第１のＰ+型半導体領域 ３０７ 第２のＰ+型半導体領域 ３０８ 第３のＰ+型半導体領域 ３０９ 第１層の多結晶シリコン ３１０ 第２層の多結晶シリコン ３１１ 絶縁膜
Claims (8)
- 【請求項１】第１導電型半導体基板の一主表面に形成さ
れた第２導電型半導体ウェル層表面内に形成され、 第１の素子分離部内に形成された出力回路部と、 前記第１の素子分離部と接続された第２の素子分離部内
に形成された２次元的に複数個配置された光電変換部
と、 前記光電変換部に隣接して配置された複数個の垂直電荷
転送部と、 前記垂直電荷転送部の一端に隣接して配置された水平電
荷転送部と、 第３の素子分離部内に形成され、第３の素子分離部のナ
ローチャンネル効果により形成された電位障壁部と、 前記電位障壁部に隣接して、前記水平電荷転送部と反対
側に配置され、前記第２導電型半導体ウェル層に対して
逆方向に印加されている第１導電型半導体基板からなる
不要電荷排出部と、 を有してなる固体撮像装置において、 前記第３の素子分離部が、前記第１の素子分離部と接続
されていることを特徴とする固体撮像装置。 - 【請求項２】前記電位障壁部と不要電荷排出部上に、絶
縁膜を介して前記水平電荷転送部の電荷転送電極が形成
されている、ことを特徴とする請求項１記載の固体撮像
装置。 - 【請求項３】前記不要電荷排出部となる第１導電型半導
体基板表面に、前記水平電荷転送部の埋め込みチャンネ
ルを構成する第１導電型半導体領域が形成されているこ
とを特徴とする請求項１、又は２記載の固体撮像装置。 - 【請求項４】前記第２の素子分離部と第３の素子分離部
が同一であることを特徴とする請求項１、２、３のいず
れか一に記載の固体撮像装置。 - 【請求項５】前記第２導電型半導体ウェル層に対して逆
方向に印加されている第１導電型半導体基板からなる前
記不要電荷排出部に印加される電圧と、前記電位障壁部
の電位ポテンシャルの電位差が、０．５Ｖ以上有ること
を特徴とする請求項１、２、３、４のいずれか一に記載
の固体撮像装置。 - 【請求項６】前記第３の素子分離部は、その平面形状が
前記第１の素子分離部側に突出する凸型形状とされ、該
凸部において、前記第１の素子分離部と接触している、
ことを特徴とする請求項１記載の固体撮像装置。 - 【請求項７】前記第１の素子分離部は、その平面形状が
前記第３の素子分離部側に突出する凸部を含み、該凸部
において前記第３の素子分離部と接触している、ことを
特徴とする請求項１記載の固体撮像装置。 - 【請求項８】前記第３の素子分離部が前記第１の素子分
離部の長手方向に沿って互いに離散して配置されている
ことを特徴とする請求項６又は７記載の固体撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150407A JP3033524B2 (ja) | 1997-05-23 | 1997-05-23 | 固体撮像装置 |
| US09/082,798 US6573937B1 (en) | 1997-05-23 | 1998-05-21 | Solid image pick-up device having unnecessary charge discharging section |
| KR1019980018622A KR100266802B1 (ko) | 1997-05-23 | 1998-05-22 | 불요전하배출부를 구비한 고체촬상장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150407A JP3033524B2 (ja) | 1997-05-23 | 1997-05-23 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326887A JPH10326887A (ja) | 1998-12-08 |
| JP3033524B2 true JP3033524B2 (ja) | 2000-04-17 |
Family
ID=15496293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9150407A Expired - Fee Related JP3033524B2 (ja) | 1997-05-23 | 1997-05-23 | 固体撮像装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6573937B1 (ja) |
| JP (1) | JP3033524B2 (ja) |
| KR (1) | KR100266802B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3317248B2 (ja) | 1998-09-18 | 2002-08-26 | 日本電気株式会社 | 固体撮像装置 |
| WO2004017411A1 (ja) * | 2002-08-12 | 2004-02-26 | Sony Corporation | 固体撮像素子及びその製造方法 |
| JP4289872B2 (ja) | 2002-11-15 | 2009-07-01 | 三洋電機株式会社 | 固体撮像素子及びその駆動方法 |
| JP2004336469A (ja) * | 2003-05-08 | 2004-11-25 | Fuji Film Microdevices Co Ltd | 固体撮像素子、撮像装置、及び画像処理方法 |
| EP1902471A4 (en) * | 2005-07-08 | 2009-05-13 | Zmos Technology Inc | CONFIGURATIONS AND METHODS FOR CONTROLLING SOURCE TRANSISTOR |
| JP4305516B2 (ja) * | 2007-01-30 | 2009-07-29 | ソニー株式会社 | 固体撮像素子及び固体撮像装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1551935A (en) * | 1976-08-19 | 1979-09-05 | Philips Nv | Imaging devices |
| US5182623A (en) * | 1989-11-13 | 1993-01-26 | Texas Instruments Incorporated | Charge coupled device/charge super sweep image system and method for making |
| US5528291A (en) * | 1991-09-25 | 1996-06-18 | Fuji Photo Film Co., Ltd. | CCD image pickup device and method of driving which maintains sensitivity regardless of the operating mode |
| KR100306305B1 (ko) * | 1993-04-20 | 2001-12-15 | 이데이 노부유끼 | 고체촬상소자및방법 |
| KR970007711B1 (ko) * | 1993-05-18 | 1997-05-15 | 삼성전자 주식회사 | 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치 |
| JPH07202160A (ja) * | 1993-12-27 | 1995-08-04 | Sony Corp | 固体撮像装置及びその製造方法、並びに半導体装置 |
| JP3062010B2 (ja) * | 1994-07-28 | 2000-07-10 | 日本電気株式会社 | 固体撮像装置 |
| US5990953A (en) * | 1995-12-15 | 1999-11-23 | Nec Corporation | Solid state imaging device having overflow drain region provided in parallel to CCD shift register |
| JP2910671B2 (ja) * | 1996-05-15 | 1999-06-23 | 日本電気株式会社 | 固体撮像装置 |
-
1997
- 1997-05-23 JP JP9150407A patent/JP3033524B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-21 US US09/082,798 patent/US6573937B1/en not_active Expired - Lifetime
- 1998-05-22 KR KR1019980018622A patent/KR100266802B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100266802B1 (ko) | 2000-10-02 |
| KR19980087309A (ko) | 1998-12-05 |
| JPH10326887A (ja) | 1998-12-08 |
| US6573937B1 (en) | 2003-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101159032B1 (ko) | 고체 촬상 소자 | |
| EP1435662A2 (en) | Solid state image pickup device with wide dynamic range | |
| JPH0381351B2 (ja) | ||
| JP2628654B2 (ja) | 撮像装置 | |
| KR100212612B1 (ko) | 고상 화상 형성 장치 | |
| JP2845216B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3317248B2 (ja) | 固体撮像装置 | |
| KR100265268B1 (ko) | 고체촬상소자 | |
| JP3033524B2 (ja) | 固体撮像装置 | |
| JP2910671B2 (ja) | 固体撮像装置 | |
| JP2856182B2 (ja) | 固体撮像装置 | |
| JP3028823B2 (ja) | 電荷結合素子およびこれを用いた固体撮像装置 | |
| JP2004273566A (ja) | 固体撮像装置 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP2758739B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2848257B2 (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 | |
| JPH07162754A (ja) | 固体撮像装置 | |
| JPS60105382A (ja) | 固体撮像素子 | |
| JPS59132655A (ja) | 固体撮像装置 | |
| JPH0777436B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2003060188A (ja) | 固体撮像素子及びその駆動方法 | |
| JPS58106965A (ja) | 固体撮像装置 | |
| JPS584512B2 (ja) | 固体撮像装置 | |
| JPS58106966A (ja) | 固体撮像装置 | |
| JPH03187268A (ja) | 固体撮像素子及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |