JP3033238B2 - Adaptive maximum likelihood decoding apparatus and decoding method - Google Patents
Adaptive maximum likelihood decoding apparatus and decoding methodInfo
- Publication number
- JP3033238B2 JP3033238B2 JP3105595A JP10559591A JP3033238B2 JP 3033238 B2 JP3033238 B2 JP 3033238B2 JP 3105595 A JP3105595 A JP 3105595A JP 10559591 A JP10559591 A JP 10559591A JP 3033238 B2 JP3033238 B2 JP 3033238B2
- Authority
- JP
- Japan
- Prior art keywords
- sample value
- maximum likelihood
- decoding
- value
- statistical processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、符号間干渉をビタビ
アルゴリズムを用いて除去してディジタル信号を復号す
る最尤復号装置および復号方法、特にビタビアルゴリズ
ムの適用により符号間干渉を適応的に除去するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a maximum likelihood decoding apparatus and a decoding method for decoding digital signals by removing intersymbol interference using a Viterbi algorithm, and more particularly, to adaptively remove intersymbol interference by applying a Viterbi algorithm. Is what you do.
【０００２】[0002]
【従来の技術】磁気記録媒体、磁気光学記録媒体等に記
録されたディジタル信号（以下、磁気記録と略称する）
の復号処理において、記録波長が短くなるにつれて、再
生信号の検出ビットに対する隣接ビットからの影響、即
ち符号間干渉が増大する。線型伝送路におけるディジタ
ル信号の伝送特性を一例として、この符号間干渉につい
て説明する。2. Description of the Related Art Digital signals recorded on magnetic recording media, magneto-optical recording media, etc. (hereinafter abbreviated as "magnetic recording").
As the recording wavelength becomes shorter, the influence of adjacent bits on the detection bits of the reproduced signal, that is, the intersymbol interference increases. The intersymbol interference will be described using the transmission characteristics of a digital signal in a linear transmission path as an example.
【０００３】孤立した１ビットデータｅ（ｔ）（但し、
時間ｔについて０≦ｔ≦Ｔの時、ｅ（ｔ）＝１）に対す
る線型伝送路の応答をｇ（ｔ）、ｔ＝τにおけるτの微
分をｄτとすれば、レスポンスｃ（ｔ）は次式のように
表わされる。[0003] Isolated 1-bit data e (t) (however,
When 0 ≦ t ≦ T for time t, the response of the linear transmission line to e (t) = 1) is g (t), and the derivative of τ at t = τ is dτ, the response c (t) is It is expressed like an equation.
【数１】(Equation 1)
【０００４】 [0004]
【０００５】従って、ビット間隔Ｔのディジタル信号系
列｛ａｉ｝（但し、ａｉ＝０または１）がこの線型伝送
路に入力する時、出力信号ｙ（ｔ）は次式で与えられ
る。Therefore, when a digital signal sequence {ai} (where ai = 0 or 1) with a bit interval T is input to this linear transmission line, an output signal y (t) is given by the following equation.
【数２】(Equation 2)
【０００６】 [0006]
【０００７】符号間干渉を除去するため、等化器（イコ
ライザ）を適用してレスポンスｃ（ｎＴ）＝０（但し、
ｎ≠０）とした場合について、入力信号系列｛ａｉ｝、
例えば｛１０１１００１１１００１０｝に対する出力信
号波形ｙ（ｔ）を図１０に示す。この場合、時刻ｎＴに
おいて出力信号ｙ（ｎＴ）は０または１となるので、例
えば、出力信号ｙ（ｔ）を時刻ｎＴでサンプリングし、
しきい値を１／２として検出すれば、入力信号系列｛ａ
ｉ｝に対応する誤りのない復号出力｛ｙｉ｝を得ること
ができる。即ち、容易に復号が可能である。In order to remove intersymbol interference, an equalizer (equalizer) is applied and a response c (nT) = 0 (however,
n ≠ 0), the input signal sequence {ai},
For example, FIG. 10 shows an output signal waveform y (t) for {1011001110010}. In this case, the output signal y (nT) becomes 0 or 1 at the time nT. For example, the output signal y (t) is sampled at the time nT,
If the threshold is detected as １ ／, the input signal sequence ｛a
An error-free decoded output {yi} corresponding to i} can be obtained. That is, decoding can be easily performed.
【０００８】一方、残留等化誤差のためレスポンスＣ
（±Ｔ）≠０となる場合について、同一の入力信号系列
｛ａｉ｝＝｛１０１１００１１１００１０｝に対する出
力信号波形ｙ（ｔ）を図１１に示す。この場合、残留等
化誤差による隣接ビットからの影響、即ち符号間干渉の
ため出力波形ｙ（ｔ）は大きくうねっている。従って、
時刻ｎＴでサンプリングし、しきい値１／２で検出して
も、誤りのない復号出力｛ｙｉ｝を得ることはできな
い。On the other hand, the response C
FIG. 11 shows an output signal waveform y (t) for the same input signal sequence {ai} = {1011001110010} when (± T) ≠ 0. In this case, the output waveform y (t) undulates due to the influence of the adjacent bits due to the residual equalization error, that is, intersymbol interference. Therefore,
Even if sampling is performed at time nT and detection is performed at the threshold value １ ／, it is not possible to obtain an error-free decoded output {yi}.
【０００９】[0009]
【発明が解決しようとする課題】上述の符号間干渉に
は、線型歪みと、非線型歪みに因るものとがある。The above-mentioned intersymbol interference includes linear distortion and nonlinear distortion.
【００１０】従来、線型歪みに対しては、線型等化器
（積分器、ローパスフィルタ等の組み合せ）で等化する
ことによって符号間干渉の除去が行なわれていた。しか
しながら、この線型等化器による場合には、ノイズも強
調されてしまうので、Ｓ／Ｎが劣化してしまうという問
題点があった。Conventionally, intersymbol interference has been removed by equalizing linear distortion with a linear equalizer (a combination of an integrator and a low-pass filter). However, in the case of the linear equalizer, noise is also emphasized, so that there is a problem that S / N is deteriorated.
【００１１】そこで、パス帰還ビタビ復号で符号間干渉
の除去を行なうことが提案されている（「アイを開かず
に検出するパス帰還ビタビ復号法」池谷、井手、出光、
信学技法ＭＲ８７−３８）。このパス帰還ビタビ復号に
よって符号間干渉の除去を行なう場合には既に復号した
データによる符号間干渉しか除去できず、未だ復号して
いないデータからの符号間干渉は除去できないという問
題点があった。Therefore, it has been proposed to remove intersymbol interference by path feedback Viterbi decoding (“path feedback Viterbi decoding method for detecting without opening the eye” Ikeda, Ide, Idemitsu,
Religious Technique MR87-38). When the inter-symbol interference is removed by the path feedback Viterbi decoding, only the inter-symbol interference due to the already decoded data can be removed, and the intersymbol interference from the data that has not been decoded cannot be removed.
【００１２】一方、非線型歪みの例として、近年、高密
度でなされるようになったディジタル信号の磁気記録が
ある。On the other hand, as an example of the nonlinear distortion, there is a magnetic recording of a digital signal which has been performed at a high density in recent years.
【００１３】この磁気記録過程は非線型過程であるが、
媒体中の磁化パターンが孤立磁化反転の線形な足し合わ
せに等しいと仮定すれば、線型伝送路と同様に、図１２
に示される孤立再生波形の畳み込みで再生波形を得るこ
とができる。なお、図中、ＡＲ１は遷移領域、１００は
磁気テープを夫々示す。Although this magnetic recording process is a non-linear process,
Assuming that the magnetization pattern in the medium is equal to the linear addition of the isolated magnetization reversals, FIG.
Can be obtained by convolution of the isolated reproduction waveform shown in FIG. In the drawing, AR1 denotes a transition area, and 100 denotes a magnetic tape.
【００１４】ディジタル信号を記録する際、図１３に示
されるように、記録波長Ｔが比較的長い場合には、上述
の仮定が成立するため、孤立再生波形の畳み込みで再生
波形を得ることができる。しかしながら、図１４に示さ
れるように高密度記録によって記録波長Ｔが短くなるに
つれて隣接ビットとの距離が短くなり、図１４中の矢印
Ｙで示されるように、遷移領域ＡＲ１が重なり合うよう
になる。そして、既に記録されている記録信号磁界の残
留磁化が、新たな記録信号磁界によって乱される。When a digital signal is recorded, as shown in FIG. 13, if the recording wavelength T is relatively long, the above assumption is satisfied. Therefore, a reproduced waveform can be obtained by convolution of an isolated reproduced waveform. . However, as shown in FIG. 14, as the recording wavelength T becomes shorter due to the high-density recording, the distance between adjacent bits becomes shorter, and the transition areas AR1 overlap as shown by the arrow Y in FIG. Then, the residual magnetization of the already recorded recording signal magnetic field is disturbed by the new recording signal magnetic field.
【００１５】このため、上述の孤立磁化反転の線型な足
し合わせの仮定が成立し難くなり、実際の再生波形は孤
立再生波形の畳み込みで得られた波形とは一致しなくな
る。この結果、図１４中の矢印Ｘで示されるような非線
型歪みが発生するという問題点があった。For this reason, it is difficult to make the above-described assumption of the linear addition of the isolated magnetization reversal, and the actual reproduced waveform does not match the waveform obtained by convolution of the isolated reproduced waveform. As a result, there is a problem that non-linear distortion occurs as shown by an arrow X in FIG.
【００１６】現在までのところ、上述のような非線型歪
みの除去については殆ど対処されておらず、非線型歪み
による符号間干渉を除去することが望まれていた。Up to the present, there has been little effort to remove the nonlinear distortion as described above, and it has been desired to eliminate the intersymbol interference due to the nonlinear distortion.
【００１７】ところで、この非線型歪みを除去するのに
は、等化器を適用することも考えられるが、従来の線型
等化では不十分で、非線型歪みに対応できないという問
題点があった。また、前述のパス帰還ビタビ復号を適用
することも考えられるが、この場合には、後続のデータ
による影響が除去されないため、正確な復号が困難で、
非線型歪みに対応できないという問題点があった。Although it is conceivable to apply an equalizer to remove the nonlinear distortion, there is a problem that conventional linear equalization is insufficient and cannot cope with the nonlinear distortion. . It is also conceivable to apply the above-described path feedback Viterbi decoding, but in this case, since the influence of the subsequent data is not removed, accurate decoding is difficult,
There was a problem that it was not possible to cope with nonlinear distortion.
【００１８】更に、これらの符号間干渉によってエラー
レートが増大するという問題点があた。従って、この発
明の目的は、高密度に磁気記録されたデータに於ける非
線型歪み、線型歪み等の符号間干渉をビタビアルゴリズ
ムにより適応的に除去し得る最尤復号装置および復号方
法を提供することにある。Further, there is a problem that the error rate increases due to the intersymbol interference. Accordingly, an object of the present invention is to provide a maximum likelihood decoding apparatus and a decoding method capable of adaptively removing intersymbol interference such as non-linear distortion and linear distortion in data recorded at high density by a Viterbi algorithm. It is in.
【００１９】[0019]
【課題を解決するための手段】上述の課題を解決するた
め、この発明の適応的最尤復号装置は、ビタビアルゴリ
ズムを用いて符号間干渉の除去を行いディジタル信号を
再生する復号装置であって、符号間干渉を受けたディジ
タル信号のサンプル値と、予測サンプル値とを用いて最
尤復号を行う最尤復号手段と、最尤復号手段からの出力
値とサンプル値に基づいた統計処理を行うことにより、
予測サンプル値を更新する予測サンプル値更新手段を備
え、予測サンプル値更新手段は、サンプル値を用いて統
計処理を行う統計処理手段を複数具備し、予測サンプル
値更新手段では、最尤復号手段からの出力値で構成され
る最尤復号系列のビットパターンに応じて統計処理手段
のいずれかを順次選択すると共に、該選択した統計処理
手段にサンプル値を順次供給して統計処理を行い、新た
な予測サンプル値を生成することによって予測サンプル
値を更新するものである。また、復号方法は、ビタビア
ルゴリズムを用いて符号間干渉の除去を行いディジタル
信号を復号する復号方法であって、符号間干渉を受けた
ディジタル信号のサンプル値と、予測サンプル値とを用
いて最尤復号するステップと、最尤復号の出力値とサン
プル値に基づた統計処理を行うことにより、予測サンプ
ル値を更新するステップとを備え、予測サンプル値を更
新するステップでは、最尤復号の出力値で構成される最
尤復号系列のビットパターンに応じてサンプル値を区分
して、該区分されたサンプル値毎に統計処理を行い、新
たな予測サンプル値を生成することによって予測サンプ
ル値を更新するものである。In order to solve the above-mentioned problems, an adaptive maximum likelihood decoding apparatus according to the present invention is a decoding apparatus which removes intersymbol interference using a Viterbi algorithm and reproduces a digital signal. A maximum likelihood decoding unit that performs maximum likelihood decoding using a sample value of a digital signal subjected to intersymbol interference and a predicted sample value, and performs statistical processing based on an output value and a sample value from the maximum likelihood decoding unit. By doing
A predictive sample value updating unit that updates a predicted sample value; the predicted sample value update unit includes a plurality of statistical processing units that perform statistical processing using the sample values; In addition to sequentially selecting one of the statistical processing means in accordance with the bit pattern of the maximum likelihood decoded sequence composed of the output values of the above, the sample value is sequentially supplied to the selected statistical processing means to perform statistical processing, and a new The predicted sample value is updated by generating the predicted sample value. Further, the decoding method is a decoding method for removing a inter-symbol interference using a Viterbi algorithm to decode a digital signal. The decoding method uses a sample value of a digital signal subjected to the inter-symbol interference and a predicted sample value. Performing a likelihood decoding, and performing a statistical process based on the output value and the sample value of the maximum likelihood decoding, thereby updating the predicted sample value. The sample value is divided according to the bit pattern of the maximum likelihood decoding sequence composed of output values, statistical processing is performed for each of the divided sample values, and a new predicted sample value is generated by generating a new predicted sample value. To be updated.
【００２０】[0020]
【作用】この発明の一実施例を示す図１において、再生
信号のサンプル値Ｚｋからなるディジタル信号系列｛Ｚ
ｋ｝は、最尤復号回路６において予測サンプル値Ｙ１〜
Ｙ８に基づきビタビアルゴリズムが適用され、最尤復号
される。FIG. 1 shows an embodiment of the present invention. In FIG.
k｝ is calculated by the maximum likelihood decoding circuit 6 from the predicted sample values Y1 to Y1.
The Viterbi algorithm is applied based on Y8, and maximum likelihood decoding is performed.
【００２１】ｎクロック時間遅延して最尤復号回路６か
ら出力される復号系列｛ｙk-n｝はシフトレジスタ６１
にファーストインファーストアウト（ＦＩＦＯ）でラッ
チされ、デマルチプレクサ６２のアドレスデータとな
る。従って、デマルチプレクサ６２は、シフトレジスタ
６１内のビットパターンに対応して、平均値回路７１〜
７８のうちの一つを選択する。The decoded sequence {yk-n} output from the maximum likelihood decoding circuit 6 after being delayed by n clock times is
, First-in first-out (FIFO), and becomes address data of the demultiplexer 62. Accordingly, the demultiplexer 62 outputs the average value circuits 71 to 71 in accordance with the bit pattern in the shift register 61.
Select one of 78.
【００２２】また、ディジタル信号系列｛Ｚｋ｝はシフ
トレジスタ７により所要のクロック時間遅延して、デマ
ルチプレクサ６２を介して選択された平均値回路７１〜
７８のうちの一つに順次供給される。The digital signal sequence {Zk} is delayed by a required clock time by the shift register 7, and the average value circuits 71 to 71 selected through the demultiplexer 62 are output.
78 to one of them.
【００２３】予測サンプル値の算出および更新を指示す
る信号、例えばヘッド切換信号ＳＷＰにより、平均値回
路７１〜７８はビットパターン毎の平均値（バーＺ１〜
バーＺ８）を算出し、レジスタ８１〜８８を介して最新
の予測サンプル値Ｙ１〜Ｙ８として最尤復号回路６に帰
還する。The averaging circuits 71 to 78 respond to a signal instructing the calculation and update of the predicted sample value, for example, the head switching signal SWP, so that the averaging circuits 71 to 78 provide the average value (bar Z1 to bar Z1) for each bit pattern.
The bar Z8) is calculated, and is fed back to the maximum likelihood decoding circuit 6 as the latest predicted sample values Y1 to Y8 via the registers 81 to 88.
【００２４】このようにして、検出ビットａkに対する
後続ビットａk+1，ａk+2の符号間干渉を除去する最尤復
号が、復号結果から適宜算出され更新される予測サンプ
ル値Ｙ１〜Ｙ８に基づいて適応的に行なわれる。In this manner, the maximum likelihood decoding for removing the intersymbol interference of the succeeding bits ak + 1 and ak + 2 with respect to the detection bit ak is performed based on the predicted sample values Y1 to Y8 which are appropriately calculated and updated from the decoding result. Is performed adaptively.
【００２５】[0025]
【実施例】続いて、この発明に係る適応的最尤復号装置
の実施例について、図面を参照して詳細に説明する。Next, an embodiment of an adaptive maximum likelihood decoding apparatus according to the present invention will be described in detail with reference to the drawings.
【００２６】前述したように、非線型歪みは、磁気テー
プ等の上の既に形成されている磁気記録が後続ビットの
記録時に減磁されること等によって発生する。この場
合、非線型歪みの大きさは後続データ、即ちこれから再
生しようとするデータに依存することになる。検出ビッ
トａkに対して何ビットの後続データａk+1，ａk+2，・
・・の影響までを想定するかは任意であるが、一例とし
て後続データ｛ａk+1，ａk+2｝の２ビットに対してビタ
ビアルゴリズムを適用した場合について説明する。図３
は、このような復号を行なう場合の状態の決め方を示す
図である。この場合、状態数はＳ１＝｛００｝〜Ｓ４＝
｛１１｝の４（＝２2）通りである。図４は状態遷移図
であり、矢印で示される遷移パスは８本である。この８
本の遷移パスが、それぞれ｛ａk，ａk+1，ａk+2｝のと
りうる８通りの場合に対応している。図５はトレリス線
図である。As described above, the non-linear distortion is generated by, for example, demagnetizing a magnetic recording already formed on a magnetic tape or the like at the time of recording a subsequent bit. In this case, the magnitude of the nonlinear distortion depends on subsequent data, that is, data to be reproduced. How many bits of subsequent data ak + 1, ak + 2,.
It is arbitrary to assume the influence of..., But an example will be described in which the Viterbi algorithm is applied to two bits of the subsequent data {ak + 1, ak + 2}. FIG.
Is a diagram showing how to determine a state when such decoding is performed. In this case, the number of states is S1 = {00} to S4 =
There are 4 (= 2 2 ) ways of {11}. FIG. 4 is a state transition diagram in which the number of transition paths indicated by arrows is eight. This 8
This corresponds to eight possible transition paths of {ak, ak + 1, ak + 2}. FIG. 5 is a trellis diagram.
【００２７】検出ビットａkに対する予測サンプル値を
遷移パスに対応してＹ１〜Ｙ８とすれば、非線型歪み、
残留等化誤差、雑音等が全く無い場合には、Ｙ１〜Ｙ８
＝ａkとなる。If the predicted sample value for the detected bit ak is set to Y1 to Y8 corresponding to the transition path, nonlinear distortion,
If there is no residual equalization error, noise, etc., Y1 to Y8
= Ak.
【００２８】しかし、実際の記録再生系では、非線型歪
み等が加わるため予測サンプル値Ｙ１〜Ｙ８は異なる８
つの値となる。However, in an actual recording / reproducing system, the predicted sample values Y1 to Y8 are different from each other because nonlinear distortion and the like are added.
Value.
【００２９】最尤復号のために必要な予測サンプル値Ｙ
１〜Ｙ８を記録再生系の特性解析結果から求めてもよい
が、記録再生系の特性解析には複雑な手順が必要であ
る。また、ディジタルビデオテープレコーダにおける直
流ドリフトやヘッド摩耗等による経時的な特性変化に対
応できない。更に、ハードディスク装置等におけるディ
スク媒体の内外周での特性変化に対応できない等の難点
がある。Predicted sample value Y required for maximum likelihood decoding
Although 1 to Y8 may be obtained from the result of the characteristic analysis of the recording / reproducing system, a complicated procedure is required for the characteristic analysis of the recording / reproducing system. In addition, the digital video tape recorder cannot cope with a change in characteristics over time due to a DC drift or head wear. Further, there is a problem that it is not possible to cope with a change in characteristics at the inner and outer circumferences of a disk medium in a hard disk device or the like.
【００３０】そこで、この発明は、最尤復号回路から出
力される復号系列から統計的に予測サンプル値Ｙ１〜Ｙ
８を求めると共に適応的に更新するものとし、これを最
尤復号回路に帰還することにより適応的に最尤復号を行
なうものである。Therefore, the present invention statistically estimates predicted sample values Y1 to Y1 from a decoded sequence output from a maximum likelihood decoding circuit.
8 and is adaptively updated, and is fed back to the maximum likelihood decoding circuit to perform adaptive maximum likelihood decoding.
【００３１】次に、最尤復号について説明する。Next, the maximum likelihood decoding will be described.
【００３２】実際の再生された信号をＺｋ（Ｚｋ＝Ｙｓ
＋ｎｋ：ｎｋはガウシアンノイズを想定）とし、時刻ｋ
で或る状態Ｓに至る遷移の“長さ”を、（−（Ｚｋ−Ｙ
ｓ）2）としてビタビアルゴリズムが適用される。時点
（ｋ−１）に於ける状態Ｓ１〜Ｓ４のメトリックを、夫
々Ｌ（ｋ−１，１），Ｌ（ｋ−１，２），・・・，Ｌ
（ｋ−１，４）と表記することにすれば、例えば時刻ｋ
における状態Ｓ１のメトリックＬ（ｋ，１）は次のよう
にして求められる。図４の状態遷移図から状態Ｓ１に遷
移できるのは、Ｓ１若しくはＳ３であるから、メトリッ
クＬ（ｋ，１）は、［Ｌ（ｋ−１，１）−（Ｚｋ−Ｙ
１）2］，［Ｌ（ｋ−１，３）−（Ｚｋ−Ｙ５）2］の２
つを比較し大きい方の値を選択することによって求めら
れる。時刻ｋにおける他のメトリックＬ（ｋ，２），Ｌ
（ｋ，３），Ｌ（ｋ，４）は、状態遷移図を参照して同
様に２つの値のうち大きい方の値を選択することによっ
て求められる。このような選択によって生き残りパスを
求め、最も確からしい状態遷移、即ち、最も確からしい
復号系列を求める。The actual reproduced signal is represented by Zk (Zk = Ys
+ Nk: nk is assumed to be Gaussian noise) and the time k
The "length" of the transition to a certain state S is expressed by (-(Zk-Y
s) The Viterbi algorithm is applied as 2 ). The metrics of the states S1 to S4 at the time (k-1) are represented by L (k-1,1), L (k-1,2),.
If it is described as (k-1, 4), for example, the time k
The metric L (k, 1) of the state S1 in is obtained as follows. Since it is S1 or S3 that can transition to the state S1 from the state transition diagram of FIG. 4, the metric L (k, 1) is [L (k−1, 1) − (Zk−Y
1) 2 ], 2 of [L (k−1,3) − (Zk−Y5) 2 ]
It is determined by comparing the two and selecting the larger value. Other metrics L (k, 2), L at time k
(K, 3) and L (k, 4) are similarly obtained by selecting the larger one of the two values with reference to the state transition diagram. By such selection, the surviving path is obtained, and the most probable state transition, that is, the most probable decoded sequence is obtained.
【００３３】このようにして、未だ復号されていない後
続データのビットのパターンを予測しつつ、最も尤度の
高い復号系列を得ることができる。In this way, a decoded sequence with the highest likelihood can be obtained while predicting the bit pattern of the subsequent data that has not been decoded yet.
【００３４】図１はこの発明の一実施例を示すブロック
図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【００３５】図１の構成において、磁気ヘッド１によっ
て磁気テープ（図示せず）から時刻ｔ（ｋ）において再
生された信号Ｚｋは、イコライザアンプ２を介してＰＬ
Ｌ４と、アナログディジタル変換器（Ａ／Ｄ）３に供給
される。In the configuration shown in FIG. 1, a signal Zk reproduced at a time t (k) from a magnetic tape (not shown) by a magnetic head 1 is output to a PL via an equalizer amplifier 2.
L4 and an analog / digital converter (A / D) 3.
【００３６】ＰＬＬ４では、再生された信号からクロッ
ク信号ＣＬＫが抽出される。このクロック信号ＣＬＫは
装置内部の各回路に供給される。サンプルホールド回路
５は、クロック信号ＣＬＫによって制御され、サンプル
値Ｚｋを図２に示す最尤復号回路６とシフトレジスタ７
に供給する。In the PLL 4, a clock signal CLK is extracted from the reproduced signal. This clock signal CLK is supplied to each circuit inside the device. The sample and hold circuit 5 is controlled by the clock signal CLK, and stores the sample value Zk in the maximum likelihood decoding circuit 6 and the shift register 7 shown in FIG.
To supply.
【００３７】最尤復号回路６は、２値（０または１）の
最尤復号系列｛ｙ（ｋ−ｎ）｝をシフトレジスタ６１に
出力する。ここで、ｎは図２に示す各シフトレジスタ５
３〜５６の段数である。シフトレジスタ６１の３ビット
データ｛ｙ（ｋ−ｎ），ｙ（ｋ−ｎ−１），ｙ（ｋ−ｎ
−２）｝はデマルチプレクサ６２にアドレスデータとし
て与えられ、そのビットパターンに対応して平均値回路
７１〜７８のうち一つを指定する。The maximum likelihood decoding circuit 6 outputs a binary (0 or 1) maximum likelihood decoded sequence {y (kn)} to the shift register 61. Here, n is each shift register 5 shown in FIG.
The number of stages is 3 to 56. 3-bit data {y (kn), y (kn-1), y (kn) of the shift register 61
-2) is given as address data to the demultiplexer 62, and designates one of the average value circuits 71 to 78 corresponding to the bit pattern.
【００３８】一方、（ｎ＋２）段のシフトレジスタ７か
らのファーストインファーストアウト（ＦＩＦＯ）され
るサンプル値Ｚ（ｋ−ｎ−２）はデマルチプレクサ６２
に入力データとして供給され、シフトレジスタ６１によ
って指定された一つの平均値回路７１〜７８に供給され
る。ここで、平均値回路７１〜７８は、サンプル値系列
｛Ｚｋ｝の平均値を予測サンプル値Ｙ１〜Ｙ８とする場
合に用いられるものであり、予測サンプル値Ｙ１〜Ｙ８
として中央値等を用いる場合には、適宜変更されるのは
言うまでもない。On the other hand, the sample value Z (kn-2) to be first-in-first-out (FIFO) from the (n + 2) -stage shift register 7 is supplied to the demultiplexer 62.
As input data and supplied to one of the average value circuits 71 to 78 designated by the shift register 61. Here, the average value circuits 71 to 78 are used when the average value of the sample value sequence {Zk} is set to the predicted sample values Y1 to Y8, and the predicted sample values Y1 to Y8 are used.
Needless to say, when a median or the like is used as the value, it is appropriately changed.
【００３９】平均値回路７１の詳細図は省略するが、例
えば順次入力する｛Ｚ1｝の累加算値ΣＺ1を格納するレ
ジスタ、入力するＺ1をΣＺ1に加算する加算器、入力度
数Ｃ1を計数するカウンタ、並びに予測サンプル値Ｙ1の
演算および更新を指示する信号ＳＷＰによって平均値バ
ーＺ1（＝ΣＺ1／Ｃ1）を算出して、レジスタ８１に出
力する割算器から構成される。他の平均値回路７２〜７
８もそれぞれ同様の構成である。このように、平均値を
算出して予測サンプル値とすることで、ノイズ等が加わ
っても平均化されてしまい影響を少ないものとすること
ができる。Although a detailed diagram of the average value circuit 71 is omitted, for example, a register for storing a cumulatively added value ΣZ1 of {Z1} sequentially inputted, an adder for adding the inputted Z1 to ΣZ1, a counter for counting the input frequency C1 , And a divider SW which calculates an average value Z 1 (= ΣZ 1 / C 1) by a signal SWP instructing calculation and update of the predicted sample value Y 1, and outputs the calculated value to the register 81. Other average value circuits 72-7
8 have the same configuration. In this way, by calculating the average value and using it as the predicted sample value, even if noise or the like is added, the average value is obtained and the influence can be reduced.
【００４０】ここで、信号ＳＷＰは、ディジタルビデオ
テープレコーダ等におけるヘッド切替信号であり、予測
サンプル値Ｙ１〜Ｙ８の算出と更新を磁気ヘッドと磁気
テープの非接触期間を利用して行なうためのタイミング
信号である。磁気ディスク装置、磁気光学ディスク装置
等の場合には、間欠的アクセスの直前にこの算出と更新
を行なえばよい。Here, the signal SWP is a head switching signal in a digital video tape recorder or the like, and is a timing for calculating and updating the predicted sample values Y1 to Y8 using a non-contact period between the magnetic head and the magnetic tape. Signal. In the case of a magnetic disk device, a magneto-optical disk device, or the like, this calculation and update may be performed immediately before the intermittent access.
【００４１】各平均値回路７１〜７８から出力される平
均値（バーＺ1）〜（バーＺ8）はレジスタ８１〜８８に
ラッチされ、最尤復号回路６に最新の予測サンプル値Ｙ
１〜Ｙ８として帰還される。The average values (bar Z1) to (bar Z8) output from each of the average value circuits 71 to 78 are latched by the registers 81 to 88, and the maximum likelihood decoding circuit 6 outputs the latest predicted sample value Y
It is returned as 1 to Y8.
【００４２】このようにして、適宜更新される予測サン
プル値Ｙ１〜Ｙ８により最尤復号が適応的に行なわれ、
最尤復号回路６からは最も尤度の高い復号系列が出力さ
れる。In this manner, the maximum likelihood decoding is adaptively performed by appropriately updating the predicted sample values Y1 to Y8,
The maximum likelihood decoding circuit 6 outputs a decoded sequence with the highest likelihood.
【００４３】図２は、図１に示した最尤復号回路６の詳
細ブロック図である。FIG. 2 is a detailed block diagram of the maximum likelihood decoding circuit 6 shown in FIG.
【００４４】加算器８〜１５では、端子１６〜２３から
供給される所定の予測サンプル値Ｙ１〜Ｙ８と、サンプ
ル値Ｚｋの加算が行なわれる。加算器８〜１５からの出
力は、２乗回路２４〜３１に供給される。The adders 8 to 15 add the predetermined predicted sample values Y1 to Y8 supplied from the terminals 16 to 23 and the sample value Zk. Outputs from the adders 8 to 15 are supplied to squaring circuits 24 to 31.
【００４５】２乗回路２４〜３１では、加算器８〜１５
から供給される出力（Ｚｋ−Ｙ１）〜（Ｚｋ−Ｙ８）の
値が２乗され負符号が付される。この２乗回路２４〜３
１からの出力（−（Ｚｋ−Ｙ１）2）〜（−（Ｚｋ−Ｙ
８）2）の夫々は、加算器３２〜３９に供給される。In the squaring circuits 24-31, adders 8-15
The values of the outputs (Zk-Y1) to (Zk-Y8) supplied from are squared and assigned a negative sign. This squaring circuit 24-3
1 (− (Zk−Y1) 2 ) to (− (Zk−Y)
8) Each of 2 ) is supplied to adders 32-39.
【００４６】加算器３２は、上述の出力（−（Ｚｋ−Ｙ
１）2）と、比較器４０から供給される時刻（ｋ−１）
における状態Ｓ１のメトリックＬ（ｋ−１，１）を加算
して、時刻ｋにおける状態Ｓ１の候補メトリックＬ′
（ｋ，１）＝Ｌ（ｋ−１，１）−（Ｚｋ−Ｙ１）2を求
め、レジスタ４４に供給する。レジスタ４４はクロック
信号ＣＬＫにより候補メトリックＬ′（ｋ，１）を取り
込み、比較器４０に出力する。The adder 32 outputs the output (-(Zk-Y
1) 2 ) and the time (k-1) supplied from the comparator 40
, The metric L (k−1, 1) of the state S1 at time k is added to the candidate metric L ′ of the state S1 at time k.
(K, 1) = L (k−1, 1) − (Zk−Y1) 2 is obtained and supplied to the register 44. The register 44 fetches the candidate metric L ′ (k, 1) based on the clock signal CLK and outputs it to the comparator 40.
【００４７】加算器３３は、上述の出力（−（Ｚｋ−Ｙ
２）2）と、比較器４０から供給される時刻（ｋ−１）
における状態Ｓ１のメトリックＬ（ｋ−１，１）を加算
して、時刻ｋにおける状態Ｓ２の候補メトリックＬ′
（ｋ，２）＝Ｌ（ｋ−１，１）−（Ｚｋ−Ｙ２）2）を
求め、レジスタ４５に供給する。レジスタ４５はクロッ
ク信号ＣＬＫにより、候補メトリックＬ′（ｋ，２）を
取り込み、比較器４１に出力する。The adder 33 outputs the output (-(Zk-Y
2) 2 ) and the time (k-1) supplied from the comparator 40
Is added to the metric L (k−1, 1) of the state S1 at time k, and the candidate metric L ′ of the state S2 at time k is added.
(K, 2) = L (k−1, 1) − (Zk−Y2) 2 ) is obtained and supplied to the register 45. The register 45 fetches the candidate metric L ′ (k, 2) according to the clock signal CLK and outputs it to the comparator 41.
【００４８】加算器３４は、上述の出力（−（Ｚｋ−Ｙ
３）2）と、比較器４１から供給される時刻（ｋ−１）
における状態Ｓ２のメトリックＬ（ｋ−１，２）を加算
して、時刻ｋにおける状態Ｓ３の候補メトリックＬ′
（ｋ，３）＝Ｌ（ｋ−１，２）−（Ｚｋ−Ｙ３）2を求
め、レジスタ４６に供給する。レジスタ４６はクロック
信号ＣＬＫにより候補メトリックＬ′（ｋ，３）を取り
込み、比較器４１に出力する。The adder 34 outputs the above-mentioned output (-(Zk-Y
3) 2 ) and time (k-1) supplied from the comparator 41
Are added to the metric L (k-1, 2) of the state S2 at time k, and the candidate metric L 'of the state S3 at time k is added.
(K, 3) = L (k−1, 2) − (Zk−Y3) 2 is obtained and supplied to the register 46. The register 46 takes in the candidate metric L ′ (k, 3) by the clock signal CLK and outputs it to the comparator 41.
【００４９】加算器３５は、上述の出力（−（Ｚｋ−Ｙ
４）2）と、比較器４１から供給される時刻（ｋ−１）
における状態Ｓ２のメトリックＬ（ｋ−１，２）を加算
して、時刻ｋにおける状態Ｓ４の候補メトリックＬ′
（ｋ，４）＝Ｌ（ｋ−１，２）−（Ｚｋ−Ｙ４）2を求
め、レジスタ４７に供給する。レジスタ４７はクロック
信号ＣＬＫにより候補メトリックＬ′（ｋ，４）を取り
込み、比較器４３に出力する。The adder 35 outputs the output (-(Zk-Y
4) 2 ) and the time (k-1) supplied from the comparator 41
Are added to the metric L (k−1, 2) of the state S2 at time k, and the candidate metric L ′ of the state S4 at time k is
(K, 4) = L (k−1, 2) − (Zk−Y4) 2 is obtained and supplied to the register 47. The register 47 takes in the candidate metric L ′ (k, 4) according to the clock signal CLK and outputs it to the comparator 43.
【００５０】加算器３６は、上述の出力（−（Ｚｋ−Ｙ
５）2）と、比較器４２から供給される時刻（ｋ−１）
における状態Ｓ３のメトリックＬ（ｋ−１，３）を加算
して、時刻ｋにおける状態Ｓ１の候補メトリックＬ′
（ｋ，５）＝Ｌ（ｋ−１，３）−（Ｚｋ−Ｙ５）2を求
め、レジスタ４８に供給する。レジスタ４８はクロック
信号ＣＬＫにより候補メトリックＬ′（ｋ−１，５）を
取り込み、比較器４０に出力する。The adder 36 outputs the output (-(Zk-Y
5) 2 ) and the time (k-1) supplied from the comparator 42
Are added to the metric L (k−1,3) of the state S3 at time k, and the candidate metric L ′ of the state S1 at time k is added.
(K, 5) = L (k−1,3) − (Zk−Y5) 2 is obtained and supplied to the register 48. The register 48 captures the candidate metric L ′ (k−1,5) based on the clock signal CLK and outputs it to the comparator 40.
【００５１】加算器３７は、上述の出力（−（Ｚｋ−Ｙ
６）2）と、比較器４２から供給される時刻（ｋ−１）
における状態Ｓ３のメトリックＬ（ｋ−１，３）を加算
して、時刻ｋにおける状態Ｓ２の候補メトリックＬ′
（ｋ，６）＝Ｌ（ｋ−１，３）−（Ｚｋ−Ｙ６）2を求
め、レジスタ４９に供給する。レジスタ４９はクロック
信号ＣＬＫにより候補メトリックＬ′（ｋ，６）を取り
込み、比較器４１に出力する。The adder 37 outputs the output (-(Zk-Y
6) 2 ) and the time (k-1) supplied from the comparator 42
Is added to the metric L (k-1, 3) of the state S3 at the time point k, and the candidate metric L ′ of the state S2 at the time k is added.
(K, 6) = L (k−1, 3) − (Zk−Y6) 2 is obtained and supplied to the register 49. The register 49 fetches the candidate metric L ′ (k, 6) based on the clock signal CLK and outputs it to the comparator 41.
【００５２】加算器３８は、上述の出力（−（Ｚｋ−Ｙ
７）2）と、比較器４３から供給される時刻（ｋ−１）
における状態Ｓ４のメトリックＬ（ｋ−１，４）を加算
して、時刻ｋにおける状態Ｓ３の候補メトリックＬ′
（ｋ，７）＝Ｌ（ｋ−１，４）−（Ｚｋ−Ｙ７）2を求
め、レジスタ５０に供給する。レジスタ５０はクロック
信号ＣＬＫにより候補メトリックＬ′（ｋ，７）を取り
込み、比較器４２に出力する。The adder 38 outputs the output (− (Zk−Y)
7) 2 ) and the time (k-1) supplied from the comparator 43
Is added to the metric L (k−1, 4) of the state S4 at time k, and the candidate metric L ′ of the state S3 at time k is
(K, 7) = L (k−1, 4) − (Zk−Y7) 2 is obtained and supplied to the register 50. The register 50 fetches the candidate metric L ′ (k, 7) based on the clock signal CLK and outputs it to the comparator 42.
【００５３】加算器３９は、上述の出力（−（Ｚｋ−Ｙ
８）2）と、比較器４３から供給される時刻（ｋ−１）
における状態Ｓ４のメトリックＬ（ｋ−１，４）を加算
して、時刻ｋにおける状態Ｓ４の候補メトリックＬ′
（ｋ，８）＝Ｌ（ｋ−１，４）−（Ｚｋ−Ｙ８）2を求
め、レジスタ５１に供給する。レジスタ５１はクロック
信号ＣＬＫにより候補メトリックＬ′（ｋ，８）を取り
込み、比較器４３に出力する。The adder 39 outputs the output (− (Zk−Y)
8) 2 ) and the time (k-1) supplied from the comparator 43
Is added to the metric L (k−1, 4) of the state S4 at time k, and the candidate metric L ′ of the state S4 at time k is
(K, 8) = L (k−1, 4) − (Zk−Y8) 2 is obtained and supplied to the register 51. The register 51 fetches the candidate metric L ′ (k, 8) based on the clock signal CLK and outputs it to the comparator 43.
【００５４】比較器４０〜４３では、図５のトレリス線
図に従って、候補メトリックＬ′（ｋ，１）〜Ｌ′
（ｋ，８）の大小比較が行なわれ、この比較結果から、
生き残りパスが決定され、後述の規則に基づいて、状態
遷移の判別が行なわれる。そして、“１”或いは“０”
をシフトレジスタ５３〜５６に供給する。これと共に、
比較器４０〜４３からは、時刻ｋに於ける状態Ｓ１〜Ｓ
４のメトリックＬ（ｋ，１）〜Ｌ（ｋ，４）が加算器３
２〜３９にフィードバックされる。In the comparators 40 to 43, according to the trellis diagram of FIG. 5, candidate metrics L '(k, 1) to L'
A magnitude comparison of (k, 8) is performed, and from this comparison result,
A surviving path is determined, and a state transition is determined based on rules described later. And "1" or "0"
Are supplied to the shift registers 53 to 56. With this,
From the comparators 40 to 43, the states S1 to S at time k are output.
4 metrics L (k, 1) to L (k, 4)
This is fed back to 2-39.
【００５５】図４の状態遷移図、図５のトレリス線図を
参照して、比較器４０〜４３における状態遷移の判別は
次のように行なう。Referring to the state transition diagram of FIG. 4 and the trellis diagram of FIG. 5, the state transition in the comparators 40 to 43 is determined as follows.
【００５６】時刻ｋにおいて状態Ｓ１をとるとするなら
ば、トレリス線図より、時刻ｋ−１では状態Ｓ１もしく
は状態Ｓ３であるはずであり、その候補メトリックは上
述したＬ′（ｋ，１）とＬ′（ｋ，５）である。従っ
て、Ｌ′（ｋ，１）＞Ｌ′（ｋ，５）なら状態Ｓ１から
Ｓ１への遷移が、逆にＬ′（ｋ，１）＜Ｌ′（ｋ，５）
なら状態Ｓ３からＳ１への遷移が生き残るパスと判断で
きる。If the state S1 is taken at the time k, the state should be the state S1 or the state S3 at the time k-1 according to the trellis diagram, and the candidate metrics are L ′ (k, 1) and L ′ (k, 1). L ′ (k, 5). Therefore, if L '(k, 1)>L' (k, 5), the transition from the state S1 to S1 is performed, and conversely, L '(k, 1) <L' (k, 5)
Then, it can be determined that the transition from the state S3 to S1 survives.
【００５７】同様に、Ｌ′（ｋ，２）＞Ｌ′（ｋ，６）
ならＳ１からＳ２へのパス、反対にＬ′（ｋ，２）＜
Ｌ′（ｋ，６）ならＳ３からＳ２へのパスとする。また
Ｌ′（ｋ，３）＞Ｌ′（ｋ，７）ならＳ２からＳ３への
遷移を、反対にＬ′（ｋ，３）＜Ｌ′（ｋ，７）ならＳ
４からＳ３への遷移を生き残りパスとする。Similarly, L '(k, 2)>L' (k, 6)
Then, a path from S1 to S2, and conversely, L '(k, 2) <
If L ′ (k, 6), the path is from S3 to S2. If L '(k, 3)>L' (k, 7), the transition from S2 to S3 is performed. Conversely, if L '(k, 3) <L' (k, 7), the transition is S.
The transition from 4 to S3 is a surviving path.
【００５８】更に、Ｌ′（ｋ，４）＞Ｌ′（ｋ，８）な
らＳ２からＳ４への遷移を、反対にＬ′（ｋ，４）＜
Ｌ′（ｋ，８）ならＳ４からＳ４への遷移を生き残りパ
スとする。Further, if L '(k, 4)>L' (k, 8), the transition from S2 to S4 is performed, and conversely, L '(k, 4) <
If L '(k, 8), the transition from S4 to S4 is determined as a surviving path.
【００５９】従って、比較器４０では状態Ｓ１またはＳ
３からＳ１に至る遷移についての判別が行なわれ、比較
器４１では状態Ｓ１またはＳ３からＳ２に至る遷移につ
いての判別が行なわれ、比較器４２では状態Ｓ２または
Ｓ４からＳ３に至る遷移についての判別が行なわれ、比
較器４３では状態Ｓ２またはＳ４からＳ４に至る遷移に
ついての判別が行なわれる。この比較の結果、各パスで
の復号値（１或いは０）が決定する。この復号値はシフ
トレジスタ５３〜５６に供給される。Therefore, in the comparator 40, the state S1 or S
The transition from 3 to S1 is determined, the comparator 41 determines the transition from state S1 or S3 to S2, and the comparator 42 determines the transition from state S2 or S4 to S3. Then, the comparator 43 determines the transition from the state S2 or S4 to S4. As a result of this comparison, the decoded value (1 or 0) in each pass is determined. This decoded value is supplied to shift registers 53 to 56.
【００６０】シフトレジスタの数は、状態数と同じだけ
必要である。シフトレジスタ５３には状態Ｓ１に至るパ
スの復号値、シフトレジスタ５４には状態Ｓ２に至るパ
スの復号値、シフトレジスタ５５には状態Ｓ３に至るパ
スの復号値、シフトレジスタ５６には状態Ｓ４に至るパ
スの復号値が送られる。ｎ段のシフトレジスタ５３〜５
６は、トレリス線図に従って相互に接続されており、上
述した生き残りパスの選択に従って、復号値のシリアル
ロード或いはパラレルロードが行なわれる。このシフト
レジスタ５３〜５６における復号値のシリアルロード或
いはパラレルロードは、端子５２から供給されるクロッ
ク信号ＣＬＫに同期して図６のように行なわれる。これ
は、トレリス線図上に於けるパスの合流（マージ）に相
当する。シフトレジスタ５３〜５６からは、ｎクロック
遅延した復号値ｙ（ｋ−ｎ）が判別回路５７に供給され
る。The number of shift registers needs to be equal to the number of states. The shift register 53 has the decoded value of the path leading to state S1, the shift register 54 has the decoded value of the path leading to state S2, the shift register 55 has the decoded value of the path leading to state S3, and the shift register 56 has the decoded value of state S4. The decoded value of the path to be reached is sent. n-stage shift registers 53 to 5
Numerals 6 are interconnected according to a trellis diagram, and serial loading or parallel loading of decoded values is performed according to the selection of the surviving path described above. The serial loading or the parallel loading of the decoded values in the shift registers 53 to 56 is performed in synchronization with the clock signal CLK supplied from the terminal 52 as shown in FIG. This corresponds to merging of paths on the trellis diagram. From the shift registers 53 to 56, the decoded value y (kn) delayed by n clocks is supplied to the determination circuit 57.
【００６１】判別回路５７に供給される４つの復号値
は、本来、一致しているはずであるが、実際には、ノイ
ズその他の影響で一致しないことも十分に考えられる。
そこで、判別回路５７では、多数決、メトリックの大小
等の基準によって、復号値が選択され、端子５８から取
り出される。Although the four decoded values supplied to the discriminating circuit 57 should originally coincide with each other, it is sufficiently conceivable that they do not actually coincide with each other due to the influence of noise or the like.
Therefore, in the discriminating circuit 57, the decoded value is selected based on a criterion such as a majority decision or a metric size, and is extracted from the terminal 58.
【００６２】この実施例によれば、検出ビットａkと、
検出ビットａkに続く後続データとして２ビットａk+1，
ａk+2を対象にして状態を設定し、再生信号のサンプル
値Ｚｋに対してビタビアルゴリズムを適用して復号する
ので、高密度に磁気記録されているデータに於て、後続
データの２ビットａk+1，ａk+2によって生ずる非線型歪
みを除去でき、符号間干渉を除去できる。According to this embodiment, the detection bits ak and
As the subsequent data following the detection bit ak, two bits ak + 1,
Since the state is set for ak + 2 and the Viterbi algorithm is applied to the sample value Zk of the reproduced signal and decoding is performed, two bits ak of the succeeding data in the data that is magnetically recorded at high density Non-linear distortion caused by +1 and ak + 2 can be eliminated, and intersymbol interference can be eliminated.
【００６３】また、この符号間干渉の除去に際しては、
線型等化器を使用しないので、Ｓ／Ｎが劣化してしまう
ことを防止でき、また、パス帰還ビタビ復号によらない
ので、未だ復号していないデータからの符号間干渉を除
去することができる。In removing the intersymbol interference,
Since the linear equalizer is not used, it is possible to prevent the S / N from deteriorating, and because it is not based on the path feedback Viterbi decoding, it is possible to remove intersymbol interference from data that has not been decoded. .
【００６４】なお、この実施例では、符号間干渉の除去
のために、検出ビットａkに対して、後続データのビッ
トａk+1，ａk+2の２ビットを対象にして状態を設定して
いるが、これに限定されるものではなく対象とするビッ
ト数は任意に設定し得る。In this embodiment, in order to remove the intersymbol interference, the state is set for two bits ak + 1 and ak + 2 of the subsequent data with respect to the detection bit ak. However, the present invention is not limited to this, and the number of target bits can be set arbitrarily.
【００６５】図７〜図９には、この発明の他の実施例が
示されている。FIGS. 7 to 9 show another embodiment of the present invention.
【００６６】この他の実施例が、前述の一実施例と異な
る点は、検出ビットａkの前後のビットａk-1，ａk+1を
考慮していることである。即ち、前述の一実施例では、
検出ビットａkに対する後続ビットａk+1，ａk+2の影響
である非線型歪みを除去する例について説明されている
が、この他の実施例では、検出済のビットａk-1の影響
である線型歪みをも考慮していることである。The other embodiment differs from the first embodiment in that bits ak-1 and ak + 1 before and after the detection bit ak are considered. That is, in one embodiment described above,
Although an example has been described in which the non-linear distortion, which is the influence of the succeeding bits ak + 1 and ak + 2 on the detection bit ak, is removed, in the other embodiments, the linearity that is the influence of the detected bit ak-1 is removed. That is, distortion is also taken into consideration.
【００６７】この他の実施例では、状態の設定は先の説
明と同様である。しかし、各遷移パスに対応する予測サ
ンプル値Ｙ１〜Ｙ８が異なる。そして、ビタビアルゴリ
ズムに基づいて最も尤度の高い復号系列が求められる。In the other embodiments, the state setting is the same as described above. However, the predicted sample values Y1 to Y8 corresponding to each transition path are different. Then, a decoded sequence with the highest likelihood is obtained based on the Viterbi algorithm.
【００６８】まず、符号間干渉と、状態との関係につい
て説明する。ノイズがないと仮定すると、検出時点ｔ＝
ｋＴでの信号の値は一意に定まる。等化誤差Ｃkが０で
あれば、ａk＝０ならｙk＝０、ａk＝１ならｙk＝１であ
る。図８に示されるような、等化誤差がある場合には符
号間干渉により、ｙkは以下の式で表わされる。First, the relationship between the intersymbol interference and the state will be described. Assuming no noise, the detection time t =
The value of the signal at kT is uniquely determined. If the equalization error Ck is 0, yk = 0 if ak = 0, and yk = 1 if ak = 1. When there is an equalization error as shown in FIG. 8, yk is represented by the following equation due to intersymbol interference.
【００６９】ｙk＝Σａi・Ｃk-1一般的に、パルスがｎ
ポイントにわたり非零の値をとる場合、ｙkは、２n通り
の値をとる。例えば、図９に示されるように、３ポイン
トにわたってＣ-1，Ｃ0，Ｃ1という値をとるパルスの場
合には、ｙkの値は２3＝８通り考えられる。 （ａk-1、ａk、ａk+1）＝（０００）のときｙk＝０ （ａk-1、ａk、ａk+1）＝（００１）のときｙk＝Ｃ-1 （ａk-1、ａk、ａk+1）＝（０１０）のときｙk＝１ （ａk-1、ａk、ａk+1）＝（０１１）のときｙk＝１＋Ｃ
-1 （ａk-1、ａk、ａk+1）＝（１００）のときｙk＝Ｃ1 （ａk-1、ａk、ａk+1）＝（１０１）のときｙk＝Ｃ-1＋
Ｃ1 （ａk-1、ａk、ａk+1）＝（１１０）のときｙk＝１＋Ｃ
1 （ａk-1、ａk、ａk+1）＝（１１１）のときｙk＝１＋Ｃ
-1＋Ｃ1 更に、非線型歪みを考慮する場合には、各パターンに
応じた非線型歪みαiを、何らかの方法で求めて加えれ
ばよい。非線型歪みは、基本的には、パターンに依存す
るものであるから、このようにして、十分、非線型特性
の影響を考慮した検出が期待できる。 （ａk-1、ａk、ａk+1）＝（０００）のときｙk＝０＋α
1 （ａk-1、ａk、ａk+1）＝（００１）のときｙk＝Ｃ-1＋
α2 （ａk-1、ａk、ａk+1）＝（０１０）のときｙk＝１＋α
3 （ａk-1、ａk、ａk+1）＝（０１１）のときｙk＝１＋Ｃ
-1＋α4 （ａk-1、ａk、ａk+1）＝（１００）のときｙk＝Ｃ1＋
α5 （ａk-1、ａk、ａk+1）＝（１０１）のときｙk＝Ｃ-1＋
Ｃ1＋α6 （ａk-1、ａk、ａk+1）＝（１１０）のときｙk＝１＋Ｃ
1＋α7 （ａk-1、ａk、ａk+1）＝（１１１）のときｙk＝１＋Ｃ
-1＋Ｃ1＋α8 なお、ビタビアルゴリズムの適用、回路、遷移図、ト
レリス線図等の内容については、前述の一実施例と同様
であり、共通する部分には同一部号を付し、重複する説
明を省略する。Yk = Σai · Ck−1 Generally, when the pulse is n
For non-zero values over points, yk is 2nStreet
Take the value of For example, as shown in FIG.
Over the C-1, C0, C1The pulse field takes the value
The value of yk is 2Three= 8 possible. Yk = 0 when (ak-1, ak, ak + 1) = (000) yk = C when (ak-1, ak, ak + 1) = (001)-1 Yk = 1 when (ak-1, ak, ak + 1) = (010) yk = 1 + C when (ak-1, ak, ak + 1) = (011)
-1 Yk = C when (ak-1, ak, ak + 1) = (100)1 When (ak-1, ak, ak + 1) = (101), yk = C-1+
C1 When (ak-1, ak, ak + 1) = (110), yk = 1 + C
1 When (ak-1, ak, ak + 1) = (111), yk = 1 + C
-1+ C1 Furthermore, when considering non-linear distortion,
The corresponding nonlinear distortion αi is obtained by some method and added.
I just need. Non-linear distortion is basically pattern dependent
In this way, sufficient non-linear characteristics
Detection can be expected in consideration of the influence of. When (ak-1, ak, ak + 1) = (000), yk = 0 + α
1 Yk = C when (ak-1, ak, ak + 1) = (001)-1+
αTwo When (ak-1, ak, ak + 1) = (010), yk = 1 + α
Three When (ak-1, ak, ak + 1) = (011), yk = 1 + C
-1+ ΑFour Yk = C when (ak-1, ak, ak + 1) = (100)1+
αFive When (ak-1, ak, ak + 1) = (101), yk = C-1+
C1+ Α6 When (ak-1, ak, ak + 1) = (110), yk = 1 + C
1+ Α7 When (ak-1, ak, ak + 1) = (111), yk = 1 + C
-1+ C1+ Α8 The application of the Viterbi algorithm, circuit, transition diagram,
The contents of the relith diagram etc. are the same as in the above-mentioned one embodiment.
And the common parts are given the same part numbers,
Description is omitted.
【００７０】この他の実施例によれば、前述の一実施例
の効果に加え、検出ビットａkに対して、その前後の各
１ビットａk-1，ａk+1を対象にして状態を設定し、ビタ
ビアルゴリズムを適用してデータを復号しているので、
高密度に磁気記録されているデータに於て、前後の各１
ビットａk-1，ａk+1によって生ずる線型歪み、また、検
出ビットａkに引き続く後続データのビットａk+1によっ
て生ずる非線型歪みの双方を適応的に除去でき、符号間
干渉を適応的に除去できる。According to this embodiment, in addition to the effects of the above-described embodiment, the state of the detection bit ak is set with respect to each of the preceding and succeeding 1 bits ak-1 and ak + 1. Since the data is decrypted by applying the Viterbi algorithm,
For data that is magnetically recorded at high density,
Both the linear distortion caused by the bits ak-1 and ak + 1 and the non-linear distortion caused by the bit ak + 1 of the succeeding data following the detection bit ak can be adaptively eliminated, and the intersymbol interference can be adaptively eliminated. .
【００７１】[0071]
【発明の効果】この発明によれば、検出ビットに対して
その前後のビットを対象にして状態を設定し、ビタビア
ルゴリズムを適用してデータを復号し、その復号結果に
よって予測サンプル値を更新しているので、高密度に磁
気記録されているデータに於ける非線型歪みによる符号
間干渉を適応的に除去できるという効果がある。また、
高密度に磁気記録されているデータに於ける線型歪みに
よる符号間干渉を適応的に除去できるという効果があ
る。According to the present invention, the state is set for the bits before and after the detected bit, the data is decoded by applying the Viterbi algorithm, and the predicted sample value is updated based on the decoding result. Therefore, there is an effect that intersymbol interference due to nonlinear distortion in data magnetically recorded at high density can be adaptively removed. Also,
There is an effect that intersymbol interference due to linear distortion in data recorded at high density can be adaptively removed.
【００７２】これによって、エラーレートを改善できる
という効果がある。This has the effect of improving the error rate.
【００７３】そして、符号間干渉の適応的除去に際して
は、線型等化器を使用しないので、ノイズが強調される
ことがなく、Ｓ／Ｎが劣化してしまうことを防止でき
る。また、パス帰還ビタビ復号によらないので、未だ復
号されていないデータからの符号間干渉を適応的に除去
することができるという効果がある。Since the linear equalizer is not used in adaptively removing the intersymbol interference, noise is not emphasized and deterioration of S / N can be prevented. Further, since the path feedback Viterbi decoding is not used, there is an effect that intersymbol interference from data that has not been decoded can be adaptively removed.
【図１】この発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】同実施例における最尤復号回路を示す詳細ブロ
ック図である。FIG. 2 is a detailed block diagram showing a maximum likelihood decoding circuit in the embodiment.
【図３】同実施例における状態の設定を示す説明図であ
る。FIG. 3 is an explanatory diagram showing a state setting in the embodiment.
【図４】同実施例における状態遷移図である。FIG. 4 is a state transition diagram in the embodiment.
【図５】同実施例におけるトレリス線図である。FIG. 5 is a trellis diagram in the embodiment.
【図６】同実施例におけるシフトレジスタの動作を示す
説明図である。FIG. 6 is an explanatory diagram showing an operation of the shift register in the embodiment.
【図７】この発明の他の実施例における状態の設定を示
す説明図である。FIG. 7 is an explanatory diagram showing a state setting in another embodiment of the present invention.
【図８】残留等化誤差による符号間干渉を示す説明図で
ある。FIG. 8 is an explanatory diagram showing intersymbol interference due to a residual equalization error.
【図９】残留等化誤差を示す説明図である。FIG. 9 is an explanatory diagram showing a residual equalization error.
【図１０】残留等化誤差が無い時の出力信号を示す波形
図である。FIG. 10 is a waveform diagram showing an output signal when there is no residual equalization error.
【図１１】残留等化誤差が有る時の出力信号を示す波形
図である。FIG. 11 is a waveform diagram showing an output signal when there is a residual equalization error.
【図１２】孤立再生波形と磁化状態を示す図である。FIG. 12 is a diagram showing an isolated reproduction waveform and a magnetization state.
【図１３】記録波長が長い場合の磁化状態を示す図であ
る。FIG. 13 is a diagram illustrating a magnetization state when a recording wavelength is long.
【図１４】記録波長が短い場合の磁化状態と非線型歪み
を示す図である。FIG. 14 is a diagram illustrating a magnetization state and a nonlinear distortion when a recording wavelength is short.
１ 再生ヘッド ２ イコライザアンプ ３ Ａ／Ｄ変換器 ４ ＰＬＬ回路 ５ サンプルホールド回路 ６ 最尤復号回路 ７，５３〜５６，６１ シフトレジスタ ８〜１５，３２〜３９ 加算器 ２４〜３１ ２乗回路 ４４〜５１，８１〜８８ レジスタ ４０〜４３ 比較器 ５７ 判別回路 ６２ デマルチプレクサ ７１〜７８ 平均値回路 １００ 磁気テープ Reference Signs List 1 playback head 2 equalizer amplifier 3 A / D converter 4 PLL circuit 5 sample hold circuit 6 maximum likelihood decoding circuit 7, 53 to 56, 61 shift register 8 to 15, 32 to 39 adder 24 to 31 square circuit 44 to 51, 81-88 register 40-43 comparator 57 discriminating circuit 62 demultiplexer 71-78 average value circuit 100 magnetic tape
Claims (2)
の除去を行いディジタル信号を再生する復号装置におい
て、 符号間干渉を受けたディジタル信号のサンプル値と、予
測サンプル値とを用いて最尤復号を行う最尤復号手段
と、 前記最尤復号手段からの出力値と前記サンプル値に基づ
いた統計処理を行うことにより、前記予測サンプル値を
更新する予測サンプル値更新手段を備え、 前記予測サンプル値更新手段は、前記サンプル値を用い
て統計処理を行う統計処理手段を複数具備し、 前記予測サンプル値更新手段では、前記最尤復号手段か
らの出力値で構成される最尤復号系列のビットパターン
に応じて前記統計処理手段のいずれかを順次選択すると
共に、該選択した前記統計処理手段に前記サンプル値を
順次供給して前記統計処理を行い、新たな予測サンプル
値を生成することによって前記予測サンプル値を更新す
ることを特徴とする適応的最尤復号装置。1. A decoding apparatus that removes intersymbol interference by using a Viterbi algorithm and reproduces a digital signal, wherein maximum likelihood decoding is performed using a sample value of a digital signal that has undergone intersymbol interference and a predicted sample value. A maximum likelihood decoding unit that performs the statistical processing based on an output value from the maximum likelihood decoding unit and the sample value, thereby updating the prediction sample value. The means comprises a plurality of statistical processing means for performing statistical processing using the sample values, and the predicted sample value updating means converts a bit pattern of a maximum likelihood decoded sequence composed of an output value from the maximum likelihood decoding means into a bit pattern. In accordance with the selected statistical processing means, and sequentially supplies the sample values to the selected statistical processing means to perform the statistical processing. , Adaptive maximum likelihood decoding apparatus characterized by updating the predicted sample value by generating a new prediction sample value.
の除去を行いディジタル信号を復号する復号方法におい
て、 符号間干渉を受けたディジタル信号のサンプル値と、予
測サンプル値とを用いて最尤復号するステップと、 前記最尤復号の出力値と前記サンプル値に基づた統計処
理を行うことにより、前記予測サンプル値を更新するス
テップとを備え、 前記予測サンプル値を更新するステップでは、前記最尤
復号の出力値で構成される最尤復号系列のビットパター
ンに応じて前記サンプル値を区分して、該区分されたサ
ンプル値毎に統計処理を行い、新たな予測サンプル値を
生成することによって前記予測サンプル値を更新するこ
とを特徴とする復号方法。2. A decoding method for decoding a digital signal by removing intersymbol interference using a Viterbi algorithm, wherein maximum likelihood decoding is performed using a sample value of the digital signal subjected to intersymbol interference and a predicted sample value. And updating the predicted sample value by performing statistical processing based on the output value of the maximum likelihood decoding and the sample value. In the step of updating the predicted sample value, By dividing the sample value according to the bit pattern of the maximum likelihood decoded sequence composed of the output values of decoding, performing statistical processing for each of the divided sample values, and generating a new predicted sample value, A decoding method characterized by updating a predicted sample value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3105595A JP3033238B2 (en) | 1991-05-10 | 1991-05-10 | Adaptive maximum likelihood decoding apparatus and decoding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3105595A JP3033238B2 (en) | 1991-05-10 | 1991-05-10 | Adaptive maximum likelihood decoding apparatus and decoding method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04335260A JPH04335260A (en) | 1992-11-24 |
| JP3033238B2 true JP3033238B2 (en) | 2000-04-17 |
Family
ID=14411856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3105595A Expired - Fee Related JP3033238B2 (en) | 1991-05-10 | 1991-05-10 | Adaptive maximum likelihood decoding apparatus and decoding method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033238B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009107860A1 (en) | 2008-02-26 | 2009-09-03 | 太陽誘電株式会社 | Target level setting method for a signal used in maximum-likelihood decoding in prml processing of a signal reproduced from an optical information recording medium, playback device for an optical information recording medium, and target level setting program for a signal used in maximum-likelihood decoding in prml processing |
| US11070238B2 (en) | 2017-11-27 | 2021-07-20 | Sony Semiconductor Solutions Corporation | Decoding device and decoding method |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7804755B2 (en) | 2003-11-11 | 2010-09-28 | Samsung Electronics Co., Ltd. | Method for determining characteristics of signal and apparatus using the same |
| KR101044939B1 (en) * | 2003-11-11 | 2011-06-28 | 삼성전자주식회사 | Apparatus and method for determining characteristics of signal |
| US7158324B2 (en) * | 2004-09-20 | 2007-01-02 | Guzik Technical Enterprises | Self-adjusting PRML receiver |
| JP2009238283A (en) * | 2008-03-26 | 2009-10-15 | Nec Corp | Optical information reproducing system and information reproducing method |
| KR101692395B1 (en) * | 2009-03-19 | 2017-01-04 | 삼성전자주식회사 | Signal quality measuring apparatus and method thereof |
-
1991
- 1991-05-10 JP JP3105595A patent/JP3033238B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009107860A1 (en) | 2008-02-26 | 2009-09-03 | 太陽誘電株式会社 | Target level setting method for a signal used in maximum-likelihood decoding in prml processing of a signal reproduced from an optical information recording medium, playback device for an optical information recording medium, and target level setting program for a signal used in maximum-likelihood decoding in prml processing |
| US11070238B2 (en) | 2017-11-27 | 2021-07-20 | Sony Semiconductor Solutions Corporation | Decoding device and decoding method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04335260A (en) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100288672B1 (en) | Apparatus and method for noise-predictive maximum-likelihood (npml) detection | |
| US5844741A (en) | System for reproducing high-density magnetic record data with viterbi detector for generating quadripartite reproduction data | |
| US5774470A (en) | Digital signal processor, error detection method, and recording medium reproducer | |
| US20060156208A1 (en) | Data decoding method and circuit and information recording and reproducing apparatus using the same | |
| JP2003506809A (en) | Detector | |
| JP3033238B2 (en) | Adaptive maximum likelihood decoding apparatus and decoding method | |
| NL1003355C2 (en) | Method and device for detecting data in a data storage device. | |
| JPWO2005024822A1 (en) | Reproduction signal processing apparatus and reproduction signal processing method | |
| JP3331818B2 (en) | Digital information reproducing device | |
| JP2855717B2 (en) | Intersymbol interference canceller | |
| US6163517A (en) | Signal detection method of data recording/reproducing apparatus and device therefor | |
| JPH0767062B2 (en) | Automatic equalizer for digital signal recording / reproducing device | |
| JP3858362B2 (en) | Decoding apparatus and method, and data reproducing apparatus | |
| JP3301691B2 (en) | Digital information playback device | |
| JP3016366B2 (en) | Magnetic recording / reproducing device | |
| JP2586789B2 (en) | Automatic equalizer for digital signal recording / reproducing equipment | |
| JP3994987B2 (en) | Playback device | |
| JP2005012557A (en) | Device and method for decoding signal, and reference voltage generating device | |
| JP2007087461A (en) | Signal processing method and signal processing apparatus | |
| JPH11167772A (en) | Asynchronous data detecting device | |
| JPH0636476A (en) | Information reproducing device | |
| JP2008034025A (en) | Disk signal analyzing device | |
| JP2007273016A (en) | Reproduction signal processor | |
| JP2000030377A (en) | Reproduced data identifying device | |
| JP2005223584A (en) | Maximum likelihood decoding method and maximum likelihood decoding apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |