JP3030935B2 - 表面実装対応配線装置における自動配線方法 - Google Patents
表面実装対応配線装置における自動配線方法Info
- Publication number
- JP3030935B2 JP3030935B2 JP3157322A JP15732291A JP3030935B2 JP 3030935 B2 JP3030935 B2 JP 3030935B2 JP 3157322 A JP3157322 A JP 3157322A JP 15732291 A JP15732291 A JP 15732291A JP 3030935 B2 JP3030935 B2 JP 3030935B2
- Authority
- JP
- Japan
- Prior art keywords
- procedure
- pad
- pin
- wiring
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Description
【０００１】
【産業上の利用分野】本発明は表面実装対応配線装置に
関し、特にプリント基板の自動配線を行う表面実装対応
配線装置に関する。
関し、特にプリント基板の自動配線を行う表面実装対応
配線装置に関する。
【０００２】
【従来の技術】従来、表面実装部品を搭載したプリント
基板の検査を行うときには、部品搭載パッドに、ユニバ
ーサルプローブを当てて検査を行っていた。
基板の検査を行うときには、部品搭載パッドに、ユニバ
ーサルプローブを当てて検査を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の、表面
実装部品を搭載したプリント基板の配線方法では、表面
実装部品パッドピッチが微細化してくると、プリント基
板検査時に検査装置からプリント基板に突き当てるユニ
バーサルプローブが、そのままでは部品搭載パッドに当
てられなくなってきてしまい、プリント基板ごとに個別
治具を作成して検査を行わなければならなくなり、治具
の開発のために大きなコストがかかるという欠点を有し
ていた。
実装部品を搭載したプリント基板の配線方法では、表面
実装部品パッドピッチが微細化してくると、プリント基
板検査時に検査装置からプリント基板に突き当てるユニ
バーサルプローブが、そのままでは部品搭載パッドに当
てられなくなってきてしまい、プリント基板ごとに個別
治具を作成して検査を行わなければならなくなり、治具
の開発のために大きなコストがかかるという欠点を有し
ていた。
【０００４】本発明の目的は、プリント基板検査の際、
プリント基板ごとに個別の検査治具を作成しなくて済
み、コストを削減することができる表面実装対応配線装
置を提供することにある。
プリント基板ごとに個別の検査治具を作成しなくて済
み、コストを削減することができる表面実装対応配線装
置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の表面実装対応配
線装置における自動配線方法は、表面実装部品を搭載す
るプリント基板の配線を行う表面実装対応配線装置にお
ける自動配線方法において、 （Ａ）回路図の論理接続情報と前記表面実装部品の配置
座標と前記表面実装部品のパッド及びランドの位置を定
義した部品ライブラリとを入力する情報入力手順、 （Ｂ）前記論理接続情報と前記表面実装部品のパッド及
びランド位置とより配線すべきピンペアを決定するピン
ペア決定手順、 （Ｃ）前記表面実装部品のパッドから引出したパターン
を内層へ引込むためのビアホールまでのパターン長の制
限値を指定するパターン長制限値指定手順、 （Ｄ）検査時にユニバーサルプローブを突き当てる設計
格子点を格子点の第１の配列に指定するプローブ突き当
て設計格子点指定手順、 （Ｅ）配線すべき前記ピンペアを取り出し、ピンが前記
表面実装部品のパッドか否かを調べる表面実装部品のパ
ッド判定手順、 （Ｆ）前記表面実装部品のパッド判定手順の判定の結
果、前記ピンが前記表面実装部品のパッドであるとき
は、前記表面実装部品のパッドのまわりに、前記表面実
装部品のパッドから引き出したパターンを層に引き込む
ためのビアを発生することができる領域を設定しビア発
生領域を限定するビア発生領域限定手順、 （Ｇ）前記ビア発生領域限定手順によって限定された領
域の中で前記格子点の第１の配列の倍数の格子点を前記
表面実装部品のパッドから引出しパターンを内層へ引込
むビアの可能格子点として第２の配列に指定し、ピンか
ら最も近くてかつ未使用のビアの可能格子点を前記第２
の配列より探索して前記表面実装部品のパッドから前記
ビアの可能格子点まで配線し、前記表面実装部品のパッ
ドから前記ビアの可能格子点まで配線したパターン長が
前記パターン長の制限値より短いか否かを判定し、前記
パターン長が前記パターン長の制限値より長いとき、再
度ピンから最も近くかつ未使用のビアの可能格子点を前
記第２の配列より探索して前記表面実装部品のパッドか
らビアの可能格子点まで再配線し、前記パターン長が前
記パターン長の制限値より短いとき、前記ビアの可能格
子点にビアを発生するビア発生手順、 （Ｈ）前記ピンペアの両端のピンについて処理したか否
かを調べ、処理してなければ前記表面実装部品のパッド
判定手順に戻る第１のピンペア処理確認手順、 （Ｉ）前記ピンペアの両端のピンについて処理が完了し
たら、スルーホールランド及び発生した前記ビアについ
て通常の配線処理を行う通常配線処理手順、 （Ｊ）全てのピンペアについて処理したかをチェック
し、処理してなければ前記表面実装部品のパッド判定手
順に戻る第２のピンペア処理確認手順、 （Ｋ）全ての配線パターンの配線データを外部ファイル
へ出力する配線パターン配線データ出力手順、 を備え、前記表面実装部品のパッド判定手順の判定結
果、前記ピンが前記表面実装部品のパッドでないとき前
記表面実装部品のパッド判定手順の次は前記第１のピン
ペア処理確認手順に進むように構成されている。
線装置における自動配線方法は、表面実装部品を搭載す
るプリント基板の配線を行う表面実装対応配線装置にお
ける自動配線方法において、 （Ａ）回路図の論理接続情報と前記表面実装部品の配置
座標と前記表面実装部品のパッド及びランドの位置を定
義した部品ライブラリとを入力する情報入力手順、 （Ｂ）前記論理接続情報と前記表面実装部品のパッド及
びランド位置とより配線すべきピンペアを決定するピン
ペア決定手順、 （Ｃ）前記表面実装部品のパッドから引出したパターン
を内層へ引込むためのビアホールまでのパターン長の制
限値を指定するパターン長制限値指定手順、 （Ｄ）検査時にユニバーサルプローブを突き当てる設計
格子点を格子点の第１の配列に指定するプローブ突き当
て設計格子点指定手順、 （Ｅ）配線すべき前記ピンペアを取り出し、ピンが前記
表面実装部品のパッドか否かを調べる表面実装部品のパ
ッド判定手順、 （Ｆ）前記表面実装部品のパッド判定手順の判定の結
果、前記ピンが前記表面実装部品のパッドであるとき
は、前記表面実装部品のパッドのまわりに、前記表面実
装部品のパッドから引き出したパターンを層に引き込む
ためのビアを発生することができる領域を設定しビア発
生領域を限定するビア発生領域限定手順、 （Ｇ）前記ビア発生領域限定手順によって限定された領
域の中で前記格子点の第１の配列の倍数の格子点を前記
表面実装部品のパッドから引出しパターンを内層へ引込
むビアの可能格子点として第２の配列に指定し、ピンか
ら最も近くてかつ未使用のビアの可能格子点を前記第２
の配列より探索して前記表面実装部品のパッドから前記
ビアの可能格子点まで配線し、前記表面実装部品のパッ
ドから前記ビアの可能格子点まで配線したパターン長が
前記パターン長の制限値より短いか否かを判定し、前記
パターン長が前記パターン長の制限値より長いとき、再
度ピンから最も近くかつ未使用のビアの可能格子点を前
記第２の配列より探索して前記表面実装部品のパッドか
らビアの可能格子点まで再配線し、前記パターン長が前
記パターン長の制限値より短いとき、前記ビアの可能格
子点にビアを発生するビア発生手順、 （Ｈ）前記ピンペアの両端のピンについて処理したか否
かを調べ、処理してなければ前記表面実装部品のパッド
判定手順に戻る第１のピンペア処理確認手順、 （Ｉ）前記ピンペアの両端のピンについて処理が完了し
たら、スルーホールランド及び発生した前記ビアについ
て通常の配線処理を行う通常配線処理手順、 （Ｊ）全てのピンペアについて処理したかをチェック
し、処理してなければ前記表面実装部品のパッド判定手
順に戻る第２のピンペア処理確認手順、 （Ｋ）全ての配線パターンの配線データを外部ファイル
へ出力する配線パターン配線データ出力手順、 を備え、前記表面実装部品のパッド判定手順の判定結
果、前記ピンが前記表面実装部品のパッドでないとき前
記表面実装部品のパッド判定手順の次は前記第１のピン
ペア処理確認手順に進むように構成されている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は、本発明の表面実装対応配線装置の
一実施例の動作の流れを示す流れ図である。
一実施例の動作の流れを示す流れ図である。
【０００８】図１に示す本実施例の表面実装対応配線装
置は、回路図の論理接続情報と部品の配置座標と部品の
パッド及びランドの位置を定義した部品ライブラリとを
入力する情報入力手順１、論理接続情報と部品のパッド
及びランド位置とより配線しようとしている２箇所に離
れている部品ピンの組み合せであるピンペアを決定する
ピンペア決定手順２、表面実装部品の部品搭載パッドか
ら引出したパターンを内層へ引込むためのビアホールま
でのパターン長の制限値を指定するパターン長制限値指
定手順３、検査時にユニバーサルプローブを突き当てる
設計格子点を指定するプローブ突き当て設計格子点指定
手順４、配線すべきピンペアを取り出し、ピンが表面実
装部品のパッドか否かを調べる表面実装部品のパッド判
定手順５、表面実装部品のパッドのまわりに、パッドか
ら引き出したパターンを層に引き込むためのビアを発生
することができる領域を設定しビア発生領域を限定する
ビア発生領域限定手順６、パターン長がパターン長の制
限値より短いとき、ビアの可能格子点にビアを発生する
ビア発生手順７、ピンペアの両端のピンについて処理し
たか否かを調べるピンペア処理確認手順（第１のピンペ
ア処理確認手順）８、ピンペアの両端のピンについて処
理が完了したら、スルーホールランド及び発生した引込
みビアについて通常の配線処理を行う通常配線処理手順
９、全てのピンペアについて処理したかをチェックする
ピンペア処理確認手順（第２のピンペア処理確認手順）
１０、全ての配線パターンの配線データを外部ファイル
へ出力する配線パターン配線データ出力手順１１から構
成されている。
置は、回路図の論理接続情報と部品の配置座標と部品の
パッド及びランドの位置を定義した部品ライブラリとを
入力する情報入力手順１、論理接続情報と部品のパッド
及びランド位置とより配線しようとしている２箇所に離
れている部品ピンの組み合せであるピンペアを決定する
ピンペア決定手順２、表面実装部品の部品搭載パッドか
ら引出したパターンを内層へ引込むためのビアホールま
でのパターン長の制限値を指定するパターン長制限値指
定手順３、検査時にユニバーサルプローブを突き当てる
設計格子点を指定するプローブ突き当て設計格子点指定
手順４、配線すべきピンペアを取り出し、ピンが表面実
装部品のパッドか否かを調べる表面実装部品のパッド判
定手順５、表面実装部品のパッドのまわりに、パッドか
ら引き出したパターンを層に引き込むためのビアを発生
することができる領域を設定しビア発生領域を限定する
ビア発生領域限定手順６、パターン長がパターン長の制
限値より短いとき、ビアの可能格子点にビアを発生する
ビア発生手順７、ピンペアの両端のピンについて処理し
たか否かを調べるピンペア処理確認手順（第１のピンペ
ア処理確認手順）８、ピンペアの両端のピンについて処
理が完了したら、スルーホールランド及び発生した引込
みビアについて通常の配線処理を行う通常配線処理手順
９、全てのピンペアについて処理したかをチェックする
ピンペア処理確認手順（第２のピンペア処理確認手順）
１０、全ての配線パターンの配線データを外部ファイル
へ出力する配線パターン配線データ出力手順１１から構
成されている。
【０００９】次に、動作を説明する。
【００１０】図２は、図１の表面実装対応配線装置の動
作の詳細を示す流れ図であり、図３は、図２とともに図
１の表面実装対応配線装置の動作の詳細を示す流れ図で
ある。以下の括弧内のステップは、上記図２及び図３の
ステップを示す。
作の詳細を示す流れ図であり、図３は、図２とともに図
１の表面実装対応配線装置の動作の詳細を示す流れ図で
ある。以下の括弧内のステップは、上記図２及び図３の
ステップを示す。
【００１１】図１において、まず情報入力手順１によ
り、回路図の論理接続情報をネットリストの形で入力し
（ステップ２１）、次にプリント基板上に搭載する部品
の配置座標を入力する（ステップ２２）。また、各部品
のパッド及びランドの位置を定義した部品ライブラリを
入力し、パッド及びランドを配線領域中に展開する（ス
テップ２３）。
り、回路図の論理接続情報をネットリストの形で入力し
（ステップ２１）、次にプリント基板上に搭載する部品
の配置座標を入力する（ステップ２２）。また、各部品
のパッド及びランドの位置を定義した部品ライブラリを
入力し、パッド及びランドを配線領域中に展開する（ス
テップ２３）。
【００１２】次に、ピンペア決定手順２により、論理接
続情報と部品のパッド及びランド位置より配線すべきピ
ンペアを決定する（ステップ２４）。
続情報と部品のパッド及びランド位置より配線すべきピ
ンペアを決定する（ステップ２４）。
【００１３】次に、パターン長制限値指定手順３によ
り、表面実装部品の部品搭載パッドから引出したパター
ンを内層へ引込むためのビアホールまでのパターン長の
制限値を“ｒ”として指定しておく（ステップ２５）。
検査装置のユニバーサルプローブを用いる場合、任意の
位置にユニバーサルプローブ全てを当てることは困難で
あり、通常５０ｍｉｌ格子点または１００ｍｉｌ格子点
に限定される場合が多いので、ここではパターン長の制
限値を“ｒ”とする。次に、プローブ突き当て設計格子
点指定手順４により、ユニバーサルプローブを突き当て
たい設計格子点を配列Ａ（Ｘｉ，Ｙｉ）に指定する（ス
テップ２６）。そして、図４に検査装置のユニバーサル
プローブを突き当てる格子点の例を示し、図５に配列Ａ
（Ｘｉ，Ｙｉ）の例を示す。
り、表面実装部品の部品搭載パッドから引出したパター
ンを内層へ引込むためのビアホールまでのパターン長の
制限値を“ｒ”として指定しておく（ステップ２５）。
検査装置のユニバーサルプローブを用いる場合、任意の
位置にユニバーサルプローブ全てを当てることは困難で
あり、通常５０ｍｉｌ格子点または１００ｍｉｌ格子点
に限定される場合が多いので、ここではパターン長の制
限値を“ｒ”とする。次に、プローブ突き当て設計格子
点指定手順４により、ユニバーサルプローブを突き当て
たい設計格子点を配列Ａ（Ｘｉ，Ｙｉ）に指定する（ス
テップ２６）。そして、図４に検査装置のユニバーサル
プローブを突き当てる格子点の例を示し、図５に配列Ａ
（Ｘｉ，Ｙｉ）の例を示す。
【００１４】次に、表面実装部品のパッド判定手順５に
より、配線すべきピンペアを取り出し、ピンが表面実装
部品のパッドか否かを調べ（ステップ２７）、もしピン
が表面実装部品のパッドであるなら、ビア発生領域限定
手順６により、表面実装部品のパッドのまわりに、パッ
ドから引き出したパターンを内層に引き込むためのビア
を発生することができる領域Ｂを設定し、ビア発生領域
を限定する（ステップ２８）。そして、ビア発生手順７
により、領域Ｂの中で、ユニバーサルプローブの突き当
て可能ポイントを納めた配列Ａ（Ｘｉ，Ｙｉ）の倍数で
ある格子点を、表面実装部品のパッドからの引き出しパ
ターンを内層に引き込むビア可能格子点として配列Ｃ
（Ｘｉ，Ｙｉ）に入れておく（ステップ２９）。図６に
領域Ｂ内のユニバーサルプローブを突き当てることが可
能な格子点の例を示す。次に、ピンから最も近くてかつ
未使用のビア可能格子点ｄを配列Ｃ（Ｘｉ，Ｙｉ）より
探索し（ステップ３０）、ピン搭載パッドからこのビア
の可能格子点ｄまで配線する（ステップ３１）。そし
て、そのパターン長が許容引出しパターン長“ｒ”より
短いか否かを判定し（ステップ３２）し、もし長けれ
ば、ステップ３０へ戻り、別のビアの可能格子点を配列
Ｃ（Ｘｉ，Ｙｉ）より探索し再配線を行う。パターン長
が許容引出しパターン長“ｒ”より短いとき、ビアの可
能格子点ｄにビアを発生する（ステップ３３）。
より、配線すべきピンペアを取り出し、ピンが表面実装
部品のパッドか否かを調べ（ステップ２７）、もしピン
が表面実装部品のパッドであるなら、ビア発生領域限定
手順６により、表面実装部品のパッドのまわりに、パッ
ドから引き出したパターンを内層に引き込むためのビア
を発生することができる領域Ｂを設定し、ビア発生領域
を限定する（ステップ２８）。そして、ビア発生手順７
により、領域Ｂの中で、ユニバーサルプローブの突き当
て可能ポイントを納めた配列Ａ（Ｘｉ，Ｙｉ）の倍数で
ある格子点を、表面実装部品のパッドからの引き出しパ
ターンを内層に引き込むビア可能格子点として配列Ｃ
（Ｘｉ，Ｙｉ）に入れておく（ステップ２９）。図６に
領域Ｂ内のユニバーサルプローブを突き当てることが可
能な格子点の例を示す。次に、ピンから最も近くてかつ
未使用のビア可能格子点ｄを配列Ｃ（Ｘｉ，Ｙｉ）より
探索し（ステップ３０）、ピン搭載パッドからこのビア
の可能格子点ｄまで配線する（ステップ３１）。そし
て、そのパターン長が許容引出しパターン長“ｒ”より
短いか否かを判定し（ステップ３２）し、もし長けれ
ば、ステップ３０へ戻り、別のビアの可能格子点を配列
Ｃ（Ｘｉ，Ｙｉ）より探索し再配線を行う。パターン長
が許容引出しパターン長“ｒ”より短いとき、ビアの可
能格子点ｄにビアを発生する（ステップ３３）。
【００１５】ステップ２７で、ピンペアのピンがスルー
ホールランドであったらステップ３４まで進む。ステッ
プ３４で、ピンペア処理確認手順８により、ピンペアの
両端のピンについて処理したか否かを調べ、処理してい
なければ、ステップ２７へ戻り、もう一方のピンについ
て処理を行う。
ホールランドであったらステップ３４まで進む。ステッ
プ３４で、ピンペア処理確認手順８により、ピンペアの
両端のピンについて処理したか否かを調べ、処理してい
なければ、ステップ２７へ戻り、もう一方のピンについ
て処理を行う。
【００１６】ピンペアの両端のピンについて処理が完了
したら、次に、通常配線処理手順９により、スルーホー
ルランドもしくは発生した引込みビアをピンペアの配線
すべき２つの対象点として通常の配線処理を行う（ステ
ップ３５）。次に、ピンペア処理確認手順１０により、
以上の処理を全てのピンペアについて処理したかをチェ
ックし（ステップ３６）、処理していなければステップ
２７に戻りステップ２７以下の処理を続行する。
したら、次に、通常配線処理手順９により、スルーホー
ルランドもしくは発生した引込みビアをピンペアの配線
すべき２つの対象点として通常の配線処理を行う（ステ
ップ３５）。次に、ピンペア処理確認手順１０により、
以上の処理を全てのピンペアについて処理したかをチェ
ックし（ステップ３６）、処理していなければステップ
２７に戻りステップ２７以下の処理を続行する。
【００１７】上記処理が終了したら、配線パターン配線
データ出力手順１１により、全ての配線パターンの配線
データを外部ファイルへ出力する（ステップ３７）。以
上の処理により発生した引き出しパターンビアの例を図
７に示す。
データ出力手順１１により、全ての配線パターンの配線
データを外部ファイルへ出力する（ステップ３７）。以
上の処理により発生した引き出しパターンビアの例を図
７に示す。
【００１８】
【発明の効果】以上説明したように、本発明の表面実装
対応配線装置は、検査装置のユニバーサルプローブを突
き当てられる位置に表面実装部品パッドから引出したパ
ターンの内層引込みビアを設けることにより、プリント
基板検査の際、プリント基板ごとに個別の検査治具を作
成しなくて済み、コストを削減することができるという
効果を有している。
対応配線装置は、検査装置のユニバーサルプローブを突
き当てられる位置に表面実装部品パッドから引出したパ
ターンの内層引込みビアを設けることにより、プリント
基板検査の際、プリント基板ごとに個別の検査治具を作
成しなくて済み、コストを削減することができるという
効果を有している。
【図１】本発明の表面実装対応配線装置の一実施例の動
作を示す流れ図である。
作を示す流れ図である。
【図２】図１の表面実装対応配線装置の動作の詳細を示
す流れ図である。
す流れ図である。
【図３】図２とともに図１の表面実装対応配線装置の動
作の詳細を示す流れ図である。
作の詳細を示す流れ図である。
【図４】検査装置のユニバーサルプローブを突き当てる
格子点の一例を示す図である。
格子点の一例を示す図である。
【図５】配列Ａ（Ｘｉ，Ｙｉ）の一例を示す図である。
【図６】領域Ｂとユニバーサルプローブを突き当てるこ
とが可能な格子点の一例を示す図である。
とが可能な格子点の一例を示す図である。
【図７】本実施例の表面実装対応配線装置により発生し
た引出しパターンビアの一例を示す図である。
た引出しパターンビアの一例を示す図である。
１ 情報入力手順 ２ ピンペア決定手順 ３ パターン長制限値指定手順 ４ プローブ突き当て設計格子点指定手順 ５ 表面実装部品のパッド判定手順 ６ ビア発生領域限定手順 ７ ビア発生手順 ８ 第１のピンペア処理確認手順 ９ 通常配線処理手順 １０ 第２のピンペア処理確認手順 １１ 配線パターン配線データ出力手順
Claims (1)
- 【請求項１】 表面実装部品を搭載するプリント基板の
配線を行う表面実装対応配線装置における自動配線方法
において、 （Ａ）回路図の論理接続情報と前記表面実装部品の配置
座標と前記表面実装部品のパッド及びランドの位置を定
義した部品ライブラリとを入力する情報入力手順、 （Ｂ）前記論理接続情報と前記表面実装部品のパッド及
びランド位置とより配線すべきピンペアを決定するピン
ペア決定手順、 （Ｃ）前記表面実装部品のパッドから引出したパターン
を内層へ引込むためのビアホールまでのパターン長の制
限値を指定するパターン長制限値指定手順、 （Ｄ）検査時にユニバーサルプローブを突き当てる設計
格子点を格子点の第１の配列に指定するプローブ突き当
て設計格子点指定手順、 （Ｅ）配線すべき前記ピンペアを取り出し、ピンが前記
表面実装部品のパッドか否かを調べる表面実装部品のパ
ッド判定手順、 （Ｆ）前記表面実装部品のパッド判定手順の判定の結
果、前記ピンが前記表面実装部品のパッドであるとき
は、前記表面実装部品のパッドのまわりに、前記表面実
装部品のパッドから引き出したパターンを層に引き込む
ためのビアを発生することができる領域を設定しビア発
生領域を限定するビア発生領域限定手順、 （Ｇ）前記ビア発生領域限定手順によって限定された領
域の中で前記格子点の第１の配列の倍数の格子点を前記
表面実装部品のパッドから引出しパターンを内層へ引込
むビアの可能格子点として第２の配列に指定し、ピンか
ら最も近くてかつ未使用のビアの可能格子点を前記第２
の配列より探索して前記表面実装部品のパッドから前記
ビアの可能格子点まで配線し、前記表面実装部品のパッ
ドから前記ビアの可能格子点まで配線したパターン長が
前記パターン長の制限値より短いか否かを判定し、前記
パターン長が前記パターン長の制限値より長いとき、再
度ピンから最も近くかつ未使用のビアの可能格子点を前
記第２の配列より探索して前記表面実装部品のパッドか
らビアの可能格子点まで再配線し、前記パターン長が前
記パターン長の制限値より短いとき、前記ビアの可能格
子点にビアを発生するビア発生手順、 （Ｈ）前記ピンペアの両端のピンについて処理したか否
かを調べ、処理してなけ れば前記表面実装部品のパッド
判定手順に戻る第１のピンペア処理確認手順、 （Ｉ）前記ピンペアの両端のピンについて処理が完了し
たら、スルーホールランド及び発生した前記ビアについ
て通常の配線処理を行う通常配線処理手順、 （Ｊ）全てのピンペアについて処理したかをチェック
し、処理してなければ前記表面実装部品のパッド判定手
順に戻る第２のピンペア処理確認手順、 （Ｋ）全ての配線パターンの配線データを外部ファイル
へ出力する配線パターン配線データ出力手順、 を備え、前記表面実装部品のパッド判定手順の判定結
果、前記ピンが前記表面実装部品のパッドでないとき前
記表面実装部品のパッド判定手順の次は前記第１のピン
ペア処理確認手順に進むことを特徴とする表面実装対応
配線装置における自動配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157322A JP3030935B2 (ja) | 1991-06-28 | 1991-06-28 | 表面実装対応配線装置における自動配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157322A JP3030935B2 (ja) | 1991-06-28 | 1991-06-28 | 表面実装対応配線装置における自動配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056411A JPH056411A (ja) | 1993-01-14 |
| JP3030935B2 true JP3030935B2 (ja) | 2000-04-10 |
Family
ID=15647164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3157322A Expired - Fee Related JP3030935B2 (ja) | 1991-06-28 | 1991-06-28 | 表面実装対応配線装置における自動配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3030935B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5266236B2 (ja) | 2006-10-20 | 2013-08-21 | エフ・イ−・アイ・カンパニー | サンプル抽出および取り扱いのための方法および装置 |
| CN109548298B (zh) * | 2019-01-03 | 2021-06-29 | 郑州云海信息技术有限公司 | 一种基于ic芯片的pcb设计图编辑方法及相关装置 |
-
1991
- 1991-06-28 JP JP3157322A patent/JP3030935B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056411A (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006173613A (ja) | プローブ位置決めの自動化およびビードプローブ技術を使用する改良されたプリント回路基板の開発方法および装置 | |
| JP5865734B2 (ja) | 領域分類装置、そのプログラム、基板検査装置、および領域分類方法 | |
| US20060192579A1 (en) | Method and apparatus for determining probing locations for a printed circuit board | |
| JP3030935B2 (ja) | 表面実装対応配線装置における自動配線方法 | |
| JP4160656B2 (ja) | プリント回路基板のテスト方法 | |
| Menon et al. | Redundancy removal and simplification of combinational circuits | |
| JP2006173614A (ja) | プリント回路基板の設計に基づいてプリント回路基板テスタ治具内の治具プローブ位置を決定する装置および方法 | |
| CN107908873B (zh) | 一种高速线跨参考平面的检查方法及装置 | |
| JP3192278B2 (ja) | プリント板配線試験処理方法 | |
| JP3186667B2 (ja) | 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体 | |
| JP3018714B2 (ja) | Ｃａｄ装置 | |
| JP2003240823A (ja) | プログラム変換方法、プログラム変換システム、プログラム変換プログラム、治具の設計システム、冶具の設計プログラムおよびプログラムが記録された記録媒体 | |
| JPH0593758A (ja) | インサーキツトテストパタン生成法 | |
| JPH0636008B2 (ja) | プリント基板試験方法 | |
| JPS63201575A (ja) | プリント基板搭載回路試験方法 | |
| JP2003216680A (ja) | プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム | |
| JP2592699B2 (ja) | プリント板実装設計装置 | |
| JP2003222659A (ja) | 解析シミュレータ、解析シミュレート方法及び解析シミュレートプログラム | |
| JP2853644B2 (ja) | 印刷配線板設計装置 | |
| Deno et al. | A rapid prototyping methodology for reverse engineering of legacy electronic systems | |
| Wilkins | Physical design of circuit boards for testability and maintainability | |
| JPH05256909A (ja) | プリント配線基板のテストパッド配置方法 | |
| JPH0777554A (ja) | プリント配線板の検査方法 | |
| JPH07239358A (ja) | プリント基板の導通検査データの作成方法 | |
| JPH10311862A (ja) | Ｉｃｔ検査対応プリント基板配線設計方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000111 |
|
| LAPS | Cancellation because of no payment of annual fees |