JP3030707B2 - Display control device - Google Patents
Display control deviceInfo
- Publication number
- JP3030707B2 JP3030707B2 JP63053000A JP5300088A JP3030707B2 JP 3030707 B2 JP3030707 B2 JP 3030707B2 JP 63053000 A JP63053000 A JP 63053000A JP 5300088 A JP5300088 A JP 5300088A JP 3030707 B2 JP3030707 B2 JP 3030707B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- liquid crystal
- data transfer
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 [発明の利用分野] 本発明は、表示制御装置に関し、例えば、ドットマト
リックス・タイプの液晶パネルを駆動制御する表示制御
装置における表示データの伝送方式に利用して有効な技
術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display control device, for example, a display control device that drives and controls a dot matrix type liquid crystal panel. About technology.
[従来の技術] 従来の液晶表示装置は、第3図に示すように、液晶コ
ントローラ(LCDC)1と液晶駆動回路(XDr,YDr)3、
4、5とが直結され、液晶コントローラ1が液晶駆動回
路3、4および5に合う形成(フォーマット、ビット
数)で表示データおよび制御信号を送り、液晶駆動回路
3、4、5が液晶パネル6の信号電極および走査電極を
駆動することで表示制御を行なっていた。[Prior Art] As shown in FIG. 3, a conventional liquid crystal display device includes a liquid crystal controller (LCDC) 1 and a liquid crystal drive circuit (XDr, YDr) 3.
4 and 5, the liquid crystal controller 1 sends display data and control signals in a form (format, number of bits) suitable for the liquid crystal driving circuits 3, 4 and 5, and the liquid crystal driving circuits 3, 4, and 5 The display control is performed by driving the signal electrodes and the scanning electrodes.
[発明が解決しようとする課題] しかし、前述の従来技術では、640×400画素以上の大
表示容量液晶パネルでデジタル的に階調表示やカラー表
示をさせようとすると、以下のような問題点があること
が分かった。[Problems to be Solved by the Invention] However, in the above-described conventional technology, the following problems arise when digital gradation display or color display is attempted on a large display capacity liquid crystal panel of 640 × 400 pixels or more. It turned out that there was.
a)大表示容量の液晶パネル用の液晶ドライバ(半導体
集積回路化された液晶駆動回路を、以下、液晶ドライバ
と称する)では、高耐圧および高速性という相反する特
性が要求される。例えば640×480ドット、1/240デュー
ティの駆動信号により16階調の表示が可能に構成された
液晶パネルを駆動する場合には、液晶ドライバの電圧は
30Vとなるので、それに耐え得る素子を設計しなければ
ならない。これとともに、1画素当たり4ビットの表示
データを1フレーム時間毎に周期的に液晶ドライバに送
らなければならない。このため、従来のモノトーン表示
用の液晶ドライバと同じように、4ドット分の表示デー
タをパラレルに送ることを考えると、信号線だけで32本
(上画面用信号線4本×階調データ4ビット+下画面用
信号線4本×階調データ4ビット)必要になり、階調な
しの表示制御に比べて24本信号線が増加することとな
る。これは、液晶ドライバと液晶コントローラの端子数
を増加させ、コストアップを招く。a) In a liquid crystal driver for a liquid crystal panel having a large display capacity (a liquid crystal driver circuit formed into a semiconductor integrated circuit is hereinafter referred to as a liquid crystal driver), contradictory characteristics such as high withstand voltage and high speed are required. For example, when driving a liquid crystal panel configured to display 16 gradations using a drive signal of 640 × 480 dots and 1/240 duty, the voltage of the liquid crystal driver is
Since it will be 30V, an element that can withstand it must be designed. At the same time, display data of 4 bits per pixel must be periodically sent to the liquid crystal driver every frame time. For this reason, in consideration of transmitting display data for 4 dots in parallel, as in the case of the conventional liquid crystal driver for monotone display, only 32 signal lines (4 signal lines for upper screen × grayscale data 4) are used. (Bits + 4 signal lines for lower screen × 4 bits of gradation data), and the number of 24 signal lines is increased as compared with display control without gradation. This increases the number of terminals of the liquid crystal driver and the liquid crystal controller, resulting in an increase in cost.
b)また、表示容量が増大すると必然的に1台の液晶パ
ネルに使用する液晶ドライバ数が増加するとともに、液
晶ドライバへのデータ転送周波数が上昇するため、液晶
ドライバにデータを送出する液晶コントローラの出力バ
ッファの能力を指数関数的に増大させなければならな
い。その結果、これが一方ではノイズ発生源となり、正
確な信号伝送を妨げることとなる。b) When the display capacity increases, the number of liquid crystal drivers used for one liquid crystal panel necessarily increases, and the data transfer frequency to the liquid crystal driver increases. The output buffer capacity must be increased exponentially. As a result, this, on the one hand, becomes a noise source and hinders accurate signal transmission.
さらに、ラップトップ型の電子機器では、液晶表示装
置と本体とは可動部分を介して接続される。従って、表
示装置への信号伝送ケーブルは、機械的強度を持つこと
と、体積的にかさばらないことが要求される。そのため
には伝送ケーブルの信号線の本数は少ないほど良いが、
前述したように、従来の技術では液晶パネルの大表示容
量化に伴う信号線の増加は避けられなかった。Further, in a laptop electronic device, the liquid crystal display device and the main body are connected via a movable part. Therefore, the signal transmission cable to the display device is required to have mechanical strength and not to be bulky. For that purpose, the smaller the number of signal lines of the transmission cable, the better,
As described above, in the related art, an increase in the number of signal lines due to an increase in the display capacity of the liquid crystal panel cannot be avoided.
本発明は上記のような問題点を解決すべくなされたも
ので、その目的とするところは、液晶コントローラのよ
うな制御手段と液晶ドライバのような表示駆動手段との
間に表示データの分配回路を有するデータ転送周波数変
換回路を介在させることにより、信号線数の増加を抑え
つつ、EMI(Electro Magnetic Interference;電磁妨
害)対策がし易く、より高速なデータ転送が可能な表示
制御装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a display data distribution circuit between a control means such as a liquid crystal controller and a display driving means such as a liquid crystal driver. Provided is a display control device which can easily take measures against EMI (Electro Magnetic Interference) while suppressing an increase in the number of signal lines by interposing a data transfer frequency conversion circuit having It is in.
[課題を解決するための手段] 上記目的を達成するため本発明は、入力された表示デ
ータに基づいて表示手段(液晶パネル6)を駆動して表
示を行なわせる表示駆動手段(液晶ドライバ3,4,5)
と、表示データを複数のパラレルデータに分割して所定
の順序で送出する制御手段(液晶コントローラ1)とを
備えた表示制御装置において、前記制御手段と前記表示
駆動手段との間に、前記制御手段より所定の順序で送出
される前記分割されたパラレルデータを該順番に対応さ
れた複数のデータ保持手段に分配する分配手段(NANDゲ
ート14,15)と、前記分配手段が分配した各データをそ
れぞれ保持する前記複数のデータ保持手段(ラッチ回路
16〜18)と、前記分割されたパラレルデータと同期して
入力されるクロック信号(CLK)を分周してタイミング
信号(31)を形成する分周手段(フリップフロップ11)
とを具備し、前記複数のデータ保持手段に保持された複
数のデータを前記分周手段からのタイミング信号に同期
して同時に出力することで、前記分割されたデータ幅よ
りも大きなデータ幅を有するパラレルデータとして前記
分割されたパラレルデータの入力周波数よりも低い周波
数で前記表示駆動手段に対して出力するデータ転送周波
数変換手段(2)を介在させるようにしたものである。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a display driving means (liquid crystal driver 3, liquid crystal driver 3) for driving a display means (liquid crystal panel 6) based on input display data to perform display. 4,5)
And a control means (liquid crystal controller 1) for dividing display data into a plurality of parallel data and sending out the data in a predetermined order, wherein the control means is provided between the control means and the display driving means. A distributing means (NAND gates 14 and 15) for distributing the divided parallel data transmitted from the means in a predetermined order to a plurality of data holding means corresponding to the order; and distributing each data distributed by the distributing means. The plurality of data holding means (latch circuits) respectively holding
16-18) and a frequency dividing means (flip-flop 11) which divides a clock signal (CLK) inputted in synchronization with the divided parallel data to form a timing signal (31).
Having a data width larger than the divided data width by simultaneously outputting a plurality of data held in the plurality of data holding means in synchronization with a timing signal from the frequency dividing means. A data transfer frequency converting means (2) for outputting to the display driving means at a frequency lower than the input frequency of the divided parallel data as parallel data is interposed.
また、前記データ転送周波数変換手段は、前記分周手
段から出力されるタイミング信号(31)を前記制御手段
より出力される前記表示駆動手段内での線順次変換のた
めのタイミング信号(LP)に同期させる同期化手段を設
けるようにした。The data transfer frequency converting means converts the timing signal (31) output from the frequency dividing means into a timing signal (LP) output from the control means for line-sequential conversion in the display driving means. Synchronization means for synchronizing is provided.
[作用] 本発明の上記した構成によれば、制御手段と表示駆動
手段との間にデータ転送周波数変換手段が介在されるた
め、表示手段の大表示容量化に伴って表示駆動手段のデ
ータ入力数が増加しても制御手段と表示駆動手段との間
の信号線数は増加しない。また、制御手段からの表示デ
ータの伝送速度に比べて表示駆動手段へのデータ入力速
度を落とすことができるため、データ伝送の高速化と表
示駆動手段の高耐圧性とを両立することができる。[Operation] According to the above configuration of the present invention, since the data transfer frequency conversion means is interposed between the control means and the display drive means, the data input of the display drive means is accompanied by the increase in the display capacity of the display means. Even if the number increases, the number of signal lines between the control means and the display drive means does not increase. Further, since the data input speed to the display drive unit can be reduced as compared with the transmission speed of the display data from the control unit, it is possible to achieve both high speed data transmission and high withstand voltage of the display drive unit.
[実施例] 第1図は、本発明に係る表示制御装置を液晶表示シス
テムに適用した場合の実施例を示すものである。Embodiment FIG. 1 shows an embodiment in which a display control device according to the present invention is applied to a liquid crystal display system.
第1図において、1は制御手段としての液晶コントロ
ーラ、3,4,5は表示駆動手段としての液晶ドライバ、6
は表示手段としての液晶パネルである。この実施例で
は、液晶コントローラ1と液晶ドライバ3,4,5との間に
データ転送周波数変換回路2が介在されている。第1図
におけるデータ転送周波数変換回路2は、主要な構成の
一例を示すものであり、特に限定されるものではない
が、液晶コントローラ1や液晶ドライバ3,4,5とは別個
の半導体集積回路として構成することができる。In FIG. 1, 1 is a liquid crystal controller as control means, 3, 4, and 5 are liquid crystal drivers as display driving means, 6
Denotes a liquid crystal panel as display means. In this embodiment, a data transfer frequency conversion circuit 2 is interposed between the liquid crystal controller 1 and the liquid crystal drivers 3, 4, and 5. The data transfer frequency conversion circuit 2 in FIG. 1 is an example of a main configuration and is not particularly limited, but is a semiconductor integrated circuit separate from the liquid crystal controller 1 and the liquid crystal drivers 3, 4, and 5. Can be configured as
第1図において、液晶コントローラ1から送出される
予め分割された8ビットずつのパラレル表示データDATA
は、データ転送周波数変換回路2により8ビットの上画
面用データと同じく8ビットの下画面用データとして上
画面用液晶ドライバ3と下画面用液晶ドライバ4に同時
に転送される。このときデータ転送周波数変換回路2か
ら液晶ドライバ3,4へのデータ転送速度は、液晶コント
ローラ1からのデータ送出レートの1/2になる。In FIG. 1, the parallel display data DATA of 8 bits each divided in advance transmitted from the liquid crystal controller 1.
Are transferred by the data transfer frequency conversion circuit 2 to the upper screen liquid crystal driver 3 and the lower screen liquid crystal driver 4 as 8-bit lower screen data in the same manner as 8-bit upper screen data. At this time, the data transfer rate from the data transfer frequency conversion circuit 2 to the liquid crystal drivers 3 and 4 is half the data transmission rate from the liquid crystal controller 1.
第2図に符号DATAで示すように、液晶コントローラ1
からは上画面用データと下画面用データは上下交互に送
出される。上画面用データと下画面用データの区別は、
LS74相当のフリップフロップで構成され、液晶コントロ
ーラ1から送出されるクロック信号CLKを1/2分周する分
周器11の出力Qによって行なわれる。すなわち、分周器
11の出力Qが“L"のとき上画面用の表示データがLS374
相当のラッチ回路17に取り込まれ、Qが“H"のとき下画
面用の表示データが同様のラッチ回路16に取り込まれ
る。また、Qが“H"のとき同時に上記ラッチ回路17の保
持データがラッチ回路18に取り込まれるので、ラッチ回
路17と18の出力33,34は同期して変化することとなり、
上画面用データと下画面用データが同時に液晶ドライバ
3,4に送出される。上記クロック信号CLKは、液晶コント
ローラ1から出力される表示データDATAと同期した信号
である。この実施例では、分周器11で上記クロックCLK
を1/2分周した信号をインバータ12で反転した信号31
が、シフトクロックとして液晶ドライバ3,4に供給され
るように構成されている。As shown by the symbol DATA in FIG.
Then, the upper screen data and the lower screen data are alternately transmitted from top to bottom. The distinction between upper screen data and lower screen data
It is constituted by a flip-flop equivalent to LS74, and is performed by the output Q of the frequency divider 11 which divides the frequency of the clock signal CLK sent from the liquid crystal controller 1 by 1/2. That is, the divider
When the output Q of 11 is "L", the display data for the upper screen is LS374
The corresponding latch circuit 17 captures the lower screen display data when Q is "H". Also, when Q is "H", the data held in the latch circuit 17 is taken into the latch circuit 18 at the same time, so that the outputs 33 and 34 of the latch circuits 17 and 18 change synchronously.
LCD driver for upper screen data and lower screen data simultaneously
Sent to 3,4. The clock signal CLK is a signal synchronized with the display data DATA output from the liquid crystal controller 1. In this embodiment, the clock CLK
The signal 31 obtained by inverting the signal obtained by dividing the frequency by 1/2 with the inverter 12
Are supplied to the liquid crystal drivers 3 and 4 as shift clocks.
分周器としての上記フリップフロップ11は、遅延回路
7とインバータ8およびNANDゲート9からなるワンショ
ットパルス形成回路あるいは微分回路により、液晶コン
トローラ1から出力されるラッチタイミング信号LPの立
ち下がりエッジを検出して生成されるパルス35によって
リセットされるように構成されている。上記ラッチタイ
ミング信号LPは、上下各々1走査電極分の表示データが
送出され終わった時点で液晶コントローラ1から出力さ
れる液晶ドライバに対する線順次変換のための信号であ
り、この実施例では前の1走査電極の最後のデータ(下
N)の終了時点から所定の遅延時間(第2図のタイミン
グ図ではクロックCLKの2周期分)をおいて立ち下がる
ように設定されている。The flip-flop 11 serving as a frequency divider detects a falling edge of the latch timing signal LP output from the liquid crystal controller 1 by a one-shot pulse forming circuit or a differentiating circuit including the delay circuit 7, the inverter 8, and the NAND gate 9. It is configured to be reset by a pulse 35 generated as described above. The above-mentioned latch timing signal LP is a signal for line-sequential conversion to the liquid crystal driver output from the liquid crystal controller 1 when the display data for one scanning electrode has been completely sent to the upper and lower sides. It is set to fall at a predetermined delay time (two clock CLK periods in the timing diagram of FIG. 2) from the end of the last data (lower N) of the scan electrode.
上記ラッチタイミング信号LPによって液晶ドライバ3,
4は、データ転送周波数変換回路2より取り込んだ1走
査電極分のデータを、図示しない内部のシフトレジスタ
からラッチ回路へ転送するように動作する。この実施例
では、上記フリップフロップ11と遅延回路7とインバー
タ8とNANDゲート9とにより同期化回路が構成されてい
るため、データ転送周波数変換回路2から液晶ドライバ
3,4に対して伝送されるデータと上記線順次変換のため
のラッチタイミング信号LPとが同期され、高速かつ正確
なデータ転送が保証される。The LCD driver 3,
Reference numeral 4 operates to transfer the data for one scan electrode fetched from the data transfer frequency conversion circuit 2 from an internal shift register (not shown) to the latch circuit. In this embodiment, since the flip-flop 11, the delay circuit 7, the inverter 8, and the NAND gate 9 constitute a synchronization circuit, the data transfer frequency conversion circuit 2
The data transmitted to 3, 4 and the latch timing signal LP for the line-sequential conversion are synchronized, and high-speed and accurate data transfer is guaranteed.
さらに、この実施例では、上記ラッチタイミング信号
LPをバッファして上記液晶ドライバ3,4,5に供給するた
めのインバータ19,20と、走査電極側液晶ドライバ5の
スタート信号YDをバッファして上記液晶ドライバ5に供
給するためのインバータ21,22が、データ転送周波数変
換回路2内に設けられている。このようなバッファをデ
ータ転送周波数変換回路2内に設けたのは、以下に述べ
るような液晶コントローラの駆動負荷の増加、変動要因
に対して駆動負荷を低減して信号の高速化を図るためで
ある。Further, in this embodiment, the latch timing signal
Inverters 19 and 20 for buffering the LP and supplying the same to the liquid crystal drivers 3, 4 and 5, and inverters 21 and 20 for buffering the start signal YD of the scan electrode side liquid crystal driver 5 and supplying the same to the liquid crystal driver 5. 22 is provided in the data transfer frequency conversion circuit 2. The reason why such a buffer is provided in the data transfer frequency conversion circuit 2 is to increase the driving load of the liquid crystal controller as described below and to reduce the driving load in response to fluctuation factors to increase the signal speed. is there.
a)液晶パネルを大表示容量化する程、液晶ドライバ数
が増加するため、液晶コントローラの出力回路の駆動負
荷が増加する。a) As the display capacity of the liquid crystal panel increases, the number of liquid crystal drivers increases, so that the driving load of the output circuit of the liquid crystal controller increases.
b)液晶コントローラと液晶ドライバとの間を結ぶケー
ブルの長さは、使われる電子機器毎に異なり、大きな負
荷変動要因となる。b) The length of the cable connecting the liquid crystal controller and the liquid crystal driver differs for each electronic device used, and causes a large load variation.
本発明者は、上記バッファ回路とデータ転送周波数変
換回路2は1個の半導体集積回路内に集積可能であるこ
とに気がついた。すなわち、従来のシステムでは、液晶
コントローラと液晶ドライバとの間の信号伝達は直接行
なわれていたが、上記実施例のように、バッファ回路を
含んで半導体集積回路化されたデータ転送周波数変換回
路2を、液晶コントローラ1と液晶ドライバ3,4,5との
間に設けることにより、液晶コントローラの駆動負荷を
軽減し、高速データ転送を可能にするとともに、従来方
法と比較して何等新たな信号を必要としないで、液晶ド
ライバのデータ入力方法に自由度を与えることができる
という発想である。しかも、このような対策の結果、液
晶コントローラから液晶ドライバ側へのデータ転送方式
の標準化が可能となる。The inventor has noticed that the buffer circuit and the data transfer frequency conversion circuit 2 can be integrated in one semiconductor integrated circuit. That is, in the conventional system, the signal transmission between the liquid crystal controller and the liquid crystal driver was directly performed. However, as in the above-described embodiment, the data transfer frequency conversion circuit 2 which is a semiconductor integrated circuit including a buffer circuit is used. Is provided between the liquid crystal controller 1 and the liquid crystal drivers 3, 4, and 5, so that the driving load of the liquid crystal controller can be reduced, high-speed data transfer can be performed, and no new signal can be transmitted as compared with the conventional method. This is an idea that the degree of freedom can be given to the data input method of the liquid crystal driver without requiring it. Moreover, as a result of such measures, it is possible to standardize a data transfer method from the liquid crystal controller to the liquid crystal driver.
さらに、従来液晶パネルが大容量化してデータ転送周
波数をさらに高くする必要性が生じた場合、液晶コント
ローラと液晶ドライバ間を接続するケーブルの信号線数
を増やして接続することは現実的でなくなることが予想
される。そのような場合の対策として、例えば光ファイ
バケーブルのような伝達手段を用いてデータ転送を行な
う方法が考えられる。そのような場合にも、データ転送
周波数変換回路2内に光電変換回路を追加するとともに
分周器11やラッチ回路16,17,18のビット数を増加させる
のみで容易に本発明を適用して前記実施例と同様の効果
を得ることができる。Furthermore, if the capacity of the conventional liquid crystal panel is increased and the data transfer frequency needs to be further increased, it is not practical to increase the number of signal lines of the cable connecting the liquid crystal controller and the liquid crystal driver. Is expected. As a countermeasure in such a case, for example, a method of performing data transfer using a transmission means such as an optical fiber cable can be considered. In such a case, the present invention can be easily applied simply by adding a photoelectric conversion circuit in the data transfer frequency conversion circuit 2 and increasing the number of bits of the frequency divider 11 and the latch circuits 16, 17, and 18. The same effects as in the above embodiment can be obtained.
また、第1図の実施例では、液晶パネルが上下2スク
リーン構成の場合を示したが、1スクリーン構成(例え
ば櫛歯駆動)の場合にも本発明を適用できることはいう
までもない。Further, in the embodiment shown in FIG. 1, the case where the liquid crystal panel has an upper and lower two screen configuration is shown, but it is needless to say that the present invention can be applied to a one screen configuration (for example, comb drive).
[発明の効果] 以上述べたように、本発明によれば、入力された表示
データに基づいて表示手段(液晶パネル6)を駆動して
表示を行なわせる表示駆動手段(液晶ドライバ3,4,5)
と、表示データを複数のパラレルデータに分割して所定
の順序で送出する制御手段(液晶コントローラ1)とを
備えた表示制御装置において、前記制御手段と前記表示
駆動手段との間に、データ転送周波数変換手段(データ
転送周波数変換回路2)を介在させたので、以下のよう
な効果を奏する。[Effects of the Invention] As described above, according to the present invention, the display driving means (the liquid crystal drivers 3, 4, and 4) for driving the display means (the liquid crystal panel 6) based on the input display data to perform the display. Five)
And a control means (liquid crystal controller 1) for dividing display data into a plurality of parallel data and sending out the data in a predetermined order, wherein a data transfer is performed between the control means and the display driving means. Since the frequency conversion means (data transfer frequency conversion circuit 2) is interposed, the following effects can be obtained.
a)液晶コントローラの駆動負荷を軽減でき、またデー
タ転送周波数変換回路内で波形整形できるので、従来よ
り高速で安定したデータ転送が可能となる。a) Since the driving load of the liquid crystal controller can be reduced and the waveform can be shaped in the data transfer frequency conversion circuit, the data transfer can be performed at higher speed and more stably than before.
b)液晶パネルが大表示容量化しても液晶コントローラ
の出力端子数を増やさなくても良く、液晶コントローラ
からの表示データの伝送速度に比べて液晶ドライバへの
データ入力速度を落とすことができるため、データ伝送
の高速化と液晶ドライバの高耐圧性とを両立できる。そ
のため、より安価な表示システムを実現することができ
る。b) Even if the liquid crystal panel has a large display capacity, the number of output terminals of the liquid crystal controller does not need to be increased, and the data input speed to the liquid crystal driver can be reduced as compared with the display data transmission speed from the liquid crystal controller. It is possible to achieve both high speed data transmission and high withstand voltage of the liquid crystal driver. Therefore, a cheaper display system can be realized.
c)階調表示に必要な階調表示用クロック発生回路、液
晶交流化信号の発生回路や信号バッファ回路をデータ転
送周波数変換回路内に集積することができ、それによっ
て液晶表示システムを構成する部品点数を大幅に減らす
ことができるとともに、それらの回路を液晶コントロー
ラや液晶ドライバと1チップ化した場合に比べて改良を
行ない易くなる。c) Components for forming a liquid crystal display system, in which a clock generation circuit for gradation display, a circuit for generating a liquid crystal alternating signal, and a signal buffer circuit necessary for gradation display can be integrated in the data transfer frequency conversion circuit. The number of points can be greatly reduced, and it becomes easier to make improvements as compared to a case where those circuits are integrated with a liquid crystal controller or a liquid crystal driver on one chip.
また、請求項2に係る発明は、請求項1に記載の表示
制御装置において、前記データ転送周波数変換手段に、
前記分周手段から出力されるタイミング信号を前記制御
手段より出力される前記表示駆動手段での線順次変換の
ためのタイミング信号に同期させる同期化手段を設ける
ようにしたので、データ転送周波数変換手段から表示駆
動手段に対して伝送されるデータと表示駆動手段に供給
される線順次変換のためのタイミング信号とが同期さ
れ、高速かつ正確なデータ転送が保証されるという効果
を奏する。According to a second aspect of the present invention, in the display control device according to the first aspect, the data transfer frequency conversion unit includes:
Synchronizing means for synchronizing a timing signal output from the frequency dividing means with a timing signal output from the control means for line-sequential conversion by the display driving means is provided. The data transmitted to the display driving means from the data and the timing signal for line-sequential conversion supplied to the display driving means are synchronized, so that high-speed and accurate data transfer is ensured.
第1図は、本発明に係る表示制御装置を液晶表示システ
ムに適用した場合の実施例を示すブロック図。 第2図は、第1図の回路動作を示すタイミング図。 第3図は、従来の液晶パネルと液晶ドライバおよび液晶
コントローラとの関係を示すブロック図。 1……液晶コントローラ 2……データ転送周波数変換回路 3、4……信号電極側液晶ドライバ 5……走査電極側液晶ドライバ 6……液晶パネルFIG. 1 is a block diagram showing an embodiment in which a display control device according to the present invention is applied to a liquid crystal display system. FIG. 2 is a timing chart showing the circuit operation of FIG. FIG. 3 is a block diagram showing the relationship between a conventional liquid crystal panel, a liquid crystal driver, and a liquid crystal controller. DESCRIPTION OF SYMBOLS 1 ... Liquid crystal controller 2 ... Data transfer frequency conversion circuit 3, 4 ... Signal electrode side liquid crystal driver 5 ... Scanning electrode side liquid crystal driver 6 ... Liquid crystal panel
Claims (2)
を駆動して表示を行なわせる表示駆動手段と、表示デー
タを複数のパラレルデータに分割して所定の順序で送出
する制御手段とを備えた表示制御装置において、 前記制御手段と前記表示駆動手段との間に、 前記制御手段より所定の順序で送出される前記分割され
たパラレルデータを該順番に対応された複数のデータ保
持手段に分配する分配手段と、 前記分配手段が分配した各データをそれぞれ保持する前
記複数のデータ保持手段と、 前記分割されたパラレルデータと同期して入力されるク
ロック信号を分周してタイミング信号を形成する分周手
段と、 を具備し、前記複数のデータ保持手段に保持された複数
のデータを前記分周手段からのタイミング信号に同期し
て同時に出力することで、前記分割されたデータ幅より
も大きなデータ幅を有するパラレルデータとして前記分
割されたパラレルデータの入力周波数よりも低い周波数
で前記表示駆動手段に対して出力するデータ転送周波数
変換手段が介在されてなることを特徴とする表示制御装
置。A display driving means for driving a display means on the basis of input display data to perform display, and a control means for dividing the display data into a plurality of parallel data and transmitting the data in a predetermined order. In the display control device, the divided parallel data transmitted in a predetermined order from the control unit is distributed between the control unit and the display driving unit to a plurality of data holding units corresponding to the order. A plurality of data holding units respectively holding the data distributed by the distribution unit; and a clock signal input in synchronization with the divided parallel data to form a timing signal. Dividing means for simultaneously outputting a plurality of data held in the plurality of data holding means in synchronization with a timing signal from the dividing means. And a data transfer frequency converting means for outputting to the display driving means at a frequency lower than an input frequency of the divided parallel data as parallel data having a data width larger than the divided data width. A display control device, comprising:
周手段から出力されるタイミング信号を前記制御手段よ
り出力される前記表示駆動手段内での線順次変換のため
のタイミング信号に同期させる同期化手段を備えている
ことを特徴とする請求項1に記載の表示制御装置。2. The data transfer frequency converting means for synchronizing a timing signal output from the frequency dividing means with a timing signal output from the control means for line-sequential conversion in the display driving means. The display control device according to claim 1, further comprising a conversion unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63053000A JP3030707B2 (en) | 1988-03-07 | 1988-03-07 | Display control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63053000A JP3030707B2 (en) | 1988-03-07 | 1988-03-07 | Display control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01225998A JPH01225998A (en) | 1989-09-08 |
JP3030707B2 true JP3030707B2 (en) | 2000-04-10 |
Family
ID=12930655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63053000A Expired - Lifetime JP3030707B2 (en) | 1988-03-07 | 1988-03-07 | Display control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3030707B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60230119A (en) * | 1984-04-27 | 1985-11-15 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
JPH0799466B2 (en) * | 1985-03-08 | 1995-10-25 | 株式会社アスキー | Display controller |
-
1988
- 1988-03-07 JP JP63053000A patent/JP3030707B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01225998A (en) | 1989-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101126842B1 (en) | Liquid crystal display driving device and liquid crystal display system | |
US6084561A (en) | Liquid crystal controller and liquid crystal display unit | |
KR100365035B1 (en) | Semiconductor device and display device module | |
US6628253B1 (en) | Picture display device and method of driving the same | |
JP4104381B2 (en) | Data driving apparatus and method for liquid crystal display device | |
JP3264248B2 (en) | Active matrix type liquid crystal display | |
KR20060043409A (en) | Liquid crystal display device and method for driving the same | |
JPS6273294A (en) | Image display unit | |
US7859594B2 (en) | Display driving signal processor, display apparatus and a method of processing display driving signal | |
KR20000062639A (en) | Liquid crystal display apparatus | |
KR100372847B1 (en) | Semiconductor device and display module | |
JP2010256921A (en) | Display device, driving method thereof and electronic apparatus | |
JP3044627B2 (en) | LCD panel drive circuit | |
JP3030707B2 (en) | Display control device | |
JP2011150241A (en) | Display device, display panel drive, and method for driving display panel | |
JP2638010B2 (en) | Image display device | |
JPH07311561A (en) | Liquid crystal display driving device | |
JPH0618844A (en) | Liquid crystal display device | |
JPH0628423B2 (en) | Image display device | |
JPH11338403A (en) | Display device | |
JP2001265291A (en) | Driving circuit for liquid crystal panel and picture display device | |
KR0155928B1 (en) | The noise elimination circuit of liquid crystal display | |
TW201314646A (en) | Gate driver device and display therewith | |
JPH10222133A (en) | Driving circuit for liquid crystal display device | |
JP3235116B2 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |