JP3021214B2 - Motor drive control circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、いわゆるパワーセーブ
モードを有するモータ駆動制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motor drive control circuit having a so-called power save mode.

【０００２】[0002]

【従来の技術】モータ駆動制御回路における電力消費を
抑制するためには、モータ停止時に動作の必要がない回
路への電力供給を断つよう、回路を構成すれば良い。例
えば、モータの回転位置の検出に関連する回路（ホール
アンプ、ホールロジック等）や、モータを制動するため
のブレーキ回路等は、モータが既に停止している際には
その動作の必要がない。従って、このような回路に対す
る基準電圧の供給や、当該回路に電流を供給する定電流
源等の動作を停止させれば、モータ停止時における回路
の消費電力を低減することができる。2. Description of the Related Art In order to suppress power consumption in a motor drive control circuit, a circuit may be configured so as to cut off power supply to a circuit that does not need to operate when the motor stops. For example, circuits related to detection of the rotational position of the motor (such as a hall amplifier and hall logic) and a brake circuit for braking the motor do not need to operate when the motor is already stopped. Therefore, if the supply of the reference voltage to such a circuit or the operation of a constant current source or the like for supplying a current to the circuit is stopped, the power consumption of the circuit when the motor is stopped can be reduced.

【０００３】また、光ディスクシステム等においては、
メディアを速かに交換できるよう、スピンドルモータに
ブレーキ回路を設けている。このブレーキ回路は、制御
対象たるスピンドルモータを逆転制動し、モータが逆転
に移行したことを検出して駆動を停止する。このような
回路を用いることにより、スピンドルモータを短時間に
制動することができ、メディアの速かな交換が可能とな
る。In an optical disk system, etc.,
A brake circuit is provided in the spindle motor so that the medium can be exchanged quickly. This brake circuit reversely brakes a spindle motor to be controlled, and stops driving upon detecting that the motor has shifted to reverse rotation. By using such a circuit, the spindle motor can be braked in a short time, and the medium can be quickly replaced.

【０００４】図３には、一従来例に係るモータ駆動ＩＣ
４０の構成が示されている。このＩＣ４０は、例えば光
ディスクシステムのスピンドルモータとして用いられる
３相ブラシレスモータの制御用ＩＣである。FIG. 3 shows a motor driving IC according to a conventional example.
Forty configurations are shown. This IC 40 is a control IC for a three-phase brushless motor used as, for example, a spindle motor of an optical disk system.

【０００５】ＩＣ４０は、ドライブ１２を備えている。
ドライブ１２は、３個の出力端子ＯＵＴ１〜ＯＵＴ３に
それぞれ対応して３対の出力トランジスタＱ１〜Ｑ６を
有している。出力トランジスタＱ１〜Ｑ６は、ドライブ
１２に前置されているプリドライブ１４の出力により駆
動される。この制御によりソース側出力トランジスタＱ
１、Ｑ３及びＱ５とシンク側出力トランジスタＱ２、Ｑ
４及びＱ６との接続点から、出力端子ＯＵＴ１〜ＯＵＴ
３を介してモータの各相コイルＬ１〜Ｌ３に電流が供給
される。[0005] The IC 40 includes a drive 12.
The drive 12 has three pairs of output transistors Q1 to Q6 corresponding to the three output terminals OUT1 to OUT3, respectively. The output transistors Q <b> 1 to Q <b> 6 are driven by the output of a pre-drive 14 provided in front of the drive 12. With this control, the source side output transistor Q
1, Q3 and Q5 and sink-side output transistors Q2 and Q
4 and Q6, the output terminals OUT1 to OUT
3, a current is supplied to each phase coil L1 to L3 of the motor.

【０００６】制御対象となるモータのステータには、当
該モータの角度位置を検出する所定個数（図中３個）の
ホール素子１６が互いに所定角度隔てて配置されてい
る。このホール素子１６は、それぞれ対応するホール入
力端子ＩＮ１〜ＩＮ３に接続されている。ホール素子１
６の出力は、対応するホールアンプ１８によって増幅さ
れ、位置検出信号としてホールロジック２０に入力され
る。ホールロジック２０は、各位置検出信号に基づき、
信号を生成してプリドライブ１４に供給する。プリドラ
イブ１４は、ホールロジック２０の出力に基づき出力ト
ランジスタＱ１〜Ｑ６の駆動電流又は電圧を生成する。
従って、ドライブ１２の出力は、ホール素子１６の出力
に応じてスイッチングされることとなる。A predetermined number (three in the figure) of Hall elements 16 for detecting the angular position of the motor to be controlled are arranged on the stator of the motor to be controlled at a predetermined angle from each other. The Hall elements 16 are connected to corresponding Hall input terminals IN1 to IN3, respectively. Hall element 1
6 is amplified by a corresponding Hall amplifier 18 and input to a Hall logic 20 as a position detection signal. The hall logic 20 is based on each position detection signal,
A signal is generated and supplied to the pre-drive 14. The predrive 14 generates a drive current or voltage for the output transistors Q1 to Q6 based on the output of the Hall logic 20.
Therefore, the output of the drive 12 is switched according to the output of the Hall element 16.

【０００７】また、プリドライブ１４には、ＣＴＬアン
プ２２を介して速度制御回路２４が接続されている。速
度制御回路２４は、モータのステータにコイルパターン
等として形成されるＦＧコイルから、図示しないＦＧ信
号入力端子を介してＦＧ信号を入力し、これを所定周波
数のクロック信号ＣＬＫと位相比較する。速度制御回路
２４は、位相比較の結果に基づき速度制御信号を生成
し、ＣＴＬアンプ２２はこれを増幅してプリドライブ１
４に供給する。すなわち、速度制御回路２４は、ＦＧ信
号として検出されるモータの回転速度に基づきプリドラ
イブ１４によるモータの駆動力を制御することにより、
当該モータの速度を制御する。なお、ＣＴＬアンプ２２
の出力側に設けられているコンデンサＦＣは、この電流
帰還閉ループの発振を防止するための外付けの積分コン
デンサである。Further, a speed control circuit 24 is connected to the pre-drive 14 via a CTL amplifier 22. The speed control circuit 24 inputs an FG signal from an FG coil formed as a coil pattern or the like on the stator of the motor via an FG signal input terminal (not shown), and compares the FG signal with a clock signal CLK of a predetermined frequency. The speed control circuit 24 generates a speed control signal based on the result of the phase comparison.
4 That is, the speed control circuit 24 controls the driving force of the motor by the pre-drive 14 based on the rotation speed of the motor detected as the FG signal,
Control the speed of the motor. The CTL amplifier 22
A capacitor FC provided on the output side is an external integrating capacitor for preventing oscillation of the current feedback closed loop.

【０００８】さらに、この従来例の回路は、外部から与
えられるブレーキ指令に応じてモータを制動させると共
に、モータ停止後は不要な回路における電力消費を抑制
させるブレーキ回路を備えている。このブレーキ回路
は、スタートブレーキ検出回路（以下Ｓ／Ｂ）２６、ブ
レーキパルス発生回路２８、発振器３０、合成回路３
２、正転逆転検出回路（以下Ｆ／Ｒ）３４及びカウンタ
３６から構成されている。Further, the conventional circuit includes a brake circuit that brakes the motor in response to a brake command given from the outside and suppresses power consumption in unnecessary circuits after the motor stops. The brake circuit includes a start brake detection circuit (hereinafter, S / B) 26, a brake pulse generation circuit 28, an oscillator 30,
2, a forward / reverse rotation detection circuit (hereinafter referred to as F / R) 34 and a counter 36.

【０００９】合成回路３２は、ホールアンプ１８の出
力、すなわちモータの回転位置を示す信号を入力してシ
ュミット回路により矩形波を生成し、さらにこれらを合
成し、ブレーキパルス発生回路２８及びＦ／Ｒ３４に出
力する。ブレーキパルス発生回路２８には、発振器３０
の発振出力が供給されている。発振器３０の発振周波数
は、外付けのコンデンサＣ１により定められている。通
常、数十〜数百Ｈｚとする。A synthesizing circuit 32 receives the output of the Hall amplifier 18, ie, a signal indicating the rotational position of the motor, generates a rectangular wave by a Schmitt circuit, synthesizes these signals, and generates a brake pulse generating circuit 28 and an F / R 34. Output to The brake pulse generation circuit 28 includes an oscillator 30
Oscillation output is supplied. The oscillation frequency of the oscillator 30 is determined by the external capacitor C1. Usually, it is set to several tens to several hundreds Hz.

【００１０】ブレーキパルス発生回路２８は、ＩＣ４０
の外部からの信号供給に応じ、ブレーキパルスの発生を
開始させる。すなわち、ＩＣ４０の外部に設けられたス
イッチ２７が開放し、これによりＳ／Ｂ２６に対してモ
ータを制動させる旨の指令（ブレーキ指令）が与えられ
ると、Ｓ／Ｂ２６はこれを検出し、ブレーキパルス発生
回路２８を動作させる。従って、ブレーキパルスは、図
４に示されるように、Ｓ／Ｂ２６によるブレーキ指令の
検出に応じて発生する。ブレーキパルス発生回路２８は
カウンタを内蔵しており、合成回路３２から出力される
信号のエッジをトリガとして所定期間、発振器３０の出
力をカウントする。カウントしている期間、ブレーキパ
ルスは例えばハイとなる。ブレーキパルス発生回路２８
から出力されるブレーキパルスは、ＣＴＬアンプ２２を
介してプリドライブ１４に与えられ、モータの駆動力を
発生させる。その際、Ｓ／Ｂ２６がホールロジック２０
に対しモータを逆転させる論理で動作するよう指令して
いるため、モータには逆転制動が加わり、回転中のモー
タの角度位置を示す合成回路３２から出力される波形の
周期が次第に広がっていく。モータが比較的高速で回転
している期間においては、ある時点で発生したブレーキ
パルスが消滅しないうちに次のブレーキパルスが発生す
るため、図４に示されるようにブレーキパルス発生回路
２８の出力が一定値を維持するが、制動に伴いモータの
回転数が低下していくと、ブレーキパルス発生回路２８
の出力が次第に間欠的となる。[0010] The brake pulse generation circuit 28 has an IC 40
, The generation of a brake pulse is started in response to a signal supplied from the outside. That is, when the switch 27 provided outside the IC 40 is opened and a command (brake command) for braking the motor is given to the S / B 26, the S / B 26 detects this, and The brake pulse generation circuit 28 is operated. Therefore, the brake pulse is generated in response to the detection of the brake command by the S / B 26 as shown in FIG. The brake pulse generation circuit 28 has a built-in counter, and counts the output of the oscillator 30 for a predetermined period using an edge of a signal output from the synthesis circuit 32 as a trigger. During the counting, the brake pulse becomes high, for example. Brake pulse generation circuit 28
Is supplied to the pre-drive 14 via the CTL amplifier 22 to generate a driving force of the motor. At this time, the S / B 26 is the hall logic 20
The motor is instructed to operate with the logic to reverse the motor, so reverse rotation braking is applied to the motor and the rotating motor
The cycle of the waveform output from the synthesis circuit 32 indicating the angular position of the data gradually increases. During the period in which the motor is rotating at a relatively high speed, the next brake pulse is generated before the brake pulse generated at a certain point has disappeared. Therefore, as shown in FIG. Although the constant value is maintained, the brake pulse generation circuit 28
Gradually becomes intermittent.

【００１１】このような制動が進むと、ある時点で、モ
ータが逆転し始める。すなわち、ホールアンプ１８から
得られる信号のエッジの発生順序が正転時と異なる順序
となる。Ｆ／Ｒ３４はこれを検出するフリップフロップ
であり、検出結果をプリドライブ１４に信号として与
え、ドライブ１２を構成する出力トランジスタＱ１〜Ｑ
６のうちソース側出力トランジスタ、すなわちＱ１、Ｑ
３及びＱ５の駆動を停止させる。すなわち、モータが逆
転し始めるとこれに応じてドライブ１２のソース側出力
トランジスタＱ１、Ｑ３及びＱ５の駆動が停止される。
このような動作によって、モータの迅速な制動が可能と
なる。When such braking proceeds, at some point the motor starts to reverse. That is, the order in which the edges of the signal obtained from the Hall amplifier 18 occur is different from that in the normal rotation. The F / R 34 is a flip-flop for detecting this, supplies the detection result as a signal to the pre-drive 14, and outputs the output transistors Q1 to Q
6, the output transistors on the source side, that is, Q1, Q
Driving of 3 and Q5 is stopped. That is, when the motor starts to reverse, the driving of the source-side output transistors Q1, Q3 and Q5 of the drive 12 is stopped accordingly.
Such an operation enables quick braking of the motor.

【００１２】カウンタ３６は、発振器３０の出力を計数
するカウンタである。カウンタ３６は、ブレーキパルス
発生回路２８からのブレーキパルスをトリガとして発振
器３０の出力の計数を開始し、次のブレーキパルスによ
りリセットされる。カウンタ３６は、少くともモータの
逆転が検知されるまではカウントアップしないよう、計
数値が十分大きく設定されている。Ｆ／Ｒ３４によって
モータの逆転が検出されこれに応じソース側出力トラン
ジスタＱ１、Ｑ３及びＱ５がオフ状態に移行すると、モ
ータが停止する。モータが停止したことによって、ホー
ルアンプ１８の出力が現れなくなる。これに伴い、ブレ
ーキパルス発生回路２８においてもブレーキパルスが生
成されなくなる。従って、ブレーキパルス発生回路２８
において最後のブレーキパルスが発生した後所定時間を
過ぎると、カウンタ３６がカウントアップする。[0012] Counter 36 is a counter for counting the output of the oscillator 30. The counter 36 starts counting the output of the oscillator 30 with the brake pulse from the brake pulse generation circuit 28 as a trigger, and is reset by the next brake pulse. The counter 36 is set to have a sufficiently large count value so that it does not count up at least until the reverse rotation of the motor is detected. When the reverse rotation of the motor is detected by the F / R 34 and the source-side output transistors Q1, Q3, and Q5 shift to the OFF state in response thereto, the motor stops. Since the motor stops, the output of the hall amplifier 18 does not appear. Accordingly, no brake pulse is generated in the brake pulse generation circuit 28. Therefore, the brake pulse generation circuit 28
After a predetermined time has passed since the last brake pulse was generated in the above, the counter 36 counts up.

【００１３】カウンタ３６の出力は、基準電源回路３８
のオン／オフ制御に用いられる。すなわち、図４に示さ
れるように、ソース側出力トランジスタＱ１、Ｑ３及び
Ｑ５がオフ状態となりモータが停止してからカウンタ３
６のカウント期間が経過すると、カウンタ３６の出力が
反転し、これに応じて基準電源回路３８がパワーセーブ
モードに移行する。パワーセーブモードにおいては、基
準電源回路３８からＩＣ４０中の各回路への基準電圧供
給が断たれる。例えば、ホールアンプ１８、ホールロジ
ック２０、速度制御回路２４、ＣＴＬアンプ２２、Ｆ／
Ｒ３４等、モータが停止している際に不要な各種回路に
対する基準電圧の供給が断たれる。このように回路を構
成すると、モータ停止時におけるＩＣ４０の消費電力が
低減されることとなる。The output of the counter 36 is supplied to a reference power supply circuit 38.
Is used for on / off control. That is, as shown in FIG. 4, after the source side output transistors Q1, Q3 and Q5 are turned off and the motor stops, the counter 3
When the count period of 6 elapses, the output of the counter 36 is inverted, and the reference power supply circuit 38 shifts to the power save mode accordingly. In the power save mode, the supply of the reference voltage from the reference power supply circuit 38 to each circuit in the IC 40 is cut off. For example, a hall amplifier 18, a hall logic 20, a speed control circuit 24, a CTL amplifier 22, an F /
When the motor is stopped, such as R34, supply of reference voltage to various unnecessary circuits is cut off. With such a circuit configuration, the power consumption of the IC 40 when the motor is stopped is reduced.

【００１４】[0014]

【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来のモータ駆動制御回路において
は、基準電圧の供給が断たれた後出力トランジスタのス
イッチング状態が不定となり、いわゆるスルー電流が発
生してしまうという問題点があった。However, in the conventional motor drive control circuit having such a configuration, the switching state of the output transistor becomes unstable after the supply of the reference voltage is cut off, and a so-called through current is generated. There was a problem that would.

【００１５】例えば図３に示される回路においては、カ
ウンタ３６がカウントアップすると基準電源回路３８か
らの基準電圧供給が断たれ、ホールロジック２０の出力
が不定状態となる。カウンタ３６がカウントアップする
までは、Ｆ／Ｒ３４によってソース側出力トランジスタ
Ｑ１、Ｑ３及びＱ５が強制的にオフされているが、パワ
ーセーブモード時にはこのＦ／Ｒ３４への基準電圧供給
もオフされるため、Ｆ／Ｒ３４によるソース側出力トラ
ンジスタＱ１、Ｑ３及びＱ５の強制オフ制御も働かな
い。従って、カウンタ３６がカウントアップし基準電源
回路３８から各部回路への基準電圧供給が断たれた後
は、出力トランジスタＱ１〜Ｑ６のスイッチング状態が
不定となる。For example, in the circuit shown in FIG. 3, when the counter 36 counts up, the supply of the reference voltage from the reference power supply circuit 38 is cut off, and the output of the Hall logic 20 becomes undefined. Until the counter 36 counts up, the source-side output transistors Q1, Q3 and Q5 are forcibly turned off by the F / R 34. However, in the power save mode, the supply of the reference voltage to the F / R 34 is also turned off. , F / R34 forcibly turning off the source-side output transistors Q1, Q3 and Q5 does not work. Therefore, after the counter 36 counts up and the supply of the reference voltage from the reference power supply circuit 38 to each circuit is cut off, the switching states of the output transistors Q1 to Q6 become unstable.

【００１６】一方、ＣＴＬアンプ２２の出力側には、前
述のように発振を防止させるべくコンデンサＦＣが設け
られている。コンデンサＦＣは、ＣＴＬアンプ２２を介
してプリドライブ１４に対し駆動力が与えられている状
態では、これを積分して電流帰還閉ループの発振を防い
でいる。ブレーキパルスが発生し始め、かつこのブレー
キパルスが間欠的になると、コンデンサＦＣの電荷はブ
レーキパルスがオフしている期間において放電する。さ
らに、ブレーキパルス発生回路２８から最後のブレーキ
パルスが出力された後は、コンデンサＦＣは放電するの
みであり、徐々にコンデンサＦＣ両端の電圧が低下して
いく。従って、カウンタ３６のカウント期間が経過した
時点においても、コンデンサＦＣの両端には電圧が残存
している。On the other hand, on the output side of the CTL amplifier 22, a capacitor FC is provided to prevent oscillation as described above. When a driving force is applied to the pre-drive 14 via the CTL amplifier 22, the capacitor FC integrates the driving force to prevent oscillation of the current feedback closed loop. When the brake pulse starts to be generated and the brake pulse becomes intermittent, the electric charge of the capacitor FC is discharged during the period when the brake pulse is off. Further, after the last brake pulse is output from the brake pulse generation circuit 28, the capacitor FC only discharges, and the voltage across the capacitor FC gradually decreases. Therefore, even when the count period of the counter 36 has elapsed, the voltage remains at both ends of the capacitor FC.

【００１７】このように、コンデンサＦＣの両端に電圧
が残存している状態でホールロジック２０の出力が不定
状態となると、ドライブ１２を構成する出力トランジス
タＱ１〜Ｑ６がいずれもオンし得る状態となるため、例
えば出力トランジスタＱ１及びＱ２を貫通して流れる電
流（スルー電流）が発生する可能性がある。この電流
は、当該出力トランジスタＱ１〜Ｑ６の破壊を引き起す
おそれがある。As described above, when the output of the Hall logic 20 is in an indefinite state in a state where a voltage remains at both ends of the capacitor FC, all the output transistors Q1 to Q6 constituting the drive 12 can be turned on. Therefore, for example, the output transistors Q 1 and Q2 the current flowing through (through current) may occur. This current may cause the destruction of the output transistors Q1 to Q6.

【００１８】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、パワーセーブモー
ド移行時に各出力トランジスタの制御に係る不定状態を
発生させないようにし、もってスルー電流を防止するこ
とを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and prevents an indeterminate state relating to control of each output transistor from occurring at the time of transition to a power save mode, thereby preventing a through current. The purpose is to do.

【００１９】[0019]

【課題を解決するための手段】このような目的を達成す
るために、本発明は、モータの各相コイルへ電流を供給
する複数対の出力トランジスタを有するドライブと、前
記ドライブの出力トランジスタを駆動するプリドライブ
と、前記モータの角度位置を検出するホール素子の出力
を増幅して位置検出信号を出力するホールアンプと、前
記ホールアンプの位置検出信号に基づき各出力トランジ
スタの駆動制御信号を前記プリドライブに供給するホー
ルロジックと、前記プリドライブに速度制御信号を供給
する速度制御回路と、ブレーキ指令に応じて前記ホール
ロジックに逆転指令を与えると共に、モータの停止後の
所定期間経過後にパワーセーブモードへの移行信号を出
力するカウンタと、モータ停止を検出してモータ停止後
にモータのソース側出力トランジスタにオフ信号を供給
する正転逆転検出回路と、を有するブレーキ回路と、前
記ブレーキ回路のパワーセーブモードへの移行信号によ
り、前記ホールアンプ、ホールロジック、速度制御回路
及び正転逆転検出回路への基準電圧の供給を断つ基準電
源回路と、を含むモータ駆動制御回路において、前記ブ
レーキ回路に設けられているカウンタからモータ停止後
にモータのソース側出力トランジスタにオフ信号を供給
することを特徴とする。In order to achieve such an object, the present invention provides a method of supplying a current to each phase coil of a motor.
Drive with multiple pairs of output transistors
Pre-drive that drives the output transistor of the drive
And an output of a Hall element for detecting an angular position of the motor.
And a hall amplifier that amplifies the signal and outputs a position detection signal.
Each output transition is based on the position detection signal of the Hall amplifier.
For supplying a drive control signal to the pre-drive.
And speed control signal to the pre-drive
Speed control circuit and the hole according to the brake command
Give a reverse command to the logic and
After a lapse of a predetermined period, a transition signal to the power save mode is issued.
Counter and the motor stops after the motor stops.
OFF signal to the output transistor on the source side of the motor
A forward / reverse rotation detection circuit,
The signal to shift to the power save mode of the brake circuit
Hall amplifier, Hall logic, speed control circuit
And the reference voltage to cut off the supply of the reference voltage to the forward / reverse detection circuit.
In the motor drive control circuit including a source and a circuit, wherein the blanking
After the motor stops from the counter provided in the rake circuit
OFF signal to the output transistor on the source side of the motor
Characterized in that it.

【００２０】[0020]

【作用】本発明のモータ駆動制御回路においては、ブレ
ーキ指令に応じて出力トランジスタが制御されモータに
逆転トルクが発生する。Ｆ／Ｒは、モータの逆転を検出
し、これに応じて出力トランジスタをオフさせる。出力
トランジスタがオフされ従ってモータが停止した後、所
定時間経過後に、Ｆ／Ｒに対する電力供給が断たれる。
すると、Ｆ／Ｒによる出力トランジスタの強制オフ制御
が働かなくなるが、その一方、本発明においては、計数
終了に伴い、ブレーキ回路のカウンタにより出力トラン
ジスタのオフ状態を維持する動作に移行する。従って、
本発明においては、出力トランジスタのオフ制御に係る
Ｆ／Ｒへの電力供給が断たれるにもかかわらず、出力ト
ランジスタのオフ状態が維持され、制御に係る不定状態
が防止される。その結果、出力トランジスタを介して流
れるスルー電流が防止される。In the motor drive control circuit of the present invention, the output transistor is controlled in accordance with the brake command, and a reverse rotation torque is generated in the motor. The F / R detects the reverse rotation of the motor and turns off the output transistor accordingly. After a lapse of a predetermined time after the output transistor is turned off and the motor is stopped, the power supply to the F / R is cut off.
Then, the forced off control of the output transistor by the F / R does not work. On the other hand, in the present invention, when the counting is completed, the operation shifts to the operation of maintaining the off state of the output transistor by the counter of the brake circuit . Therefore,
In the present invention, it relates to off control of the output transistor.
Even when the power supply to the F / R is cut off, the off state of the output transistor is maintained, and an undefined state related to control is prevented. As a result, a through current flowing through the output transistor is prevented.

【００２１】[0021]

【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図３及び図４に示される従来例
と同様の構成には同一の符号を付し説明を省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. The same components as those of the conventional example shown in FIGS. 3 and 4 are denoted by the same reference numerals, and description thereof will be omitted.

【００２２】図１には、本発明の一実施例に係るモータ
駆動ＩＣ４０の構成が示されている。この図に示される
ように、本実施例は、ブレーキ動作時においてカウンタ
３６の出力を用いてプリドライブ１４を制御することに
より、基準電源回路３８がパワーセーブモードに移行し
た後、ソース側出力トランジスタＱ１、Ｑ３及びＱ５を
引き続きオフ状態とさせることを特徴としている。FIG. 1 shows the configuration of a motor drive IC 40 according to one embodiment of the present invention. As shown in this figure, the present embodiment controls the pre-drive 14 using the output of the counter 36 during the braking operation, so that after the reference power supply circuit 38 shifts to the power save mode, the source side output transistor Q1, Q3 and Q5 are continuously turned off.

【００２３】すなわち、図２に示されるように、カウン
タ３６のカウント期間が経過した後、基準電源回路３８
がこれに応じてパワーセーブモードに移行する際、Ｆ／
Ｒ３４の出力に代えてカウンタ３６の出力をソース側出
力トランジスタＱ１、Ｑ３及びＱ５のオフ制御に用い
る。従って、基準電源回路３８によって基準電圧が断た
れホールロジック２０の出力が不定になりかつＦ／Ｒ３
４の動作が停止するにもかかわらず、ソース側出力トラ
ンジスタＱ１、Ｑ３及びＱ５がオフ状態を維持する。そ
の結果、ＣＴＬアンプ２２の後段に設けられたコンデン
サＦＣに電圧が残存しているにもかかわらず、出力トラ
ンジスタＱ１〜Ｑ６にスルー電流が流れなくなる。この
ように、本実施例に係るＩＣ４０は、スルー電流による
出力トランジスタＱ１〜Ｑ６の破壊が防止されたより信
頼性の高いＩＣとして構成できることとなる。That is, as shown in FIG. 2, after the count period of the counter 36 elapses, the reference power supply circuit 38
Responds when the power save mode is entered.
Instead of the output of R34, the output of the counter 36 is used for turning off the source-side output transistors Q1, Q3 and Q5. Therefore, the reference voltage is cut off by the reference power supply circuit 38, the output of the Hall logic 20 becomes unstable, and the F / R3
Although the operation of No. 4 stops, the source-side output transistors Q1, Q3 and Q5 maintain the off state. As a result, a through current does not flow through the output transistors Q1 to Q6 even though a voltage remains in the capacitor FC provided at the subsequent stage of the CTL amplifier 22. As described above, the IC 40 according to the present embodiment can be configured as a more reliable IC in which the destruction of the output transistors Q1 to Q6 due to the through current is prevented.

【００２４】また、パワーセーブモード移行時にＦ／Ｒ
３４を基準電源断、電流源断の対象からはずすことによ
り、ソース側出力トランジスタＱ１、Ｑ３及びＱ５のオ
フ状態を引続き維持することも可能である。本実施例
は、このような構成に対し、回路構成が容易で素子数を
抑制できる利点を有している。すなわち、Ｆ／Ｒ３４を
パワーセーブの対象からはずすためには、Ｆ／Ｒ３４の
電源回路と他の論理回路のそれとを別構成としなくては
ならず、そのために、素子数の増大、ひいては回路規模
の増大や設計工数が発生する。本実施例においては、こ
のような不具合も生じない。When shifting to the power save mode, the F / R
By removing 34 from the targets of reference power supply cutoff and current source cutoff, it is possible to keep the off state of the source side output transistors Q1, Q3 and Q5. The present embodiment has the advantage over such a configuration that the circuit configuration is easy and the number of elements can be reduced. That is, in order to remove the F / R 34 from the power saving target, the power supply circuit of the F / R 34 and that of the other logic circuits have to be configured differently, so that the number of elements is increased and the circuit scale is increased. Increase and design man-hours occur. In the present embodiment, such a problem does not occur.

【００２５】[0025]

【発明の効果】以上説明したように、本発明によれば、
モータ停止後所定時間経過後に論理回路に対する電力供
給を断つと共に、この所定時間の計数後も論理回路以外
の手段で出力トランジスタのオフ状態を維持させるよう
にしたため、論理回路の出力が不定になるにもかかわら
ず出力トランジスタにスルー電流が流れなくなり、回路
の破壊が防止される。As described above, according to the present invention,
The power supply to the logic circuit is cut off after a lapse of a predetermined time after the motor is stopped, and the output transistor is maintained in an OFF state by means other than the logic circuit even after the counting of the predetermined time. Nevertheless, a through current does not flow through the output transistor, thereby preventing circuit destruction.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例に係るモータ駆動ＩＣの構成
を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a motor drive IC according to one embodiment of the present invention.

【図２】この実施例の動作を示すタイミングチャートで
ある。FIG. 2 is a timing chart showing the operation of this embodiment.

【図３】一従来例に係るモータ駆動ＩＣの構成を示すブ
ロック図である。FIG. 3 is a block diagram showing a configuration of a motor drive IC according to a conventional example.

【図４】この従来例の動作を示すタイミングチャートで
ある。FIG. 4 is a timing chart showing the operation of the conventional example.

【符号の説明】[Explanation of symbols]

１２ ドライブ １４ プリドライブ １６ ホール素子 １８ ホールアンプ ２０ ホールロジック ２２ ＣＴＬアンプ ２４ 速度制御回路 ２６ スタートブーキ検出回路（Ｓ／Ｂ） ２８ ブレーキパルス発生回路 ３０ 発振器 ３２ 合成回路 ３４ 正転逆転検出回路（Ｆ／Ｒ） ３６ カウンタ ３８ 基準電源回路 ４０ モータ駆動ＩＣ Ｑ１〜Ｑ６ 出力トランジスタ 12 Drive 14 Predrive 16 Hall Element 18 Hall Amplifier 20 Hall Logic 22 CTL Amplifier 24 Speed Control Circuit 26 Start Bouquet Detection Circuit (S / B) 28 Brake Pulse Generation Circuit 30 Oscillator 32 Synthesis Circuit 34 Forward / Reverse Detector Circuit (F / R) 36 counter 38 reference power supply circuit 40 motor drive IC Q1-Q6 output transistor

フロントページの続き (72)発明者 中野 博充 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 八十原 正浩 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 坪内 俊樹 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 6/24 Continued on the front page (72) Inventor Hiromitsu Nakano 1006 Kadoma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (72) Inventor Toshiki Tsubouchi 1006 Kazuma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (58) Field surveyed (Int.Cl. ⁷ , DB name) H02P 6/24

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 モータの各相コイルへ電流を供給する複
数対の出力トランジスタを有するドライブと、 前記ドライブの出力トランジスタを駆動するプリドライ
ブと、 前記モータの角度位置を検出するホール素子の出力を増
幅して位置検出信号を出力するホールアンプと、 前記ホールアンプの位置検出信号に基づき各出力トラン
ジスタの駆動制御信号を前記プリドライブに供給するホ
ールロジックと、 前記プリドライブに速度制御信号を供給する速度制御回
路と、 ブレーキ指令に応じて前記ホールロジックに逆転指令を
与えると共に、モータの停止後の所定期間経過後にパワ
ーセーブモードへの移行信号を出力するカウンタと、モ
ータ停止を検出してモータ停止後にモータのソース側出
力トランジスタにオフ信号を供給する正転逆転検出回路
と、を有するブレーキ回路と、 前記ブレーキ回路のパワーセーブモードへの移行信号に
より、前記ホールアンプ、ホールロジック、速度制御回
路及び正転逆転検出回路への基準電圧の供給を断つ基準
電源回路と、 を含む モータ駆動制御回路において、前記ブレーキ回路に設けられているカウンタからモータ
停止後にモータのソース側出力トランジスタにオフ信号
を供給する ことを特徴とするモータ駆動制御回路。1. A motor for supplying current to each phase coil of a motor.
A drive having several pairs of output transistors; and a pre-drive for driving the output transistors of the drive.
And the output of the Hall element for detecting the angular position of the motor.
A hall amplifier for outputting a position detection signal by width, and each output transformer based on the position detection signal of the hall amplifier.
A host that supplies a drive control signal for the register to the pre-drive.
Rule logic and a speed control circuit for supplying a speed control signal to the pre-drive.
Road and a reverse command to the hall logic according to the brake command.
And after a predetermined period of time elapses after the motor stops,
A counter that outputs a signal to enter save mode,
Motor stop is detected, and after the motor stops,
Forward / reverse rotation detection circuit that supplies an off signal to the force transistor
And a signal for shifting the brake circuit to a power save mode.
The hall amplifier, hall logic, speed control circuit
Reference to cut off supply of reference voltage to circuit and forward / reverse rotation detection circuit
A power supply circuit, the motor drive control circuit including a motor from the counter provided in the brake circuit
After stopping, turn off signal to the output transistor on the source side of the motor.
Motor drive control circuit, wherein the supplying.