JP3018703B2 - マイクロ波半導体増幅器 - Google Patents
マイクロ波半導体増幅器Info
- Publication number
- JP3018703B2 JP3018703B2 JP4007485A JP748592A JP3018703B2 JP 3018703 B2 JP3018703 B2 JP 3018703B2 JP 4007485 A JP4007485 A JP 4007485A JP 748592 A JP748592 A JP 748592A JP 3018703 B2 JP3018703 B2 JP 3018703B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parallel
- line
- matching
- open
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は準マイクロ波、マイク
ロ波帯の半導体増幅器で、特に高調波の漏洩の少ないマ
イクロ波半導体増幅器に関する。
ロ波帯の半導体増幅器で、特に高調波の漏洩の少ないマ
イクロ波半導体増幅器に関する。
【０００２】
【従来の技術】各種通信装置の送信機には電界効果トラ
ンジスタ（以下、ＦＥＴと略す）を用いた高出力のマイ
クロ波半導体増幅器がよく用いられる。ここでは半導体
素子としてＦＥＴを用いた例について説明する。図５
は、例えば、１９９０年電子情報通信学会春季全国大会
講演論文集、Ｃ−５０，ｐｐ．２−４７２に示された従
来のマイクロ波半導体増幅器の等価回路図である。図に
おいて、１はＦＥＴ、２は入力整合回路、３は出力整合
回路、４は入力端子、５は出力端子、６はバイアス端
子、７は基本波インピーダンス整合用先端開放線路、８
は基本波インピーダンス整合用接続線路、９はバイアス
回路である。この増幅器は、ＦＥＴ１のゲート端子に入
力整合回路２、ＦＥＴ１のドレイン端子に出力整合回路
３をそれぞれ接続した構成となっている。入力整合回路
２および出力整合回路３は、それぞれ基本波インピーダ
ンス整合用先端開放線路７、基本波インピーダンス整合
用接続線路８および直流阻止用キャパシタ１８とからな
り、入力整合回路２は入力端子４に接続される電源イン
ピーダンスとＦＥＴ１の入力インピーダンスとが整合す
るように、また、出力整合回路３は出力端子５に接続さ
れる負荷インピーダンスとＦＥＴ１の出力インピーダン
スとが整合するように構成されている。さらに、入力整
合回路２と出力整合回路３にはバイアス回路９がそれぞ
れ設けてある。
ンジスタ（以下、ＦＥＴと略す）を用いた高出力のマイ
クロ波半導体増幅器がよく用いられる。ここでは半導体
素子としてＦＥＴを用いた例について説明する。図５
は、例えば、１９９０年電子情報通信学会春季全国大会
講演論文集、Ｃ−５０，ｐｐ．２−４７２に示された従
来のマイクロ波半導体増幅器の等価回路図である。図に
おいて、１はＦＥＴ、２は入力整合回路、３は出力整合
回路、４は入力端子、５は出力端子、６はバイアス端
子、７は基本波インピーダンス整合用先端開放線路、８
は基本波インピーダンス整合用接続線路、９はバイアス
回路である。この増幅器は、ＦＥＴ１のゲート端子に入
力整合回路２、ＦＥＴ１のドレイン端子に出力整合回路
３をそれぞれ接続した構成となっている。入力整合回路
２および出力整合回路３は、それぞれ基本波インピーダ
ンス整合用先端開放線路７、基本波インピーダンス整合
用接続線路８および直流阻止用キャパシタ１８とからな
り、入力整合回路２は入力端子４に接続される電源イン
ピーダンスとＦＥＴ１の入力インピーダンスとが整合す
るように、また、出力整合回路３は出力端子５に接続さ
れる負荷インピーダンスとＦＥＴ１の出力インピーダン
スとが整合するように構成されている。さらに、入力整
合回路２と出力整合回路３にはバイアス回路９がそれぞ
れ設けてある。
【０００３】次に動作について説明する。バイアス端子
６には所定のバイアスを印加することにより、ＦＥＴ１
は動作状態となる。このような状態において、入力端子
４から入力したマイクロ波は入力整合回路２を通ってＦ
ＥＴ１に到達し、そこで増幅される。増幅されたマイク
ロ波は出力整合回路３を通って出力端子５に到達し、ミ
キサ等に供給される。このようにＦＥＴ１に所定のバイ
アスを印加し、入力整合回路２をＦＥＴ１の入力インピ
ーダンスと電源インピーダンスとが整合するように、ま
た、出力整合回路をＦＥＴ１の出力インピーダンスと負
荷インピーダンスとが整合するようにして、入力端子４
から入力したマイクロ波を増幅して出力端子５に取り出
すようになっている。
６には所定のバイアスを印加することにより、ＦＥＴ１
は動作状態となる。このような状態において、入力端子
４から入力したマイクロ波は入力整合回路２を通ってＦ
ＥＴ１に到達し、そこで増幅される。増幅されたマイク
ロ波は出力整合回路３を通って出力端子５に到達し、ミ
キサ等に供給される。このようにＦＥＴ１に所定のバイ
アスを印加し、入力整合回路２をＦＥＴ１の入力インピ
ーダンスと電源インピーダンスとが整合するように、ま
た、出力整合回路をＦＥＴ１の出力インピーダンスと負
荷インピーダンスとが整合するようにして、入力端子４
から入力したマイクロ波を増幅して出力端子５に取り出
すようになっている。
【０００４】
【発明が解決しようとする課題】各種通信装置の送信機
に用いるマイクロ波半導体増幅器では、他の通信装置へ
の影響を防ぐためにマイクロ波半導体増幅器から発生す
る高調波信号成分を抑圧することがしばしば要求され
る。高調波の抑圧手段として高調波を短絡するスタブが
使用されることがあるが、この高調波抑圧用のスタブは
基本波の整合に影響を与え、回路を構成する上で基本波
に対する整合についても考慮する必要がある。高調波を
抑圧するスタブを基本波の整合に影響を与えないように
構成する方法もあるが、基本波の整合用素子とは別にス
タブを設ける必要があり、回路が大きくなるという課題
があった。さらに、複数個の高調波を抑圧する場合、抑
圧する高調波の数だけスタブを設ける必要があり、１つ
の伝送線路と１つのスタブで構成されるＬ形のインピー
ダンス変成回路が数段直列に並ぶこととなり、回路が大
きくなり構成も複雑になるという課題があった。
に用いるマイクロ波半導体増幅器では、他の通信装置へ
の影響を防ぐためにマイクロ波半導体増幅器から発生す
る高調波信号成分を抑圧することがしばしば要求され
る。高調波の抑圧手段として高調波を短絡するスタブが
使用されることがあるが、この高調波抑圧用のスタブは
基本波の整合に影響を与え、回路を構成する上で基本波
に対する整合についても考慮する必要がある。高調波を
抑圧するスタブを基本波の整合に影響を与えないように
構成する方法もあるが、基本波の整合用素子とは別にス
タブを設ける必要があり、回路が大きくなるという課題
があった。さらに、複数個の高調波を抑圧する場合、抑
圧する高調波の数だけスタブを設ける必要があり、１つ
の伝送線路と１つのスタブで構成されるＬ形のインピー
ダンス変成回路が数段直列に並ぶこととなり、回路が大
きくなり構成も複雑になるという課題があった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、複数個の高調波の漏洩が少なく、
また小形化したマイクロ波半導体増幅器を得ることを目
的としている。
めになされたもので、複数個の高調波の漏洩が少なく、
また小形化したマイクロ波半導体増幅器を得ることを目
的としている。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係わる発明のマイクロ波半導体増幅器
は、入力整合回路と電界効果トランジスタなどの半導体
素子と出力整合回路を備えたマイクロ波半導体増幅器に
おいて、出力整合回路に複数個の高調波に対してそれぞ
れ約４分の１波長の長さを有する先端開放線路を並列接
続して成る高調波抑圧回路と、上記高調波抑圧回路に並
列接続した容量性素子と、 上記半導体素子と、上記高調
波抑圧回路と上記容量素子の並列接続回路間に整合用接
続線路とを設けて、 上記各高調波抑圧回路、容量性素
子、整合用接続線路と負荷とで基本波に対するインピー
ダンス整合をとるようにしたものである。
めに、請求項１に係わる発明のマイクロ波半導体増幅器
は、入力整合回路と電界効果トランジスタなどの半導体
素子と出力整合回路を備えたマイクロ波半導体増幅器に
おいて、出力整合回路に複数個の高調波に対してそれぞ
れ約４分の１波長の長さを有する先端開放線路を並列接
続して成る高調波抑圧回路と、上記高調波抑圧回路に並
列接続した容量性素子と、 上記半導体素子と、上記高調
波抑圧回路と上記容量素子の並列接続回路間に整合用接
続線路とを設けて、 上記各高調波抑圧回路、容量性素
子、整合用接続線路と負荷とで基本波に対するインピー
ダンス整合をとるようにしたものである。
【０００７】請求項２にかかわる発明のマイクロ波半導
体増幅器は、請求項１の発明における先端開放線路を並
列接続して成る並列回路と容量性素子との結合請を共
に、Ｌ字形またはＴ字形のスリットを持つマイクロスト
リップ線路により構成するようにしたものである。
体増幅器は、請求項１の発明における先端開放線路を並
列接続して成る並列回路と容量性素子との結合請を共
に、Ｌ字形またはＴ字形のスリットを持つマイクロスト
リップ線路により構成するようにしたものである。
【０００８】
【０００９】
【００１０】
【作用】以上のように構成された請求項１に係わる発明
のマイクロ波半導体増幅器では、出力整合回路におけ
る、高調波抑圧回路、それに並列接続した容量性素子、
整合用接続線路とがＬ形回路を構成し、上記整合用接続
線路の線路長と特性インピーダンスと、上記容量性素子
の値を定めることにより、基本波に対するインピーダン
ス整合を確実にとれ、大きな基本波出力を得ることがで
きるとともに、複数個の高調波に対してそれぞれ約４分
の１の長さを有する先端開放線路により複数個の高調波
を同時に短絡することができ、定めた複数個の高調波を
著しく抑圧することができる。
のマイクロ波半導体増幅器では、出力整合回路におけ
る、高調波抑圧回路、それに並列接続した容量性素子、
整合用接続線路とがＬ形回路を構成し、上記整合用接続
線路の線路長と特性インピーダンスと、上記容量性素子
の値を定めることにより、基本波に対するインピーダン
ス整合を確実にとれ、大きな基本波出力を得ることがで
きるとともに、複数個の高調波に対してそれぞれ約４分
の１の長さを有する先端開放線路により複数個の高調波
を同時に短絡することができ、定めた複数個の高調波を
著しく抑圧することができる。
【００１１】また、以上のように構成された請求項２に
係わる発明のマイクロ波半導体増幅器では、請求項１の
発明に加えて、複数個の先端開放線路を並列接続して成
る並列回路と容量素子との結合を共に、Ｌ字形またはＴ
字形のスリットを持つマイクロストリップ線路により構
成することにより、狭い面積で線路幅と長さの異なる複
数個の先端開放線路で実現でき、著しく小型化すること
ができる。
係わる発明のマイクロ波半導体増幅器では、請求項１の
発明に加えて、複数個の先端開放線路を並列接続して成
る並列回路と容量素子との結合を共に、Ｌ字形またはＴ
字形のスリットを持つマイクロストリップ線路により構
成することにより、狭い面積で線路幅と長さの異なる複
数個の先端開放線路で実現でき、著しく小型化すること
ができる。
【００１２】
【００１３】
【００１４】
【実施例】実施例１．以下、請求項１に係わる発明の実
施について説明する。図１はこの発明のマイクロ波半導
体増幅器の実施例１を示す等価回路図である。図におい
て、１はＦＥＴ、２は入力整合回路、３は出力整合回
路、４は入力端子、５は出力端子、８は基本波インピー
ダンス整合用接続線路、１０は第３次の高調波で約４分
の１波長の長さを有する第１の先端開放線路、１１は第
４次の高調波で約４分の１波長の長さを有する第２の先
端開放線路である。第１の先端開放線路１０と第２の先
端開放線路１１とは並列接続された高調波抑圧回路とな
っており、出力整合回路３は接続線路８と高調波抑圧回
路とでＬ形のインピーダンス変成器を形成している。ま
た、高調波抑圧回路、接続線路８の各定数は基本波でＦ
ＥＴ１の出力インピ−ダンスと負荷インピ−ダンスとが
整合するように選んでいる。また、入力整合回路２はＦ
ＥＴ１の入力インピ−ダンスと電源インピ−ダンスとが
整合するように選んでいる。なお、マイクロ波半導体増
幅器では図５に示すように半導体に所定のバイアスを印
加するためのバイアス回路９が必要であり、また、バイ
アス電流が増幅器外に漏れないようにするために直流阻
止用キャパシタ１８を設けるが、ここでは説明を簡単に
するために省略している。
施について説明する。図１はこの発明のマイクロ波半導
体増幅器の実施例１を示す等価回路図である。図におい
て、１はＦＥＴ、２は入力整合回路、３は出力整合回
路、４は入力端子、５は出力端子、８は基本波インピー
ダンス整合用接続線路、１０は第３次の高調波で約４分
の１波長の長さを有する第１の先端開放線路、１１は第
４次の高調波で約４分の１波長の長さを有する第２の先
端開放線路である。第１の先端開放線路１０と第２の先
端開放線路１１とは並列接続された高調波抑圧回路とな
っており、出力整合回路３は接続線路８と高調波抑圧回
路とでＬ形のインピーダンス変成器を形成している。ま
た、高調波抑圧回路、接続線路８の各定数は基本波でＦ
ＥＴ１の出力インピ−ダンスと負荷インピ−ダンスとが
整合するように選んでいる。また、入力整合回路２はＦ
ＥＴ１の入力インピ−ダンスと電源インピ−ダンスとが
整合するように選んでいる。なお、マイクロ波半導体増
幅器では図５に示すように半導体に所定のバイアスを印
加するためのバイアス回路９が必要であり、また、バイ
アス電流が増幅器外に漏れないようにするために直流阻
止用キャパシタ１８を設けるが、ここでは説明を簡単に
するために省略している。
【００１５】次に動作について説明する。入力端子４か
ら入力した基本波信号は、入力整合回路２を通ってＦＥ
Ｔ１に到達し、そこで増幅される。ところが、高出力増
幅器のようにＦＥＴ１が大信号動作するような場合、Ｆ
ＥＴ１のドレイン端子には増幅された基本波信号の他に
ＦＥＴ１内部で発生した高調波も同時に現れる。そのう
ち基本波信号は接続線路８、高調波抑圧回路を通って出
力端子５に出力される。これに対して、上記の高調波も
出力端子５に向かって伝搬するが、高調波抑圧回路を形
成する第１の先端開放線路１０と第２の先端開放線路１
１とで第３次と第４次の高調波が高周波的に短絡される
ため、これらの高調波はＦＥＴ１側に全反射される。こ
のように第３次と第４次の高調波に対してそれぞれ約４
分の１波長の長さを有する第１の先端開放線路１０と第
２の先端開放線路１１とを並列接続して構成する高調波
抑圧回路を基本波に対するインピ−ダンス変成器の整合
素子として用いることにより、大きな基本波出力が得ら
れ、しかも第３次と第４次の高調波の漏洩の少ないマイ
クロ波半導体増幅器を実現することができる。
ら入力した基本波信号は、入力整合回路２を通ってＦＥ
Ｔ１に到達し、そこで増幅される。ところが、高出力増
幅器のようにＦＥＴ１が大信号動作するような場合、Ｆ
ＥＴ１のドレイン端子には増幅された基本波信号の他に
ＦＥＴ１内部で発生した高調波も同時に現れる。そのう
ち基本波信号は接続線路８、高調波抑圧回路を通って出
力端子５に出力される。これに対して、上記の高調波も
出力端子５に向かって伝搬するが、高調波抑圧回路を形
成する第１の先端開放線路１０と第２の先端開放線路１
１とで第３次と第４次の高調波が高周波的に短絡される
ため、これらの高調波はＦＥＴ１側に全反射される。こ
のように第３次と第４次の高調波に対してそれぞれ約４
分の１波長の長さを有する第１の先端開放線路１０と第
２の先端開放線路１１とを並列接続して構成する高調波
抑圧回路を基本波に対するインピ−ダンス変成器の整合
素子として用いることにより、大きな基本波出力が得ら
れ、しかも第３次と第４次の高調波の漏洩の少ないマイ
クロ波半導体増幅器を実現することができる。
【００１６】実施例２． 以下、請求項１に係わる発明の実施例について説明す
る。 図２はこの発明のマイクロ波半導体増幅器の実施例
２を示す等価回路図である。図において、１４は並列共
振回路、１５は位相調整線路であり、位相調整線路１５
と並列共振回路１４との直列回路がＦＥＴ１と接続線路
８との間に設けられている。並列共振回路１４は第２次
の高調波に対して並列共振するような定数に選ばれてお
り、第２次の高調波に対して非常に高いインピ−ダンス
となっている。このため、ＦＥＴ１で発生した第２次の
高調波は並列共振回路１４で全反射され、ＦＥＴ１へ戻
る。このようにＦＥＴ１から発生した第２次の高調波を
全反射させ、ＦＥＴの出力側にある位相で返すことによ
り増幅器は高効率に動作することが知られている。ま
た、ＦＥＴ１から発生した第２次の高調波がＦＥＴ１に
戻るまでの位相は位相調整線路１５によって決まるた
め、位相調整線路１５の長さを効率が高くなるような値
に定めることにより増幅器の高効率化を図ることができ
る。この場合、基本波に対するインピ−ダンス整合は並
列共振回路１４と位相調整線路１５とを考慮して、接続
線路８と高調波抑圧回路との定数を定めることにより容
易である。このようにＦＥＴ１で発生した２倍の高調波
を効率が高くなるような位相で全反射させるための並列
共振回路１４と位相調整線路１５とを付加することによ
り第２次、第３次、第４次の高調波の漏洩が少なく、効
率の高いマイクロ波半導体増幅器を実現することができ
る。
る。 図２はこの発明のマイクロ波半導体増幅器の実施例
２を示す等価回路図である。図において、１４は並列共
振回路、１５は位相調整線路であり、位相調整線路１５
と並列共振回路１４との直列回路がＦＥＴ１と接続線路
８との間に設けられている。並列共振回路１４は第２次
の高調波に対して並列共振するような定数に選ばれてお
り、第２次の高調波に対して非常に高いインピ−ダンス
となっている。このため、ＦＥＴ１で発生した第２次の
高調波は並列共振回路１４で全反射され、ＦＥＴ１へ戻
る。このようにＦＥＴ１から発生した第２次の高調波を
全反射させ、ＦＥＴの出力側にある位相で返すことによ
り増幅器は高効率に動作することが知られている。ま
た、ＦＥＴ１から発生した第２次の高調波がＦＥＴ１に
戻るまでの位相は位相調整線路１５によって決まるた
め、位相調整線路１５の長さを効率が高くなるような値
に定めることにより増幅器の高効率化を図ることができ
る。この場合、基本波に対するインピ−ダンス整合は並
列共振回路１４と位相調整線路１５とを考慮して、接続
線路８と高調波抑圧回路との定数を定めることにより容
易である。このようにＦＥＴ１で発生した２倍の高調波
を効率が高くなるような位相で全反射させるための並列
共振回路１４と位相調整線路１５とを付加することによ
り第２次、第３次、第４次の高調波の漏洩が少なく、効
率の高いマイクロ波半導体増幅器を実現することができ
る。
【００１７】実施例３．以下、請求項２に係わる発明の
実施例について説明する。先の実施例１では、高調波抑
圧回路を基本波に対するインピーダンス整合素子として
用いた場合について説明した。高調波抑圧回路で得られ
るキャパシタンスは第１の先端開放線路１０と第２の先
端開放線路１１との長さと特性インピ−ダンスで決ま
る。第１の先端開放線路１０と第２の先端開放線路１１
の特性インピ−ダンスは、例えばマイクロストリップ線
路で構成するような場合、使用する基板と線路幅とで決
まるため、実現する上で基板と線路幅が制約されること
がある。このような場合、基本波に対するインピーダン
ス整合に必要なキャパシタンスを得るための特性インピ
−ダンスを実現できず、基本波出力が低下することがあ
る。請求項２に係わる発明はこのことを補うためになさ
れたもので図３を参照して説明する。
実施例について説明する。先の実施例１では、高調波抑
圧回路を基本波に対するインピーダンス整合素子として
用いた場合について説明した。高調波抑圧回路で得られ
るキャパシタンスは第１の先端開放線路１０と第２の先
端開放線路１１との長さと特性インピ−ダンスで決ま
る。第１の先端開放線路１０と第２の先端開放線路１１
の特性インピ−ダンスは、例えばマイクロストリップ線
路で構成するような場合、使用する基板と線路幅とで決
まるため、実現する上で基板と線路幅が制約されること
がある。このような場合、基本波に対するインピーダン
ス整合に必要なキャパシタンスを得るための特性インピ
−ダンスを実現できず、基本波出力が低下することがあ
る。請求項２に係わる発明はこのことを補うためになさ
れたもので図３を参照して説明する。
【００１８】図３はこの発明のマイクロ波半導体増幅器
の実施例３を示す等価回路図である。このマイクロ波半
導体増幅器の出力整合回路３は実施例１に示したマイク
ロ波半導体増幅器の出力整合回路３に対して等価回路上
では、容量性素子１６が高調波抑圧回路に並列接続した
ものである。ここでは容量性素子１６としてキャパシタ
を用いた例について示している。このように高調波抑圧
回路に並列に容量性素子１６を接続することにより、高
調波抑圧回路で得られるキャパシタンスに容量性素子１
６で得られるキャパシタンスを付加することができる。
従って、接続線路８の長さと特性インピ−ダンス、並び
に上記の容量性素子１６を定めて基本波に対するインピ
ーダンス整合を行うことができる。従って、第３次と第
４次の高調波の漏洩が少なく、基本波出力の大きなマイ
クロ波半導体増幅器を得ることができる。
の実施例３を示す等価回路図である。このマイクロ波半
導体増幅器の出力整合回路３は実施例１に示したマイク
ロ波半導体増幅器の出力整合回路３に対して等価回路上
では、容量性素子１６が高調波抑圧回路に並列接続した
ものである。ここでは容量性素子１６としてキャパシタ
を用いた例について示している。このように高調波抑圧
回路に並列に容量性素子１６を接続することにより、高
調波抑圧回路で得られるキャパシタンスに容量性素子１
６で得られるキャパシタンスを付加することができる。
従って、接続線路８の長さと特性インピ−ダンス、並び
に上記の容量性素子１６を定めて基本波に対するインピ
ーダンス整合を行うことができる。従って、第３次と第
４次の高調波の漏洩が少なく、基本波出力の大きなマイ
クロ波半導体増幅器を得ることができる。
【００１９】実施例４．以下、請求項３、請求項４に係
わる発明の実施例について説明する。図４（ａ），
（ｂ）はこの発明のマイクロ波半導体増幅器の実施例
１，実施例２の先端開放線路を並列接続して成る並列回
路を示す図である。また、図４（ｃ）はこの発明のマイ
クロ波半導体増幅器の実施例３の先端開放線路を並列接
続して成る並列回路と上記並列回路に並列接続した容量
性素子を含めた回路を示す図である。図４（ａ），
（ｂ）は１個のマイクロストリップ線路にそれぞれＬ
字、Ｔ字などのスリット１７を設け、実施例１，実施例
２を示す図１，図２の第１の先端開放線路１０と第２の
先端開放線路１１とを構成した例を示す図である。ま
た、図４（ｃ）は１個のマイクロストリップ線路に２個
のＬ字のスリット１７を設け、実施例３を示す図３の第
１の先端開放線路１０と第２の先端開放線路１１および
容量性素子１６とを構成した例を示す図である。この場
合、容量性素子１６として先端開放線路を用いた場合を
示している。このように並列回路を構成する第１の先端
開放線路１０と第２の先端開放線路１１および容量性素
子１６を接近して配置することにより、各線路１０，１
１および容量性素子１６は互いに結合する。この結合を
考慮し、スリット１７の長さと幅、及び各線路１０，１
１と容量性素子１６の長さと線路幅とを定めることによ
り、各線路１０，１１と容量性素子１６の特性インピ−
ダンスと電気長を設定することができる。以上のように
構成することにより、並列回路を著しく小形化すること
ができる。従って、以上のように構成した並列回路を基
本波に対するインピ−ダンス整合素子として用いること
により、高調波の漏洩が少なく、小形なマイクロ波半導
体増幅器を得ることができる。
わる発明の実施例について説明する。図４（ａ），
（ｂ）はこの発明のマイクロ波半導体増幅器の実施例
１，実施例２の先端開放線路を並列接続して成る並列回
路を示す図である。また、図４（ｃ）はこの発明のマイ
クロ波半導体増幅器の実施例３の先端開放線路を並列接
続して成る並列回路と上記並列回路に並列接続した容量
性素子を含めた回路を示す図である。図４（ａ），
（ｂ）は１個のマイクロストリップ線路にそれぞれＬ
字、Ｔ字などのスリット１７を設け、実施例１，実施例
２を示す図１，図２の第１の先端開放線路１０と第２の
先端開放線路１１とを構成した例を示す図である。ま
た、図４（ｃ）は１個のマイクロストリップ線路に２個
のＬ字のスリット１７を設け、実施例３を示す図３の第
１の先端開放線路１０と第２の先端開放線路１１および
容量性素子１６とを構成した例を示す図である。この場
合、容量性素子１６として先端開放線路を用いた場合を
示している。このように並列回路を構成する第１の先端
開放線路１０と第２の先端開放線路１１および容量性素
子１６を接近して配置することにより、各線路１０，１
１および容量性素子１６は互いに結合する。この結合を
考慮し、スリット１７の長さと幅、及び各線路１０，１
１と容量性素子１６の長さと線路幅とを定めることによ
り、各線路１０，１１と容量性素子１６の特性インピ−
ダンスと電気長を設定することができる。以上のように
構成することにより、並列回路を著しく小形化すること
ができる。従って、以上のように構成した並列回路を基
本波に対するインピ−ダンス整合素子として用いること
により、高調波の漏洩が少なく、小形なマイクロ波半導
体増幅器を得ることができる。
【００２０】なお、以上の実施例では高調波抑圧回路と
して第３次と第４次の高調波に対してそれぞれ約４分の
１波長の長さを有する第１の先端開放線路１０と第２の
先端開放線路１１を並列接続して構成した場合について
説明したが、これに限るものではなく、他の高調波に対
しても、それぞれ約４分の１波長の長さを有する先端開
放線路を並列接続して構成しても同様の効果を得る。
して第３次と第４次の高調波に対してそれぞれ約４分の
１波長の長さを有する第１の先端開放線路１０と第２の
先端開放線路１１を並列接続して構成した場合について
説明したが、これに限るものではなく、他の高調波に対
しても、それぞれ約４分の１波長の長さを有する先端開
放線路を並列接続して構成しても同様の効果を得る。
【００２１】また、高調波抑圧回路として３個以上の高
調波に対してそれぞれ約４分の１波長の長さを有する先
端開放線路を並列接続して構成してもよく、この場合、
より多くの高調波を同時に抑圧することができる。
調波に対してそれぞれ約４分の１波長の長さを有する先
端開放線路を並列接続して構成してもよく、この場合、
より多くの高調波を同時に抑圧することができる。
【００２２】
【発明の効果】この発明は以上説明したように構成され
ているので以下のような効果がある。
ているので以下のような効果がある。
【００２３】請求項１の発明によれば、複数個の高調波
に対してそれぞれ約４分の１波長の長さを有する先端開
放線路を並列接続して成る高調波抑圧回路と、高調波抑
圧回路に並列接続した容量性素子とをインピーダンス整
合素子として用いることにより、大きな基本波出力を得
ることができるとともに、高調波の漏洩が少ないマイク
ロ波半導体増幅器を得ることができる。
に対してそれぞれ約４分の１波長の長さを有する先端開
放線路を並列接続して成る高調波抑圧回路と、高調波抑
圧回路に並列接続した容量性素子とをインピーダンス整
合素子として用いることにより、大きな基本波出力を得
ることができるとともに、高調波の漏洩が少ないマイク
ロ波半導体増幅器を得ることができる。
【００２４】請求項２の発明によれば、請求項１の発明
の効果に加え、高調波抑圧回路が小形になることによ
り、小型のマイクロ波半導体増幅器を得ることができ
る。
の効果に加え、高調波抑圧回路が小形になることによ
り、小型のマイクロ波半導体増幅器を得ることができ
る。
【００２５】
【図１】この発明の実施例１を示すマイクロ波半導体増
幅器の等価回路図である。
幅器の等価回路図である。
【図２】この発明の実施例２を示すマイクロ波半導体増
幅器の等価回路図である。
幅器の等価回路図である。
【図３】この発明の実施例３を示すマイクロ波半導体増
幅器の等価回路図である。
幅器の等価回路図である。
【図４】この発明の実施例４を示すマイクロ波半導体増
幅器の複数個の先端開放線路を並列接続して成る並列回
路の構成図である。
幅器の複数個の先端開放線路を並列接続して成る並列回
路の構成図である。
【図５】従来のマイクロ波半導体増幅器の等価回路図で
ある。
ある。
１ 電界効果トランジスタ（ＦＥＴ） ２ 入力整合回路 ３ 出力整合回路 ４ 入力端子 ５ 出力端子 ６ バイアス端子 ７ 整合用先端解放線路 ８ 整合用接続線路 ９ バイアス回路 １０ 第１の先端解放線路 １１ 第２の先端解放線路 １２ インダクタ １３ インダクタ １４ 並列共振回路 １５ 位相調整線路 １６ 容量性素子 １７ スリット
フロントページの続き (72)発明者 高木 直 鎌倉市大船五丁目１番１号 三菱電機株 式会社 電子システム研究所内 (56)参考文献 特開 昭62−61411（ＪＰ，Ａ) 特開 平１−284001（ＪＰ，Ａ) 実開 昭59−101502（ＪＰ，Ｕ) 実開 昭60−114419（ＪＰ，Ｕ) フレデリック・Ｈ・ラープ、「高能率 増幅回路の動作クラス分け」（雑誌日経 エレクトロニクス1976年８月23日号、第 121〜146頁）の図６ (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/60 H01P 5/02 603
Claims (2)
- 【請求項１】 入力整合回路と電界効果トランジスタな
どの半導体素子と出力整合回路を備えたマイクロ波半導
体増幅器において、 出力整合回路に複数個の高調波に対してそれぞれ約４分
の１波長の長さを有する先端開放線路を並列接続して成
る高調波抑圧回路と、 上記高調波抑圧回路に並列接続した容量性素子と、 上記半導体素子と、上記高調波抑圧回路と上記容量素子
の並列接続回路間に整合用接続線路とを設けて、 上記各高調波抑圧回路、容量性素子、整合用接続線路と
負荷とで基本波に対するインピーダンス整合をとるよう
にしたことを特徴とするマイクロ波半導体増幅器。 - 【請求項２】 先端開放線路を並列接続して成る並列回
路と容量性素子との結合を共に、Ｌ字形またはＴ字形の
スリットを持つマイクロストリップ線路により構成した
ことを特徴とする請求項1記載のマイクロ波半導体増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007485A JP3018703B2 (ja) | 1992-01-20 | 1992-01-20 | マイクロ波半導体増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007485A JP3018703B2 (ja) | 1992-01-20 | 1992-01-20 | マイクロ波半導体増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199047A JPH05199047A (ja) | 1993-08-06 |
| JP3018703B2 true JP3018703B2 (ja) | 2000-03-13 |
Family
ID=11667072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007485A Expired - Fee Related JP3018703B2 (ja) | 1992-01-20 | 1992-01-20 | マイクロ波半導体増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3018703B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4494223B2 (ja) * | 2005-01-11 | 2010-06-30 | 三菱電機株式会社 | 半導体装置 |
| JP4808525B2 (ja) * | 2006-03-17 | 2011-11-02 | 三菱電機株式会社 | アレイアンテナ装置および送受信モジュール |
| JP2011066822A (ja) | 2009-09-18 | 2011-03-31 | Fujitsu Ltd | フィルタ及び増幅回路 |
-
1992
- 1992-01-20 JP JP4007485A patent/JP3018703B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| フレデリック・Ｈ・ラープ、「高能率増幅回路の動作クラス分け」（雑誌日経エレクトロニクス１９７６年８月２３日号、第１２１〜１４６頁）の図６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05199047A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2529038B2 (ja) | 高周波高効率電力増幅器 | |
| US5105167A (en) | Harmonic injection amplifier | |
| JPH11251849A (ja) | 高周波電力増幅器 | |
| JPH0732335B2 (ja) | 高周波増幅器 | |
| JP3060981B2 (ja) | マイクロ波増幅器 | |
| JPH0767057B2 (ja) | マイクロ波電力合成ｆｅｔ増幅器 | |
| JPH0376609B2 (ja) | ||
| JP2998837B2 (ja) | マイクロ波周波数逓倍増幅器 | |
| JP3018703B2 (ja) | マイクロ波半導体増幅器 | |
| JP3006252B2 (ja) | 半導体増幅器 | |
| JP3366314B2 (ja) | マイクロ波周波数逓倍器 | |
| KR100377285B1 (ko) | 마이크로파 증폭기 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JP2000013150A (ja) | 半導体増幅器 | |
| JP2883218B2 (ja) | 半導体増幅器 | |
| JP2001127557A (ja) | 歪補償回路並びにその使用方法 | |
| US5017887A (en) | High frequency IC power amplifier | |
| JPS63219210A (ja) | Ｆｅｔ増幅器 | |
| JP3412292B2 (ja) | 高調波抑圧回路 | |
| JPH0585101U (ja) | マイクロ波半導体装置用バイアス回路 | |
| JP2001257546A (ja) | 高周波電力増幅器 | |
| JP2518544B2 (ja) | マイクロ波集積回路 | |
| JPH0535923B2 (ja) | ||
| JP2005223502A (ja) | マイクロ波装置用バイアス回路 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |