JP3015585B2 - Signal generation circuit for FM stereo demodulator - Google Patents
Signal generation circuit for FM stereo demodulatorInfo
- Publication number
- JP3015585B2 JP3015585B2 JP4099864A JP9986492A JP3015585B2 JP 3015585 B2 JP3015585 B2 JP 3015585B2 JP 4099864 A JP4099864 A JP 4099864A JP 9986492 A JP9986492 A JP 9986492A JP 3015585 B2 JP3015585 B2 JP 3015585B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- transistor
- capacitor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、矩形波を入力として疑
似正弦波を生成し、その出力がＦＭ検波されたコンポジ
ット信号に含まれる復調用パイロット信号を除去するた
めに使用されるＦＭステレオ復調器用信号発生回路に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an FM stereo demodulation which generates a pseudo sine wave with a rectangular wave as an input and whose output is used to remove a demodulation pilot signal contained in an FM detected composite signal. The present invention relates to a dexterous signal generation circuit.
【０００２】[0002]
【従来の技術】ＦＭ検波されたコンポジット信号にはス
テレオ復調用のパイロット信号が含まれている。一般
に、この信号を除去するために復調器で作られる、パイ
ロット信号に同期した矩形波が用いられる。パイロット
信号は正弦波であるため、この矩形波を直接加算して除
去を行うと、残りの信号が歪んでしまう。そこで、矩形
波より三角波を作り、これを用いて除去を行っている。2. Description of the Related Art A composite signal subjected to FM detection contains a pilot signal for stereo demodulation. Generally, a rectangular wave synchronized with a pilot signal, which is generated by a demodulator to remove this signal, is used. Since the pilot signal is a sine wave, if the rectangular wave is directly added and removed, the remaining signal will be distorted. Therefore, a triangular wave is created from a rectangular wave, and is removed using this.
【０００３】図４はその従来の三角波発生回路の回路構
成を示すものである。FIG. 4 shows a circuit configuration of the conventional triangular wave generating circuit.
【０００４】この図において、この三角波発生回路は、
差動対を形成するトランジスタＱ41，Ｑ42とそのアクテ
ィブロードとなるカレントミラーを形成するトランジス
タＱ43〜Ｑ48と該差動対をバイアスする定電流源Ｉ41と
出力コンデンサＣ41と直流動作点安定化用抵抗Ｒ41とか
ら大略構成されている。In this figure, this triangular wave generating circuit
Transistors Q41 and Q42 forming a differential pair, transistors Q43 to Q48 forming a current mirror serving as an active load thereof, a constant current source I41 for biasing the differential pair, an output capacitor C41, and a DC operating point stabilizing resistor R41. It is roughly composed of
【０００５】トランジスタＱ41，Ｑ42は矩形波電圧入力
素子及び基準電圧入力素子を構成し、トランジスタＱ41
のベースは図５（ａ）に示す矩形波電圧Ｖinの入力端４
１に接続され、トランジスタＱ42のベースは基準電圧Ｖ
ref の入力端４２に接続されている。定電流源Ｉ41はこ
れらトランジスタＱ41，Ｑ42のエミッタをバイアスして
いる。The transistors Q41 and Q42 constitute a rectangular wave voltage input element and a reference voltage input element.
Is the input terminal 4 of the rectangular wave voltage Vin shown in FIG.
1 and the base of the transistor Q42 is connected to the reference voltage V
It is connected to the input terminal 42 of ref. The constant current source I41 biases the emitters of these transistors Q41 and Q42.
【０００６】このトランジスタＱ41，Ｑ42からなる差動
対の一方の出力端となるトランジスタＱ41のコレクタに
はカレントミラーの入力端となるトランジスタＱ43のコ
レクタ、ベースに接続され、このカレントミラーの出力
端となるトランジスタＱ44のコレクタは別のカレントミ
ラーの入力端となるトランジスタＱ45のコレクタ、ベー
スに接続され、このカレントミラーの出力端となるトラ
ンジスタＱ46のコレクタは図５（ｂ）に示す三角波電圧
Ｖout の出力端子４３に接続されている。当該差動対の
他方の出力端となるトランジスタＱ42のコレクタにはト
ランジスタＱ47のコレクタ、ベースに接続され、このカ
レントミラーの出力端となるトランジスタＱ48のコレク
タは上記トランジスタＱ46のコレクタと共通に出力端子
４３に接続されている。The collector of the transistor Q41, which is one output terminal of the differential pair composed of the transistors Q41, Q42, is connected to the collector and base of the transistor Q43, which is the input terminal of a current mirror. The collector of the transistor Q44 is connected to the collector and base of the transistor Q45, which is the input terminal of another current mirror, and the collector of the transistor Q46, which is the output terminal of this current mirror, is the output of the triangular wave voltage Vout shown in FIG. Connected to terminal 43. The collector of the transistor Q42, which is the other output terminal of the differential pair, is connected to the collector and base of the transistor Q47. The collector of the transistor Q48, which is the output terminal of this current mirror, is an output terminal common to the collector of the transistor Q46. 43.
【０００７】コンデンサＣ41は出力端子４３とグランド
との間に接続され、トランジスタＱ46，Ｑ48の出力電流
により充放電を行うようにされており、抵抗Ｒ41は、こ
れらトランジスタＱ46，Ｑ48のコレクタ共通接続点と定
電位点４２との間に接続されている。この定電位点４２
は基準電圧Ｖref に保持される。The capacitor C41 is connected between the output terminal 43 and the ground, and is charged and discharged by the output current of the transistors Q46 and Q48. The resistor R41 is connected to the collector of the transistors Q46 and Q48. And the constant potential point 42. This constant potential point 42
Are held at the reference voltage Vref.
【０００８】次に動作について説明する。Next, the operation will be described.
【０００９】まず、Ｖin＞Ｖref （第１モード）のとき
にはトランジスタＱ41がオン、トランジスタＱ42がオフ
となるため、トランジスタＱ41側のカレントミラー（即
ち、Ｑ43→Ｑ44→Ｑ45→Ｑ46）の出力がコンデンサＣ41
を放電させる。よって、図５に示すように出力電圧Ｖou
t は低下する。First, when Vin> Vref (first mode), since the transistor Q41 is turned on and the transistor Q42 is turned off, the output of the current mirror on the transistor Q41 side (ie, Q43 → Q44 → Q45 → Q46) is connected to the capacitor C41.
To discharge. Therefore, as shown in FIG.
t decreases.
【００１０】次に、Ｖin＜Ｖref （第２モード）のとき
にはトランジスタＱ41がオフ、トランジスタＱ42がオン
となるため、このトランジスタＱ42側のカレントミラー
（即ち、Ｑ47→Ｑ48）の出力がコンデンサＣ41を充電す
る。よって、図５に示すように出力電圧Ｖout は上昇す
る。Next, when Vin <Vref (second mode), the transistor Q41 is turned off and the transistor Q42 is turned on, so that the output of the current mirror on the transistor Q42 side (that is, Q47 → Q48) charges the capacitor C41. I do. Therefore, the output voltage Vout increases as shown in FIG.
【００１１】よって、図５（ａ）に示す矩形波が与えら
れることで上記第１、第２モードの動作が繰返され、図
５（ｂ）に示すような三角波が得られることとなる。Therefore, the operations in the first and second modes are repeated by applying the rectangular wave shown in FIG. 5A, and a triangular wave as shown in FIG. 5B is obtained.
【００１２】ところで、抵抗Ｒ41は上記したように直流
動作点安定化のための抵抗であり、コンデンサＣ41の電
圧をＶref に引戻すように動作する。つまり、コンデン
サＣ41の電圧がＶref より上昇した場合、コンデンサＣ
41が抵抗Ｒ41を通じて放電するように動作するととも
に、コンデンサＣ41の電圧がＶref より低下した場合、
コンデンサＣ41に抵抗Ｒ41を通じて充電するように動作
することにより、結果的にコンデンサＣ41を基準電位に
引戻すように動作することとなり、この直流動作点の安
定化動作を得ることができる。The resistor R41 is a resistor for stabilizing the DC operating point as described above, and operates so as to return the voltage of the capacitor C41 to Vref. That is, when the voltage of the capacitor C41 rises above Vref,
41 operates to discharge through the resistor R41, and when the voltage of the capacitor C41 falls below Vref,
The operation of charging the capacitor C41 through the resistor R41 results in the operation of pulling the capacitor C41 back to the reference potential, so that the DC operation point can be stabilized.
【００１３】[0013]
【発明が解決しようとする課題】しかしながら、この抵
抗Ｒ41があるために、上記回路をＩＣ化しようとして
も、抵抗Ｒ41及びコンデンサＣ41のうちいずれか一方は
必ず外付けしなければならないという問題がある。However, because of the presence of the resistor R41, there is a problem that one of the resistor R41 and the capacitor C41 must be externally connected even if the above circuit is to be formed into an IC. .
【００１４】すなわち、コンデンサＣ41の充放電時定数
は抵抗Ｒ41の抵抗値とコンデンサＣ41の容量値で決ま
り、この時定数が小さいと出力電圧Ｖout の低下を招く
こととなるため、コンデンサＣ41及び抵抗Ｒ41のうち少
なくとも一方は大きな値を持つものとしなければならな
い。一般には抵抗Ｒ41を集積回路内部に作り、コンデン
サＣ41を外付けとしているが、いずれにしても一方は集
積回路外部への外付けとなり、どうしても専用端子を必
要とすることとなっている。That is, the charging / discharging time constant of the capacitor C41 is determined by the resistance value of the resistor R41 and the capacitance value of the capacitor C41. If this time constant is small, the output voltage Vout will decrease. At least one of them must have a large value. Generally, the resistor R41 is formed inside the integrated circuit, and the capacitor C41 is externally connected. In any case, one of them is externally connected to the integrated circuit, and a dedicated terminal is absolutely required.
【００１５】本発明は上記従来技術の有する問題点に鑑
みてなされたもので、その目的とするところは全回路素
子の集積化が可能なＦＭステレオ復調器用信号発生回路
を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and has as its object to provide a signal generation circuit for an FM stereo demodulator which can integrate all circuit elements.
【００１６】[0016]
【課題を解決するための手段】本発明のＦＭステレオ復
調器用信号発生回路は、ＦＭ検波されたコンポジット信
号に含まれるステレオ復調用パイロット信号を除去する
ための信号を発生するものであって、その電位が出力信
号とされるコンデンサと、このコンデンサの電位を出力
する出力増幅回路と、上記パイロット信号と同一周波数
でこのパイロット信号に同期する矩形波を入力とし、こ
の矩形波のレベルが第１の状態のときには上記コンデン
サが充電される方向の電流を出力し、かつこの矩形波の
レベルが第２の状態のときには上記コンデンサが放電を
行う方向の電流を出力することにより、上記コンデンサ
の充放電制御を行う第１の差動増幅回路と、上記出力増
幅回路の出力電位を基準電位と比較することにより圧縮
した形で出力する電圧圧縮回路と、この電圧圧縮回路の
出力電位に基づき、上記出力増幅回路の出力電位が上記
基準電位より高いときには上記コンデンサが放電を行う
方向の電流を出力し、上記出力増幅回路の出力電位が上
記基準電位より低いときには上記コンデンサが充電され
る方向の電流を出力することにより、上記出力増幅回路
の出力電位を上記基準電位に戻す方向に上記コンデンサ
の充放電制御を行う第２の差動増幅器とを備えている。SUMMARY OF THE INVENTION A signal generating circuit for an FM stereo demodulator according to the present invention generates a signal for removing a stereo demodulation pilot signal contained in a composite signal subjected to FM detection. A capacitor having a potential as an output signal, an output amplifier circuit for outputting the potential of the capacitor, and a rectangular wave synchronized with the pilot signal at the same frequency as the pilot signal, and the level of the rectangular wave is set to a first level. In this state, the capacitor outputs a current in the direction in which the capacitor is charged, and when the level of the rectangular wave is in the second state, outputs a current in the direction in which the capacitor discharges, thereby controlling the charge and discharge of the capacitor. And a first differential amplifier circuit for performing the above operation and comparing the output potential of the output amplifier circuit with a reference potential to output in a compressed form. When the output potential of the output amplification circuit is higher than the reference potential based on the output potential of the voltage compression circuit and the voltage compression circuit, the capacitor outputs a current in the discharging direction, and the output potential of the output amplification circuit is A second differential amplifier that controls charging and discharging of the capacitor in a direction to return the output potential of the output amplifier circuit to the reference potential by outputting a current in a direction in which the capacitor is charged when the potential is lower than the reference potential; And
【００１７】また、第１の差動増幅回路のバイアス回路
を構成しその出力電流が可変とされた第１の定電流源
と、第２の差動増幅回路のバイアス回路を構成しその出
力電流が可変とされた第２の定電流源と、パイロット信
号の整数倍の周波数でこのパイロット信号と同期して上
記第１、第２の定電流源の出力電流を可変制御するバイ
アス制御手段とを更に備える構成とすることができる。Also, a first constant current source whose bias current of the first differential amplifier circuit is variable and its output current is variable, and a bias circuit of the second differential amplifier circuit whose bias current is variable And a bias control means for variably controlling the output currents of the first and second constant current sources at an integral multiple of the frequency of the pilot signal in synchronization with the pilot signal. Further, a configuration may be provided.
【００１８】さらに、電圧圧縮回路は、出力増幅回路の
出力電位が抵抗を介してそのベースに入力され、かつこ
のベースとコレクタとがショートされた第１のトランジ
スタと、基準電位がそのベースに入力され、かつ上記第
１のトランジスタと差動対を構成する第２のトランジス
タと、上記第１、第２のトランジスタからなる差動対の
アクティブロードを構成するカレントミラー回路とを備
え、このカレントミラー回路の出力端を第２の差動増幅
回路の一方の入力端に接続し、この第２の差動増幅回路
の他方の入力端には基準電位を入力する構成とすること
ができる。Further, in the voltage compression circuit, the first transistor whose output potential of the output amplifying circuit is inputted to its base via a resistor and whose base and collector are short-circuited, and whose reference potential is inputted to its base. And a second transistor forming a differential pair with the first transistor, and a current mirror circuit forming an active load of the differential pair including the first and second transistors. An output terminal of the circuit may be connected to one input terminal of the second differential amplifier circuit, and a reference potential may be input to the other input terminal of the second differential amplifier circuit.
【００１９】あるいは、電圧圧縮回路は、出力増幅回路
の出力電位がそのベースに入力される第１のトランジス
タと、基準電位がそのベースに入力され、かつ上記第１
のトランジスタと差動対を構成する第２のトランジスタ
と、上記第１、第２のトランジスタ各々の出力電流を電
圧に変換する第１、第２のダイオードとを備え、上記第
１のダイオードを第２の差動増幅回路の一方の入力端に
接続し、上記第２のダイオードをこの第２の差動増幅回
路の他方の入力端に接続する構成とすることもできる。Alternatively, the voltage compression circuit includes a first transistor having an output potential of the output amplifier circuit input to its base, a reference potential input to its base,
And a second transistor forming a differential pair with the first transistor, and first and second diodes for converting output currents of the first and second transistors into voltages. The second differential amplifier circuit may be connected to one input terminal, and the second diode may be connected to the other input terminal of the second differential amplifier circuit.
【００２０】[0020]
【作用】本発明によれば、コンデンサの出力電位を圧縮
し、その圧縮電位によって第２の差動増幅回路を作動さ
せ、この差動増幅回路の出力電流で出力電位を基準電位
に戻す方向にコンデンサの充放電を行うことによって、
直流動作点を基準電位に安定化させるようになっている
ので、大きな容量や抵抗を必要とすることなく必要な出
力レベルを得ることができ、全回路素子の集積化が可能
となる。According to the present invention, the output potential of the capacitor is compressed, the second differential amplifier circuit is operated by the compressed potential, and the output potential is returned to the reference potential by the output current of the differential amplifier circuit. By charging and discharging the capacitor,
Since the DC operating point is stabilized at the reference potential, a required output level can be obtained without requiring a large capacity or resistance, and integration of all circuit elements becomes possible.
【００２１】また、第１、第２の差動増幅回路のバイア
スを矩形波信号のタイミングによって可変することによ
り、出力を、パイロット信号と同じ状態、すなわち正弦
波に近付けることができる。Further, by varying the biases of the first and second differential amplifier circuits according to the timing of the rectangular wave signal, the output can be brought close to the same state as the pilot signal, that is, a sine wave.
【００２２】[0022]
【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２３】図１は本発明の第１実施例に係る疑似正弦
波発生回路の回路構成を示すものである。FIG. 1 shows a circuit configuration of a pseudo sine wave generating circuit according to a first embodiment of the present invention.
【００２４】この図において、まず、本実施例の回路
は、第１の差動増幅器１１と、出力増幅器１２と、第２
の差動増幅器１４を含む直流動作点安定化回路１３と、
電流増幅器１５とを備え、以下、これらの各構成につい
て説明する。In this figure, first, the circuit of the present embodiment comprises a first differential amplifier 11, an output amplifier 12, a second
A DC operating point stabilizing circuit 13 including a differential amplifier 14 of
A current amplifier 15 is provided, and each of these components will be described below.
【００２５】第１の差動増幅器１１は、差動対をなすト
ランジスタＱ11，Ｑ12と、そのアクティブロードとなる
カレントミラーを形成するトランジスタＱ13〜Ｑ15と、
定電流源Ｉ11を形成するトランジスタＱ16及び抵抗Ｒ11
と、定電流源Ｉ12を形成するトランジスタＱ17及び抵抗
Ｒ12とから大略構成されている。The first differential amplifier 11 includes transistors Q11 and Q12 forming a differential pair, and transistors Q13 to Q15 forming a current mirror serving as an active load thereof.
A transistor Q16 and a resistor R11 forming a constant current source I11
And a transistor Q17 and a resistor R12 forming a constant current source I12.
【００２６】トランジスタＱ11のベースは図３（ａ）に
示す矩形波電圧Ｖinの入力端子in11に接続され、トラン
ジスタＱ12のベースは基準電圧Ｖref の入力端子in12に
接続されている。The base of the transistor Q11 is connected to the input terminal in11 of the rectangular wave voltage Vin shown in FIG. 3A, and the base of the transistor Q12 is connected to the input terminal in12 of the reference voltage Vref.
【００２７】トランジスタＱ14はカレントミラーの入力
素子を構成し、そのコレクタ、ベースには出力素子とし
てトランジスタＱ13のベースとトランジスタＱ15のエミ
ッタとが接続され、トランジスタＱ15のベースはトラン
ジスタＱ13のコレクタに接続され、その接続点がトラン
ジスタＱ11のコレクタに接続されている。トランジスタ
Ｑ15のコレクタはトランジスタＱ12のコレクタに接続さ
れ、その接続点とグランドとの間に出力コンデンサＣ11
が接続されている。The transistor Q14 constitutes an input element of a current mirror, and its collector and base are connected as output elements to the base of the transistor Q13 and the emitter of the transistor Q15, and the base of the transistor Q15 is connected to the collector of the transistor Q13. The connection point is connected to the collector of the transistor Q11. The collector of the transistor Q15 is connected to the collector of the transistor Q12, and an output capacitor C11 is connected between the connection point and ground.
Is connected.
【００２８】定電流源Ｉ11のトランジスタＱ16のベース
と定電流源Ｉ12のトランジスタＱ17のベースとには定バ
イアス電圧ＶB の入力端子１３に接続されており、これ
らのコレクタは共通にトランジスタＱ11，Ｑ12のエミッ
タに接続され、これらをバイアスするようになってい
る。トランジスタＱ16のエミッタは抵抗Ｒ11を介して図
３（ｂ）に示す第２矩形波電圧Ｖin2 の入力端に接続さ
れ、トランジスタＱ17のエミッタは抵抗Ｒ12を介してグ
ランドに接続されている。The base of the transistor Q16 of the constant current source I11 and the base of the transistor Q17 of the constant current source I12 are connected to the input terminal 13 of the constant bias voltage VB, and their collectors are commonly used for the transistors Q11 and Q12. They are connected to emitters to bias them. The emitter of the transistor Q16 is connected to the input terminal of the second rectangular wave voltage Vin2 shown in FIG. 3B via the resistor R11, and the emitter of the transistor Q17 is connected to the ground via the resistor R12.
【００２９】出力段増幅器１２はダーリントン接続され
たトランジスタＱ18，Ｑ19と定電流源Ｉ13とからなり、
トランジスタＱ18のベースはコンデンサＣ11の高電位側
端子に接続され、定電流源Ｉ13はトランジスタＱ19のエ
ミッタに接続されており、その接続点が図３（ｃ）に示
す疑似正弦波電圧Ｖout の出力端子とされている。The output stage amplifier 12 is composed of Darlington-connected transistors Q18 and Q19 and a constant current source I13.
The base of the transistor Q18 is connected to the high potential terminal of the capacitor C11, the constant current source I13 is connected to the emitter of the transistor Q19, and the connection point is the output terminal of the pseudo sine wave voltage Vout shown in FIG. It has been.
【００３０】直流動作点安定化回路１３は、差動対をな
すトランジスタＱ1A，Ｑ1Bと、そのアクティブロードと
なるカレントミラーを形成するトランジスタＱ1C〜Ｑ1E
と、定電流源Ｉ14と、上記第２の差動増幅器１４を形成
する差動対トランジスタＱ1F，Ｑ1Gと、定電流源Ｉ15を
形成するトランジスタＱ1H及び抵抗Ｒ14とから大略構成
されている。The DC operating point stabilizing circuit 13 includes transistors Q1A and Q1B forming a differential pair and transistors Q1C to Q1E forming current mirrors serving as active loads thereof.
, A constant current source I14, differential pair transistors Q1F and Q1G forming the second differential amplifier 14, a transistor Q1H forming a constant current source I15, and a resistor R14.
【００３１】トランジスタＱ1Aのベースは抵抗Ｒ13を介
して電位出力端out11 に接続され、このベースとコレク
タとはショートする。トランジスタＱ1Bのベースは基準
電位入力端子１２に接続されている。定電流源Ｉ14はト
ランジスタＱ1A，Ｑ1Bのエミッタに共通に接続されてい
る。The base of the transistor Q1A is connected to a potential output terminal out11 via a resistor R13, and the base and the collector are short-circuited. The base of the transistor Q1B is connected to the reference potential input terminal 12. The constant current source I14 is commonly connected to the emitters of the transistors Q1A and Q1B.
【００３２】トランジスタＱ1Dはカレントミラーの入力
素子を構成し、そのコレクタ、ベースは出力素子を構成
するトランジスタＱ1CのベースとトランジスタＱ1Eのエ
ミッタに接続されている。トランジスタＱ1Eのコレクタ
はトランジスタＱ1Aのコレクタに接続され、トランジス
タＱ1CのコレクタとトランジスタＱ1Eのベースとが共通
に接続され、その接続点がトランジスタＱ1Bのコレクタ
に接続されている。The transistor Q1D constitutes an input element of the current mirror, and its collector and base are connected to the base of the transistor Q1C and the emitter of the transistor Q1E constituting the output element. The collector of the transistor Q1E is connected to the collector of the transistor Q1A, the collector of the transistor Q1C and the base of the transistor Q1E are connected in common, and the connection point is connected to the collector of the transistor Q1B.
【００３３】トランジスタＱ1Fのベースは基準電圧入力
端子１２に接続され、トランジスタＱ1Gのベースはトラ
ンジスタＱ1Aのコレクタ、ベースに接続されている。定
電流源Ｉ15のベースはバイアス電圧入力端子in13に接続
され、そのエミッタは抵抗Ｒ14を介して第２矩形波電圧
入力端子in14に接続されている。The base of the transistor Q1F is connected to the reference voltage input terminal 12, and the base of the transistor Q1G is connected to the collector and base of the transistor Q1A. The base of the constant current source I15 is connected to the bias voltage input terminal in13, and the emitter is connected to the second rectangular wave voltage input terminal in14 via the resistor R14.
【００３４】電流増幅器１５は、差動対を形成する入力
トランジスタＱ1I，Ｑ1Jと、この差動対のアクティブロ
ードとなるカレントミラーを形成するトランジスタＱ1
K，Ｑ1Lと、定電流源Ｉ16とから大略構成されている。
トランジスタＱ1IのベースはトランジスタＱ1Aのベー
ス、コレクタと共通に接続され、トランジスタＱ1Jのベ
ースは基準電位入力端子in12に接続されており、差動対
トランジスタＱ1A，Ｑ1Bにより圧縮された電圧を電流に
伸長して出力する。out12 はその電流出力端である。The current amplifier 15 includes input transistors Q1I and Q1J forming a differential pair and a transistor Q1 forming a current mirror serving as an active load of the differential pair.
K, Q1L and a constant current source I16.
The base of the transistor Q1I is commonly connected to the base and collector of the transistor Q1A, the base of the transistor Q1J is connected to the reference potential input terminal in12, and the voltage compressed by the differential pair transistors Q1A and Q1B is expanded to a current. Output. out12 is the current output terminal.
【００３５】次に動作を説明する。Next, the operation will be described.
【００３６】まず、Ｖin＞Ｖref （第１モード）のとき
にはトランジスタＱ11がオン、トランジスタＱ12がオフ
となるため、トランジスタＱ15がオンとなり、その出力
電流によりコンデンサＣ11が充電され、その電位が上昇
する。First, when Vin> Vref (first mode), the transistor Q11 is turned on and the transistor Q12 is turned off, so that the transistor Q15 is turned on, the output current charges the capacitor C11, and its potential rises.
【００３７】このとき、出力電位Ｖout がＶref を上回
ると、直流動作点安定化回路１３はそのトランジスタＱ
1Gがオンとなるため、コンデンサＣ11を放電させるよう
に働き、コンデンサＣ11の電位を基準電位Ｖref に引戻
そうとする。At this time, when the output potential Vout exceeds Vref, the DC operating point stabilizing circuit 13
Since 1G is turned on, it works to discharge the capacitor C11 and tries to return the potential of the capacitor C11 to the reference potential Vref.
【００３８】次に、Ｖin＜Ｖref （第２モード）のとき
にはトランジスタＱ11がオフ、トランジスタＱ12がオン
となるため、このトランジスタＱ12の出力電流によりコ
ンデンサＣ11が放電し、その電位が下降することとな
る。Next, when Vin <Vref (second mode), the transistor Q11 is turned off and the transistor Q12 is turned on. Therefore, the capacitor C11 is discharged by the output current of the transistor Q12, and its potential drops. .
【００３９】このとき、出力電位Ｖout がＶref を下回
ると、直流動作点安定化回路１３はそのトランジスタＱ
1Fがオンとなるため、トランジスタＱ15をオンさせ、コ
ンデンサＣ11を充電し、コンデンサＣ11の電位を基準電
位Ｖref に引戻そうとする。At this time, when the output potential Vout falls below Vref, the DC operating point stabilizing circuit 13
Since 1F is turned on, the transistor Q15 is turned on, the capacitor C11 is charged, and the potential of the capacitor C11 is returned to the reference potential Vref.
【００４０】また、このときの充放電レートは定電流源
Ｉ11，Ｉ12の状態により決まる。ここでは、図３（ｂ）
に示す矩形波により、図３（ａ）に示す矩形波の立上が
り及び立下がりの各エッジ近傍では定電流源Ｉ11をオフ
させ、バイアス電流を減少させているため、三角波の頂
点近傍ではそれ以外の部分よりも波形の傾斜が緩やかに
なる。The charge / discharge rate at this time is determined by the state of the constant current sources I11 and I12. Here, FIG.
Since the constant current source I11 is turned off near the rising and falling edges of the rectangular wave shown in FIG. 3A and the bias current is reduced by the rectangular wave shown in FIG. The slope of the waveform becomes gentler than the part.
【００４１】更に、この定電流源Ｉ11の切離しに伴っ
て、第２の差動増幅回路１４の定電流源Ｉ15も切離し、
その動作を禁止させているから、Ｖout の出力レベルは
確保される。Further, with the disconnection of the constant current source I11, the constant current source I15 of the second differential amplifier circuit 14 is also disconnected.
Since the operation is prohibited, the output level of Vout is secured.
【００４２】以上のような動作により、図３（ｃ）に示
すように、直流動作点が安定し、かつパイロット信号の
形である正弦波に近い波形が出力として得られることと
なる。By the above operation, as shown in FIG. 3C, a DC operating point is stabilized and a waveform close to a sine wave which is a pilot signal is obtained as an output.
【００４３】なお、実際にパイロット信号除去に使用す
る場合には電流出力端out12 の出力とパイロット信号と
の引き算を行うこととなる。ここでは、直流動作点安定
化回路１３でコンデンサＣ11の出力電位を対数圧縮して
いるため、差動アンプを通して電流出力することは容易
である。When actually used for removing the pilot signal, the output of the current output terminal out12 and the pilot signal are subtracted. Here, since the output potential of the capacitor C11 is logarithmically compressed by the DC operating point stabilizing circuit 13, it is easy to output a current through the differential amplifier.
【００４４】図２は本発明の第２実施例に係る疑似正弦
波発生回路の回路構成を示すものである。FIG. 2 shows a circuit configuration of a pseudo sine wave generating circuit according to a second embodiment of the present invention.
【００４５】この図において、この図に示す回路は、第
１の差動増幅器２１と、出力増幅器２２と、第２の差動
増幅器２４を含む直流動作点安定化回路２３と、電流増
幅器２５とから大略構成されており、図１に示す回路と
ほぼ同様の構成を有しているので、ここでは、異なる点
についてのみ説明する。なお、出力増幅器２２及び電流
増幅器２５は、それぞれ図１に示す出力増幅器１１また
は電流増幅器１５と全く同一の構成を有しているため、
その説明は省略する。In this figure, the circuit shown in the figure includes a DC operating point stabilizing circuit 23 including a first differential amplifier 21, an output amplifier 22, a second differential amplifier 24, and a current amplifier 25. , And has substantially the same configuration as the circuit shown in FIG. 1, and therefore, only different points will be described here. The output amplifier 22 and the current amplifier 25 have exactly the same configuration as the output amplifier 11 or the current amplifier 15 shown in FIG. 1, respectively.
The description is omitted.
【００４６】第１の差動増幅器２１はそのアクティブロ
ード回路が図１に示すものと異なっており、このアクテ
ィブロード回路は、ここでは、差動対の一方を構成する
トランジスタＱ11のコレクタに入力端トランジスタＱ21
が接続され、差動対の他方を構成するトランジスタＱ12
のコレクタに出力トランジスタＱ22が接続されるカレン
トミラー回路により構成されている。また、図示の都合
上、定電流源Ｉ11のトランジスタＱ16のスイッチング機
能をスイッチＳ21で表している。The active load circuit of the first differential amplifier 21 is different from that shown in FIG. 1. This active load circuit has an input terminal connected to the collector of a transistor Q11 constituting one of the differential pairs. Transistor Q21
Are connected to each other to form a transistor Q12
Is connected to the output transistor Q22. For convenience of illustration, the switching function of the transistor Q16 of the constant current source I11 is represented by a switch S21.
【００４７】直流動作点安定化回路２３は、差動対トラ
ンジスタＱ23，Ｑ24と、アクティブロードとなるダイオ
ードを構成するトランジスタＱ25〜Ｑ27と、定電流源Ｉ
21，Ｉ22と、抵抗Ｒ21とからなる対数圧縮回路を備え
る。トランジスタＱ23のベースは出力端out11 に接続さ
れ、トランジスタＱ24のベースは基準電位直流定電圧源
に接続されている。トランジスタＱ26はトランジスタＱ
23のコレクタに接続され、トランジスタＱ27はトランジ
スタＱ24のコレクタに接続され、トランジスタＱ25はト
ランジスタＱ26，Ｑ27と電源Ｖccとの間に接続されてい
る。定電流源Ｉ21はトランジスタＱ23のエミッタとグラ
ンドとの間に接続され、定電流源Ｉ22はトランジスタＱ
24とグランドとの間に接続されている。抵抗Ｒ21はトラ
ンジスタＱ23，Ｑ24のエミッタ間に接続され、差動電流
を流すためのものとされている。The DC operating point stabilizing circuit 23 includes a differential pair transistors Q23 and Q24, transistors Q25 to Q27 forming a diode serving as an active load, and a constant current source I.
A logarithmic compression circuit comprising the resistors 21 and I22 and the resistor R21 is provided. The base of the transistor Q23 is connected to the output terminal out11, and the base of the transistor Q24 is connected to the reference potential DC constant voltage source. The transistor Q26 is the transistor Q
The transistor Q27 is connected to the collector of the transistor Q24, and the transistor Q25 is connected between the transistors Q26 and Q27 and the power supply Vcc. The constant current source I21 is connected between the emitter of the transistor Q23 and the ground, and the constant current source I22 is connected to the transistor Q23.
Connected between 24 and ground. The resistor R21 is connected between the emitters of the transistors Q23 and Q24, and serves to flow a differential current.
【００４８】トランジスタＱ26のダイオードにより変換
された電圧は第２の差動増幅器２４のトランジスタＱ1F
のベースに入力され、トランジスタＱ27のダイオードに
より変換された電圧は第２の差動増幅器２４のトランジ
スタＱ1Gのベースに入力されている。The voltage converted by the diode of the transistor Q26 is applied to the transistor Q1F of the second differential amplifier 24.
The voltage converted by the diode of the transistor Q27 is input to the base of the transistor Q1G of the second differential amplifier 24.
【００４９】これにより、上記Ｖin＞Ｖref （第１モー
ド）のときに、出力電位Ｖout がＶref を上回ると、直
流動作点安定化回路２３はそのトランジスタＱ1Gがオ
ン、Ｑ1Fがオフとなるため、コンデンサＣ11を放電させ
るように働き、コンデンサＣ11の電位を基準電位Ｖref
に引戻そうとする。When the output potential Vout exceeds Vref when Vin> Vref (first mode), the DC operating point stabilizing circuit 23 turns on the transistor Q1G and turns off the transistor Q1F. C11 acts to discharge, and the potential of the capacitor C11 is changed to the reference potential Vref.
Try to return to.
【００５０】次に、Ｖin＜Ｖref （第２モード）のとき
に、出力電位Ｖout がＶref を下回ると、直流動作点安
定化回路１３はそのトランジスタＱ1Fがオンとなるた
め、トランジスタＱ22を経て、コンデンサＣ11を充電
し、コンデンサＣ11の電位を基準電位Ｖref に引戻そう
とするものである。Next, when Vin <Vref (second mode), when the output potential Vout falls below Vref, the DC operating point stabilizing circuit 13 turns on the transistor Q1F. C11 is charged, and the potential of the capacitor C11 is returned to the reference potential Vref.
【００５１】なお、この第２の差動増幅回路２４におい
ても、図示都合上、定電流源Ｉ15のトランジスタＱ1Hの
スイッチング機能をスイッチＳ22として表している。In the second differential amplifier circuit 24, the switching function of the transistor Q1H of the constant current source I15 is represented as a switch S22 for convenience of illustration.
【００５２】その他の構成は図１のものと同様であり、
本実施例によっても図１の実施例と同等の作用効果が得
られるものである。Other configurations are the same as those in FIG.
According to this embodiment, the same operation and effect as those of the embodiment of FIG. 1 can be obtained.
【００５３】[0053]
【発明の効果】以上説明したように本発明によれば、コ
ンデンサの出力電位を圧縮し、その圧縮電位によって第
２の差動増幅回路を作動させ、この差動増幅回路の出力
電流で出力電位を基準電位に戻す方向にコンデンサの充
放電を行うことによって、直流動作点を基準電位に安定
化させるようになっているので、大きな容量や抵抗を必
要とすることなく必要な出力レベルを得ることができ、
全回路素子の集積化が可能となる。As described above, according to the present invention, the output potential of the capacitor is compressed, the second differential amplifier circuit is operated by the compressed potential, and the output current of the differential amplifier circuit is used as the output potential. The DC operating point is stabilized at the reference potential by charging and discharging the capacitor in the direction to return the reference potential to the reference potential, so that the required output level can be obtained without requiring a large capacitance or resistance. Can be
All circuit elements can be integrated.
【００５４】また、第１、第２の差動増幅回路のバイア
スを矩形波信号のタイミングによって可変することによ
り、出力を、パイロット信号と同じ状態、すなわち正弦
波に近付けることができる。Further, by varying the bias of the first and second differential amplifier circuits according to the timing of the rectangular wave signal, the output can be made to be in the same state as the pilot signal, that is, close to a sine wave.
【図１】本発明の第１実施例に係るパイロット信号除去
用疑似正弦波発生回路の回路図。FIG. 1 is a circuit diagram of a pseudo sine wave generating circuit for removing a pilot signal according to a first embodiment of the present invention.
【図２】本発明の第２実施例に係るパイロット信号除去
用疑似正弦波発生回路の回路図。FIG. 2 is a circuit diagram of a pilot signal removing pseudo sine wave generation circuit according to a second embodiment of the present invention.
【図３】図１、図２に示す回路の動作説明用タイミング
チャート。FIG. 3 is a timing chart for explaining the operation of the circuits shown in FIGS. 1 and 2;
【図４】従来のパイロット信号除去用三角波発生回路の
回路図。FIG. 4 is a circuit diagram of a conventional pilot signal removing triangular wave generating circuit.
【図５】図４に示す回路の動作説明用タイミングチャー
ト。FIG. 5 is a timing chart for explaining the operation of the circuit shown in FIG. 4;
１１ 第１の差動増幅回路 １２ 出力増幅回路 １３ 直流動作点安定化回路 １４ 第２の差動増幅回路 Reference Signs List 11 first differential amplifier circuit 12 output amplifier circuit 13 DC operating point stabilization circuit 14 second differential amplifier circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04H 5/00 H03B 28/00 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04H 5/00 H03B 28/00
Claims (4)
るステレオ復調用パイロット信号を除去するための信号
を発生するＦＭステレオ復調器用信号発生回路であっ
て、 コンデンサと、 該コンデンサの電位を出力する出力増幅回路と、 前記パイロット信号と同一周波数で該パイロット信号に
同期する矩形波を入力とし、該矩形波のレベルが第１の
状態のときには前記コンデンサが充電される方向の電流
を出力し、かつ該矩形波のレベルが第２の状態のときに
は前記コンデンサが放電を行う方向の電流を出力するこ
とにより、前記コンデンサの充放電制御を行う第１の差
動増幅回路と、 前記出力増幅回路の出力電位を基準電位と比較すること
により圧縮した形で出力する電圧圧縮回路と、 該電圧圧縮回路の出力電位に基づき、前記出力増幅回路
の出力電位が基準電位より高いときには前記コンデンサ
が放電を行う方向の電流を出力し、前記出力増幅回路の
出力電位が基準電位より低いときには前記コンデンサが
充電される方向の電流を出力することにより、前記出力
増幅回路の出力電位を前記基準電位に戻す方向に前記コ
ンデンサの充放電制御を行う第２の差動増幅器とを備え
ているＦＭステレオ復調器用信号発生回路。An FM stereo demodulator signal generating circuit for generating a signal for removing a pilot signal for stereo demodulation contained in a composite signal subjected to FM detection, comprising: a capacitor; and an output for outputting a potential of the capacitor. An amplifier circuit, a rectangular wave synchronized with the pilot signal at the same frequency as the pilot signal is input, and when the level of the rectangular wave is in the first state, a current in a direction in which the capacitor is charged is output; A first differential amplifier circuit that controls charging and discharging of the capacitor by outputting a current in a direction in which the capacitor discharges when the level of the rectangular wave is in the second state; and an output potential of the output amplifier circuit. A voltage compression circuit that outputs a signal in a compressed form by comparing the output voltage with a reference potential; When the output potential of the path is higher than the reference potential, the capacitor outputs a current in the direction in which the capacitor discharges, and when the output potential of the output amplifier circuit is lower than the reference potential, outputs a current in the direction in which the capacitor is charged. A signal generator for an FM stereo demodulator, comprising: a second differential amplifier that controls charging and discharging of the capacitor in a direction to return the output potential of the output amplifier circuit to the reference potential.
しその出力電流が可変とされた第１の定電流源と、 第２の差動増幅回路のバイアス回路を構成しその出力電
流が可変とされた第２の定電流源と、 パイロット信号の整数倍の周波数で該パイロット信号と
同期して前記第１、第２の定電流源の出力電流を可変制
御するバイアス制御手段とを備えている請求項１記載の
ＦＭステレオ復調器用信号発生回路。2. A first constant current source which forms a bias circuit of a first differential amplifier circuit and whose output current is variable, and an output current which forms a bias circuit of a second differential amplifier circuit and And a bias control means for variably controlling the output currents of the first and second constant current sources in synchronization with the pilot signal at an integral multiple of the frequency of the pilot signal. 2. The signal generating circuit for an FM stereo demodulator according to claim 1, further comprising:
力され、かつ該ベースとコレクタとがショートされた第
１のトランジスタと、 基準電位がそのベースに入力され、かつ前記第１のトラ
ンジスタと差動対を構成する第２のトランジスタと、 前記第１、第２のトランジスタからなる差動対のアクテ
ィブロードを構成するカレントミラー回路とを備え、該
カレントミラー回路の出力端を第２の差動増幅回路の一
方の入力端に接続し、該第２の差動増幅回路の他方の入
力端には基準電位を入力するようにした請求項１、２の
うちいずれか１項記載のＦＭステレオ復調器用信号発生
回路。3. A voltage compression circuit comprising: a first transistor having an output potential of an output amplifying circuit input to a base thereof via a resistor, and a base and a collector short-circuited; and a reference potential input to the base. A second transistor forming a differential pair with the first transistor, and a current mirror circuit forming an active load of the differential pair including the first and second transistors. 3. The circuit according to claim 1, wherein an output terminal of the circuit is connected to one input terminal of the second differential amplifier circuit, and a reference potential is input to the other input terminal of the second differential amplifier circuit. The signal generation circuit for an FM stereo demodulator according to any one of the preceding claims.
のトランジスタと、 基準電位がそのベースに入力され、かつ前記第１のトラ
ンジスタと差動対を構成する第２のトランジスタと、 前記第１、第２のトランジスタ各々の出力電流を電圧に
変換する第１、第２のダイオードと を備え、前記第１のダイオードを第２の差動増幅回路の
一方の入力端に接続し、前記第２のダイオードを該第２
の差動増幅回路の他方の入力端に接続した請求項１、２
のうちいずれか１項記載のＦＭステレオ復調器用信号発
生回路。4. The voltage compression circuit according to claim 1, wherein the output potential of the output amplification circuit is inputted to a base thereof.
A second transistor that receives a reference potential at its base and forms a differential pair with the first transistor; and a second transistor that converts an output current of each of the first and second transistors into a voltage. And a second diode, wherein the first diode is connected to one input terminal of a second differential amplifier circuit, and the second diode is connected to the second diode.
3. The differential amplifier circuit according to claim 1, wherein the second input terminal is connected to the other input terminal.
The signal generation circuit for an FM stereo demodulator according to any one of the preceding claims.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099864A JP3015585B2 (en) | 1992-04-20 | 1992-04-20 | Signal generation circuit for FM stereo demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099864A JP3015585B2 (en) | 1992-04-20 | 1992-04-20 | Signal generation circuit for FM stereo demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05300109A JPH05300109A (en) | 1993-11-12 |
| JP3015585B2 true JP3015585B2 (en) | 2000-03-06 |
Family
ID=14258676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4099864A Expired - Lifetime JP3015585B2 (en) | 1992-04-20 | 1992-04-20 | Signal generation circuit for FM stereo demodulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3015585B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4889849B2 (en) * | 2000-09-27 | 2012-03-07 | オンセミコンダクター・トレーディング・リミテッド | Sine wave generator |
| JP4746570B2 (en) * | 2007-01-26 | 2011-08-10 | 旭化成エレクトロニクス株式会社 | Waveform generator |
| JP5035391B2 (en) | 2010-01-12 | 2012-09-26 | 株式会社デンソー | Signal output circuit |
-
1992
- 1992-04-20 JP JP4099864A patent/JP3015585B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05300109A (en) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4298884A (en) | Chroma amplifier and color killer | |
| JPH09260974A (en) | Amplifier circuit | |
| US3781699A (en) | Differential amplifier circuit | |
| US4219781A (en) | Transistor amplifier circuit | |
| US20010017489A1 (en) | Power supply device | |
| JP3015585B2 (en) | Signal generation circuit for FM stereo demodulator | |
| JP2004362335A (en) | Reference voltage generation circuit | |
| JP3675371B2 (en) | Voltage regulator | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| EP0433896B1 (en) | Low-noise preamplifier stage, in particular for magnetic heads | |
| EP0905894A2 (en) | Data receiver using waveform shaping | |
| JP3100664B2 (en) | Comparator circuit device for integrator and comparison method | |
| KR910009559B1 (en) | Sample and hold circuit | |
| US5262688A (en) | Operational amplifier circuit | |
| JPS58103207A (en) | Power supply circuit of amplifier | |
| US4230980A (en) | Bias circuit | |
| US20030201828A1 (en) | Operational amplifier | |
| US3943385A (en) | Time switch circuit having a switch-back time delay | |
| JPH03117015A (en) | Emitter coupled multivibrator circuit | |
| JPH07104370B2 (en) | Audio signal peak hold circuit | |
| JPS6358405B2 (en) | ||
| JP3190481B2 (en) | Setup adjustment circuit | |
| JPH05150847A (en) | Power supply circuit | |
| JP2915620B2 (en) | Gamma correction circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |