JP3012850B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP3012850B2 JP3012850B2 JP5302239A JP30223993A JP3012850B2 JP 3012850 B2 JP3012850 B2 JP 3012850B2 JP 5302239 A JP5302239 A JP 5302239A JP 30223993 A JP30223993 A JP 30223993A JP 3012850 B2 JP3012850 B2 JP 3012850B2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- filter
- output
- control amplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、自動利得制御回路に関
し、特にフィルタを備える自動利得制御回路に関する。
し、特にフィルタを備える自動利得制御回路に関する。
【０００２】
【従来の技術】従来の自動利得制御回路（以下「ＡＧＣ
回路」という）は、図２に示すように、利得制御アンプ
３と、フィルタ５と、レベル検波器６と、ローパスフィ
ルタ（ＬＰＦ）９を有している（例えば特開昭６０−１
１６２１３号公報参照）。
回路」という）は、図２に示すように、利得制御アンプ
３と、フィルタ５と、レベル検波器６と、ローパスフィ
ルタ（ＬＰＦ）９を有している（例えば特開昭６０−１
１６２１３号公報参照）。
【０００３】端子１に入力された信号は利得制御アンプ
３によって増幅され、フィルタ５によって所定の周波数
特性を持ち、端子２に出力される。またその出力信号は
レベル検波器６により検波され、ローパスフィルタ９を
介して利得制御アンプ３に、利得制御電圧として帰還さ
れる。これにより、端子２には一定レベルの信号が常に
出力される。また、このＡＧＣ回路は、自動利得制御系
のループ内で且つ利得制御アンプ３の後にフィルタ５を
挿入したので、フィルタ５のダイナミックレンジが小さ
くてよく、フィルタ５がループ内に挿入されているため
フィルタ特性の製造上のばらつきは負帰還により緩和さ
れ均一な出力が得られる。
３によって増幅され、フィルタ５によって所定の周波数
特性を持ち、端子２に出力される。またその出力信号は
レベル検波器６により検波され、ローパスフィルタ９を
介して利得制御アンプ３に、利得制御電圧として帰還さ
れる。これにより、端子２には一定レベルの信号が常に
出力される。また、このＡＧＣ回路は、自動利得制御系
のループ内で且つ利得制御アンプ３の後にフィルタ５を
挿入したので、フィルタ５のダイナミックレンジが小さ
くてよく、フィルタ５がループ内に挿入されているため
フィルタ特性の製造上のばらつきは負帰還により緩和さ
れ均一な出力が得られる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来のＡＧＣ回路では、フィルタ５の通過域内の周波数特
性にばらつきが生じた場合、そのばらつきによりＡＧＣ
動作範囲が変化してしまうという問題点があった。
来のＡＧＣ回路では、フィルタ５の通過域内の周波数特
性にばらつきが生じた場合、そのばらつきによりＡＧＣ
動作範囲が変化してしまうという問題点があった。
【０００５】これを具体的に説明すると、例えば、フィ
ルタ５の通過域内の減衰率を０ｄＢと見積り、ＡＧＣ動
作範囲が最小入力レベル−６０ｄＢｍ、最大入力レベル
−２０ｄＢｍで、最終出力レベルが常に−３０ｄＢｍと
なるＡＧＣ回路を設計したとする。
ルタ５の通過域内の減衰率を０ｄＢと見積り、ＡＧＣ動
作範囲が最小入力レベル−６０ｄＢｍ、最大入力レベル
−２０ｄＢｍで、最終出力レベルが常に−３０ｄＢｍと
なるＡＧＣ回路を設計したとする。
【０００６】最小入力レベルは、利得制御アンプ３及び
フィルタ５の合計の最大利得（この場合＋３０ｄＢ）に
よって決まる値（最小入力レベル＝最終出力レベル−最
大利得）であり、また最大入力レベルは、利得制御アン
プ３の入力ダイナミックレンジ（この場合、−２０ｄＢ
ｍ程度）によって決まる値である。ここに、入力ダイナ
ミックレンジとは入力しても歪を生じない最大入力レベ
ルを表す。
フィルタ５の合計の最大利得（この場合＋３０ｄＢ）に
よって決まる値（最小入力レベル＝最終出力レベル−最
大利得）であり、また最大入力レベルは、利得制御アン
プ３の入力ダイナミックレンジ（この場合、−２０ｄＢ
ｍ程度）によって決まる値である。ここに、入力ダイナ
ミックレンジとは入力しても歪を生じない最大入力レベ
ルを表す。
【０００７】フィルタは、例えば数１００ＭＨｚ以上の
高周波帯域では低周波に比べ通過域の周波数特性のばら
つきが増大する。ここで、フィルタ５の通過域の周波数
特性にばらつきが生じ、仮にその減衰率が−５ｄＢ有っ
たとする。すると利得制御アンプ３とフィルタ５の合計
の最大利得は、設計値３０ｄＢからフィルタ５のばらつ
き分５ｄＢ減り、２５ｄＢとなる。このため、最小入力
レベルは−６０ｄＢｍから−５５ｄＢｍに変化してしま
う。
高周波帯域では低周波に比べ通過域の周波数特性のばら
つきが増大する。ここで、フィルタ５の通過域の周波数
特性にばらつきが生じ、仮にその減衰率が−５ｄＢ有っ
たとする。すると利得制御アンプ３とフィルタ５の合計
の最大利得は、設計値３０ｄＢからフィルタ５のばらつ
き分５ｄＢ減り、２５ｄＢとなる。このため、最小入力
レベルは−６０ｄＢｍから−５５ｄＢｍに変化してしま
う。
【０００８】このように従来のＡＧＣ回路においては、
利得制御アンプとレベル検波器の間に接続されるフィル
タの通過域における周波数特性、特に減衰率のばらつき
により、ＡＧＣ回路の動作範囲が変化してしまうという
問題があった。
利得制御アンプとレベル検波器の間に接続されるフィル
タの通過域における周波数特性、特に減衰率のばらつき
により、ＡＧＣ回路の動作範囲が変化してしまうという
問題があった。
【０００９】従って、本発明は前記従来の問題点を解消
し、フィルタの通過域における周波数特性にばらつきが
生じてもＡＧＣ回路の動作範囲が変化しない改良された
ＡＧＣ回路を提供することを目的とする。
し、フィルタの通過域における周波数特性にばらつきが
生じてもＡＧＣ回路の動作範囲が変化しない改良された
ＡＧＣ回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記目的を達成するため
本発明は、入力信号を増幅する第１の利得制御アンプ
と、前記第１の利得制御アンプの出力に対し所定の周波
数特性を与えて出力するフィルタと、該フィルタに接続
され該フィルタの出力に基づき前記第１の利得制御アン
プに利得制御電圧を供給する第１の検波回路とを備えた
自動利得制御回路において、前記第１の利得制御アンプ
と前記フィルタとの間に、第２の利得制御アンプと、前
記第２の利得制御アンプの利得を制御する利得制御電圧
を供給する制御回路を設け、前記フィルタの少なくとも
通過域における減衰量を自動補正することで前記フィル
タの挿入による減衰を補償し、前記制御回路が、前記第
１の利得制御アンプの出力を検波する第２の検波回路
と、前記第２の検波回路の出力と前記フィルタに接続さ
れた前記第１の検波回路の出力を引き算する引き算回路
と、を備え、前記引き算回路の出力を前記第２の利得制
御アンプの利得制御電圧として供給する、ことを特徴と
する自動利得制御装置を提供する。
本発明は、入力信号を増幅する第１の利得制御アンプ
と、前記第１の利得制御アンプの出力に対し所定の周波
数特性を与えて出力するフィルタと、該フィルタに接続
され該フィルタの出力に基づき前記第１の利得制御アン
プに利得制御電圧を供給する第１の検波回路とを備えた
自動利得制御回路において、前記第１の利得制御アンプ
と前記フィルタとの間に、第２の利得制御アンプと、前
記第２の利得制御アンプの利得を制御する利得制御電圧
を供給する制御回路を設け、前記フィルタの少なくとも
通過域における減衰量を自動補正することで前記フィル
タの挿入による減衰を補償し、前記制御回路が、前記第
１の利得制御アンプの出力を検波する第２の検波回路
と、前記第２の検波回路の出力と前記フィルタに接続さ
れた前記第１の検波回路の出力を引き算する引き算回路
と、を備え、前記引き算回路の出力を前記第２の利得制
御アンプの利得制御電圧として供給する、ことを特徴と
する自動利得制御装置を提供する。
【００１１】
【作用】上記構成のもと本発明においては、フィルタ出
力の検波出力電圧に基づき第１の利得増幅アンプの利得
を制御すると共に、第１の利得増幅アンプの出力とフィ
ルタ出力とが同一レベルとなるように（すなわち第２の
利得制御アンプとフィルタとの合計利得が０ｄＢとなる
ように）、第２の利得制御アンプの利得を制御するため
に、フィルタの通過域の減衰率を自動的に補正すること
を可能とし、フィルタの通過域内の周波数特性がばらつ
いてもＡＧＣ動作の入力レベルの範囲は変わらない。
力の検波出力電圧に基づき第１の利得増幅アンプの利得
を制御すると共に、第１の利得増幅アンプの出力とフィ
ルタ出力とが同一レベルとなるように（すなわち第２の
利得制御アンプとフィルタとの合計利得が０ｄＢとなる
ように）、第２の利得制御アンプの利得を制御するため
に、フィルタの通過域の減衰率を自動的に補正すること
を可能とし、フィルタの通過域内の周波数特性がばらつ
いてもＡＧＣ動作の入力レベルの範囲は変わらない。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一の実施例のＡＧＣ回路の構成を示
すブロック図である。
る。図１は本発明の一の実施例のＡＧＣ回路の構成を示
すブロック図である。
【００１３】端子１に入力された信号は、利得制御アン
プ３，４を介して増幅されフィルタ５によって所定の周
波数特性を持ち、端子２に出力される。
プ３，４を介して増幅されフィルタ５によって所定の周
波数特性を持ち、端子２に出力される。
【００１４】利得制御アンプ３の利得制御電圧は、端子
２の出力レベルから、レベル検波器６、ローパスフィル
タ９を介して得られる電圧であり、端子２の出力レベル
は一定に保たれる。
２の出力レベルから、レベル検波器６、ローパスフィル
タ９を介して得られる電圧であり、端子２の出力レベル
は一定に保たれる。
【００１５】利得制御アンプ４の利得制御電圧は、端子
２の出力レベルと利得制御アンプ３の出力レベルとをそ
れぞれレベル検波器６，７、及びローパスフィルタ９，
１０を介して入力する引き算回路８の出力電圧である。
２の出力レベルと利得制御アンプ３の出力レベルとをそ
れぞれレベル検波器６，７、及びローパスフィルタ９，
１０を介して入力する引き算回路８の出力電圧である。
【００１６】利得制御アンプ４は、フィルタ５の通過域
における減衰率のばらつきを補正しうる最大利得を有し
ており、また利得制御アンプ４の利得制御電圧は、利得
制御アンプ３の出力レベルとフィルタ５の出力レベルと
の差が０ｄＢになるように、すなわち、フィルタ５の通
過域において、利得制御アンプ４とフィルタ５の合計利
得が０ｄＢになるように作用する。
における減衰率のばらつきを補正しうる最大利得を有し
ており、また利得制御アンプ４の利得制御電圧は、利得
制御アンプ３の出力レベルとフィルタ５の出力レベルと
の差が０ｄＢになるように、すなわち、フィルタ５の通
過域において、利得制御アンプ４とフィルタ５の合計利
得が０ｄＢになるように作用する。
【００１７】従って、利得制御アンプ３の最大利得と、
前記合計利得（＝０ｄＢ）との和は常に一定とされ、Ａ
ＧＣ回路の最小入力レベルは変化しない。具体的には、
フィルタ５の周波数特性にばらつきが生じ通過域におけ
る減衰率が例えば−５ｄＢ有った場合、利得制御アンプ
４の利得を＋５ｄＢと制御することによってフィルタ５
の減衰率が自動的に補正されるため、ＡＧＣ回路の最小
入力レベルは一定に保たれる。
前記合計利得（＝０ｄＢ）との和は常に一定とされ、Ａ
ＧＣ回路の最小入力レベルは変化しない。具体的には、
フィルタ５の周波数特性にばらつきが生じ通過域におけ
る減衰率が例えば−５ｄＢ有った場合、利得制御アンプ
４の利得を＋５ｄＢと制御することによってフィルタ５
の減衰率が自動的に補正されるため、ＡＧＣ回路の最小
入力レベルは一定に保たれる。
【００１８】図３は、図１の引き算回路８の一例であ
る。同図に示すように、引き算回路は入力端１１，１
２、抵抗１４〜１７、電圧源１９、オペアンプ１８、出
力端１３から構成される。ここで、端子１１，１２の電
圧をＶ11，Ｖ12、抵抗１４，１５の大きさをＲ1，抵抗
１６，１７の大きさをＲ2、電圧源１９の電圧値をＶ19
とすると、出力端１３の電圧Ｖ13は、次式で与えられ
る。
る。同図に示すように、引き算回路は入力端１１，１
２、抵抗１４〜１７、電圧源１９、オペアンプ１８、出
力端１３から構成される。ここで、端子１１，１２の電
圧をＶ11，Ｖ12、抵抗１４，１５の大きさをＲ1，抵抗
１６，１７の大きさをＲ2、電圧源１９の電圧値をＶ19
とすると、出力端１３の電圧Ｖ13は、次式で与えられ
る。
【００１９】
【数１】
【００２０】本発明に係るＡＧＣ回路は、例えばチュー
ナー、ＡＣＣ（搬送色信号に対するＡＧＣ）等の映像信
号処理システムに適用される（例えばフィルタ５として
ＳＡＷフィルタ等が用いられる）他、各種自動利得制御
系に適用可能である。
ナー、ＡＣＣ（搬送色信号に対するＡＧＣ）等の映像信
号処理システムに適用される（例えばフィルタ５として
ＳＡＷフィルタ等が用いられる）他、各種自動利得制御
系に適用可能である。
【００２１】
【発明の効果】以上説明したように、本発明は、２つの
利得制御アンプ、２つのレベル検波器、及び引き算回路
を設け、フィルタ出力の検波出力電圧に基づき第１の利
得増幅アンプの利得を制御すると共に、第２の利得制御
アンプとフィルタとの合計利得が０ｄＢとなるように第
２の利得制御アンプの利得を制御するために、フィルタ
の通過域内における減衰率を自動的に補正することを可
能とし、フィルタの通過域内の周波数特性がばらついて
もＡＧＣ動作の入力レベル範囲が変わらないという利点
を有する。また、請求項４に規定される回路構成におい
て、引き算回路を差動増幅器で構成した場合、制御回路
の集積化、小型化に資する。
利得制御アンプ、２つのレベル検波器、及び引き算回路
を設け、フィルタ出力の検波出力電圧に基づき第１の利
得増幅アンプの利得を制御すると共に、第２の利得制御
アンプとフィルタとの合計利得が０ｄＢとなるように第
２の利得制御アンプの利得を制御するために、フィルタ
の通過域内における減衰率を自動的に補正することを可
能とし、フィルタの通過域内の周波数特性がばらついて
もＡＧＣ動作の入力レベル範囲が変わらないという利点
を有する。また、請求項４に規定される回路構成におい
て、引き算回路を差動増幅器で構成した場合、制御回路
の集積化、小型化に資する。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来のＡＧＣ回路の構成を示すブロック図であ
る。
る。
【図３】図１に示した引き算回路８の一例を示す回路構
成図である。
成図である。
１，２，１１〜１３ 端子 ３，４ 利得制御アンプ ５ フィルタ ６，７ レベル検波器 ８ 引き算回路 ９，１０ ローパスフィルタ １４〜１７ 抵抗 １８ オペアンプ １９ 定電圧源
Claims (4)
- 【請求項１】 入力信号を増幅する第１の利得制御アン
プと、前記第１の利得制御アンプの出力に対し所定の周
波数特性を与えて出力するフィルタと、該フィルタに接
続され該フィルタの出力に基づき前記第１の利得制御ア
ンプに利得制御電圧を供給する第１の検波回路とを備え
た自動利得制御回路において、 前記第１の利得制御アンプと前記フィルタとの間に、第
２の利得制御アンプと、前記第２の利得制御アンプの利
得を制御する利得制御電圧を供給する制御回路を設け、
前記フィルタの少なくとも通過域における減衰量を自動
補正することで前記フィルタの挿入による減衰を補償
し、 前記制御回路が、前記第１の利得制御アンプの出力を検
波する第２の検波回路と、前記第２の検波回路の出力と
前記フィルタに接続された前記第１の検波回路の出力を
引き算する引き算回路と、を備え、前記引き算回路の出
力を前記第２の利得制御アンプの利得制御電圧として供
給する、 ことを特徴とする自動利得制御装置。 - 【請求項２】 前記制御回路が、前記第２の利得制御ア
ンプと前記フィルタの合計利得が略１（＝０ｄＢ）とな
るように前記第２の利得制御アンプに利得制御電圧を供
給するように制御することを特徴とする請求項１記載の
自動利得制御装置。 - 【請求項３】 入力信号を入力とする第１の利得制御ア
ンプと、前記第１の利得制御アンプの出力を入力とする
第２の利得制御アンプと、前記第２の利得制御アンプの
出力を入力とするフィルタと、前記フィルタの出力レベ
ルを検出する第１の検波器と、前記第１の利得制御アン
プの出力レベルを検出する第２の検波器と、前記第１の
検波器の出力を入力とし出力を前記第１の利得制御アン
プに利得制御電圧として供給する第１のローパスフィル
タと、前記第２の検波器の出力を入力とする第２のロー
パスフィルタと、前記第１及び第２のローパスフィルタ
の出力を入力としこれらの差分を前記第２の利得制御ア
ンプに利得制御電圧として供給する引き算回路と、を備
えることを特徴とする自動利得制御回路。 - 【請求項４】 前記引き算回路が差動増幅器で構成され
たことを特徴とする請求項３記載の自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302239A JP3012850B2 (ja) | 1993-11-09 | 1993-11-09 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302239A JP3012850B2 (ja) | 1993-11-09 | 1993-11-09 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07135433A JPH07135433A (ja) | 1995-05-23 |
| JP3012850B2 true JP3012850B2 (ja) | 2000-02-28 |
Family
ID=17906633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5302239A Expired - Lifetime JP3012850B2 (ja) | 1993-11-09 | 1993-11-09 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012850B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5536663U (ja) * | 1978-08-31 | 1980-03-08 | ||
| JPS59111410A (ja) * | 1982-12-17 | 1984-06-27 | Matsushita Electric Ind Co Ltd | 感度自動切換装置 |
-
1993
- 1993-11-09 JP JP5302239A patent/JP3012850B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07135433A (ja) | 1995-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3174340B2 (ja) | 受信機の自動利得制御装置 | |
| JP2871889B2 (ja) | 高周波電力増幅装置 | |
| US6107880A (en) | Method and apparatus for increasing the linearity of the phase and gain of a power amplifier circuit | |
| JP4017602B2 (ja) | Ｅｄｇｅ電力検出器／制御器 | |
| KR100598696B1 (ko) | 전력 검출 회로를 포함하는 자동 이득 제어 회로. | |
| US7218258B2 (en) | Method and system for mixed analog-digital automatic gain control | |
| US6075978A (en) | Automatic gain control system and method of automatic gain control | |
| EP0328346A2 (en) | Noise reduction circuits | |
| EP0106368B1 (en) | Noise reduction circuit arrangement of solid-state video camera | |
| US5262863A (en) | Video signal processor having an adjustable noise cancelling circuit | |
| JP3012850B2 (ja) | 自動利得制御回路 | |
| JP3263017B2 (ja) | 検波回路およびそれを用いた送信装置ならびに受信装置 | |
| GB2123231A (en) | Gain control of audio-amplifying systems | |
| GB2088176A (en) | An am stereo receiver | |
| US5633690A (en) | Automatic gain control circuit of a video processing system and method therefor | |
| JP3257033B2 (ja) | 自動利得制御増幅装置 | |
| JP2693427B2 (ja) | 光受信ａｇｃ装置 | |
| EP0451283B1 (en) | Processing circuit for video signal | |
| US6483367B2 (en) | Circuit arrangement for generating and amplifying an amplitude limited DC signal | |
| US5185569A (en) | Peak value detecting circuit | |
| JPH06244645A (ja) | 増幅回路 | |
| JP2922524B2 (ja) | 電力増幅装置 | |
| JP2574706B2 (ja) | 送信機 | |
| JPH0746763B2 (ja) | 多段信号伝送装置 | |
| KR100394498B1 (ko) | 영상신호의윤곽보정회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |