JP3012850B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP3012850B2 JP3012850B2 JP5302239A JP30223993A JP3012850B2 JP 3012850 B2 JP3012850 B2 JP 3012850B2 JP 5302239 A JP5302239 A JP 5302239A JP 30223993 A JP30223993 A JP 30223993A JP 3012850 B2 JP3012850 B2 JP 3012850B2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- filter
- output
- control amplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【0001】
【産業上の利用分野】本発明は、自動利得制御回路に関
し、特にフィルタを備える自動利得制御回路に関する。
し、特にフィルタを備える自動利得制御回路に関する。
【0002】
【従来の技術】従来の自動利得制御回路(以下「AGC
回路」という)は、図2に示すように、利得制御アンプ
3と、フィルタ5と、レベル検波器6と、ローパスフィ
ルタ(LPF)9を有している(例えば特開昭60−1
16213号公報参照)。
回路」という)は、図2に示すように、利得制御アンプ
3と、フィルタ5と、レベル検波器6と、ローパスフィ
ルタ(LPF)9を有している(例えば特開昭60−1
16213号公報参照)。
【0003】端子1に入力された信号は利得制御アンプ
3によって増幅され、フィルタ5によって所定の周波数
特性を持ち、端子2に出力される。またその出力信号は
レベル検波器6により検波され、ローパスフィルタ9を
介して利得制御アンプ3に、利得制御電圧として帰還さ
れる。これにより、端子2には一定レベルの信号が常に
出力される。また、このAGC回路は、自動利得制御系
のループ内で且つ利得制御アンプ3の後にフィルタ5を
挿入したので、フィルタ5のダイナミックレンジが小さ
くてよく、フィルタ5がループ内に挿入されているため
フィルタ特性の製造上のばらつきは負帰還により緩和さ
れ均一な出力が得られる。
3によって増幅され、フィルタ5によって所定の周波数
特性を持ち、端子2に出力される。またその出力信号は
レベル検波器6により検波され、ローパスフィルタ9を
介して利得制御アンプ3に、利得制御電圧として帰還さ
れる。これにより、端子2には一定レベルの信号が常に
出力される。また、このAGC回路は、自動利得制御系
のループ内で且つ利得制御アンプ3の後にフィルタ5を
挿入したので、フィルタ5のダイナミックレンジが小さ
くてよく、フィルタ5がループ内に挿入されているため
フィルタ特性の製造上のばらつきは負帰還により緩和さ
れ均一な出力が得られる。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来のAGC回路では、フィルタ5の通過域内の周波数特
性にばらつきが生じた場合、そのばらつきによりAGC
動作範囲が変化してしまうという問題点があった。
来のAGC回路では、フィルタ5の通過域内の周波数特
性にばらつきが生じた場合、そのばらつきによりAGC
動作範囲が変化してしまうという問題点があった。
【0005】これを具体的に説明すると、例えば、フィ
ルタ5の通過域内の減衰率を0dBと見積り、AGC動
作範囲が最小入力レベル−60dBm、最大入力レベル
−20dBmで、最終出力レベルが常に−30dBmと
なるAGC回路を設計したとする。
ルタ5の通過域内の減衰率を0dBと見積り、AGC動
作範囲が最小入力レベル−60dBm、最大入力レベル
−20dBmで、最終出力レベルが常に−30dBmと
なるAGC回路を設計したとする。
【0006】最小入力レベルは、利得制御アンプ3及び
フィルタ5の合計の最大利得(この場合+30dB)に
よって決まる値(最小入力レベル=最終出力レベル−最
大利得)であり、また最大入力レベルは、利得制御アン
プ3の入力ダイナミックレンジ(この場合、−20dB
m程度)によって決まる値である。ここに、入力ダイナ
ミックレンジとは入力しても歪を生じない最大入力レベ
ルを表す。
フィルタ5の合計の最大利得(この場合+30dB)に
よって決まる値(最小入力レベル=最終出力レベル−最
大利得)であり、また最大入力レベルは、利得制御アン
プ3の入力ダイナミックレンジ(この場合、−20dB
m程度)によって決まる値である。ここに、入力ダイナ
ミックレンジとは入力しても歪を生じない最大入力レベ
ルを表す。
【0007】フィルタは、例えば数100MHz以上の
高周波帯域では低周波に比べ通過域の周波数特性のばら
つきが増大する。ここで、フィルタ5の通過域の周波数
特性にばらつきが生じ、仮にその減衰率が−5dB有っ
たとする。すると利得制御アンプ3とフィルタ5の合計
の最大利得は、設計値30dBからフィルタ5のばらつ
き分5dB減り、25dBとなる。このため、最小入力
レベルは−60dBmから−55dBmに変化してしま
う。
高周波帯域では低周波に比べ通過域の周波数特性のばら
つきが増大する。ここで、フィルタ5の通過域の周波数
特性にばらつきが生じ、仮にその減衰率が−5dB有っ
たとする。すると利得制御アンプ3とフィルタ5の合計
の最大利得は、設計値30dBからフィルタ5のばらつ
き分5dB減り、25dBとなる。このため、最小入力
レベルは−60dBmから−55dBmに変化してしま
う。
【0008】このように従来のAGC回路においては、
利得制御アンプとレベル検波器の間に接続されるフィル
タの通過域における周波数特性、特に減衰率のばらつき
により、AGC回路の動作範囲が変化してしまうという
問題があった。
利得制御アンプとレベル検波器の間に接続されるフィル
タの通過域における周波数特性、特に減衰率のばらつき
により、AGC回路の動作範囲が変化してしまうという
問題があった。
【0009】従って、本発明は前記従来の問題点を解消
し、フィルタの通過域における周波数特性にばらつきが
生じてもAGC回路の動作範囲が変化しない改良された
AGC回路を提供することを目的とする。
し、フィルタの通過域における周波数特性にばらつきが
生じてもAGC回路の動作範囲が変化しない改良された
AGC回路を提供することを目的とする。
【0010】
【課題を解決するための手段】前記目的を達成するため
本発明は、入力信号を増幅する第1の利得制御アンプ
と、前記第1の利得制御アンプの出力に対し所定の周波
数特性を与えて出力するフィルタと、該フィルタに接続
され該フィルタの出力に基づき前記第1の利得制御アン
プに利得制御電圧を供給する第1の検波回路とを備えた
自動利得制御回路において、前記第1の利得制御アンプ
と前記フィルタとの間に、第2の利得制御アンプと、前
記第2の利得制御アンプの利得を制御する利得制御電圧
を供給する制御回路を設け、前記フィルタの少なくとも
通過域における減衰量を自動補正することで前記フィル
タの挿入による減衰を補償し、前記制御回路が、前記第
1の利得制御アンプの出力を検波する第2の検波回路
と、前記第2の検波回路の出力と前記フィルタに接続さ
れた前記第1の検波回路の出力を引き算する引き算回路
と、を備え、前記引き算回路の出力を前記第2の利得制
御アンプの利得制御電圧として供給する、ことを特徴と
する自動利得制御装置を提供する。
本発明は、入力信号を増幅する第1の利得制御アンプ
と、前記第1の利得制御アンプの出力に対し所定の周波
数特性を与えて出力するフィルタと、該フィルタに接続
され該フィルタの出力に基づき前記第1の利得制御アン
プに利得制御電圧を供給する第1の検波回路とを備えた
自動利得制御回路において、前記第1の利得制御アンプ
と前記フィルタとの間に、第2の利得制御アンプと、前
記第2の利得制御アンプの利得を制御する利得制御電圧
を供給する制御回路を設け、前記フィルタの少なくとも
通過域における減衰量を自動補正することで前記フィル
タの挿入による減衰を補償し、前記制御回路が、前記第
1の利得制御アンプの出力を検波する第2の検波回路
と、前記第2の検波回路の出力と前記フィルタに接続さ
れた前記第1の検波回路の出力を引き算する引き算回路
と、を備え、前記引き算回路の出力を前記第2の利得制
御アンプの利得制御電圧として供給する、ことを特徴と
する自動利得制御装置を提供する。
【0011】
【作用】上記構成のもと本発明においては、フィルタ出
力の検波出力電圧に基づき第1の利得増幅アンプの利得
を制御すると共に、第1の利得増幅アンプの出力とフィ
ルタ出力とが同一レベルとなるように(すなわち第2の
利得制御アンプとフィルタとの合計利得が0dBとなる
ように)、第2の利得制御アンプの利得を制御するため
に、フィルタの通過域の減衰率を自動的に補正すること
を可能とし、フィルタの通過域内の周波数特性がばらつ
いてもAGC動作の入力レベルの範囲は変わらない。
力の検波出力電圧に基づき第1の利得増幅アンプの利得
を制御すると共に、第1の利得増幅アンプの出力とフィ
ルタ出力とが同一レベルとなるように(すなわち第2の
利得制御アンプとフィルタとの合計利得が0dBとなる
ように)、第2の利得制御アンプの利得を制御するため
に、フィルタの通過域の減衰率を自動的に補正すること
を可能とし、フィルタの通過域内の周波数特性がばらつ
いてもAGC動作の入力レベルの範囲は変わらない。
【0012】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一の実施例のAGC回路の構成を示
すブロック図である。
る。図1は本発明の一の実施例のAGC回路の構成を示
すブロック図である。
【0013】端子1に入力された信号は、利得制御アン
プ3,4を介して増幅されフィルタ5によって所定の周
波数特性を持ち、端子2に出力される。
プ3,4を介して増幅されフィルタ5によって所定の周
波数特性を持ち、端子2に出力される。
【0014】利得制御アンプ3の利得制御電圧は、端子
2の出力レベルから、レベル検波器6、ローパスフィル
タ9を介して得られる電圧であり、端子2の出力レベル
は一定に保たれる。
2の出力レベルから、レベル検波器6、ローパスフィル
タ9を介して得られる電圧であり、端子2の出力レベル
は一定に保たれる。
【0015】利得制御アンプ4の利得制御電圧は、端子
2の出力レベルと利得制御アンプ3の出力レベルとをそ
れぞれレベル検波器6,7、及びローパスフィルタ9,
10を介して入力する引き算回路8の出力電圧である。
2の出力レベルと利得制御アンプ3の出力レベルとをそ
れぞれレベル検波器6,7、及びローパスフィルタ9,
10を介して入力する引き算回路8の出力電圧である。
【0016】利得制御アンプ4は、フィルタ5の通過域
における減衰率のばらつきを補正しうる最大利得を有し
ており、また利得制御アンプ4の利得制御電圧は、利得
制御アンプ3の出力レベルとフィルタ5の出力レベルと
の差が0dBになるように、すなわち、フィルタ5の通
過域において、利得制御アンプ4とフィルタ5の合計利
得が0dBになるように作用する。
における減衰率のばらつきを補正しうる最大利得を有し
ており、また利得制御アンプ4の利得制御電圧は、利得
制御アンプ3の出力レベルとフィルタ5の出力レベルと
の差が0dBになるように、すなわち、フィルタ5の通
過域において、利得制御アンプ4とフィルタ5の合計利
得が0dBになるように作用する。
【0017】従って、利得制御アンプ3の最大利得と、
前記合計利得(=0dB)との和は常に一定とされ、A
GC回路の最小入力レベルは変化しない。具体的には、
フィルタ5の周波数特性にばらつきが生じ通過域におけ
る減衰率が例えば−5dB有った場合、利得制御アンプ
4の利得を+5dBと制御することによってフィルタ5
の減衰率が自動的に補正されるため、AGC回路の最小
入力レベルは一定に保たれる。
前記合計利得(=0dB)との和は常に一定とされ、A
GC回路の最小入力レベルは変化しない。具体的には、
フィルタ5の周波数特性にばらつきが生じ通過域におけ
る減衰率が例えば−5dB有った場合、利得制御アンプ
4の利得を+5dBと制御することによってフィルタ5
の減衰率が自動的に補正されるため、AGC回路の最小
入力レベルは一定に保たれる。
【0018】図3は、図1の引き算回路8の一例であ
る。同図に示すように、引き算回路は入力端11,1
2、抵抗14〜17、電圧源19、オペアンプ18、出
力端13から構成される。ここで、端子11,12の電
圧をV11,V12、抵抗14,15の大きさをR1,抵抗
16,17の大きさをR2、電圧源19の電圧値をV19
とすると、出力端13の電圧V13は、次式で与えられ
る。
る。同図に示すように、引き算回路は入力端11,1
2、抵抗14〜17、電圧源19、オペアンプ18、出
力端13から構成される。ここで、端子11,12の電
圧をV11,V12、抵抗14,15の大きさをR1,抵抗
16,17の大きさをR2、電圧源19の電圧値をV19
とすると、出力端13の電圧V13は、次式で与えられ
る。
【0019】
【数1】
【0020】本発明に係るAGC回路は、例えばチュー
ナー、ACC(搬送色信号に対するAGC)等の映像信
号処理システムに適用される(例えばフィルタ5として
SAWフィルタ等が用いられる)他、各種自動利得制御
系に適用可能である。
ナー、ACC(搬送色信号に対するAGC)等の映像信
号処理システムに適用される(例えばフィルタ5として
SAWフィルタ等が用いられる)他、各種自動利得制御
系に適用可能である。
【0021】
【発明の効果】以上説明したように、本発明は、2つの
利得制御アンプ、2つのレベル検波器、及び引き算回路
を設け、フィルタ出力の検波出力電圧に基づき第1の利
得増幅アンプの利得を制御すると共に、第2の利得制御
アンプとフィルタとの合計利得が0dBとなるように第
2の利得制御アンプの利得を制御するために、フィルタ
の通過域内における減衰率を自動的に補正することを可
能とし、フィルタの通過域内の周波数特性がばらついて
もAGC動作の入力レベル範囲が変わらないという利点
を有する。また、請求項4に規定される回路構成におい
て、引き算回路を差動増幅器で構成した場合、制御回路
の集積化、小型化に資する。
利得制御アンプ、2つのレベル検波器、及び引き算回路
を設け、フィルタ出力の検波出力電圧に基づき第1の利
得増幅アンプの利得を制御すると共に、第2の利得制御
アンプとフィルタとの合計利得が0dBとなるように第
2の利得制御アンプの利得を制御するために、フィルタ
の通過域内における減衰率を自動的に補正することを可
能とし、フィルタの通過域内の周波数特性がばらついて
もAGC動作の入力レベル範囲が変わらないという利点
を有する。また、請求項4に規定される回路構成におい
て、引き算回路を差動増幅器で構成した場合、制御回路
の集積化、小型化に資する。
【図1】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図2】従来のAGC回路の構成を示すブロック図であ
る。
る。
【図3】図1に示した引き算回路8の一例を示す回路構
成図である。
成図である。
1,2,11〜13 端子 3,4 利得制御アンプ 5 フィルタ 6,7 レベル検波器 8 引き算回路 9,10 ローパスフィルタ 14〜17 抵抗 18 オペアンプ 19 定電圧源
Claims (4)
- 【請求項1】 入力信号を増幅する第1の利得制御アン
プと、前記第1の利得制御アンプの出力に対し所定の周
波数特性を与えて出力するフィルタと、該フィルタに接
続され該フィルタの出力に基づき前記第1の利得制御ア
ンプに利得制御電圧を供給する第1の検波回路とを備え
た自動利得制御回路において、 前記第1の利得制御アンプと前記フィルタとの間に、第
2の利得制御アンプと、前記第2の利得制御アンプの利
得を制御する利得制御電圧を供給する制御回路を設け、
前記フィルタの少なくとも通過域における減衰量を自動
補正することで前記フィルタの挿入による減衰を補償
し、 前記制御回路が、前記第1の利得制御アンプの出力を検
波する第2の検波回路と、前記第2の検波回路の出力と
前記フィルタに接続された前記第1の検波回路の出力を
引き算する引き算回路と、を備え、前記引き算回路の出
力を前記第2の利得制御アンプの利得制御電圧として供
給する、 ことを特徴とする自動利得制御装置。 - 【請求項2】 前記制御回路が、前記第2の利得制御ア
ンプと前記フィルタの合計利得が略1(=0dB)とな
るように前記第2の利得制御アンプに利得制御電圧を供
給するように制御することを特徴とする請求項1記載の
自動利得制御装置。 - 【請求項3】 入力信号を入力とする第1の利得制御ア
ンプと、前記第1の利得制御アンプの出力を入力とする
第2の利得制御アンプと、前記第2の利得制御アンプの
出力を入力とするフィルタと、前記フィルタの出力レベ
ルを検出する第1の検波器と、前記第1の利得制御アン
プの出力レベルを検出する第2の検波器と、前記第1の
検波器の出力を入力とし出力を前記第1の利得制御アン
プに利得制御電圧として供給する第1のローパスフィル
タと、前記第2の検波器の出力を入力とする第2のロー
パスフィルタと、前記第1及び第2のローパスフィルタ
の出力を入力としこれらの差分を前記第2の利得制御ア
ンプに利得制御電圧として供給する引き算回路と、を備
えることを特徴とする自動利得制御回路。 - 【請求項4】 前記引き算回路が差動増幅器で構成され
たことを特徴とする請求項3記載の自動利得制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5302239A JP3012850B2 (ja) | 1993-11-09 | 1993-11-09 | 自動利得制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5302239A JP3012850B2 (ja) | 1993-11-09 | 1993-11-09 | 自動利得制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07135433A JPH07135433A (ja) | 1995-05-23 |
JP3012850B2 true JP3012850B2 (ja) | 2000-02-28 |
Family
ID=17906633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5302239A Expired - Lifetime JP3012850B2 (ja) | 1993-11-09 | 1993-11-09 | 自動利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3012850B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5536663U (ja) * | 1978-08-31 | 1980-03-08 | ||
JPS59111410A (ja) * | 1982-12-17 | 1984-06-27 | Matsushita Electric Ind Co Ltd | 感度自動切換装置 |
-
1993
- 1993-11-09 JP JP5302239A patent/JP3012850B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07135433A (ja) | 1995-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3174340B2 (ja) | 受信機の自動利得制御装置 | |
JP2871889B2 (ja) | 高周波電力増幅装置 | |
US6107880A (en) | Method and apparatus for increasing the linearity of the phase and gain of a power amplifier circuit | |
JP4017602B2 (ja) | Edge電力検出器/制御器 | |
KR100598696B1 (ko) | 전력 검출 회로를 포함하는 자동 이득 제어 회로. | |
US7218258B2 (en) | Method and system for mixed analog-digital automatic gain control | |
US6075978A (en) | Automatic gain control system and method of automatic gain control | |
EP0328346A2 (en) | Noise reduction circuits | |
EP0106368B1 (en) | Noise reduction circuit arrangement of solid-state video camera | |
US5262863A (en) | Video signal processor having an adjustable noise cancelling circuit | |
JP3012850B2 (ja) | 自動利得制御回路 | |
JP3263017B2 (ja) | 検波回路およびそれを用いた送信装置ならびに受信装置 | |
GB2123231A (en) | Gain control of audio-amplifying systems | |
GB2088176A (en) | An am stereo receiver | |
US5633690A (en) | Automatic gain control circuit of a video processing system and method therefor | |
JP3257033B2 (ja) | 自動利得制御増幅装置 | |
JP2693427B2 (ja) | 光受信agc装置 | |
EP0451283B1 (en) | Processing circuit for video signal | |
US6483367B2 (en) | Circuit arrangement for generating and amplifying an amplitude limited DC signal | |
US5185569A (en) | Peak value detecting circuit | |
JPH06244645A (ja) | 増幅回路 | |
JP2922524B2 (ja) | 電力増幅装置 | |
JP2574706B2 (ja) | 送信機 | |
JPH0746763B2 (ja) | 多段信号伝送装置 | |
KR100394498B1 (ko) | 영상신호의윤곽보정회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |