JP3012517B2 - 電子放出素子及びその製造方法 - Google Patents
電子放出素子及びその製造方法Info
- Publication number
- JP3012517B2 JP3012517B2 JP9033796A JP9033796A JP3012517B2 JP 3012517 B2 JP3012517 B2 JP 3012517B2 JP 9033796 A JP9033796 A JP 9033796A JP 9033796 A JP9033796 A JP 9033796A JP 3012517 B2 JP3012517 B2 JP 3012517B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- electron
- gate electrode
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
子を放出する電界放射型の電子放出素子及びその製造方
法に関する。より詳しくは、光プリンタ、電子顕微鏡、
電子ビーム露光装置などの電子発生源や電子銃として、
あるいは照明ランプの超小型照明源として、特に、平面
ディスプレイを構成するアレイ状のFEA(Field Emitt
er Array)の電子発生源として有用な電子放出素子及び
その製造方法に関する。
して陰極線管が広く用いられているが、陰極線管は、電
子銃のカソードから熱電子を放出させるためにエネルギ
ー消費量が大きく、また、構造的に大きな容積を必要と
するなどの問題があった。
きるようにして、全体としてエネルギー消費量を低減さ
せ、しかも、デバイス自体を小形化した平面型のディス
プレイが求められ、更に、近年では、そのような平面型
ディスプレイに高速応答性と高解像度とを実現すること
も強く求められている。
プレイの構造としては、高真空の平板セル中に、微小な
電子放出素子をアレイ状に配したものが有望視されてい
る。そして、そのために使用する電子放出素子として、
電界放射現象を利用した電界放射型の電子放出素子が注
目されている。この電界放射型の電子放出素子は、物質
に印加する電界の強度を上げると、その強度に応じて物
質表面のエネルギー障壁の幅が次第に狭まり、電界強度
が107V/cm以上の強電界となると、物質中の電子
がトンネル効果によりそのエネルギー障壁を突破できる
ようになり、そのため物質から電子が放出されるという
現象を利用している。この場合、電場がポアッソンの方
程式に従うために、電子を放出する部材(エミッタ)に
電界が集中する部分を形成すると、比較的低い引き出し
電圧で効率的に冷電子の放出を行うことができる。
般的なものとしては、図4に示すように、先端が尖った
コーン型の電子放出素子を例示することができる。この
素子においては、導電層41上に絶縁層42及びゲート
電極43が順次積層されており、その絶縁層42及びゲ
ート電極43には、導電層41に達する開口部Aが形成
されている。そして、その開口部A内の導電層41上に
は、少なくともゲート電極43に接触しないように、点
状突起Poを有する円錐形状(コーン型)のエミッタ4
4が形成されている。
の相違から、スピント型エミッタ(J.Vac.Sci. and Tec
h. Bll.468(1993))と、Siコーン型エミッタ(Tech.Di
g.IVMC.,p26)とに大別されている。
出素子の製造例を、図5(a)〜(d)を参照しながら
説明する。
ッタ配線52が形成されたガラス基板51上に、絶縁層
53及びゲート電極54をスパッタ法又は真空蒸着法等
により順次成膜する。続いて、フォトリソグラフィー法
と反応性イオンエッチング法(RIE)とを利用して絶
縁層53及びゲート電極54の一部を、エミッタ配線5
2が露出するまで円形の孔(ゲート孔)が開口するよう
にエッチングする。
によりリフトオフ材55をゲート電極54上にのみ形成
する。リフトオフ材55の材料としては、Al、MgO
等を使用している。
1上に、その垂直な方向から通常の異方性蒸着により、
エミッタ56用の金属材料を蒸着する。このとき、蒸着
の進行につれて、ゲート孔の開口径が狭まると同時にエ
ミッタ配線52上にコーン型のエミッタ56が自己整合
的に形成される。蒸着は、最終的にゲート孔が閉じるま
で行なう。エミッタの材料としては、Mo、Ni等を使
用している。
オフ材55をエッチングにより剥離し、必要に応じてゲ
ート電極54をパターニングする。これによりスピント
型エミッタを備えた電子放出素子が得られる。
蒸着法により自己整合的にコーン形状のエミッタが簡便
に形成できるために、エミッタ材料も広範囲に選定で
き、また、エミッタ材料が蒸着可能な材料である限り任
意の種類の基板、特に、大面積化の可能なガラス基板を
利用できるという利点を有している。
放出素子の製造例を、図6(a)〜(e)を参照しなが
ら説明する。
i基板61を熱酸化して表面に酸化シリコン層を形成
し、その酸化シリコン層をフォトリソグラフィー法を利
用して円形にパターニングすることにより、円形のエッ
チングマスク用酸化シリコン層62を形成する。この酸
化シリコン層62は後述するようにリフトオフ材として
も機能する。なお、酸化シリコン層62の径はゲート径
に相当する。
ッチレートの高い条件の反応性イオンエッチング法(R
IE)によりSi基板61をエッチングし、エミッタ6
3を形成する。
によりSi基板61及びエミッタ63の表面にエミッタ
先端先鋭化用酸化シリコン層64を形成する。この酸化
シリコン層64の形成時に発生する応力により、酸化シ
リコン層64の内側のエミッタ63の先端が容易に尖鋭
化される。
により絶縁膜65、ゲート電極66を積層する。
オフ材としても機能するエッチングマスク用酸化シリコ
ン層62をエッチングによりリフトオフし、更に、エミ
ッタ63の表面の酸化シリコン層64をエッチング除去
する。そして必要に応じてゲート電極66をパターニン
グする。これによりSiコーン型エミッタを備えた電子
放出素子が得られる。
的手法では得られ難い非常にシャープな先端形状とする
ことができるという利点を有する。
ト型エミッタの場合、異方性蒸着法を利用して形成され
ているが、蒸着中に拡散する蒸着粒子も皆無ではないた
めに、基板全体に対して均一な蒸着を行なうことは困難
であり、従って、同一基板内の複数の電子放出素子の特
性の均一性を保つことが困難であるという問題があっ
た。特に、基板を大面積化するとその傾向がいっそう顕
著となる。
その形成時に異方性蒸着法を利用せずに、基板全体に亘
って均一なエッチングが可能な反応性イオンエッチング
法を利用するために、基板内での複数の電子放出素子の
特性の均一性を保つことが可能である。しかし、その形
成時に単結晶Siの熱酸化処理が不可欠であることか
ら、使用する基板が非常に高価な単結晶Si基板に限定
されるという問題があった。また、単結晶Siは、ガラ
ス基板のように大面積のものが入手できないために、電
子放出素子の大面積化が実質的に不可能であるという問
題があった。
点からは、コーン型エミッタの先端ができるだけ小さい
曲率半径となることが望まれるが、現状の微細加工技術
ではこの理想形状を大面積に均一に作製することは容易
ではない。
ようとするものであり、電界放射型の電子放出素子のエ
ミッタを形成する際に、異方性蒸着を利用することなく
反応性イオンエッチング法等を利用することによりその
先端を尖鋭化させることができ、しかも単結晶Si基板
以外の大面積化が容易な基板、例えばガラス基板を使用
することができ、且つその基板を大面積化した場合でも
基板内の複数の電子放出素子の特性の均一性を保つこと
ができるようにすることを目的とする。
子のエミッタ材料として単結晶Siではなく非単結晶シ
リコンの一種である水素化アモルファスシリコンを使用
し、また、エミッタを形成するために成膜された非単結
晶シリコン層の下層に、非単結晶シリコンよりもエッチ
ングされにくい金属材料からなるエミッタ配線層を設け
た構造とすることにより、サイドエッチレートの高いR
IEと必要に応じてウェットエッチングにより非単結晶
シリコン層を尖鋭な先端を有するコーン形状に加工でき
ることを見出し、本発明を完成させるに至った。
絶縁層及びゲート電極が順次積層され、該ゲート電極と
絶縁層とには該エミッタ配線層に達する開口部が設けら
れ、その開口部内の該エミッタ配線層上に、コーン型の
エミッタが該ゲート電極に接触しないように形成されて
なる電界放射型の電子放出素子において、エミッタ配線
層が金属薄膜から形成されており、且つエミッタが水素
化アモルファスシリコンから形成されていることを特徴
とする電子放出素子を提供する。
結晶シリコンとして水素化アモルファスシリコンを使用
する電子放出素子の製造方法において: (a) 基板上にエミッタ配線形成用金属薄膜を成膜
し、パターニングすることによりエミッタ配線層を形成
する工程; (b) エミッタ配線層上に水素化アモルファスシリコ
ン膜を形成する工程; (c) 水素化アモルファスシリコン膜上に、エッチン
グマスクパターン層を形成する工程; (d) 反応性イオンエッチングにより水素化アモルフ
ァスシリコン膜を尖鋭化しつつ、エッチングストッパー
として機能するエミッタ配線層が露出するまでエッチン
グする工程; (e) 基板のエミッタ配線層側の表面上に、絶縁材料
とゲート電極材料とを順次積層することにより、エミッ
タ配線層上に絶縁層とゲート電極とを形成するととも
に、エッチングマスクパターン層上に絶縁材料層とゲー
ト電極材料層とを形成する工程;及び (f) エミッタ配線層を実質的にエッチングしないエ
ッチングマスクパターン層用エッチング液を用いて、リ
フトオフ材としてのエッチングマスクパターン層を除去
し、その上に積層された絶縁材料層及びゲート電極材料
層を剥落させる工程を含んでなることを特徴とする製造
方法を提供する。
に説明する。
図である。同図に示すように、この電子放出素子は、基
板1、エミッタ配線層2、絶縁層4及びゲート電極5が
順次積層された構造を有する。そして、ゲート電極5と
絶縁層4とにはエミッタ配線層2に達する開口部Aが設
けらており、その開口部A内のエミッタ配線層2上に
は、非単結晶シリコンからなるコーン型のエミッタ3が
ゲート電極5に接触しないように形成されている。
支持基板として用いられており、大面積化が特に容易な
絶縁性基板を好ましく使用することができる。このよう
な絶縁性基板としては、石英基板、セラミックス基板、
ガラス基板などを使用することができる。なお、単結晶
Siの表面に絶縁膜が形成された基板も使用することが
できる。
板1との密着性が良好な材料から形成する。更に、後述
するエミッタ3の形成の際に利用するRIEや使用する
エッチング液、例えばアルカリ性エッチング液や緩衝フ
ッ酸によるエッチングに耐性を有する材料から形成す
る。これは、エミッタ配線層2をエミッタ形成時のエッ
チングストッパーとして機能させるためである。このよ
うな材料として、特に好ましくはCr又はAl/Cr合
金を挙げることができる。
配線抵抗と密着性が得られる限り特に制限はないが、通
常0.05〜0.5μm、好ましくは0.1〜0.3μ
mとする。
に放出する部材であり、本発明においては、非単結晶シ
リコンの一種の抵抗率10-1〜1010Ω・cm程度の水
素化アモルファスシリコンを使用する。このため、素子
駆動の際の抵抗層としても機能し、エミッション電流の
安定化が可能となる。
モルファスシリコンは、薄膜X線回折法による分析で結
晶性を示すピークが観察されないシリコンを意味する。
従って、水素化アモルファスシリコンには、部分的に微
結晶となっているシリコンも含まれる。
率の制御は、その成膜時に使用するシリコンスパッタタ
ーゲットのドーパントの種類とドーズ量とを調整するこ
とにより容易に行うことができる。
スシリコンを使用すると、以下に説明するように構造制
御性並びに電気特性の両面で良好な電子放出素子を得る
ことが可能となる。
アモルファスシリコンは、普通のアモルファスシリコン
に比べ微結晶が特に少ないアモルファス状態を有するた
めに、RIEでコーンを形成する際により均一なエッチ
ングが可能となり、従ってプロセス許容度が高まり、大
面積化が容易となる。また、電気的特性については、不
純物のドーピングがより容易となり、単結晶シリコンに
匹敵する不純物制御が可能となり、従って、広範囲な抵
抗値制御が容易となる。特に、高濃度にリンドープした
水素化アモルファスシリコン膜は、n型電導を示し、比
抵抗として数Ω・cm以上の低抵抗化も可能となる。こ
れにより、電子放出素子の放出電流の増加及び放出電圧
の低電圧化の実現が可能となる。
て適宜決定することができるが、通常0.5〜1.5μ
mとすることが好ましい。
極5とを電気的に絶縁するための層である。このような
絶縁層4としては、電子放出素子の絶縁層として用いら
れている公知の材料から形成することができるが、良好
な絶縁性を示し、しかも異方性蒸着法で形成できる酸化
シリコンを挙げることができる。
とゲート電極5との間に十分な絶縁性が保たれればよ
く、例えば、0.2〜2μm、好ましくは0.3〜0.
7μmとする。
中させるための電極である。ゲート電極5の材料として
は、耐熱性の点から高融点金属であって、エミッタ形成
時に使用するエッチング液に耐性を有する材料を使用す
ることができ、好ましくはCr、W、Ta又はNbを挙
げることができる。中でも、Nbを使用することが好ま
しい。
決定することができるが、0.1〜0.5μmとする。
ンを使用した場合の電子放出素子の製造方法を、図2に
従って詳細に説明する。
ォトリソグラフィー法により所定形状にパターニング
し、エミッタ配線層2を形成する(図2(a))。この
場合にはエミッタ配線層2としては、スパッタ法により
形成されるCr膜又はAl/Cr合金膜を好ましく使用
することができる。
する(図2(b))。この場合、ポリシリコン層3aの
形成は、まず、アモルファスシリコン又はポリシリコン
を常温から300℃程度の温度範囲で成膜が可能なスパ
ッタ法によりエミッタ配線層2上に成膜することが好ま
しい。このような温度で成膜すると、基板1の熱膨脹を
小さい範囲にとどめることができるので、ガラス基板を
使用することができるようになり、しかも基板内の複数
の電子放出素子の特性を均一化することができる。
成膜したアモルファスシリコン又はポリシリコンを、2
00℃以上の温度で高真空下でアニールする。これによ
り、アモルファスシリコンはポリシリコン化し、ポリシ
リコンはその結晶性が改善され、エミッタに適したポリ
シリコン層3aとなる。
料を蒸着法やスパッタ法などにより成膜し、フォトリソ
グラフィー法を利用して円形にパターニングすることに
よりエッチングマスクパターン層6を形成する(図2
(c))。
後述するRIEに対して耐性を有する材料から形成す
る。このような材料としては、好ましくはCrやSiO
2を挙げることができる。
特性、フォトリソグラフィー法のデザインルールに応じ
た操作の難易度及びエッチング工程の歩留まり等を考慮
すると、1.0〜2.0μm程度とすることが好まし
い。
リシリコン層3aを,エミッタ配線層2が露出するまで
エッチングする。これにより、先端が尖鋭化していない
エミッタ3が形成される(図2(d))。このようなR
IE条件の一例としては、[導入ガスSF6、O2等:3
0〜70sccm/パワー80〜120W/ガス圧4〜
5Pa]を示すことができる。
x等などの絶縁材料とNb等のゲート電極材料とを蒸着
法などにより積層することにより、エミッタ配線層2上
に絶縁層4とゲート電極5とを形成するとともに、エッ
チングマスクパターン層6上に絶縁材料層4aとゲート
電極材料層5aとを形成する(図2(e))。ここで、
絶縁層4を蒸着法により形成する場合には、反応ガスと
してオゾンを10%程度含有した酸素ガスを導入し、蒸
着材料としてSiOを充填したチムニー式の抵抗加熱法
を用いて成膜することが好ましい。このような方法で形
成された絶縁層4は良好な絶縁性を示す。
スクパターン層6の下層のエミッタ3をエッチングして
その先端を尖鋭化する。その結果、その上に積層された
エッチングマスクパターン層6、絶縁材料層4a及びゲ
ート電極材料層5aからなる積層体は剥落する。これに
より、先端の尖鋭なエミッタ3を有する電子放出素子が
得られる(図2(f))。
エッチング特性やアルカリ金属イオン非汚染性の点で、
第4級アンモニウム化合物の溶液や融液を使用すること
が好ましい。中でも、テトラメチルアンモニウムヒドロ
キシド融液を使用することが特に好ましい。
ィー法を用いて所定の形状にパターニングすることによ
り図2(g)の電子放出素子が得られる。
スシリコンを使用した場合の電子放出素子の製造方法
を、図3に従って詳細に説明する。
ォトリソグラフィー法により所定形状にパターニング
し、エミッタ配線層2を形成する(図3(a))。この
場合も、エミッタ配線層2としては、スパッタ法により
形成されるCr膜又はAl/Cr合金膜を好ましく使用
することができる。
bを形成する(図3(b))。この場合、アモルファス
シリコン層3bの形成は、常温から300℃程度の温度
範囲で成膜が可能なスパッタ法によりエミッタ配線層2
上に成膜することが好ましい。このような温度で成膜す
ると、基板1の熱膨脹を小さい範囲にとどめることがで
きるので、ガラス基板を使用することができるようにな
り、しかも基板内の複数の電子放出素子の特性を均一化
することができる。
bを、特に水素化アモルファスシリコン層、好ましくは
不純物ドープ(特にリンドープ)された水素化アモルフ
ァスシリコン層とする場合には、上記スパッタ法に代え
てプラズマCVD法を用いて形成することが好ましい。
ここで、比抵抗が数〜数十Ω・mのリンドープアモルフ
ァスシリコン膜の成膜条件の一例としては、[基板温度
250℃,導入ガスSiH4(10%水素希釈)300
sccm,H2ガス150sccm,PH3ガス(100
0ppm水素希釈)90sccm,パワー60W,ガス
圧力1Torr]を挙げることができる。
スク用材料を蒸着法やスパッタ法などにより成膜し、フ
ォトリソグラフィー法を利用して円形にパターニングす
ることによりエッチングマスクパターン層6を形成する
(図3(c))。
後述するRIEに対して耐性を有する材料から形成す
る。このような材料としては、好ましくはCrやSiO
2を挙げることができる。
特性、フォトリソグラフィー法のデザインルールに応じ
た操作の難易度及びエッチング工程の歩留まり等を考慮
すると、1.0〜2.0μm程度とすることが好まし
い。
モルファスシリコン層3bを、エミッタ配線層2が露出
するまでエッチングする。これにより、先端が尖鋭化し
たエミッタ3が形成される(図3(d))。これは、ア
モルファスシリコン層全体が等方的にエッチングされる
ためである。このようなRIE条件の一例としては、
[導入ガスSF6、O2等:30〜70sccm/パワー
80〜120W/ガス圧4〜5Pa]を示すことができ
る。特に、SF6:O2=3:1(流量比)からなる混合
ガスを使用することにより、アモルファスシリコン層の
エッチング面が平坦となり、ほぼ三角錐形状のエミッタ
3を形成することができる。
x等などの絶縁材料とNb等のゲート電極材料とを蒸着
法などにより積層することにより、エミッタ配線層2上
に絶縁層4とゲート電極5とを形成するとともに、エッ
チングマスクパターン層6上に絶縁材料層4aとゲート
電極材料層5aとを形成する(図3(e))。ここで、
絶縁層4を蒸着法により形成する場合には、反応ガスと
してオゾンを10%程度含有した酸素ガスを導入し、蒸
着材料としてSiOを充填したチムニー式の抵抗加熱法
を用いて成膜することが好ましい。このような方法で形
成された絶縁層4は良好な絶縁性を示す。
エッチングマスクパターン層6をエッチング除去する。
その結果、その上に積層されていた絶縁材料層4a及び
ゲート電極材料層5aからなる積層体は剥落する。これ
により、尖鋭な先端のエミッタ3を有する電子放出素子
が得られる(図3(f))。
ィー法を用いて所定の形状にパターニングすることによ
り図3(g)の電子放出素子が得られる。
子においては、エミッタ材料として単結晶Siではなく
非単結晶シリコンの一種である水素化アモルファスシリ
コンを使用する。また、エミッタを形成するために成膜
された非単結晶シリコン層の下層に、非単結晶シリコン
よりもエッチングされにくい金属材料からなるエミッタ
配線が設けられている。従って、本発明の電子放出素子
で使用するエミッタは、サイドエッチレートの高いRI
Eと必要に応じて行なわれるウェットエッチングにより
先端の尖鋭なコーン型形状となる。このように、本発明
においてはエミッタが異方性蒸着法を使用せずに形成さ
れるので、基板内の複数の電子放出素子の特性の均一性
を保つことができる。
膜と必要に応じてアニール処理とにより容易に成膜でき
るので、基板として大面積化が容易なガラス基板を使用
することができる。従って、本発明の電子放出素子は、
大面積基板に均一な素子特性で配設することが可能とな
る。
例で具体的に説明する。
から形成した例であり、参考例2はエミッタをアモルフ
ァスシリコンから形成した例であり、実施例1は、エミ
ッタを水素化アモルファスシリコンから形成した例であ
る。
Crを膜厚約0.2μmでスパッタ成膜した。続いて、
フォトリソグラフィー法によりエミッタ配線層2をマト
リクス配線形状にパターニングした(図2(a))。
てシリコン膜を成膜した。更に、ランプアニール炉を用
いて真空アニールを300℃で1時間行なった。これに
よりシリコン膜はポリ化しエミッタ用のポリシリコン層
3aとなった(図2(b))。
し、続いて、フォトリソグラフィー法により、エミッタ
形成用に直径2μmの円形マスク形状にパターニングす
ることにより、エッチングマスクパターン層6を形成し
た(図2(c))。
100W/ガス圧4.5Pa)によりポリシリコン層3
aを3分間エッチングした(図2(d))。
(蒸着源:SiO、反応ガス:酸素+10%オゾン、蒸
着真空度:5×10-6Torr)を蒸着し、続いて、そ
の上にゲート電極用材料のNbを約0.3μm厚で蒸着
した。これにより、エミッタ3の周囲に位置する絶縁層
4とゲート電極5とは、エミッタ3に接触することな
く、エミッタ3に対してわずかな間隙をもって自己整合
的に形成することができた。
ムヒドロキシド融液(液温80℃)に1分間浸漬してエ
ッチングを行ったところ、エッチングマスクパターン層
6の下層のエミッタ3の先端が尖鋭化し、その結果、そ
の上のエッチングマスクパターン層6、絶縁材料層4a
及びゲート電極材料層5aの積層体が剥落した。これに
より、図2(f)の電子放出素子が得られた。
によりマトリクス配線形状にパターニングすることによ
り図2(g)に示すような電子放出素子を得た。
レイを試作し以下のように試験し、評価した。即ち、各
素子のエミッタ電極−ゲート電極間の距離を約1μmと
した構造の素子に対し、蛍光体を塗布した透明電極(ア
ノード)を有するガラス板部材を距離30mmで対向さ
せ、エミッタ電極−ゲート電極間にゲート電極側が正と
なる極性で電圧を印加したところ、良好に電子を放出す
ることができた。
Crを膜厚約0.2μmでスパッタ成膜した。続いて、
フォトリソグラフィー法によりエミッタ配線層2をマト
リクス配線形状にパターニングした(図3(a))。
てアモルファスシリコン層3bを1μm厚で成膜した
(図3(b))。
厚で成膜し、続いて、フォトリソグラフィー法により、
エミッタ形成用に直径1.2μmの円形マスク形状にパ
ターニングすることにより、エッチングマスクパターン
層6を形成した(図3(c))。
0sccm/パワー100W/ガス圧4.5Pa)によ
りアモルファスシリコン層3bを3分間エッチングした
(図3(d))。これにより、アモルファスシリコン層
3bの先端は尖鋭化した。
(蒸着源:SiO、反応ガス:酸素+10%オゾン、蒸
着真空度:5×10-6Torr)を蒸着し、続いて、そ
の上にゲート電極用材料のNbを約0.3μm厚で蒸着
した。これにより、エミッタ3の周囲に位置する絶縁層
4とゲート電極5とは、エミッタ3に接触することな
く、エミッタ3に対してわずかな間隙をもって自己整合
的に形成することができた。
2分間浸漬することによりエッチングマスクパターン層
6をリフトオフし、その上に積層されていた絶縁材料層
4a及びゲート電極材料層5aの積層体が剥落した。こ
れにより、図3(f)の電子放出素子が得られた。
により電極形状にパターニングすることにより図3
(g)に示すような電子放出素子を得た。
イを試作し以下のように試験し、評価した。即ち、各素
子のエミッタ電極−ゲート電極間の距離を約0.7μm
とした構造の素子に対し、蛍光体を塗布した透明電極
(アノード)を有するガラス板部材に500V印加しつ
つ距離30mmで対向させ、エミッタ電極−ゲート電極
間にゲート電極側が正となる極性で電圧を印加したとこ
ろ、30Vの印加により電子放出がはじまり、80Vで
1μAの電流が安定して流れた。
Crを膜厚約0.2μmでスパッタ成膜した。続いて、
フォトリソグラフィー法によりエミッタ配線層2をマト
リクス配線形状にパターニングした(図3(a))。
度250℃,導入ガスSiH4(10%水素希釈)30
0sccm,H2ガス150sccm,PH3ガス(10
00ppm水素希釈)90sccm,パワー60W,ガ
ス圧力1Torr]によりリンドープ水素化アモルファ
スシリコン層3bを1μm厚で成膜した(図3
(b))。
厚で成膜し、続いて、フォトリソグラフィー法により、
エミッタ形成用に直径1.2μmの円形マスク形状にパ
ターニングすることにより、エッチングマスクパターン
層6を形成した(図3(c))。
0sccm/パワー100W/ガス圧4.5Pa)によ
りアモルファスシリコン層3bを3分間エッチングした
(図3(d))。これにより、アモルファスシリコン層
3bの先端は尖鋭化した。
(蒸着源:SiO、反応ガス:酸素+10%オゾン、蒸
着真空度:5×10-6Torr)を蒸着し、続いて、そ
の上にゲート電極用材料のNbを約0.3μm厚で蒸着
した。これにより、エミッタ3の周囲に位置する絶縁層
4とゲート電極5とは、エミッタ3に接触することな
く、エミッタ3に対してわずかな間隙をもって自己整合
的に形成することができた。
2分間浸漬することによりエッチングマスクパターン層
6をリフトオフし、その上に積層されていた絶縁材料層
4a及びゲート電極材料層5aの積層体が剥落した。こ
れにより、図3(f)の電子放出素子が得られた。
により電極形状にパターニングすることにより図3
(g)に示すような電子放出素子を得た。
イを試作し以下のように試験し、評価した。即ち、各素
子のエミッタ電極−ゲート電極間の距離を約0.7μm
とした構造の素子に対し、蛍光体を塗布した透明電極
(アノード)を有するガラス板部材に500V印加しつ
つ距離30mmで対向させ、エミッタ電極−ゲート電極
間にゲート電極側が正となる極性で電圧を印加したとこ
ろ、30Vの印加により蛍光体が発光して電子放出がは
じまり、図7に示すようにゲート電圧100Vで約12
μAの電流が安定して流れた。
タのコーン型形状を形成する際に、異方性蒸着を利用す
ることなく反応性イオンエッチング法等を利用すること
により尖鋭な先端を有するエミッタを形成できる。しか
も単結晶Si基板以外の大面積化が容易な基板、例えば
ガラス基板を使用することができ、且つその基板を大面
積化した場合でも基板内での電子放出素子特性の均一性
を保つことができる。
を大面積にわたって得ることができる。更に、フラット
パネルディスプレイに応用した場合にも、大画面で高画
質の画像が、低消費電力で得ることが可能となる。
る。
た場合の電子放出素子の製造工程図である。
を使用した場合の電子放出素子の製造工程図である。
Claims (9)
- 【請求項1】 基板、エミッタ配線層、絶縁層及びゲー
ト電極が順次積層され、該ゲート電極と絶縁層とには該
エミッタ配線層に達する開口部が設けられ、その開口部
内の該エミッタ配線層上に、コーン型のエミッタが該ゲ
ート電極に接触しないように形成されてなる電界放射型
の電子放出素子において、エミッタ配線層が金属薄膜か
ら形成されており、且つエミッタが水素化アモルファス
シリコンから形成されていることを特徴とする電子放出
素子。 - 【請求項2】 水素化アモルファスシリコンが不純物ド
ープされた水素化アモルファスシリコンである請求項1
記載の電子放出素子。 - 【請求項3】 水素化アモルファスシリコンがリンドー
プされた水素化アモルファスシリコンである請求項1記
載の電子放出素子。 - 【請求項4】 金属薄膜として、Cr薄膜又はCr/A
l合金薄膜を使用する請求項1〜3のいずれかに記載の
電子放出素子。 - 【請求項5】 基板としてガラス基板を使用する請求項
1〜4のいずれかに記載の電子放出素子。 - 【請求項6】 基板、エミッタ配線層、絶縁層及びゲー
ト電極が順次積層され、該ゲート電極と絶縁層とには該
エミッタ配線層に達する開口部が設けられ、その開口部
内の該エミッタ配線層上に、コーン型のエミッタが該ゲ
ート電極に接触しないように形成されてなる電界放射型
の電子放出素子において、エミッタ配線層が金属薄膜か
ら形成されており、且つエミッタが水素化アモルファス
シリコンから形成されている電子放出素子の製造方法に
おいて: (a) 基板上にエミッタ配線形成用金属薄膜を成膜
し、パターニングすることによりエミッタ配線層を形成
する工程; (b) エミッタ配線層上に水素化アモルファスシリコ
ン膜を形成する工程; (c) 水素化アモルファスシリコン膜上に、エッチン
グマスクパターン層を形成する工程; (d) 反応性イオンエッチングにより水素化アモルフ
ァスシリコン膜を尖鋭化しつつ、エッチングストッパー
として機能するエミッタ配線層が露出するまでエッチン
グする工程; (e) 基板のエミッタ配線層側の表面上に、絶縁材料
とゲート電極材料とを順次積層することにより、エミッ
タ配線層上に絶縁層とゲート電極とを形成するととも
に、エッチングマスクパターン層上に絶縁材料層とゲー
ト電極材料層とを形成する工程;及び (f) エミッタ配線層を実質的にエッチングしないエ
ッチングマスクパターン層用エッチング液を用いて、リ
フトオフ材としてのエッチングマスクパターン層を除去
し、その上に積層された絶縁材料層及びゲート電極材料
層を剥落させる工程を含んでなることを特徴とする電子
放出素子の製造方法。 - 【請求項7】 水素化アモルファスシリコン膜が不純物
ドープされた水素化アモルファスシリコン膜である請求
項6記載の電子放出素子の製造方法。 - 【請求項8】 不純物ドープされた水素化アモルファス
シリコン膜がリンドープされた水素化アモルファスシリ
コン膜である請求項7記載の電子放出素子の製造方法。 - 【請求項9】 水素化アモルファスシリコン膜をプラズ
マCVD法で形成する請求項6〜8のいずれかに記載の
電子放出素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9033796A JP3012517B2 (ja) | 1995-05-11 | 1996-03-19 | 電子放出素子及びその製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13875095 | 1995-05-11 | ||
JP24099995 | 1995-08-25 | ||
JP7-240999 | 1995-08-25 | ||
JP7-138750 | 1995-08-25 | ||
JP9033796A JP3012517B2 (ja) | 1995-05-11 | 1996-03-19 | 電子放出素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09129123A JPH09129123A (ja) | 1997-05-16 |
JP3012517B2 true JP3012517B2 (ja) | 2000-02-21 |
Family
ID=27306413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9033796A Expired - Fee Related JP3012517B2 (ja) | 1995-05-11 | 1996-03-19 | 電子放出素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3012517B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107170657A (zh) * | 2017-05-15 | 2017-09-15 | 中国电子科技集团公司第十二研究所 | 一种无集成栅极尖锥阵列场发射阴极的制备方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4529011B2 (ja) * | 1997-10-01 | 2010-08-25 | 凸版印刷株式会社 | 冷電子放出素子及びその製造方法 |
JPH11167858A (ja) * | 1997-10-01 | 1999-06-22 | Toppan Printing Co Ltd | 冷電子放出素子及びその製造方法 |
JP4151861B2 (ja) * | 1998-12-01 | 2008-09-17 | 凸版印刷株式会社 | 冷電子放出素子及びその製造方法 |
JP2000260299A (ja) * | 1999-03-09 | 2000-09-22 | Matsushita Electric Ind Co Ltd | 冷電子放出素子及びその製造方法 |
ID27523A (id) * | 1999-06-24 | 2001-04-12 | Matsushita Electric Ind Co Ltd | Pemancar, metoda pembuatan pemancar dan metoda pembuatan elemen yang memancarkan elektron-dingin |
-
1996
- 1996-03-19 JP JP9033796A patent/JP3012517B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
日本学術振興会131委員会編、「薄膜ハンドブック」、第1版、オーム社、昭和58年12月10日、p.293−296 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107170657A (zh) * | 2017-05-15 | 2017-09-15 | 中国电子科技集团公司第十二研究所 | 一种无集成栅极尖锥阵列场发射阴极的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH09129123A (ja) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6064149A (en) | Field emission device with silicon-containing adhesion layer | |
EP0559156A1 (en) | Method to form self-aligned gate structures and focus rings | |
US20060226765A1 (en) | Electronic emitters with dopant gradient | |
KR20010056153A (ko) | 카본나노 튜브막을 갖는 전계방출형 디스플레이 소자 및그의 제조방법 | |
JPH10188785A (ja) | 平面fedスクリーンの製造方法および平面fedスクリーン | |
US6096570A (en) | Field emitter having sharp tip | |
JP3012517B2 (ja) | 電子放出素子及びその製造方法 | |
JP3581276B2 (ja) | 電子銃及びその製造方法並びにフィールドエミッションディスプレイ | |
JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
JP3502883B2 (ja) | 冷電子放出素子及びその製造方法 | |
JP3595821B2 (ja) | 冷電子放出素子及びその製造方法 | |
JP3612883B2 (ja) | 冷電子放出素子及びその製造方法 | |
JPH09259739A (ja) | 電子放出素子及びその製造方法 | |
JP3832070B2 (ja) | 冷電子放出素子の製造方法 | |
JPH08329832A (ja) | 電子放出素子及びその製造方法 | |
JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
JP3945049B2 (ja) | 冷電子放出素子の製造方法 | |
JP4693980B2 (ja) | 電界電子放出素子の製造方法 | |
JP4529011B2 (ja) | 冷電子放出素子及びその製造方法 | |
JP4241766B2 (ja) | 照明ランプ用冷電子放出素子 | |
JP4151861B2 (ja) | 冷電子放出素子及びその製造方法 | |
KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
JPH11167858A (ja) | 冷電子放出素子及びその製造方法 | |
JP3160547B2 (ja) | 電界放出型電子源の製造方法 | |
JP4498733B2 (ja) | 電界放出素子の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |