JP3011122B2 - 積層型酸化物絶縁膜 - Google Patents

積層型酸化物絶縁膜

Info

Publication number
JP3011122B2
JP3011122B2 JP9049706A JP4970697A JP3011122B2 JP 3011122 B2 JP3011122 B2 JP 3011122B2 JP 9049706 A JP9049706 A JP 9049706A JP 4970697 A JP4970697 A JP 4970697A JP 3011122 B2 JP3011122 B2 JP 3011122B2
Authority
JP
Japan
Prior art keywords
insulating film
layer
oxide insulating
temperature
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9049706A
Other languages
English (en)
Other versions
JPH10219431A (ja
Inventor
孝夫 中村
道朝 飯山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP9049706A priority Critical patent/JP3011122B2/ja
Priority to EP97402922A priority patent/EP0847092A1/en
Priority to CA002223362A priority patent/CA2223362A1/en
Publication of JPH10219431A publication Critical patent/JPH10219431A/ja
Application granted granted Critical
Publication of JP3011122B2 publication Critical patent/JP3011122B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/20Permanent superconducting devices
    • H10N60/205Permanent superconducting devices having three or more electrodes, e.g. transistor-like structures 
    • H10N60/207Field effect devices

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Inorganic Insulating Materials (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、酸化物絶縁膜に関
する。より詳細には、酸化物超電導体と組み合わせて使
用するのに適した酸化物絶縁膜の構成に関する。
【0002】
【従来の技術】酸化物超電導体は、従来の金属系超電導
体に比較して臨界温度が高く、実用性がより高いと考え
られている。例えば、Y−Ba−Cu−O系酸化物超電導体
の臨界温度は80K以上であり、Bi−Sr−Ca−Cu−O系酸
化物超電導体およびTl−Ba−Ca−Cu−O系酸化物超電導
体の臨界温度は 100K以上と発表されている。
【0003】酸化物超電導体を超電導素子、超電導集積
回路等いわゆる超電導エレクトロニクス技術に応用する
場合、一般には酸化物超電導体を薄膜化したいわゆる酸
化物超電導薄膜を使用しなければならない。また、この
ような酸化物超電導膜の応用においては、酸化物超電導
体と格子整合し、各種の温度係数等が相等しいか、近い
値である絶縁膜が必要である。このような絶縁膜は、例
えば、超電導素子のトンネル障壁層、ゲート絶縁膜、あ
るいは、層間絶縁膜等に使用される。
【0004】これらの絶縁材料としては、現在主とし
て、チタン酸ストロンチウム(SrTiO3、以下STOと
記す)等の強誘電体が使用されている。STOは、酸化
物超電導体とほぼ等しい物理定数を持ち、ほぼ等しい成
膜条件で形成できるため、上記の絶縁材料として好まし
い。
【0005】しかしながら、強誘電体は、誘電特性の温
度依存性が大きく、構成元素、組成、形成条件に対応し
た特定の温度で比誘電率が最大値を有し、この温度を離
れると急速にその値が低下する。例えば、図2に反応性
共蒸着法で形成したSTO薄膜の比誘電率の温度特性を
示す。このSTO薄膜は、試料温度35Kで、比誘電率が
最大値 825となるが、室温での値は 300〜400 である。
また、STOは、酸素欠損が生じやすく、絶縁耐圧が低
いという問題もある。
【0006】また、強誘電体の中には常温付近で最大値
を持ち、温度の低下に伴って、その特性値が単調に低下
する材料も存在する。
【0007】
【発明が解決しようとする課題】温度依存性のある材料
を絶縁体として使用すると、以下のような不具合が生ず
る。例えば、酸化物超電導体を配線材料に使用する多層
配線構造において、層間絶縁膜に誘電特性が温度により
変化する強誘電体を使用すると、信号の伝送速度、損失
等が、これと同様の温度依存性を持つようになる。特
に、回路の動作温度を、比誘電率が最大となる温度に設
定して設計すると、安定して動作できる温度範囲が、極
めて狭くなる。また、温度依存性の少ない領域で使用す
ると、強誘電体の特長を十分活用できない。
【0008】一方、酸化物超電導体を使用した超電導素
子のひとつに、超電導電界効果型トランジスタがある。
この素子は、酸化物超電導体で形成された超電導チャネ
ルと、超電導チャネル上にゲート絶縁膜を介して配置さ
れたゲート電極とを備え、ゲート電極に印加された信号
電圧により超電導チャネルを流れる超電導電流を制御す
る。この超電導電界効果型トランジスタのゲート絶縁膜
に上記のような強誘電体を使用すると、ゲート電極に印
加されたゲート電圧のうち、実際に超電導体に加わる割
合に温度依存性を生じる。これは、超電導チャネルに加
わる電圧とゲート絶縁膜に加わる電圧との比が、各々の
誘電率の比に依存するためである。このため、トランジ
スタの入出力特性にも温度依存性が生じる。
【0009】これらの温度依存性の一部は、適切な帰還
路、あるいは、逆の温度依存性を有する個別の素子等を
組み合わせて補償できる場合もある。ただし、この場合
でも、装荷する素子、回路が複雑なものになれば動作速
度が低下したり、消費電力が増大し、超電導素子の特長
である高速性、低電力消費を活かすことができなくな
る。従って、超電導素子の特性が温度依存性を有するこ
とが避けられない場合でも、できるだけ単純な温度依存
性を持つことが望ましい。このためには、絶縁体に適当
な温度依存性が設定できることも必要となる。
【0010】そこで本発明の目的は、上記従来技術の問
題点を解決した新規な構成の絶縁膜を提供することにあ
る。
【0011】
【課題を解決するための手段】本発明に従うと、誘電率
の温度依存性の異なる二種類以上の強誘電体酸化物絶縁
材料の層が、少なくとも二層以上積層され、少なくとも
80K〜120Kの温度範囲でほぼ一定の誘電率を有するこ
とを特徴とする積層型酸化物絶縁膜が提供される。本発
明の積層型酸化物絶縁膜で使用される強誘電体として
は、SrTiO3、BaxSr1-xTiO3(0≦x<1、以下BST
Oと記す)およびPb(Zry,Ti1-y)O3(0<y<1、以下
PZTと記す)が好ましい。
【0012】
【発明の実施の形態】BSTOは、組成により比誘電率
の最大値および比誘電率が最大となる温度が変わるので
本発明に使用するのに特に好ましい。この場合、xの異
なる複数の組成のBSTOの層を有する積層型酸化物絶
縁膜とすることができる。また、xが連続的に変化する
組成を有する層を含む積層型酸化物絶縁膜としてもよ
い。xが連続的に変化する組成にすると、比誘電率の温
度による変化が小さいからである。また、隣接する層ま
たは近傍に配置される層を構成する材料の比誘電率に合
わせてBSTOの組成を変更し、絶縁膜全体および/ま
たは素子全体の特性が温度依存性をなるべく持たないよ
うにすることが好ましい。
【0013】また、本発明の積層型酸化物絶縁膜は、全
ての温度範囲で特性が一定である必要はなく、使用予定
の温度範囲で特性が一定であればよい。本発明の積層型
酸化物絶縁膜を作製する場合には、各層を連続して形成
することが好ましい。連続して形成するという意味は、
下側の層を形成した後、空気に触れさせることなく上側
の層を続けて形成する、いわゆるその場(in-situ)の成
膜を行うことである。特に下側の層と上側の層を同じ成
膜方法で形成する場合には、成膜時の圧力、雰囲気等を
できるだけ変更せずに続けて成膜することが好ましい。
各層を連続して形成することにより、成膜直後の層の表
面が汚染されたり、劣化することがなく各層間の界面が
シャープに形成される。従って、各界面のエネルギ準位
が十分低くなり無用な影響を与えることがないので、積
層型酸化物絶縁膜は、設計通りの性能を発揮する。本発
明において、積層型酸化物絶縁膜の各層を成膜する方法
は、反応性共蒸着法、パルスレーザ蒸着法が好ましい。
また、これらの成膜法を組み合わせて使用してもよい。
【0014】以下、本発明を実施例によりさらに詳しく
説明するが、以下の開示は本発明の単なる実施例に過ぎ
ず、本発明の技術的範囲をなんら制限するものではな
い。
【0015】
【実施例】本発明の積層型酸化物絶縁膜およびを従来の
単層の絶縁膜を作製し、それぞれの特性を比較した。
【0016】実施例1 厚さがいずれも 114nmのSTO層、BSTO(Ba0.15Sr
0.85TiO3)層およびSTO層をこの順で積層し、本発明
の積層型酸化物絶縁膜を作製した。各層は、パルスレー
ザ蒸着法により連続的に形成して積層した。主な成膜条
件を以下に示す。 成膜条件(各層共通) 成膜法 パルスレーザ蒸着法 酸素圧 0.3Torr 基板温度 600℃
【0017】比較のために作製した従来の単層の強誘電
体膜による絶縁膜は、厚さが 300nmのSTO膜およびB
STO(Ba0.15Sr0.85TiO3)膜とした。それぞれの主な
成膜条件を以下に示す。 STO層 成膜法 パルスレーザ蒸着法 酸素圧 0.03Torr 基板温度 580℃ 膜厚 300nm BSTO層 成膜法 パルスレーザ蒸着法 酸素圧 0.03Torr 基板温度 600℃ 膜厚 300nm
【0018】図1に、上記本発明の積層型酸化物絶縁膜
と、従来の単層の絶縁膜の比誘電率の温度依存性を示
す。図1からわかるよう、本発明の積層型酸化物絶縁膜
の比誘電率は、40K〜 120Kの温度範囲で約1600のほぼ
一定の値を示し、従来の単層の絶縁膜よりも広い温度範
囲で特性が安定している。
【0019】また、絶縁耐圧を測定したところ、上記本
発明の積層型酸化物絶縁膜の絶縁耐圧は、3×106 V/
cmであったのに対し、本発明の積層型酸化物絶縁膜より
も厚い厚さ400 nmのSTO膜の絶縁耐圧は、1×106
/cmであった。
【0020】実施例2 厚さがいずれも 114nmのSTO層、PZT(Pb(Zr0.5Ti
0.5)O3)層およびSTO層をこの順で積層し、本発明の
積層型酸化物絶縁膜を作製した。各層は、パルスレーザ
蒸着法により連続的に形成して積層した。主な成膜条件
を以下に示す。 STO層 成膜法 パルスレーザ蒸着法 酸素圧 0.3Torr 基板温度 600℃ PZT層 成膜法 パルスレーザ蒸着法 酸素圧 0.2Torr 基板温度 550℃
【0021】上記本発明の積層型酸化物絶縁膜の比誘電
率は、40K〜 140Kの温度範囲で約1400のほぼ一定の値
を示し、従来の単層の絶縁膜よりも広い温度範囲で特性
が安定していた。また、絶縁耐圧を測定したところ、上
記本発明の積層型酸化物絶縁膜の絶縁耐圧は、2×106
V/cmであった。
【0022】実施例3 厚さがいずれも 200nmのそれぞれ組成が異なるBSTO
層(それぞれBa0.15Sr0.85TiO3 およびBa0.3Sr0.7TiO
3)をこの順で積層し、本発明の積層型酸化物絶縁膜を作
製した。各層は、パルスレーザ蒸着法により連続的に形
成して積層した。主な成膜条件を以下に示す。 成膜法 パルスレーザ蒸着法 酸素圧 0.3Torr 基板温度 600℃
【0023】上記本発明の積層型酸化物絶縁膜の比誘電
率は、80K〜 160Kの温度範囲で約1500のほぼ一定の値
を示し、従来の単層の絶縁膜よりも広い温度範囲で特性
が安定していた。
【0024】本発明の積層型酸化物絶縁膜の各層は、そ
の電気的な特性が歪等の影響で変化しないだけの厚さで
なければならない。積層型酸化物絶縁膜全体の最終的な
膜厚および使用可能な温度範囲から各層の厚さの範囲お
よび積層数が決定される。一般的には、各層はそれぞれ
数10〜 200nmの膜厚で、数層が積層されて用いられるこ
とが好ましい。
【0025】
【発明の効果】以上説明したように本発明の積層型酸化
物絶縁膜は、広い温度範囲で比誘電率がほぼ一定の値を
示し、従来の単層の絶縁膜よりも広い温度範囲で特性が
安定している。また、本発明の積層型酸化物絶縁膜で
は、絶縁特性等温度依存性以外の誘電特性を所定の値に
設定することも可能である。さらに、本発明の積層型酸
化物絶縁膜は、絶縁耐圧の改善および総合拡散の抑制に
効果があり、これらと組合せて、総合的な超電導体/絶
縁体積層構造の電気特性を設計することが可能である。
【図面の簡単な説明】
【図1】 本発明の積層型酸化物絶縁膜と、従来の単層
の絶縁膜の比誘電率の温度依存性を示すグラフである。
【図2】 誘電体膜の比誘電率の温度依存性を示すグラ
フである。
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) C23C 14/00 - 14/58 C23C 16/00 - 16/56 H01L 39/02 H01L 39/24 C30B 29/22 JICSTファイル(JOIS)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 誘電率の温度依存性の異なる二種類以上
    強誘電体酸化物絶縁材料の層が、少なくとも二層以上
    積層され、少なくとも80K〜120Kの温度範囲でほぼ一
    定の誘電率を有することを特徴とする積層型酸化物絶縁
    膜。
  2. 【請求項2】 前記強誘電体が、SrTiO3、BaxSr1-xTi
    3(0≦x<1)およびPb(Zr,Ti)O3で構成される群
    からなる少なくとも1種のものを含むことを特徴とする
    請求項1に記載の積層型酸化物絶縁膜。
  3. 【請求項3】 前記強誘電体酸化物絶縁材料の層が、下
    から順に第1のSrTiO 3 層、Ba x Sr 1-x TiO 3 (0<x<
    1)層および第2のSrTiO 3 層であることを特徴とする
    請求項2に記載の積層型酸化物絶縁膜
  4. 【請求項4】 前記強誘電体酸化物絶縁材料の層が、下
    から順に第1のSrTiO 3 層、Pb(Zr y ,Ti 1-y )O 3 層および
    第2のSrTiO 3 層であることを特徴とする請求項2に記
    載の積層型酸化物絶縁膜
  5. 【請求項5】 前記強誘電体酸化物絶縁材料の層が、Ba
    x Sr 1-x TiO 3 (0<x<1)層を含み、そのxが異なる
    複数の組成の層を有することを特徴とする請求項2に記
    載の積層型酸化物絶縁膜
JP9049706A 1996-12-03 1997-02-18 積層型酸化物絶縁膜 Expired - Lifetime JP3011122B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9049706A JP3011122B2 (ja) 1996-12-03 1997-02-18 積層型酸化物絶縁膜
EP97402922A EP0847092A1 (en) 1996-12-03 1997-12-03 Oxide insulator film having a layered structure.
CA002223362A CA2223362A1 (en) 1996-12-03 1997-12-03 Oxide insulator film having a layered structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-337573 1996-12-03
JP33757396 1996-12-03
JP9049706A JP3011122B2 (ja) 1996-12-03 1997-02-18 積層型酸化物絶縁膜

Publications (2)

Publication Number Publication Date
JPH10219431A JPH10219431A (ja) 1998-08-18
JP3011122B2 true JP3011122B2 (ja) 2000-02-21

Family

ID=26390151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9049706A Expired - Lifetime JP3011122B2 (ja) 1996-12-03 1997-02-18 積層型酸化物絶縁膜

Country Status (3)

Country Link
EP (1) EP0847092A1 (ja)
JP (1) JP3011122B2 (ja)
CA (1) CA2223362A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326721A (en) * 1992-05-01 1994-07-05 Texas Instruments Incorporated Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer
US5472935A (en) * 1992-12-01 1995-12-05 Yandrofski; Robert M. Tuneable microwave devices incorporating high temperature superconducting and ferroelectric films
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JPH0745880A (ja) * 1993-07-29 1995-02-14 Sumitomo Electric Ind Ltd 絶縁体薄膜と酸化物超電導薄膜との積層膜

Also Published As

Publication number Publication date
EP0847092A1 (en) 1998-06-10
CA2223362A1 (en) 1998-06-03
JPH10219431A (ja) 1998-08-18

Similar Documents

Publication Publication Date Title
US5555486A (en) Hybrid metal/metal oxide electrodes for ferroelectric capacitors
EP0749167B1 (en) Ferroelectric capacitor for semiconductor integrated circuit and method for manufacturing the same
US20020197790A1 (en) Method of making a compound, high-K, gate and capacitor insulator layer
US6392265B2 (en) Semiconductor device
US5440174A (en) Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
US7071007B2 (en) Method of forming a low voltage drive ferroelectric capacitor
JP2884917B2 (ja) 薄膜キャパシタおよび集積回路
US6548854B1 (en) Compound, high-K, gate and capacitor insulator layer
JPH09246490A (ja) 半導体装置及びその製造方法
JP3011122B2 (ja) 積層型酸化物絶縁膜
JPH08335672A (ja) 強誘電体不揮発性メモリ
JP3664785B2 (ja) スイッチング素子
JP4230179B2 (ja) ペロブスカイト型酸化膜を含む酸化物積層膜
JPH10144867A (ja) 薄膜キャパシタ
GB2314348A (en) Thin film formation of a dielectric
US6719924B2 (en) Superconducting device and method of manufacturing the same
US6734456B2 (en) Ferroelectric film and semiconductor device
Boikov et al. Epitaxial ferroelectric/superconductor heterostructures
JP2001189422A (ja) 薄膜キャパシタの製造方法
JP3347010B2 (ja) 薄膜誘電体素子
JPH04285012A (ja) 酸化物超伝導体薄膜の形成方法
JP3172665B2 (ja) 誘電体薄膜キャパシタ素子及びその製造方法
JP3186035B2 (ja) 電界効果素子用積層薄膜および該積層薄膜を用いた電界効果トランジスター
JP3189634B2 (ja) 酸化物薄膜の作製方法
JP2931779B2 (ja) 超電導素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991109