JP3010903B2 - 電圧共振型スイッチング電源 - Google Patents
電圧共振型スイッチング電源Info
- Publication number
- JP3010903B2 JP3010903B2 JP4101075A JP10107592A JP3010903B2 JP 3010903 B2 JP3010903 B2 JP 3010903B2 JP 4101075 A JP4101075 A JP 4101075A JP 10107592 A JP10107592 A JP 10107592A JP 3010903 B2 JP3010903 B2 JP 3010903B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switching element
- reset
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電圧共振型スイッチング
電源に係り、特に可飽和インダクタにより主スイッチが
零電圧スイッチングを行う構造の改良に関する。
電源に係り、特に可飽和インダクタにより主スイッチが
零電圧スイッチングを行う構造の改良に関する。
【０００２】
【従来の技術】可飽和インダクタを用いた電圧共振型ス
イッチング電源は、例えば"CONSTANTFREQUENCY, FORWAR
D CONVERTER WITH RESONANT TRANSITION" HFPC・JUNE 19
91 PROCEEDINGS P.282 に開示されている。図７はこの
文献に開示された従来装置の回路図である。図におい
て、直流電源Ｖinより供給される直流電圧は、トランス
Ｔを有するコンバータ部によって電圧Ｖｏの直流出力に
変換される。出力電圧を安定化するための帰還回路とし
て、出力電圧Ｖｏを所定の基準電圧と比較して誤差電圧
を求める誤差増幅部２０と、誤差信号をトランスＴの一
次側と二次側で絶縁するフォトカプラ３０と、一次側に
送られた誤差信号を小さくする方向の制御信号をコンバ
ータ部のスイッチング素子に送るＰＷＭ（パルス幅）制
御回路４０を有している。
イッチング電源は、例えば"CONSTANTFREQUENCY, FORWAR
D CONVERTER WITH RESONANT TRANSITION" HFPC・JUNE 19
91 PROCEEDINGS P.282 に開示されている。図７はこの
文献に開示された従来装置の回路図である。図におい
て、直流電源Ｖinより供給される直流電圧は、トランス
Ｔを有するコンバータ部によって電圧Ｖｏの直流出力に
変換される。出力電圧を安定化するための帰還回路とし
て、出力電圧Ｖｏを所定の基準電圧と比較して誤差電圧
を求める誤差増幅部２０と、誤差信号をトランスＴの一
次側と二次側で絶縁するフォトカプラ３０と、一次側に
送られた誤差信号を小さくする方向の制御信号をコンバ
ータ部のスイッチング素子に送るＰＷＭ（パルス幅）制
御回路４０を有している。
【０００３】コンバータ部は、トランスＴの一次巻線ｎ
１に直流電圧Ｖinが印加されるとともに、主スイッチン
グ素子Ｑ１によりオンオフされている。この主スイッチ
ング素子Ｑ１と並列にスナバ用コンデンサＣｓと補助ス
イッチング素子Ｑ２よりなるリセット回路が接続されて
いる。主スイッチング素子Ｑ１と補助スイッチング素子
Ｑ２は相補的にオンオフされる(complementary logic s
witch)もので、両者のスイッチングの間にデッドタイム
が設けられている。両者の駆動電位が相違していること
から補助スイッチング素子Ｑ２に送られるＰＷＭ制御回
路４０からの制御信号は絶縁トランスＴｒにより直流絶
縁されている。
１に直流電圧Ｖinが印加されるとともに、主スイッチン
グ素子Ｑ１によりオンオフされている。この主スイッチ
ング素子Ｑ１と並列にスナバ用コンデンサＣｓと補助ス
イッチング素子Ｑ２よりなるリセット回路が接続されて
いる。主スイッチング素子Ｑ１と補助スイッチング素子
Ｑ２は相補的にオンオフされる(complementary logic s
witch)もので、両者のスイッチングの間にデッドタイム
が設けられている。両者の駆動電位が相違していること
から補助スイッチング素子Ｑ２に送られるＰＷＭ制御回
路４０からの制御信号は絶縁トランスＴｒにより直流絶
縁されている。
【０００４】トランスＴの二次巻線ｎ２にはスイッチン
グ信号が誘起されるので、整流回路により整流する。こ
こでは二次巻線ｎ２の正極側にフォワードダイオードＤ
１が接続され、コモン側にフライホイールダイオードＤ
２が接続されると共に、これらダイオードＤ１，Ｄ２の
カソード側は突き合わせられている。平滑回路は整流回
路で整流された電流を平滑化するフィルタ回路で、チョ
ークコイルＬ１で高周波数成分を除去してコンデンサＣ
ｏで平滑化して、直流出力電圧Ｖｏを負荷側に供給して
いる。可飽和リアクトルＳＲは二次巻線ｎ２とダイオー
ドＤ１のアノード端子との間に装着されたものである。
リセット巻線Ｌｒは可飽和リアクトルＳＲをリセットす
るもので、一端が二次巻線ｎ２と可飽和リアクトルＳＲ
との共通接続点に接続され、他端がダイオードＤ３と抵
抗Ｒ１を介して二次巻線ｎ２のコモン側に接続されてい
る。
グ信号が誘起されるので、整流回路により整流する。こ
こでは二次巻線ｎ２の正極側にフォワードダイオードＤ
１が接続され、コモン側にフライホイールダイオードＤ
２が接続されると共に、これらダイオードＤ１，Ｄ２の
カソード側は突き合わせられている。平滑回路は整流回
路で整流された電流を平滑化するフィルタ回路で、チョ
ークコイルＬ１で高周波数成分を除去してコンデンサＣ
ｏで平滑化して、直流出力電圧Ｖｏを負荷側に供給して
いる。可飽和リアクトルＳＲは二次巻線ｎ２とダイオー
ドＤ１のアノード端子との間に装着されたものである。
リセット巻線Ｌｒは可飽和リアクトルＳＲをリセットす
るもので、一端が二次巻線ｎ２と可飽和リアクトルＳＲ
との共通接続点に接続され、他端がダイオードＤ３と抵
抗Ｒ１を介して二次巻線ｎ２のコモン側に接続されてい
る。
【０００５】図８は可飽和リアクトルＳＲのリセット電
圧ＶBと入力電圧Ｖinとの関係図である。リセット巻線
Ｌ２は可飽和リアクトルＳＲのコアをリセットする為
に、トランスＴのフライバック電圧ＶBを用いている。
他方、フライバック電圧ＶBは入力電圧Ｖinに反比例す
ることから、リセット電圧ＶBも入力電圧Ｖinに反比例
して減少する。ところが、可飽和リアクトルＳＲが飽和
するときにかかる電圧Ｖsrは入力電圧Ｖinに比例して増
大する。従って、低入力電圧時には可飽和リアクトルＳ
Ｒのリセットは十分行われるが、高入力電圧時にはリセ
ット電圧が不足し、リセットが不十分となる。
圧ＶBと入力電圧Ｖinとの関係図である。リセット巻線
Ｌ２は可飽和リアクトルＳＲのコアをリセットする為
に、トランスＴのフライバック電圧ＶBを用いている。
他方、フライバック電圧ＶBは入力電圧Ｖinに反比例す
ることから、リセット電圧ＶBも入力電圧Ｖinに反比例
して減少する。ところが、可飽和リアクトルＳＲが飽和
するときにかかる電圧Ｖsrは入力電圧Ｖinに比例して増
大する。従って、低入力電圧時には可飽和リアクトルＳ
Ｒのリセットは十分行われるが、高入力電圧時にはリセ
ット電圧が不足し、リセットが不十分となる。
【０００６】
【発明が解決しようとする課題】従来回路によれば高入
力電圧時のリセット巻線Ｌｒによる可飽和リアクトルＳ
Ｒのリセットができなくなる結果、零電圧スイッチング
ができず、電源の高入力電圧時の効率が低下するという
課題があった。また低入力電圧時は、可飽和リアクトル
のリセット量が大きすぎてデューティ比が広がってしま
うので、制御性や素子のストレス等の観点から入力電圧
範囲が広くとれないという課題があった。
力電圧時のリセット巻線Ｌｒによる可飽和リアクトルＳ
Ｒのリセットができなくなる結果、零電圧スイッチング
ができず、電源の高入力電圧時の効率が低下するという
課題があった。また低入力電圧時は、可飽和リアクトル
のリセット量が大きすぎてデューティ比が広がってしま
うので、制御性や素子のストレス等の観点から入力電圧
範囲が広くとれないという課題があった。
【０００７】本発明はこのような課題を解決したもの
で、広い入力電圧範囲にわたって主スイッチング素子の
零電圧スイッチングができ、電源の効率が高い電圧共振
型スイッチング電源を提供することを目的とする。
で、広い入力電圧範囲にわたって主スイッチング素子の
零電圧スイッチングができ、電源の効率が高い電圧共振
型スイッチング電源を提供することを目的とする。
【０００８】
【課題を解決するための手段】このような目的を達成す
る本発明は、コンバータ部として、直流電流の供給され
る一次巻線を有するトランスＴと、この一次巻線に流れ
る電流をオンオフする主スイッチング素子Ｑ１と、この
主スイッチング素子若しくは一次巻線と並列に接続され
たスナバ用コンデンサＣｓと補助スイッチング素子Ｑ２
を有するリセット回路と、当該トランスの二次巻線に誘
起されるスイッチング信号を整流する整流回路と、この
整流回路で整流された電流を平滑化して所定電圧の直流
電流を出力する平滑回路と、この二次巻線と整流回路と
の間に装着された可飽和リアクトルＳＲを有している。
る本発明は、コンバータ部として、直流電流の供給され
る一次巻線を有するトランスＴと、この一次巻線に流れ
る電流をオンオフする主スイッチング素子Ｑ１と、この
主スイッチング素子若しくは一次巻線と並列に接続され
たスナバ用コンデンサＣｓと補助スイッチング素子Ｑ２
を有するリセット回路と、当該トランスの二次巻線に誘
起されるスイッチング信号を整流する整流回路と、この
整流回路で整流された電流を平滑化して所定電圧の直流
電流を出力する平滑回路と、この二次巻線と整流回路と
の間に装着された可飽和リアクトルＳＲを有している。
【０００９】また、出力電圧安定化回路として、この平
滑回路の出力電圧を入力し、基準電圧と比較して誤差信
号を出力する誤差増幅回路と、この誤差信号が小さくな
る方向のオンオフ制御信号を主スイッチング素子に供給
するとともに、このオンオフ制御信号と相補的なオンオ
フ信号を補助スイッチング素子に供給するパルス幅制御
回路とを有する電圧共振型スイッチング電源において、
次の構成としたものである。
滑回路の出力電圧を入力し、基準電圧と比較して誤差信
号を出力する誤差増幅回路と、この誤差信号が小さくな
る方向のオンオフ制御信号を主スイッチング素子に供給
するとともに、このオンオフ制御信号と相補的なオンオ
フ信号を補助スイッチング素子に供給するパルス幅制御
回路とを有する電圧共振型スイッチング電源において、
次の構成としたものである。
【００１０】即ち、一端が前記整流回路の出力端と接続
される前記可飽和リアクトルに巻かれたリセット巻線Ｌ
ｒと、このリセット巻線の他端と前記平滑回路の出力端
との間に装着され、当該リセット巻線にリセット電流を
供給する回路とを設けたことを特徴としている。
される前記可飽和リアクトルに巻かれたリセット巻線Ｌ
ｒと、このリセット巻線の他端と前記平滑回路の出力端
との間に装着され、当該リセット巻線にリセット電流を
供給する回路とを設けたことを特徴としている。
【００１１】尚、上記リセット電流供給回路にかえて、
前記整流回路のピーク電圧を保持するビーク電圧保持回
路と、このピーク電圧保持回路の保持電圧を前記リセッ
ト巻線に供給する回路としても差し支えない。
前記整流回路のピーク電圧を保持するビーク電圧保持回
路と、このピーク電圧保持回路の保持電圧を前記リセッ
ト巻線に供給する回路としても差し支えない。
【００１２】
【作用】主スイッチング素子がオフし、補助スイッチン
グ素子の寄生ダイオードがオンしてる間に補助スイッチ
ング素子がオンすると、零電圧スイッチングが実現して
ターンオンによる損失が生じない。次に補助スイッチン
グ素子がオフすると、トランスの励磁インダクタンスと
主スイッチング素子の出力容量による共振が起きて、主
スイッチング素子の両端電圧を零まで引き下げて主スイ
ッチング素子がオンする。このとき、可飽和リアクトル
は主スイッチング素子がターンオンするまでの間、整流
回路に二次巻線から電流が流れるのをせき止めて、零電
圧スイッチングを実現させてターンオンによる損失を防
止する。リセット巻線及びリセット電流供給回路は、可
飽和リアクトルにリセット電流を送り、せき止め時間を
入力電圧によらず確保する。
グ素子の寄生ダイオードがオンしてる間に補助スイッチ
ング素子がオンすると、零電圧スイッチングが実現して
ターンオンによる損失が生じない。次に補助スイッチン
グ素子がオフすると、トランスの励磁インダクタンスと
主スイッチング素子の出力容量による共振が起きて、主
スイッチング素子の両端電圧を零まで引き下げて主スイ
ッチング素子がオンする。このとき、可飽和リアクトル
は主スイッチング素子がターンオンするまでの間、整流
回路に二次巻線から電流が流れるのをせき止めて、零電
圧スイッチングを実現させてターンオンによる損失を防
止する。リセット巻線及びリセット電流供給回路は、可
飽和リアクトルにリセット電流を送り、せき止め時間を
入力電圧によらず確保する。
【００１３】
【実施例】以下、図面を用いて本発明を詳細に説明す
る。図１は第１発明の一実施例を示す回路図である。
尚、図１において前記図７と同一作用をするものには同
一符号をつけ、説明を省略する。図において、リセット
巻線Ｌｒは正極側がダイオードＤ１，Ｄ２の突き合わせ
端子に接続され、コモン側からリセット電流が送られ
る。リセット電流供給回路はダイオードＤ４と電流制限
抵抗Ｒ４よりなり、ダイオードＤ４のアノード側がコン
デンサＣｏと接続されている。
る。図１は第１発明の一実施例を示す回路図である。
尚、図１において前記図７と同一作用をするものには同
一符号をつけ、説明を省略する。図において、リセット
巻線Ｌｒは正極側がダイオードＤ１，Ｄ２の突き合わせ
端子に接続され、コモン側からリセット電流が送られ
る。リセット電流供給回路はダイオードＤ４と電流制限
抵抗Ｒ４よりなり、ダイオードＤ４のアノード側がコン
デンサＣｏと接続されている。
【００１４】このように構成された装置の動作を次に説
明する。図２は共振波形の説明図で、（Ａ）は主スイッ
チング素子Ｑ１のゲートソース間電圧Ｖgs、（Ｂ）は補
助スイッチング素子Ｑ２のゲートソース間電圧Ｖgs、
（Ｃ）は主スイッチング素子Ｑ１のドレインソース間電
圧Ｖds、（Ｄ）は主スイッチング素子Ｑ１のドレインソ
ース間に流れる電流ＩQ1、（Ｅ）は補助スイッチング素
子Ｑ２に流れる電流ＩQ2、（Ｆ）はトランスＴの磁束
Φ、（Ｇ）はトランスの一次巻線にかかるスイッチング
電圧ＶT、（Ｈ）はフライホイールダイオードＤ２に生
ずる電圧ＶD2、（Ｉ）はフォワードダイオードＤ１に生
ずる電圧ＶD1で、フライバック電圧ＶBと等しくなって
おり、（Ｊ）は可飽和リアクトルにかかる電圧Ｖsrであ
る。
明する。図２は共振波形の説明図で、（Ａ）は主スイッ
チング素子Ｑ１のゲートソース間電圧Ｖgs、（Ｂ）は補
助スイッチング素子Ｑ２のゲートソース間電圧Ｖgs、
（Ｃ）は主スイッチング素子Ｑ１のドレインソース間電
圧Ｖds、（Ｄ）は主スイッチング素子Ｑ１のドレインソ
ース間に流れる電流ＩQ1、（Ｅ）は補助スイッチング素
子Ｑ２に流れる電流ＩQ2、（Ｆ）はトランスＴの磁束
Φ、（Ｇ）はトランスの一次巻線にかかるスイッチング
電圧ＶT、（Ｈ）はフライホイールダイオードＤ２に生
ずる電圧ＶD2、（Ｉ）はフォワードダイオードＤ１に生
ずる電圧ＶD1で、フライバック電圧ＶBと等しくなって
おり、（Ｊ）は可飽和リアクトルにかかる電圧Ｖsrであ
る。
【００１５】図中、時刻ｔ０は主スイッチング素子Ｑ１
のオフ時刻、時刻ｔ１は補助スイッチング素子Ｑ２のオ
ン時刻、時刻ｔ２は電流ＩQ2が正から負に反転する時
刻、時刻ｔ３は補助スイッチング素子Ｑ２のオフ時刻、
時刻ｔ４は電圧Ｖdsが零となる時刻、時刻ｔ５は主スイ
ッチング素子Ｑ１のオン時刻、時刻ｔ６は電流ＩQ1が流
れ出す時刻である。期間ｔｄは時刻ｔ３からダイオード
Ｄ２がオンするまでの時間遅れで、可飽和リアクトルＳ
Ｒを飽和させる時間に相当している。更に、オン電圧の
値に関して述べると、電圧Ｖdsは｛Ｖin2／(Ｖin−ｎＶ
ｏ)}となる。電圧ＶTは、正側がＶin、負側が｛ｎＶｏ
／(Ｖin−ｎＶｏ)}・Ｖinになっている。電圧ＶD2は、Ｖ
in／ｎである。最後に、電圧ＶD1はＶｏ／(Ｖin−ｎＶ
ｏ)・Ｖinになっている。ここで、ｎは一次巻線と二次巻
線の巻数比ｎ１／ｎ２である。
のオフ時刻、時刻ｔ１は補助スイッチング素子Ｑ２のオ
ン時刻、時刻ｔ２は電流ＩQ2が正から負に反転する時
刻、時刻ｔ３は補助スイッチング素子Ｑ２のオフ時刻、
時刻ｔ４は電圧Ｖdsが零となる時刻、時刻ｔ５は主スイ
ッチング素子Ｑ１のオン時刻、時刻ｔ６は電流ＩQ1が流
れ出す時刻である。期間ｔｄは時刻ｔ３からダイオード
Ｄ２がオンするまでの時間遅れで、可飽和リアクトルＳ
Ｒを飽和させる時間に相当している。更に、オン電圧の
値に関して述べると、電圧Ｖdsは｛Ｖin2／(Ｖin−ｎＶ
ｏ)}となる。電圧ＶTは、正側がＶin、負側が｛ｎＶｏ
／(Ｖin−ｎＶｏ)}・Ｖinになっている。電圧ＶD2は、Ｖ
in／ｎである。最後に、電圧ＶD1はＶｏ／(Ｖin−ｎＶ
ｏ)・Ｖinになっている。ここで、ｎは一次巻線と二次巻
線の巻数比ｎ１／ｎ２である。
【００１６】主スイッチング素子Ｑ１と補助スイッチン
グ素子Ｑ２はデッドタイムを間に挟んで、交互にオンオ
フしている。時刻ｔ０で主スイッチング素子Ｑ１がオフ
すると、主スイッチング素子Ｑ１に流れていた励磁電流
がコンデンサＣｓと補助スイッチング素子Ｑ２の寄生ダ
イオードに流れる。寄生ダイオードがオンしている期間
中（時刻ｔ０〜ｔ２）の任意の時刻ｔ１で補助スイッチ
ング素子Ｑ２がオンすれば、補助スイッチング素子Ｑ２
での零電圧スイッチングが実現され、ターンオン損失は
発生しない。時刻ｔ２でトランスの励磁電流が転流し、
補助スイッチング素子Ｑ２を通って入力側に回生され
る。時刻ｔ３で補助スイッチング素子Ｑ２がオフする
と、励磁電流が再び主スイッチング素子Ｑ１に移行し、
主スイッチング素子Ｑ１の出力容量に蓄電されていた電
荷を引抜き、主スイッチング素子Ｑ１の両端電圧を零ま
で引き下げる。時刻ｔ３〜ｔ４では、トランスの励磁イ
ンダクタンスと主スイッチング素子Ｑ１の出力容量によ
る共振が起こっている。ここで、電圧Ｖdsを零に至らし
める為には、ある程度の励磁電流が必要になるため、ト
ランスＴの主インダクタンスは通常のフォワード型電源
に用いられるトランスに比較して小さく選定されてい
る。
グ素子Ｑ２はデッドタイムを間に挟んで、交互にオンオ
フしている。時刻ｔ０で主スイッチング素子Ｑ１がオフ
すると、主スイッチング素子Ｑ１に流れていた励磁電流
がコンデンサＣｓと補助スイッチング素子Ｑ２の寄生ダ
イオードに流れる。寄生ダイオードがオンしている期間
中（時刻ｔ０〜ｔ２）の任意の時刻ｔ１で補助スイッチ
ング素子Ｑ２がオンすれば、補助スイッチング素子Ｑ２
での零電圧スイッチングが実現され、ターンオン損失は
発生しない。時刻ｔ２でトランスの励磁電流が転流し、
補助スイッチング素子Ｑ２を通って入力側に回生され
る。時刻ｔ３で補助スイッチング素子Ｑ２がオフする
と、励磁電流が再び主スイッチング素子Ｑ１に移行し、
主スイッチング素子Ｑ１の出力容量に蓄電されていた電
荷を引抜き、主スイッチング素子Ｑ１の両端電圧を零ま
で引き下げる。時刻ｔ３〜ｔ４では、トランスの励磁イ
ンダクタンスと主スイッチング素子Ｑ１の出力容量によ
る共振が起こっている。ここで、電圧Ｖdsを零に至らし
める為には、ある程度の励磁電流が必要になるため、ト
ランスＴの主インダクタンスは通常のフォワード型電源
に用いられるトランスに比較して小さく選定されてい
る。
【００１７】可飽和リアクトルＳＲは、共振のための時
間を十分に確保して、主スイッチング素子Ｑ１が零電圧
でターンオンできるようにするため、時刻ｔ３〜ｔ６だ
け負荷電流をせき止める働きをする。もし、可飽和リア
クトルＳＲが存在しなければ、電圧Ｖdsが零になる前に
ダイオードＤ１がオンして負荷電流が流れ始めるので、
零電圧スイッチングが不可能になる。時刻ｔ３〜ｔ６で
は可飽和リアクトルＳＲが不飽和状態であり、時刻ｔ６
以降飽和して負荷電流をながす。コンデンサＣｓと補助
スイッチング素子Ｑ２の働きによりトランスの磁束は正
負反対に励磁されるため、定格上で入力電圧が一定であ
るならばリセット巻線Ｌｒを設ける必要はない。
間を十分に確保して、主スイッチング素子Ｑ１が零電圧
でターンオンできるようにするため、時刻ｔ３〜ｔ６だ
け負荷電流をせき止める働きをする。もし、可飽和リア
クトルＳＲが存在しなければ、電圧Ｖdsが零になる前に
ダイオードＤ１がオンして負荷電流が流れ始めるので、
零電圧スイッチングが不可能になる。時刻ｔ３〜ｔ６で
は可飽和リアクトルＳＲが不飽和状態であり、時刻ｔ６
以降飽和して負荷電流をながす。コンデンサＣｓと補助
スイッチング素子Ｑ２の働きによりトランスの磁束は正
負反対に励磁されるため、定格上で入力電圧が一定であ
るならばリセット巻線Ｌｒを設ける必要はない。
【００１８】続いて、リセット電流供給回路について説
明する。可飽和リアクトルＳＲは、巻線にかかる電圧が
大きいほど短い時間で飽和する。補助スイッチング素子
Ｑ２がオフした後に、可飽和リアクトルＳＲにかかる電
圧はＶin／ｎであり、入力電圧に比例する。図３は可飽
和リアクトルのＢ−Ｈ曲線上での動作説明図である。あ
るリセット電流ＩRでリセットされた後、巻線に電圧Ｖi
n／ｎが印加されると、可飽和リアクトルは次の時間ｔ
ｄ遅延して飽和する。 ｔｄ＝ｎSR・Δφ／(Ｖin／ｎ） (1) ここで、ｎSRは可飽和リアクトルの巻数である。この遅
延時間ｔｄが図２の時刻ｔ３〜ｔ６に対応している。従
来回路では、入力電圧が増大するとともにリセット電流
ＩRが減少して磁束変化量Δφも小さくなるから、(1)式
で明らかなように高入力電圧における遅延時間ｔｄが十
分にはとれなくなる。
明する。可飽和リアクトルＳＲは、巻線にかかる電圧が
大きいほど短い時間で飽和する。補助スイッチング素子
Ｑ２がオフした後に、可飽和リアクトルＳＲにかかる電
圧はＶin／ｎであり、入力電圧に比例する。図３は可飽
和リアクトルのＢ−Ｈ曲線上での動作説明図である。あ
るリセット電流ＩRでリセットされた後、巻線に電圧Ｖi
n／ｎが印加されると、可飽和リアクトルは次の時間ｔ
ｄ遅延して飽和する。 ｔｄ＝ｎSR・Δφ／(Ｖin／ｎ） (1) ここで、ｎSRは可飽和リアクトルの巻数である。この遅
延時間ｔｄが図２の時刻ｔ３〜ｔ６に対応している。従
来回路では、入力電圧が増大するとともにリセット電流
ＩRが減少して磁束変化量Δφも小さくなるから、(1)式
で明らかなように高入力電圧における遅延時間ｔｄが十
分にはとれなくなる。
【００１９】図４は図２のリセット電流供給回路の動作
説明図である。入力電圧によらずリセット電圧は出力電
圧に見合うほぼ一定値に保持される。そこで、入力電圧
が増大してもリセット電流ＩRが一定であるから、高入
力電圧における遅延時間ｔｄが従来例に比較して十分に
とれる。従って、広い入力電圧の範囲に渡って零電圧ス
イッチングができる。
説明図である。入力電圧によらずリセット電圧は出力電
圧に見合うほぼ一定値に保持される。そこで、入力電圧
が増大してもリセット電流ＩRが一定であるから、高入
力電圧における遅延時間ｔｄが従来例に比較して十分に
とれる。従って、広い入力電圧の範囲に渡って零電圧ス
イッチングができる。
【００２０】図５は第２発明の一実施例の回路図であ
る。リセット巻線Ｌｒにリセット電流を供給する回路と
して、ピーク電圧保持回路とリセット電流供給回路を備
えている。ピーク電圧保持回路はダイオードＤ５のアノ
ード端子がダイオードＤ１，Ｄ２の突き合わせ点に接続
され、カソード端子がコンデンサＣ５に接続されてお
り、整流後の脈流のピーク電圧をコンデンサＣ５に保持
している。リセット電流供給回路は、ダイオードＤ６の
アノード端子がコンデンサＣ５と接続され，カソード端
子が電流制限抵抗Ｒ６を介してリセット巻線Ｌｒに接続
されている。
る。リセット巻線Ｌｒにリセット電流を供給する回路と
して、ピーク電圧保持回路とリセット電流供給回路を備
えている。ピーク電圧保持回路はダイオードＤ５のアノ
ード端子がダイオードＤ１，Ｄ２の突き合わせ点に接続
され、カソード端子がコンデンサＣ５に接続されてお
り、整流後の脈流のピーク電圧をコンデンサＣ５に保持
している。リセット電流供給回路は、ダイオードＤ６の
アノード端子がコンデンサＣ５と接続され，カソード端
子が電流制限抵抗Ｒ６を介してリセット巻線Ｌｒに接続
されている。
【００２１】このように構成された回路では、ピーク電
圧保持回路により入力電圧に比例した電圧Ｖin／ｎが蓄
電される。従って、可飽和リアクトルＳＲのリセット量
は入力電圧に比例するから、入力電圧が増大するととも
にリセット電流ＩRが増大して磁束変化量Δφも大きく
なるから、高入力電圧における遅延時間ｔｄが十分にと
れ、図１の実施例に比較してさらに広い入力電圧範囲で
零電圧スイッチングができる。
圧保持回路により入力電圧に比例した電圧Ｖin／ｎが蓄
電される。従って、可飽和リアクトルＳＲのリセット量
は入力電圧に比例するから、入力電圧が増大するととも
にリセット電流ＩRが増大して磁束変化量Δφも大きく
なるから、高入力電圧における遅延時間ｔｄが十分にと
れ、図１の実施例に比較してさらに広い入力電圧範囲で
零電圧スイッチングができる。
【００２２】図６は本発明の変形実施例の回路図であ
る。図１の回路図と比較すると、リセット回路が主スイ
ッチング素子Ｑ１に代えて一次巻線ｎ１と並列に接続さ
れた点が異なっている。このように接続しても、図１の
回路と同様の働きをする。
る。図１の回路図と比較すると、リセット回路が主スイ
ッチング素子Ｑ１に代えて一次巻線ｎ１と並列に接続さ
れた点が異なっている。このように接続しても、図１の
回路と同様の働きをする。
【００２３】
【発明の効果】以上説明したように、第１発明によれば
出力電圧により定められる一定電圧でリセット電流を送
っているので、可飽和リアクトルの遅延時間が入力電圧
が高くても十分確保でき、零電圧スイッチングが可能に
なるから電源の効率が高くなる。また部品点数も少なく
てすむから、低コストで実現できるという効果もある。
更に、第２発明によれば入力電圧に比例してリセット電
流を大きくしているので、更に広い範囲の入力電圧に対
して高い効率の電源が得られる。
出力電圧により定められる一定電圧でリセット電流を送
っているので、可飽和リアクトルの遅延時間が入力電圧
が高くても十分確保でき、零電圧スイッチングが可能に
なるから電源の効率が高くなる。また部品点数も少なく
てすむから、低コストで実現できるという効果もある。
更に、第２発明によれば入力電圧に比例してリセット電
流を大きくしているので、更に広い範囲の入力電圧に対
して高い効率の電源が得られる。
【図１】第１発明の一実施例を示す回路図である。
【図２】共振波形の説明図である。
【図３】可飽和リアクトルのＢ−Ｈ曲線上での動作説明
図である。
図である。
【図４】図２のリセット電流供給回路の動作説明図であ
る。
る。
【図５】第２発明の一実施例の回路図である。
【図６】本発明の変形実施例の回路図である。
【図７】従来装置の回路図である。
【図８】従来装置のリセット電圧と入力電圧の関係図で
ある。
ある。
２０ 誤差増幅回路 ３０ フォトカプラ ４０ ＰＷＭ制御回路 Ｑ１ 主スイッチング素子 Ｑ２ 補助スイッチング素子 ＳＲ 可飽和リアクトル
Claims (2)
- 【請求項１】直流電流の供給される一次巻線を有するト
ランスＴと、 この一次巻線に流れる電流をオンオフする主スイッチン
グ素子Ｑ１と、 この主スイッチング素子若しくは一次巻線と並列に接続
されたスナバ用コンデンサＣｓと補助スイッチング素子
Ｑ２を有するリセット回路と、 当該トランスの二次巻線に誘起されるスイッチング信号
を整流する整流回路と、この整流回路で整流された電流
を平滑化して所定電圧の直流電流を出力する平滑回路
と、 この二次巻線と整流回路との間に装着された可飽和リア
クトルＳＲと、 この平滑回路の出力電圧を入力し、基準電圧と比較して
誤差信号を出力する誤差増幅回路と、 この誤差信号が小さくなる方向のオンオフ制御信号を主
スイッチング素子に供給するとともに、このオンオフ制
御信号と相補的なオンオフ信号を補助スイッチング素子
に供給するパルス幅制御回路と、 を有する電圧共振型スイッチング電源において、 一端が前記整流回路の出力端と接続される前記可飽和リ
アクトルに巻かれたリセット巻線Ｌｒと、 このリセット巻線の他端と前記平滑回路の出力端との間
に装着され、当該リセット巻線にリセット電流を供給す
る回路と、 を設けたことを特徴とする電圧共振型スイッチング電
源。 - 【請求項２】請求項１記載のリセット電流供給回路にか
えて、前記整流回路のピーク電圧を保持するビーク電圧
保持回路と、このピーク電圧保持回路の保持電圧を前記
リセット巻線に供給する回路よりなることを特徴とする
電圧共振型スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4101075A JP3010903B2 (ja) | 1992-04-21 | 1992-04-21 | 電圧共振型スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4101075A JP3010903B2 (ja) | 1992-04-21 | 1992-04-21 | 電圧共振型スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05300735A JPH05300735A (ja) | 1993-11-12 |
| JP3010903B2 true JP3010903B2 (ja) | 2000-02-21 |
Family
ID=14290988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4101075A Expired - Fee Related JP3010903B2 (ja) | 1992-04-21 | 1992-04-21 | 電圧共振型スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3010903B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60105712T2 (de) * | 2000-07-14 | 2006-08-17 | Alcatel | Universales Schaltnetzteil |
| JP5232194B2 (ja) * | 2010-06-11 | 2013-07-10 | 株式会社東芝 | スイッチング電源装置 |
-
1992
- 1992-04-21 JP JP4101075A patent/JP3010903B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05300735A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107979288B (zh) | 强迫式零电压开关反激变换器 | |
| CN107979287B (zh) | 用于主开关切换转换的零电压开关式逆变器 | |
| JP3201324B2 (ja) | スイッチング電源装置 | |
| US6366476B1 (en) | Switching power supply apparatus with active clamp circuit | |
| US6788556B2 (en) | Switching power source device | |
| JP3475887B2 (ja) | スイッチング電源装置 | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| US8027177B2 (en) | Isolated switching power supply apparatus | |
| JP2002101655A (ja) | スイッチング電源装置 | |
| US5313383A (en) | DC--DC converter | |
| JP2000305641A (ja) | スイッチング電源回路 | |
| JP3010903B2 (ja) | 電圧共振型スイッチング電源 | |
| US5442536A (en) | Low-loss power supply device comprising a DC/DC converter | |
| JP2001157447A (ja) | 複共振フォワード形コンバータ | |
| US20240204674A1 (en) | Flyback converter with high efficiency and control method thereof | |
| JP7489939B2 (ja) | スイッチング電源装置 | |
| EP0949751A2 (en) | Generator for arc welding machines with forward topology and active clamp | |
| JPH11136940A (ja) | 共振型スイッチング電源 | |
| US20220069697A1 (en) | Converter including active clamp switch and secondary side rectifier and controlling method thereof | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JPH11187663A (ja) | スイッチング電源 | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
| JP2006067651A (ja) | スイッチング電源回路 | |
| JPH048703Y2 (ja) | ||
| JP2517397B2 (ja) | マルチトランス・コンバ―タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |