JP3009894B2 - パターン認識装置 - Google Patents
パターン認識装置Info
- Publication number
- JP3009894B2 JP3009894B2 JP59207905A JP20790584A JP3009894B2 JP 3009894 B2 JP3009894 B2 JP 3009894B2 JP 59207905 A JP59207905 A JP 59207905A JP 20790584 A JP20790584 A JP 20790584A JP 3009894 B2 JP3009894 B2 JP 3009894B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- array
- value
- coarse
- entry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V30/00—Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
- G06V30/10—Character recognition
- G06V30/24—Character recognition characterised by the processing or recognition method
- G06V30/248—Character recognition characterised by the processing or recognition method involving plural approaches, e.g. verification by template match; Resolving confusion among similar patterns, e.g. "O" versus "Q"
- G06V30/2504—Coarse or fine approaches, e.g. resolution of ambiguities or multiscale approaches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Character Discrimination (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
発明の技術的背景
本発明は１組の基準キャラクタの１個に対応するパタ
ーンを識別することに関する。 ワークピースのパターンを粗い分析および微細分析の
双方を行う多数のパターン認識システムが考案されてき
た。ヤマモト他の特許（米国特許第3,829,831号）で
は、ワークピースのパターンが該ワークピースパターン
の粗いアレイ表示から得られる信号に変換され、かつそ
の信号を１組のパターン分類信号と比較して類別され
る。次いでワークピースパターンは、ワークピースの微
細なアレイ表示から得た信号を、類別分析で選定した基
準キャラクタの微細なアレイ表示から得た１組の基準信
号と比較することにより識別される。 発明の要約 本発明は一般的には粗いレベルと微細レベルとの双方
の分析を行い、ワークピースのパターンの粗いアレイ表
示が形成され、そしてその粗いアレイは、そのワークピ
ースパターンを、基準（reference）キャラクタとし
て、あるいは同一の粗いアレイ表示によって表された基
準キャラクタのあいまいセットのメンバのいづれかとし
て、識別するために使用される。基準キャラクタのセッ
トのメンバとして分類されたワークピースパターンの微
細アレイ表示の少なくとも一部が、分類により識別され
たセット中の基準キャラクタの微細アレイ表示の対応部
分と比較される。最初の粗いアレイ分析と微細アレイ分
析の間に基準キャラクタとして識別されなかったワーク
ピースのパターンは、再び粗いアレイ表示と微細なアレ
イ表示とにコード化され再度分析される。パターン認識
システムは、学習システムを有し、該学習システムを介
して基準キャラクタが認識システムに導入され、かつ該
学習システムを介して、識別されなかったワークピース
パターン表示が認識システムの基準キャラクタの既存の
セットの中へ組み入れられうる。 本発明によれば、基準キャラクタの粗いアレイ表示
は、第１のデータベースにおけるエントリへのアドレス
として作用する。第１のデータベースエントリの各々
は、粗いアレイ表示により表されるセットにおける基準
キャラクタの数の提供する多数（multiplicity）フィー
ルドを含む。第１のデータベースの各エントリは、非あ
いまい（unambiguous）な粗いアレイ値を有する基準キ
ャラクタ用のコード、あるいはあいまいな（不明瞭）粗
いアレイ値を有するパターンのための第２のデータベー
スのエントリへのアドレスを提供する第２のフィールド
を含む。粗いアレイ表示により明瞭に定義されない各基
準キャラクタに対して、第２のデータベースが設けられ
ている。第２のデータベースの各エントリは、その基準
キャラクタのための識別コードと、同じ粗いアレイによ
り表される基準キャラクタと他のキャラクタとの間のあ
いまい性を解明するために使用する基準キャラクタの微
細アレイ表示の少なくとも一部と、を含む。同一の粗い
アレイにより表される各基準キャラクタに対する第２の
データベースのエントリは、第２のデータベースの内部
で順次的にグループ化される。 また本発明によれば、パターン学習システムは、ワー
クピースパターンの粗いアレイ表示を既存のセットの基
準キャラクタの粗いアレイ表示と比較することにより、
新しい基準キャラクタとしてワークピースのパターンを
受け入れることができる。同一の粗いアレイ表示が見出
されない新しい基準キャラクタに対して、そのアドレス
として、基準キャラクタの新しい粗いアレイ表示をもっ
て識別用キャラクタコードが第１のデータベースに記憶
される。同一の粗いアレイ表示が見出された新しい基準
キャラクタ対して、同一の粗いアレイにより表される新
しいセットの基準キャラクタのための第２のデータベー
スのエントリがつくり出され、そして、新しいセットに
おける基準キャラクタの数と、該セットに対する第２の
データベースのエントリの第１のもののアドレスとを含
む第１のデータベースエントリが確立される。 パターン学習システムは、同一の粗いアレイによって
表される基準キャラクタの微細なアレイ表示の中の最も
特有の部分を離隔するための特有性基準を用い得る。こ
の最も特有の部分は、同一の粗いアレイによって表され
る基準キャラクタ間のあいまい性を解明するために、パ
ターン認識システムによって使用される。 従来技術によるシステムに対する本発明のパターン認
識システムの利点には、ワークピースキャラクタを非あ
いまいに（不明瞭さなく）識別するために必要なキャラ
クタの比較がより少なくて済むので、各キャラクタの認
識分析のための処理時間が短いことが含まれる。特に、
非あいまいな粗いアレイ表示を有する基準キャラクタに
対しては、必要な粗い分析のみが行われる。さらに、同
一の粗いアレイによって表される基準キャラクタは「あ
いまいセット」（ambiguousset）と称される基準キャラ
クタのセットに編成され、かつ、微細分析は、そのワー
クピースキャラクタと同じ粗いアレイ表示を共有する１
つのあいまいセット中のメンバに限定されるので、その
あいまいセットのメンバの数は微細分析において検査さ
れるキャラクタの最大数である。 さらに基礎的レベルにおいても、粗い分析は粗いアレ
イのスキームを使用して行われるので、ワークピースの
キャラクタを識別するため、あるいは該キャラクタをセ
ットに分類するために分析される画素（ピクチャエレメ
ント）の数は、この粗いアレイの画素の数に限定され
る。 さらに、微細分析において、基準キャラクタの微細ア
レイ表示の最も特有の部分のみが検査され、従って、特
有の粗いアレイ表示を有さないワークピースキャラクタ
を識別する画素の数は、基準キャラクタの微細アレイ表
示の最も特有の部分における画素の数に限定される。 好適な実施例の説明 第１図には本発明によるキャラクタ認識システム10を
作動させるための装置のブロック図が示されている。認
識システム10は、パターンを６×８アレイの２値エレメ
ント（微細アレイ）へ量子化するデイジタイザ12と、48
エレメントの微細アレイを３×４アレイの２値エレメン
ト（粗いアレイ）に圧縮するコンプレッサ14と、ワーク
ピースのキャラクタが一旦識別されるとキャラクタのネ
ームを受け入れるマルチプレキサ22を伴うキャラクタネ
ームインプッタ20と、を有する。 パターン認識システム10は第１のデータベースD1RAM
を有する。前記データベースの各エントリは粗いアレイ
の12ビット値によってアドレス付けされる。D1RAMの各
エントリ３ビットの多数フィールドを有し、該フィール
ドは、エントリアドレスの粗いアレイ値を有する基準セ
ットにおけるキャラクタの数を含んでいる。D1RAMの各
エントリは、エントリの多数フィールドの値に依存する
内容の第２のフィールドを有する。多数フィールドのエ
ントリが１である場合（エントリアドレスに等しい、粗
いアレイ値を備えた基準キャラクタが１個のみであるこ
とを意味する）、第２のフィールドは単一の基準キャラ
クタの識別コードを含んでいる。多数フィールドの値が
１より大きい場合（エントリアドレスに等しい、粗いア
レイ値を備えた基準キャラクタが複数個あることを意味
する）、第２のフィールドはD2RAMへのアドレスを含
む。 D2RAMはいずれかの他のキャラクタの粗いアレイ値に
等しい粗いアレイ値を有する各基準キャラクタセットに
対するエントリを含む。（これは非共用の粗いアレイ値
を有さないものの全てである）。共通の値の粗いアレイ
値をもつ全てのキャラクタを「あいまいセット」と称
し、そのエントリはD2RAMにおいて隣接している。あい
まいセットのエントリに対する第１のアドレスは、D1RA
Mのセットに対して提供されたものである。 各D2エントリは、D2RAMメモリの２個のワードにわた
って７個のフィールドに編成される。D2エントリの第１
のワードにおいて、第１と第３のフィールドは、あいま
いセットの他のメンバに対して最も特有の、その基準キ
ャラクタの48エレメントの微細アレイの２個のサブセッ
トを識別するインフォメーションを含み、第２と第４の
フィールドは識別されたサブセットの値を含む。D2エン
トリの第２ワードにおける第５と第６のフィールドは予
備用である。第７のフィールドは基準キャラクタ用の識
別コードを含む。 第１図に戻り、粗い分析に使用する装置は、D1RAM
と、ワークピースのキャラクタの粗いアレイ表示をロー
ドするよう配置した第１のデータベースアドレスレジス
タD1ARと、D1RAMから16ビットのワードを受け入れるよ
う配置した第１のデータベースバッファレジスタD1BR
と、D1エントリの第１のフィールドをロードするよう配
置した第１のデータベースD1キャラクタ認識装置と、を
有する。 微細分析に使用する装置はD2RAMと、D1エントリの第
２のフィールドをロードするよう配置した第２のデータ
ベースアドレスレジスタD2ARと、D2RAMから16ビットの
ワードを受け入れるよう配置した第２のデータベースの
バッファレジスタD2BRと、ワークピースのパターンの微
細アレイ表示とD2エントリの第１のワードとをロードす
るよう配置した第２のデータベースのキャラクタ認識装
置36と、を有する。 第２図に詳細に示すように、D2キャラクタ認識装置36
は、粗い分析と微細分析の双方の間にワークピースのパ
ターンの48エレメントからなる微細アレイ表示が一時的
に記憶される12個の４ビットセルレジスタ40と、D2RAM
エントリの第１のワードがD2BRからロードされる16ビッ
トのレジスタ44と、レジスタ44のセクションＩとIIIと
に記憶されたアドレス位置インフォメーションから２個
のセルレジスタ40を選定するよう配置したデコーダ42,5
2と、前記デコーダ42,52により選定された２個のレジス
タ40の内容とレジスタ44のセクションII及びIVに記憶さ
れたエレメント値を排他的NOR比較するよう配置した対
応ビットのコンパレータ（比較部）46と、ワークピース
のパターンは非あいまい（明確）に識別できないがその
パターンは識別されたあいまいセットの２個以上のメン
バのうちの１つであるであろうということを示すための
デコーダ42,52により使用可能とされるように配置され
る非あいまい化（disambiguation）不可能認識装置90
と、を有する。 第３図には、本発明によるキャラクタ学習システム50
を作動させる装置のブロック図が示されている。学習シ
ステム50は、認識システム10と、制御装置30、デイジタ
イザ12、コンプレッサ14、D1RAM、D1AR、D1BR,D2RAM、D
2ARおよびD2BRを共用する。学習システム50は、コード
化されかつパターン認識システム10に入力される基準キ
ャラクタの数をロードするよう配置された入力カウンタ
54と、入力された各基準キャラクタに対しての識別用２
進値キャラクタコードCH（０−７）を入力するキャラク
タネームセレクタ56と、粗いアレイと微細アレイの表示
を記憶しかつ各基準キャラクタに対するCH（０−７）を
記憶する（通常はオフラインの）学習リスト記憶装置60
とを有する。学習リスト記憶装置60は、記憶装置60での
基準キャラクタの数をロードするよう配置されたセット
カウンタ62を有する。 キャラクタ学習システム50は、あいまいカウンタ64の
値に基づきD1エントリゼネレータ58でD1エントリを発生
させるために、あいまいカウンタ64ヘのD1BRエントリの
第１のフィールド、コードレジスタ76への第２のフィー
ルドおよびD1エントリゼネレータ58へのD2ARの内容を受
け入れるよう配置したキャラクタ学習装置を有する。ま
たキャラクタ学習装置70はD1RAM中のエントリの数をロ
ードするよう配置したD1エントリカウンタ74を有する。 D2エントリを生成させるために、キャラクタ学習装置
は同一の粗いアレイによって表される基準キャラクタの
セットを離隔するために、あいまいセット記憶装置66
に、CH（０−７）と、へのコードレジスタ76の内容とを
受け入れるよう配置されている。キャラクタ学習装置70
は、あいまいセット中の他のメンバに対して各基準キャ
ラクタの最も特有の部分を判断し、それによってD2RAM
用エントリを生成するために、あいまいセットの記憶装
置66に記憶されたあいまいセット中の各メンバの微細ア
レイ表示を受け入れるよう配置したD2エントリゼネレー
タ68を有する。 動作 キャラクタ認識システム 動作時において、キャラクタ認識システム10はデイジ
タイザ12を使用してワークピースのキャラクタを、パタ
ーン内の光学密度の位置分布を表わす２進値の、48エレ
メントからなる微細アレイに符号化する。 キャラクタは６×８アレイのピクチャフィールドを備
えたテンプレートに対してベースライン及び最も左側に
そろえられ、キャラクタの下部分がアレイの中の下方の
２列を占有し、上部分が最初の２列を占有する。キャラ
クタのいづれかの部分がテンプレートの対応するフィー
ルドに現れると、値１が粗いアレイのエレメントに付与
され、さもなければ０が付与される。各レジスタの４個
のピクチャフィールドの１ブロックから得た値で、D2キ
ャラクタ認識装置48内のセルレジスタ40に一時的に記憶
された微細アレイが、コンプレッサ14を作動させること
により３×４の粗いアレイに圧縮される。該コンプレッ
サはデイジタイザ12の48ビットの出力値DG（０−47）
を、コンプレッサ14の圧縮された12ビット出力値に変換
する。前記の変換はテンプレートのグリッドのフィール
ドの大きさを再決定することに相等する。第４図から判
るように、CP（０−11）の各エレメントはDG（０−47）
の４個のピクチャからなるブロックと同じ範囲を表わ
す。認識システム10はデータ圧縮プログラム15を使用
し、該プログラムは、微細アレイ中の対応する４個の画
素のいづれかが「１」に等しいと、以下セルと称する圧
縮された画素に「１」の値を基本的に設定する。アルゴ
ル（Algol）で書かれた（かつ第５図にフローチャート
化した）データ圧縮プログラムを以下に示す。プログラ
ム及びフローチャートの双方において、「ａ」は微細ア
レイの画素で、「ｃ」は粗いアレイのセルで、「ｄ」は
粗いアレイの行カウンタである。 プログラム：データ圧縮 ａ＝０ DO ｄ＝0,1,2,3 DO ａ＝2,a＋2,a＋４ ｃ＝（ａ−６＊ｄ）/2 IF DG（ａ）OR DG（ａ＋１）OR DG（ａ＋６） OR DG（ａ＋７）＝1,THEN CP（ｃ）＝1, ELSE CP（ｃ）＝０ ａ＝ａ＋８ デジタル化した圧縮の例が第12図に示され、クーリヤ
（Courier）12フォントの「Ｔ」が、６×８エレメント
のデジタル化グリッド上に、微細アレイ表示と粗いアレ
イ表示とで、重ねられて示されている。 粗い分析に対しては、制御装置30はD1ARにCP（０−1
1）、即ちワークピースのパターンの粗いアレイ表示、
をロードする。CP（０−11）はD1RAMエントリへのアド
レスとして作用し、次いでD1BRへ読み取られる。制御装
置30は、D1キャラクタ認識装置16が、以下Ｎと称するD1
BRの最初の３個のビットでロードされるように、該ビッ
トは粗いアレイCP（０−11）によって表される複数の基
準キャラクタを含んでいる。 最初の３個のビットD1BR（０−２）が０に等しいなら
ば、現在の認識システムにおける基準キャラクタは、ワ
ークピースのパターンの粗いアレイによって何ら表され
ない。D1キャラクタ認識装置16が信号X0を発生し、該信
号を受取ると制御装置30は、第２の符号化、非圧縮化
（decompression）およびワークピースのキャラクタ分
析を指令する。認識システム10が第２回目の分析の後に
ワークピースのパターンを識別することができず、かつ
信号X0が２回続けて発生されると、制御装置30は、キャ
ラクタネームインプッタ30が「非識別キャラクタ」コー
ドを受け入れるようにさせる。認識システム10のオペレ
ータは、以下のように、パターン学習システム50をトリ
ガしてワークピースのパターンを基準キャラクタのセッ
ト中に組み入れるようにできる。 D1BR（０−２）が１に等しいと、CP（０−11）により
定められる粗いアレイは基準キャラクタを１個のみ表
す。D1キャラクタ認識装置16は、キャラクタネームイン
プッタ20をD1BR（８−15）、即ち粗いアレイCP（０−1
1）で表される基準キャラクタ用の識別用２進キャラク
タコード、でロードさせる信号X1を生成させる。次いで
制御装置30がデイジタイザ12をトリガして認識システム
10へ入力する次のワークピースのキャラクタをデジタル
化する。 D1BR（０−２）が１より大きいと、粗いアレイCP（０
−11）は基準キャラクタの特有のあいまいセットを表
す。D1キャラクタ認識装置16はX2信号を発生し、該信号
は微細分析をトリガしてあいまい性を解明する。制御装
置30は、そのように識別されたあいまいセット中の基準
キャラクタの数であるＮが、D1キャラクタ認識装置16か
ら認識装置36内のあいまい性ダウンカウンタ48へ転送さ
れるようにする。また制御装置30は、D2ARに、そのよう
に識別されたあいまいセットの第１のD2RAMエントリの
アドレスであるD1BR（３−15）を、ロードする。D2ARに
よりアドレスされるD2RAMエントリの最初のワードが、
まずD2BRに読み取られ、次いでD2キャラクタ認識装置36
のレジスタ44に読み取られる。 前述のように、基準キャラクタのためのD2RAMエント
リの最初のワードは、あいまいセット中の他のメンバに
対しての、その基準キャラクタの最も特有の部分の位置
およびエレメントビット値を含む。本実施例において、
キャラクタ学習装置70によってその特有性が分析された
部分は、その中の１個が第４図に示された粗いアレイの
セルに対応する。詳しくは、D2エントリにおける第１と
第３のフィールドの各々は、１つの基準キャラクタの12
個のセルの中のどの２個が、あいまいセットにおけるそ
の基準キャラクタと他の基準キャラクタとの間のあいま
い性を分析するのに十分に特有的であるかを識別する０
から11までの２進数を含む。第２と第４のフィールド
は、前記特有的セルのエレメントのビット値を含む。ま
た、第１と第３のフィールドは、非あいまい（明確に）
に識別できない、あいまいセット中の基準キャラクタを
示す数15を含みうる。 第２図から判るように、制御装置30は、D1エントリの
第１と第３のフィールドがレジスタ44のセクションＩと
IIIに、そして、第２と第４のフィールドがレジスタ44
のセクションIIとIVにロードされるようにする。セクシ
ョンＩとIIIの出力側に取り付けられたデコーダ42,52
は、D2エントリの第１と第３のフィールドをデコード
し、かつ２進数が０と11との間であると、12個の一時的
レジスタ40のうちの２個のものの読み取りをイネーブル
にし、もしデコーダ42,54が数15をデコードすると、非
あいまい化（disambiguation）不可能認識装置90（明確
化不可能を認識する装置90）をイネーブルとする。 D2キャラクタ認識装置36によるキャラクタ認識に戻っ
て述べる。前述のように、セルレジスタ40はワークピー
スのパターンの48エレメントの微細アレイ表示を記憶
し、１個のセルは各々の４ビットレジスタ44に割り当て
られる。デコーダ42,52は微細なアレイの特有的セルに
対応する２つのセルレジスタ40の読み取りをイネーブル
にする。対応するビットコンパレータ46において、セク
ションIIとデコードされたセクションＩによりイネーブ
ルにされたセルレジスタ40とのエレメントビット値が、
かつセクションIVとデコードされたセクションIIIによ
りイネーブルにされたセルレジスタ40とのエレメントビ
ット値が排他的NOR回路により均等についてビット毎に
比較される。 対応するセルの双方が同一であれば、ワークピースの
パターンは、基準キャラクタとして識別され、その基準
キャラクタのために現在のD2RAMエントリが生成されて
いる。対応するビットコンパレータ46は信号Y2を発生さ
せ、該信号によって、制御装置30はD2ARを増分し、その
ため、基準キャラクタに対する識別用２進キャラクタコ
ードを含むD2RAMエントリの第２のワードが、D2BRに読
み取られる。また、Y2はキャラクタネームインプッタ20
とマルチプレクサ22とをイネーブルにし、D2BRから識別
用キャラクタコードD2BR（８−15）を受取り、デイジタ
イザ12をトリガして識別のために次のワークピースのキ
ャラクタをデジタル化する。 対応するビットコンパレータ46が同一の対応するセル
を見出さない場合、それは制御装置30があいまいセット
中の次の基準キャラクタの微細分析を開始させるように
する信号Y1を発生させる。制御装置30は、あいまい性ダ
ウンカウンタ48を減分させる。カウンタが０と等しくな
いとすれば、あいまいセットは、ワークピースのパター
ンと比較しうる他の基準キャラクタを含んでいるのであ
り、そのため制御装置30はD2BRを２回増分してあいまい
セット中の次の基準キャラクタのD2RAMエントリの第１
のワードにアクセスするようにする。基準キャラクタの
分析は、ワークピースのパターンが識別されるか、ある
いはあいまいセット中の全てのメンバが分析されるまで
継続する。 あいまい性ダウンカウンタ48が０であり、非あいまい
化認識装置90があいまいセットの分析中作動している
と、D2キャラクタ認識装置38が信号Y0を発生させる。Y0
信号を受取ると、制御装置30は、D2ARを増分させ、D2エ
ントリフィールド７のキャラクタコードがあいまい性イ
ンジケータと共にキャラクタネームインプッタ20に入力
されるようにする。このように、非あいまい（明瞭）に
識別されない、類似の基準キャラクタが、オペレータに
よる視覚的検査に使用するためのシステム出力に含まれ
る。 あいまい性ダウンカウンタ48が０に等しく、かつ非あ
いまい化不可能認識装置90があいまいセットの分析の間
に作動していないならば、制御装置30は、ワークピース
キャラクタの第２回目の符号化、圧縮および分析を指令
する。第２回目の試行の後にキャラクタ認識システム10
がワークピースのパターンを識別できないならば、制御
装置30は、D2ARを増分させ、D2エントリ７のキャラクタ
コードをあいまい性インジケータと共にキャラクタネー
ムインプッタ20にロードさせる。認識システム10のオペ
レータは、キャラクタ学習システム50をトリガすること
によりワークピースのキャラクタを基準セットに組み入
れるよう選択すればよい。 キャラクタ学習システム50 キャラクタ学習システム50が既存の基準キャラクタセ
ットに１個以上の新しいキャラクタを追加するように、
あるいは完全に新しい基準セットをD1RAMおよびD2RAMに
組み入れるように、トリガされようと、学習システム50
が追従する手順は同一である。前記２種類の動作の間の
唯一の差異は、学習システム50のオペレータが、通常は
基準セットに全てのデータを保持するオフラインの学習
リスト記憶装置60をクリアーし、そして完全に新しい基
準（reference）セットを入力すべき場合に基準セット
内のパターンの数を通常保持するカウンタ62をセットす
る、ということである。 キャラクタ学習システム50のフロチャート化した手順
を第６図から第９図までに示す。非あいまいの粗いアレ
イを有する基準キャラクタに対するD1エントリを発生さ
せる手順を示す第６図から判るように、キャラクタ学習
システム50のオペレータは、入力すべきキャラクタの数
を入力カウンタ54にロードする。このように、カウンタ
54内の数は、既存の基準セットへ組み込むべきキャラク
タの数あるいは新しい基準セット内のメンバの数のいず
れかである。次いで、学習システム50のオペレータは、
最初のキャラクタを、デイジタイザ12の６×８エレメン
トのデジタル化グリッドの最も左側かつベースラインの
位置へ配置させる。制御はコンプレッサ14に移され、該
コンプレッサは微細アレイDG（０−47）を、第５図に示
す前述のものと同じ圧縮プログラムで12エレメントの粗
いアレイCP（０−11）へ圧縮する。学習システム50は、
オペレータがキャラクタネームセレクタ56を介して、新
しい基準キャラクタの２進コード化したキャラクタネー
ムCH（０−７）を入力するまで停止している。 次に、制御装置30は、CH（０−７）、CP（０−11）お
よびDG（０−47）をオフラインの学習リスト記憶装置60
へロードしかつセットカウンタ62を増分することによ
り、新しい基準キャラクタを基準セットに追加する。次
いで、制御装置30は入力カウンタ54を減分する。もし入
力カウンタ54が零に至っていないと、リスト記憶装置60
へ追加すべきキャラクタがまだあるのであって、再び制
御はデイジタイザ12に移される。 入力カウンタ54が零であれば、全ての新しいキャラク
タはリスト記憶装置60に追加ずみである。制御装置30
は、学習システム50のキャラクタ学習装置70が、学習リ
スト記憶装置60に記憶された各基準キャラクタに対する
D1RAMおよびD2RAMを発生するようにさせる。制御装置30
はD1RAM、D2RAM、コードレジスタ76およびD1エントリカ
ウンタ74をクリヤする信号を発生する。制御装置30はま
た、入力カウンタ54にセットカウンタ62の内容をロード
し、そのため、キャラクタ認識システム50に入力されつ
つある基準キャラクタの数は入力カウンタ54を介してモ
ニタできる。 次いで、制御装置30は、記憶装置60に記憶した最初の
キャラクタ用のキャラクタコードCH（０−７）が読み取
られ、キャラクタ学習装置70内のD1エントリゼネレータ
58にロードされるようにする。最初のキャラクタの粗い
アレイCP（０−11）はD1ARにロードされ、そこでD1RAM
エントリへのアドレスとして作用し、該D1RAMエントリ
はD1BRに読み取られる。制御装置30は、キャラクタ学習
装置70内のあいまいカウンタ64に、D1BRの最初の３個の
ビットがロードされるようにし、そのため、あいまい性
カウンタ64は粗いアレイCP（０−11）で表される基準キ
ャラクタの数（以下「Ｎ」と称する）を含む。また、制
御装置は、D1BRの残り、D1BR（３−15）がキャラクタ学
習装置70によりコードレジスタ76にロードされるように
する。 コードレジスタ76内のキャラクタコード（以下「Ｐ」
と称する）が零に等しいと、以前に入力された１つの基
準キャラクタも、D1ARで現在記憶されている粗いアレイ
CP（０−11）により表されていないことになる。D1エン
トリゼネレータ58は、入力されつつある基準キャラクタ
用のD1エントリを生成する。D1エントリカウンタ74は新
しいD1エントリを含むよう増分され、一方、あいまいカ
ウンタ64が増分され、ＮがD1BR（０−２）に書き込ま
れ、D1エントリゼネレータ58に記憶されていたキャラク
タコードCH（０−７）がD1BR（８−15）に書き込まれ
る。 Ｐが零に等しくない（粗いアレイCP（０−11）によっ
てもまた表された、以前に導入された基準キャラクタに
対して、D1エントリが発生したことを示す）と、キャラ
クタ学習装置50が作動して、Ｐ及びCH（０−７）により
表された基準キャラクタ用のあいまいセットを設定する
か、あるいはＰにより表された基準キャラクタがその一
部である、すでに設定されたあいまいセットにCH（０−
７）を追加する。 あいまいセットがすでに確立されたか否かを決定する
ために、粗いアレイCP（０−11）により表された基準キ
ャラクタの数であるＮが検査される。 もしＮが１より大きいならば、メンバとしてＰを有す
るあいまいセットが、あいまいセット記憶装置66にすで
に設定されている。制御装置30はCH（０−７）を前記あ
いまいセットに追加させる。Ｎが１と等しければ、あい
まいセットは設定されなかったのであり、制御装置30
は、Ｐを最初のメンバとして、かつCH（０−７）をその
第２のメンバとしてあいまいセットを形成するようにす
る。双方の場合に、あいまいカウンタ64は新しい基準キ
ャラクタを含むよう増分され、ＮがD1BR（０−２）にロ
ードされる。 この時点において、粗いアレイCP（０−11）が非あい
まいパターンあるいはあいまいセットを表すか否かにか
かわらず、新しいD1エントリがCP（０−11）でアドレス
された位置でD1RAMに書き込まれる。入力カウンタ54が
次いで減分される。もしそれが零に等しくないならば、
リスト記憶装置60は、D1RAMに入力すべき基準キャラク
タをまだ含んでいる。制御装置30は、次のキャラクタが
記憶装置60からD1ARおよびキャラクタ学習装置70に読み
取られるようにする。入力カウンタ54が零であるとすれ
ば、記憶装置60からすでにすべての基準セットが読み取
られている。制御装置30は、第８図に示す、あいまい基
準キャラクタ用のD2エントリと最後のD1エントリとを発
生させる学習システム50の部分をトリガする。 第７図から判るように、制御装置30はD1ARとD2ARへ１
の値をロードさせ、そのため、第１と第２のデータベー
スの双方のアドレスレジスタはそれらの第１の使用可能
な記憶空間を参照するようにセットされる。制御装置30
は、そのようにアドレスされたD1RAM位置がD1BRに読み
取られるようにする。あいまいカウンタ64には次いでD1
BR（０−２）がロードされ、その内容Ｎが検査される。
Ｎが零であれば、記憶装置60における基準キャラクタは
D1ARにおいて粗いアレイによって表されず、D1あるいは
２エントリのいずれも発生されない。キャラクタ学習装
置70は次のD1エントリをアクセスする。 詳しくは、分析されていないD1エントリの数を保持す
るD1エントリカウンタ74が零に等しいならば、そこから
D2エントリが生成されうるD1エントリはもはや無くなっ
ている。各あいまいセットに対するD2エントリが生成ず
みなので、キャラクタ学習システム50は終了する。 D1エントリカウンタ74が零でないならば、少なくとも
１個のD1エントリはまだ分析されないままである。制御
装置30はD1ARを増分するようにし、そして次のアドレス
可能D1位置がD1BRへ読まれる。D1エントリの第１のフィ
ールド、即ちＮ、が１に等しいならば、D1ARに現在ある
粗いアレイはD1BR（８−15）により識別される単一基準
キャラクタで表される。D2エントリは生成されない。D1
エントリは最終の形なので、制御装置30はD1RAMにおけ
る次のアドレス可能の位置を分析する。 その代わり、Ｎが１より大きいならば、現在D1ARにあ
る粗いアレイCP（０−11）は１個以上のキャラクタを表
す。キャラクタ学習装置70は、CP（０−11）によって表
される基準キャラクタの各々に対して順次のD2エントリ
と、前記D2エントリの最初のものをアドレスするD1エン
トリとを生成させる。キャラクタ学習装置70はコードレ
ジスタ76にD1BR（８−15）をロードし、そしてD1BR（３
−15）にD2AR、D2RAMにおける第１の使用可能位置のア
ドレス、をロードする。制御装置30はD1ARによってアド
レスされるD1RAMエントリへD1BRを書き込み、次いで、
Ｐがその中の一メンバであるあいまいセットの各メンバ
に対して、D2エントリを生成させる。 前述のように、非あいまいな粗いアレイによって表さ
れない各基準キャラクタに対してD2エントリが設けられ
ている。各D2エントリは２個のD2RAMワードにわたる７
個のフィールドから構成され、最初の４個のフィールド
は、あいまいセットの他のメンバに対しての基準キャラ
クタの２個の最も特有の部分の位置およびエレメント値
とに関するインフォメーションを含む。D2エントリの第
２のワードは確保された第５フィールド及び第６フィー
ルドと、対象となる基準キャラクタ用の識別２進キャラ
クタコードを含む第７のフィールドと、を有する。 第７図のD2発生部分のさらに詳しいフローチャートで
ある第８図から判るように、制御装置30は、キャラクタ
学習装置70が、あいまいセットのメンバの全ての２進コ
ードCH（０−７）のリストに対してあいまいセット記憶
装置66から読み取るようにさせる。コードレジスタ76に
記憶されているＰは前記あいまいセットの一メンバであ
る。次に、制御装置30は、キャラクタ学習装置70がオフ
ラインの学習リスト記憶装置60から、離隔されたあいま
いセットの各メンバに対する微細アレイ表示DG（０−4
7）を読み取るようにさせる。 次いで、キャラクタ学習装置70は、あいまいセットの
各メンバの最も特有のセルを離隔する手順を開始する。
キャラクタ学習装置は各キャラクタを個々に検査し、あ
いまいセットの各メンバに関するそのキャラクタの各セ
ルに対する相対的セル特有性の基準（measure）を生成
させる。キャラクタ学習装置は、セル特有性基準を12個
のマトリックスM0−M11に編成し、１個のマトリックス
が１個のキャラクタ内の12個のセルの各々に対して割り
当てられる。 代表的なマトリックスMK,（Ｋ＝0,1…11）を第10図に
示す。MK（i,j）と称するMKの各エレメントは、キャラ
クタｊに対するキャラクタｉ内のセルＫに対してのセル
特有性の基準である。各MKのサイズはＮ×Ｎであって、
あいまいセットの各メンバに対して１個のコラムと１個
の行とを有する。キャラクタｊに対してのキャラクタｉ
のセル特有性は、キャラクタｉに対するキャラクタｊの
それと同じ〔即ちMK（i,j）＝MK（j,i）〕であり、キャ
ラクタ自身に対して比較されたそのキャラクタは零の特
有性を有し、各マトリックスMKはその対角線上における
零に関して対称的である。 本実施例において、セル特有性の基準は２個のキャラ
クタの対応する４エレメントセル内における同一でない
エレメントの数である。換言すれば、MK（i,j）は、２
個のキャラクタi,jの対応するセルＫにおける４個のビ
ットの各々を排他的ORで比較したものの合計である。前
記基準を用いれば、０の値は対応するセルがｉとｊにお
いて同一であり、４の値は対応するＫが全体的に類似で
なく最大量の相対セル特有性を有することを示す。 例示として、第13図は、D,CおよびＯから構成される
あいまいセットを示し、それらの各々は第13図（ｅ）で
示す共通の粗いアレイCP（０−11）＝（111101111000）
で表されている。D,CおよびＯに対する12個の学習マト
リックスが第13図のｆに示されている。容易に判るよう
に、下降線の下方のキャラクタセルに対するマトリック
スM9−M11の各エレメントは零である。さらに、M1,M2,M
3,M4,M7およびM8のエレメントの全ては、D,CおよびＯに
おける対応するセル1,2,3,4,7および８が同一であるた
め、零である。 M0を発生させるには、キャラクタ学習装置70は基本キ
ャラクタD,CおよびＯの各々においてセル０を検査す
る。Ｃのセル０はＯのセル０と同一なので、M0（C,O）
＝M0（O,C）＝０となる。さらに、M0（D,C）＝（１＋
０）＋（１＋１）＋（１＋１）＋（０＋１）＝２＝M0
（C,D）およびM0（D,O）＝M0（O,D）＝２である。 第８図に戻り、12個の全ての学習マトリックスが発生
された後、キャラクタ学習装置は第10図のようにマトリ
ックスMK中の各キャラクタに対して最大のセル特有性値
max MK（ｉ）を離隔する。各セルＫに対してＮ個の最大
セル特有性値がある。第11図に示すように、キャラクタ
学習装置は、あいまいセットにおける各キャラクタに対
して、以下K1,K2と称する２個の最も特有的セルを離隔
する上で12個の学習マトリックスと共に使用するため
に、セルの最大特有性値の全てをＮ×12のサイズの最大
特有性マトリックスに編成する。これらK1,K2は、キャ
ラクタとそのあいまいセット中の他のメンバとの間のあ
いまいさを解明するために、キャラクタ認識システム10
で使用される。 K1,K2とは、それらの最大セル特有性値のみを基準に
して選択されたのではないことに留意すべきである。あ
るあいまいセットにおいては、数字的に最大のセル特有
性値を有するパターンの２個のセルは、これらのセルの
位置において、パターンの構造がそのあいまいセットに
おける別のパターンの構造と同一であるため、このセッ
ト内であいまいさを解明するために使用できない。 前記の例は第13図から判るが、キャラクタＣのセル０
とセル６とは、キャラクタＣとＤとの間の構造上の差異
のため、数字的には最大のセル特有性値（即ち２）を有
するが、ＣとＯとの差を解明するためには使用できな
い。その理由はそれらがキャラクタＯのセル０とセル６
と同一であるからである。 前述のことを全て念頭において、キャラクタ学習装置
70がK1とK2の選択する方法について述べる。詳しくは、
K1とK2とは、大きい最大特有性値と、キャラクタＰのセ
ルK1とK2の双方があいまいセットにおけるその他のいづ
れかのパターンのセルK1とK2とは同一となりえないとい
う要件と、に基づいて基準キャラクタＰの最も特有的セ
ルとして選択される。 第９図から判るように、キャラクタ学習装置70はま
ず、Ｐにより識別されたキャラクタに対して最大の特有
性マトリックスの行を発生させる。前記の行と12個の学
習マトリックスとを分析して、キャラクタ学習装置70は
K1とK2とを選択し、それらのアドレスと内容とはD2エン
トリゼネレータ88へロードされる。 K1とK2とを選択する第１の過程は、零でないmax M
K（Ｐ）の少なくとも２個の値があるか否かを決定する
ことである。もしそれらがないとすれば、キャラクタＰ
に対するK1とK2の選択は不可能であり、Ｐとあいまいセ
ット内のその他のメンバとの間のあいまい性は解明でき
ない。制御装置30はD2エントリレジスタ88を全て１で充
たし、そのため、パターン認識システム10を使用してい
る間にＰに対するD2エントリがアスセスされるとき、D2
キャラクタレジスタ44のセクションＩとIIIとにおける1
5の値が非あいまい化不可能認識装置90を作動させる。 少なくとも２個の非零のmax MK（Ｐ）値があれば、キ
ャラクタ学習装置70は、初期的K1として、max MK（Ｐ）
の最大値を有する最大特有性マトリックス行における第
１のセルを選択する。次いで、初期的K1として選定され
たセルは、２つの理由、即ちK1とK2の双方として１個の
セルを選択しないようにすること、およびどのセルの組
み合わせがK1,K2あいまい性解明の適合性について試験
されたかを見失わないようにするために、それ以降のセ
ル選択の対象から除外される。 次いでキャラクタ学習装置は、初期のK2として、max
MK（Ｐ）の最大値を有するマトリックス行における第１
のセルを選択する。次いで、K1,K2セル組み合わせはあ
いまい性解明の適合性を試験される。キャラクタ学習装
置70は学習マトリックスMK1,MK2を比較する。あいまい
セットにおけるいづれかの他のキャラクタｉがセルK1と
K2とにおいてＰと同一であれば、MK1（P,i）＝MK2（P,
i）＝０であり、キャラクタ学習装置70はK2を拒否す
る。前記学習装置は適格な（選ぶのにふさわしい）セル
のセットから現在のK2を除去し、少なくとも１個の適格
なセルに対してmax MK（Ｐ）が非零かどうかを検査し、
第２のK2を選択し、Ｐとあいまいセットのその他のメン
バとの間のあいまい性解明の適当性について、新しいK
1,K2のセルの組み合わせを検査する。 max MK（Ｐ）が非零の適格セルが無かったとすれば、
K2として現在選択しうるセルはもはや無いことになる。
これは、全てのセル組合せがあいまい性解明に不適当で
あるという意味ではない。その単に意味することは、１
つの適当なセルの組合せも、メンバとしてK1として最初
に選択されたセルを含まない、ということである。以前
のK2セクションである、２個の他のセルの組合せがあい
まい性解明に適当であるらしい。 キャラクタ学習装置70は、K2セクションとして以前に
排除されたセルが適格セルセットに再び含まれるように
する。セル組合せの再試験を阻止するため、以前のK1セ
ルセレクションは引き続き適格セルセットから除外され
続ける。キャラクタ学習装置70は新しいK1を選択し、適
格K2セルを用いて、あいまい性解明の適合性を試験す
る。この装置はこのサイクルを、適当なK1およびK2が選
択されるまで、あるいは非常のmax MK（Ｐ）値を有する
セルの全組合せを試験するまで続ける。 K1,K2セルの適当なセット組合せが離隔（isolate）さ
れないならば、キャラクタ学習装置70はD2エントリレジ
スタ88が全て１で充たされるようにし、それによって、
D2エントリの第１フィールドと第２フィールドとが、キ
ャラクタＰが関与しているところの非あいまい化が不可
能であることを示す。 セルK1とK2とが離隔されるならば、キャラクタ学習装
置70はD2エントリレジスタ88がK1,K2のアドレスおよび
画素値とで充たされるようにする。 K1,K2セクションの一例を第13図に示す。キャラクタ
学習装置が第13図ｅの最大特有性マトリックスのＤの行
を発生させ、２の特有性値を有するセル０と６とをマト
リックスM0とM6の初期的K1とK2として選択し、M0（D,
C）、M6（D,C）およびM0（D,O）とM6（D,O）とが全て零
でないことを示し、従って、セル０と６は、Ｄとあいま
いセット中のその他のキャラクタとの間のあいまい性を
解明するために用いるのに適当な組合せである。 次いで、キャラクタ学習装置はキャラクタＣに対して
最大の特有性マトリックス行を発生させる。また初期的
K1及びK2としてセル０からセル６までを選択するが、M6
とM0を再検討すれば、M6（C,O）＝M0（C,O）＝０であっ
て、セル０と６とにおけるキャラクタＣとＯの構造が同
一であることを示す。キャラクタ学習装置70はセルセレ
クションからセル６を除外し、K2として、１の特有性値
を有するセル５を選択する。セル０と５とにおいてＣは
ＤまたはＯのいづれとも同一でないので、０と等しいM0
（C,i）とM5（C,i）とは存在しない。セル０とセル５と
は、Ｃが関与しているところのあいまい性を解明するに
適したセル組合せである。 同様に、キャラクタＯに対して、初期の選択であるセ
ル０と６とは、セル０と６とにおいてキャラクタＣとＯ
とが同一構造であるため不適当であることが判る。キャ
ラクタ学習装置70は、Ｏと、そのあいまいセットにおけ
る他のメンバＣおよびＤとの間のあいまい性を解明する
ためにセル０から５までの組合せを選択する。キャラク
タ学習装置70により発生するD,CおよびＯに対するD2エ
ントリが第13図ｆに示されている。 第８図に戻り、制御装置30は、D2エントリレジスタが
D2BRにロードされ、かつD2BRがD2ARによりアドレスされ
る位置においてD2RAMに読み取られるようにする。 次いで、D2エントリの第２のワードが発生する。D2AR
は、D2RAMにおける次のメモリワードをアクセスするた
めに増分され、キャラクタ学習装置70はＰがD2BR（８−
15）にロードされるようにする。（このように、Ｐとそ
のあいまいセットにおける別のメンバとの間のあいまい
性があったとしても、同じ粗いアレイによって表示され
る若干類似のパターンがキャラクタネームインプッタ20
にロードできる。）D2BRがD2RAMに読み取られ、あいま
いカウンタ64が減分され、そのため、Ｎが、あいまいセ
ットにおける１少ない未分析の基準キャラクタを含む。 キャラクタ学習装置70はあいまいセットの残りのメン
バに対してD2エントリを発生し続ける。Ｎが零でない限
りは、キャラクタ学習装置70はD2ARを増分しD2RAMにお
ける次のメモリ位置をアクセスし、コートレジスタ76に
あいまいセットにおける次のキャラクタであるＰをロー
ドする。Ｎが零になると、D1ARにおいてCP（０−11）に
より画定されたあいまいセットの全てのメンバに対して
D2エントリを発生ずみのキャラクタ学習装置70は、次の
あいまいセットを離隔するためD1RAMにおいて次のD1エ
ントリをアクセスする。 第７図に戻り、キャラクタ学習装置70はD2ARを増分し
D2RAMの次に使用可能の充たされていないメモリワード
をアクセスし、D1エントリカウンタ74を減分して、１個
少ない未分析D1エントリを含むようにする。D1エントリ
カウンタ74が零でないと、キャラクタ学習装置70はD1RA
Mにおける次にアドレス可能の位置をアクセスする。 D1エントリカウンタが零であれば、キャラクタ学習装
置70はD1エントリを発生ずみであり、かつ必要に応じ
て、リスト記憶装置60に記憶された各基準キャラクタに
対してD2エントリを発生している。制御装置30はキャラ
クタ学習装置60がパターン学習システム50から出るよう
にする。 本発明の範囲に含まれる、装置の多くの変更は当該技
術分野の専門家には明らかである。 例えば、D1エントリの第１のフィールドを増大して、
多くのメンバを備えたあいまいセットを有する基準セッ
トを収容できる。 認識および学習システムおよび装置は、より大きい基
準セットにおける基準キャラクタに対して、より長い識
別キャラクタコードを収容するよう修正できる。 また、装置とシステムとはより大きい、あるいは小さ
い微細アレイを収容するよう修正できる。一般的に、ア
レイ内の行とコラムの数が増加すると、アレイ内の画素
の数は減少し、学習装置とシステムとはそのように修正
できる。同じデータ圧縮スキームが使用されると仮定す
ると、粗いアレイもそのサイズが修正される。 ある基準セット、例えばあるタイプのフォント、にお
いて、キャラクタウインドにおいてアセンダーおよびデ
センダースペースを占めるキャラクタは何らない。換言
すれば、セル０−２とセル９−11を同時に占めるキャラ
クタはない。これら基準セット用に構成した認識システ
ムに対して、基準キャラクタは48画素の微細アレイと９
セルの粗いアレイとによって表されうる。デイジタイザ
12とコンプレッサ14の双方は依然としてDG（０−47）と
CP（０−11）を発生するが、デセンダースペースを占め
ない基準キャラクタはCP（０−８）に対応する粗いアレ
イを有し、一方、デセンダースペースを占める基準キャ
ラクタはCP（３−11）に対応する粗いアレイを有する。
前述のように，パターン学習システムは、初期の粗いア
レイによって表されるキャラクタのあいまいセットを離
隔するが、粗いアレイが９個のエレメントを有する本実
施例においては、あいまいセットは48エレメント微細ア
レイ表示DG（０−47）の微細分析をする間に簡単に非あ
いまい化される、非類似的なキャラクタを含み得る。 この種の基準セットにおいて、微細アレイ表示はま
た、36個のエレメントのみを含むよう修正できる。デセ
ンダースペースを占めない基準キャラクタはDG（０−3
5）に対応する微細アレイを有し、かつデセンダースペ
ースを占める基準キャラクタはDG（12−47）に対応する
微細アレイを有する。 前述のように示唆した修正を含むようにする、好適な
実施例の装置とシステムとに対して必要な修正は図面と
前述の実施例についての説明を検討すれば明らかであ
る。
ーンを識別することに関する。 ワークピースのパターンを粗い分析および微細分析の
双方を行う多数のパターン認識システムが考案されてき
た。ヤマモト他の特許（米国特許第3,829,831号）で
は、ワークピースのパターンが該ワークピースパターン
の粗いアレイ表示から得られる信号に変換され、かつそ
の信号を１組のパターン分類信号と比較して類別され
る。次いでワークピースパターンは、ワークピースの微
細なアレイ表示から得た信号を、類別分析で選定した基
準キャラクタの微細なアレイ表示から得た１組の基準信
号と比較することにより識別される。 発明の要約 本発明は一般的には粗いレベルと微細レベルとの双方
の分析を行い、ワークピースのパターンの粗いアレイ表
示が形成され、そしてその粗いアレイは、そのワークピ
ースパターンを、基準（reference）キャラクタとし
て、あるいは同一の粗いアレイ表示によって表された基
準キャラクタのあいまいセットのメンバのいづれかとし
て、識別するために使用される。基準キャラクタのセッ
トのメンバとして分類されたワークピースパターンの微
細アレイ表示の少なくとも一部が、分類により識別され
たセット中の基準キャラクタの微細アレイ表示の対応部
分と比較される。最初の粗いアレイ分析と微細アレイ分
析の間に基準キャラクタとして識別されなかったワーク
ピースのパターンは、再び粗いアレイ表示と微細なアレ
イ表示とにコード化され再度分析される。パターン認識
システムは、学習システムを有し、該学習システムを介
して基準キャラクタが認識システムに導入され、かつ該
学習システムを介して、識別されなかったワークピース
パターン表示が認識システムの基準キャラクタの既存の
セットの中へ組み入れられうる。 本発明によれば、基準キャラクタの粗いアレイ表示
は、第１のデータベースにおけるエントリへのアドレス
として作用する。第１のデータベースエントリの各々
は、粗いアレイ表示により表されるセットにおける基準
キャラクタの数の提供する多数（multiplicity）フィー
ルドを含む。第１のデータベースの各エントリは、非あ
いまい（unambiguous）な粗いアレイ値を有する基準キ
ャラクタ用のコード、あるいはあいまいな（不明瞭）粗
いアレイ値を有するパターンのための第２のデータベー
スのエントリへのアドレスを提供する第２のフィールド
を含む。粗いアレイ表示により明瞭に定義されない各基
準キャラクタに対して、第２のデータベースが設けられ
ている。第２のデータベースの各エントリは、その基準
キャラクタのための識別コードと、同じ粗いアレイによ
り表される基準キャラクタと他のキャラクタとの間のあ
いまい性を解明するために使用する基準キャラクタの微
細アレイ表示の少なくとも一部と、を含む。同一の粗い
アレイにより表される各基準キャラクタに対する第２の
データベースのエントリは、第２のデータベースの内部
で順次的にグループ化される。 また本発明によれば、パターン学習システムは、ワー
クピースパターンの粗いアレイ表示を既存のセットの基
準キャラクタの粗いアレイ表示と比較することにより、
新しい基準キャラクタとしてワークピースのパターンを
受け入れることができる。同一の粗いアレイ表示が見出
されない新しい基準キャラクタに対して、そのアドレス
として、基準キャラクタの新しい粗いアレイ表示をもっ
て識別用キャラクタコードが第１のデータベースに記憶
される。同一の粗いアレイ表示が見出された新しい基準
キャラクタ対して、同一の粗いアレイにより表される新
しいセットの基準キャラクタのための第２のデータベー
スのエントリがつくり出され、そして、新しいセットに
おける基準キャラクタの数と、該セットに対する第２の
データベースのエントリの第１のもののアドレスとを含
む第１のデータベースエントリが確立される。 パターン学習システムは、同一の粗いアレイによって
表される基準キャラクタの微細なアレイ表示の中の最も
特有の部分を離隔するための特有性基準を用い得る。こ
の最も特有の部分は、同一の粗いアレイによって表され
る基準キャラクタ間のあいまい性を解明するために、パ
ターン認識システムによって使用される。 従来技術によるシステムに対する本発明のパターン認
識システムの利点には、ワークピースキャラクタを非あ
いまいに（不明瞭さなく）識別するために必要なキャラ
クタの比較がより少なくて済むので、各キャラクタの認
識分析のための処理時間が短いことが含まれる。特に、
非あいまいな粗いアレイ表示を有する基準キャラクタに
対しては、必要な粗い分析のみが行われる。さらに、同
一の粗いアレイによって表される基準キャラクタは「あ
いまいセット」（ambiguousset）と称される基準キャラ
クタのセットに編成され、かつ、微細分析は、そのワー
クピースキャラクタと同じ粗いアレイ表示を共有する１
つのあいまいセット中のメンバに限定されるので、その
あいまいセットのメンバの数は微細分析において検査さ
れるキャラクタの最大数である。 さらに基礎的レベルにおいても、粗い分析は粗いアレ
イのスキームを使用して行われるので、ワークピースの
キャラクタを識別するため、あるいは該キャラクタをセ
ットに分類するために分析される画素（ピクチャエレメ
ント）の数は、この粗いアレイの画素の数に限定され
る。 さらに、微細分析において、基準キャラクタの微細ア
レイ表示の最も特有の部分のみが検査され、従って、特
有の粗いアレイ表示を有さないワークピースキャラクタ
を識別する画素の数は、基準キャラクタの微細アレイ表
示の最も特有の部分における画素の数に限定される。 好適な実施例の説明 第１図には本発明によるキャラクタ認識システム10を
作動させるための装置のブロック図が示されている。認
識システム10は、パターンを６×８アレイの２値エレメ
ント（微細アレイ）へ量子化するデイジタイザ12と、48
エレメントの微細アレイを３×４アレイの２値エレメン
ト（粗いアレイ）に圧縮するコンプレッサ14と、ワーク
ピースのキャラクタが一旦識別されるとキャラクタのネ
ームを受け入れるマルチプレキサ22を伴うキャラクタネ
ームインプッタ20と、を有する。 パターン認識システム10は第１のデータベースD1RAM
を有する。前記データベースの各エントリは粗いアレイ
の12ビット値によってアドレス付けされる。D1RAMの各
エントリ３ビットの多数フィールドを有し、該フィール
ドは、エントリアドレスの粗いアレイ値を有する基準セ
ットにおけるキャラクタの数を含んでいる。D1RAMの各
エントリは、エントリの多数フィールドの値に依存する
内容の第２のフィールドを有する。多数フィールドのエ
ントリが１である場合（エントリアドレスに等しい、粗
いアレイ値を備えた基準キャラクタが１個のみであるこ
とを意味する）、第２のフィールドは単一の基準キャラ
クタの識別コードを含んでいる。多数フィールドの値が
１より大きい場合（エントリアドレスに等しい、粗いア
レイ値を備えた基準キャラクタが複数個あることを意味
する）、第２のフィールドはD2RAMへのアドレスを含
む。 D2RAMはいずれかの他のキャラクタの粗いアレイ値に
等しい粗いアレイ値を有する各基準キャラクタセットに
対するエントリを含む。（これは非共用の粗いアレイ値
を有さないものの全てである）。共通の値の粗いアレイ
値をもつ全てのキャラクタを「あいまいセット」と称
し、そのエントリはD2RAMにおいて隣接している。あい
まいセットのエントリに対する第１のアドレスは、D1RA
Mのセットに対して提供されたものである。 各D2エントリは、D2RAMメモリの２個のワードにわた
って７個のフィールドに編成される。D2エントリの第１
のワードにおいて、第１と第３のフィールドは、あいま
いセットの他のメンバに対して最も特有の、その基準キ
ャラクタの48エレメントの微細アレイの２個のサブセッ
トを識別するインフォメーションを含み、第２と第４の
フィールドは識別されたサブセットの値を含む。D2エン
トリの第２ワードにおける第５と第６のフィールドは予
備用である。第７のフィールドは基準キャラクタ用の識
別コードを含む。 第１図に戻り、粗い分析に使用する装置は、D1RAM
と、ワークピースのキャラクタの粗いアレイ表示をロー
ドするよう配置した第１のデータベースアドレスレジス
タD1ARと、D1RAMから16ビットのワードを受け入れるよ
う配置した第１のデータベースバッファレジスタD1BR
と、D1エントリの第１のフィールドをロードするよう配
置した第１のデータベースD1キャラクタ認識装置と、を
有する。 微細分析に使用する装置はD2RAMと、D1エントリの第
２のフィールドをロードするよう配置した第２のデータ
ベースアドレスレジスタD2ARと、D2RAMから16ビットの
ワードを受け入れるよう配置した第２のデータベースの
バッファレジスタD2BRと、ワークピースのパターンの微
細アレイ表示とD2エントリの第１のワードとをロードす
るよう配置した第２のデータベースのキャラクタ認識装
置36と、を有する。 第２図に詳細に示すように、D2キャラクタ認識装置36
は、粗い分析と微細分析の双方の間にワークピースのパ
ターンの48エレメントからなる微細アレイ表示が一時的
に記憶される12個の４ビットセルレジスタ40と、D2RAM
エントリの第１のワードがD2BRからロードされる16ビッ
トのレジスタ44と、レジスタ44のセクションＩとIIIと
に記憶されたアドレス位置インフォメーションから２個
のセルレジスタ40を選定するよう配置したデコーダ42,5
2と、前記デコーダ42,52により選定された２個のレジス
タ40の内容とレジスタ44のセクションII及びIVに記憶さ
れたエレメント値を排他的NOR比較するよう配置した対
応ビットのコンパレータ（比較部）46と、ワークピース
のパターンは非あいまい（明確）に識別できないがその
パターンは識別されたあいまいセットの２個以上のメン
バのうちの１つであるであろうということを示すための
デコーダ42,52により使用可能とされるように配置され
る非あいまい化（disambiguation）不可能認識装置90
と、を有する。 第３図には、本発明によるキャラクタ学習システム50
を作動させる装置のブロック図が示されている。学習シ
ステム50は、認識システム10と、制御装置30、デイジタ
イザ12、コンプレッサ14、D1RAM、D1AR、D1BR,D2RAM、D
2ARおよびD2BRを共用する。学習システム50は、コード
化されかつパターン認識システム10に入力される基準キ
ャラクタの数をロードするよう配置された入力カウンタ
54と、入力された各基準キャラクタに対しての識別用２
進値キャラクタコードCH（０−７）を入力するキャラク
タネームセレクタ56と、粗いアレイと微細アレイの表示
を記憶しかつ各基準キャラクタに対するCH（０−７）を
記憶する（通常はオフラインの）学習リスト記憶装置60
とを有する。学習リスト記憶装置60は、記憶装置60での
基準キャラクタの数をロードするよう配置されたセット
カウンタ62を有する。 キャラクタ学習システム50は、あいまいカウンタ64の
値に基づきD1エントリゼネレータ58でD1エントリを発生
させるために、あいまいカウンタ64ヘのD1BRエントリの
第１のフィールド、コードレジスタ76への第２のフィー
ルドおよびD1エントリゼネレータ58へのD2ARの内容を受
け入れるよう配置したキャラクタ学習装置を有する。ま
たキャラクタ学習装置70はD1RAM中のエントリの数をロ
ードするよう配置したD1エントリカウンタ74を有する。 D2エントリを生成させるために、キャラクタ学習装置
は同一の粗いアレイによって表される基準キャラクタの
セットを離隔するために、あいまいセット記憶装置66
に、CH（０−７）と、へのコードレジスタ76の内容とを
受け入れるよう配置されている。キャラクタ学習装置70
は、あいまいセット中の他のメンバに対して各基準キャ
ラクタの最も特有の部分を判断し、それによってD2RAM
用エントリを生成するために、あいまいセットの記憶装
置66に記憶されたあいまいセット中の各メンバの微細ア
レイ表示を受け入れるよう配置したD2エントリゼネレー
タ68を有する。 動作 キャラクタ認識システム 動作時において、キャラクタ認識システム10はデイジ
タイザ12を使用してワークピースのキャラクタを、パタ
ーン内の光学密度の位置分布を表わす２進値の、48エレ
メントからなる微細アレイに符号化する。 キャラクタは６×８アレイのピクチャフィールドを備
えたテンプレートに対してベースライン及び最も左側に
そろえられ、キャラクタの下部分がアレイの中の下方の
２列を占有し、上部分が最初の２列を占有する。キャラ
クタのいづれかの部分がテンプレートの対応するフィー
ルドに現れると、値１が粗いアレイのエレメントに付与
され、さもなければ０が付与される。各レジスタの４個
のピクチャフィールドの１ブロックから得た値で、D2キ
ャラクタ認識装置48内のセルレジスタ40に一時的に記憶
された微細アレイが、コンプレッサ14を作動させること
により３×４の粗いアレイに圧縮される。該コンプレッ
サはデイジタイザ12の48ビットの出力値DG（０−47）
を、コンプレッサ14の圧縮された12ビット出力値に変換
する。前記の変換はテンプレートのグリッドのフィール
ドの大きさを再決定することに相等する。第４図から判
るように、CP（０−11）の各エレメントはDG（０−47）
の４個のピクチャからなるブロックと同じ範囲を表わ
す。認識システム10はデータ圧縮プログラム15を使用
し、該プログラムは、微細アレイ中の対応する４個の画
素のいづれかが「１」に等しいと、以下セルと称する圧
縮された画素に「１」の値を基本的に設定する。アルゴ
ル（Algol）で書かれた（かつ第５図にフローチャート
化した）データ圧縮プログラムを以下に示す。プログラ
ム及びフローチャートの双方において、「ａ」は微細ア
レイの画素で、「ｃ」は粗いアレイのセルで、「ｄ」は
粗いアレイの行カウンタである。 プログラム：データ圧縮 ａ＝０ DO ｄ＝0,1,2,3 DO ａ＝2,a＋2,a＋４ ｃ＝（ａ−６＊ｄ）/2 IF DG（ａ）OR DG（ａ＋１）OR DG（ａ＋６） OR DG（ａ＋７）＝1,THEN CP（ｃ）＝1, ELSE CP（ｃ）＝０ ａ＝ａ＋８ デジタル化した圧縮の例が第12図に示され、クーリヤ
（Courier）12フォントの「Ｔ」が、６×８エレメント
のデジタル化グリッド上に、微細アレイ表示と粗いアレ
イ表示とで、重ねられて示されている。 粗い分析に対しては、制御装置30はD1ARにCP（０−1
1）、即ちワークピースのパターンの粗いアレイ表示、
をロードする。CP（０−11）はD1RAMエントリへのアド
レスとして作用し、次いでD1BRへ読み取られる。制御装
置30は、D1キャラクタ認識装置16が、以下Ｎと称するD1
BRの最初の３個のビットでロードされるように、該ビッ
トは粗いアレイCP（０−11）によって表される複数の基
準キャラクタを含んでいる。 最初の３個のビットD1BR（０−２）が０に等しいなら
ば、現在の認識システムにおける基準キャラクタは、ワ
ークピースのパターンの粗いアレイによって何ら表され
ない。D1キャラクタ認識装置16が信号X0を発生し、該信
号を受取ると制御装置30は、第２の符号化、非圧縮化
（decompression）およびワークピースのキャラクタ分
析を指令する。認識システム10が第２回目の分析の後に
ワークピースのパターンを識別することができず、かつ
信号X0が２回続けて発生されると、制御装置30は、キャ
ラクタネームインプッタ30が「非識別キャラクタ」コー
ドを受け入れるようにさせる。認識システム10のオペレ
ータは、以下のように、パターン学習システム50をトリ
ガしてワークピースのパターンを基準キャラクタのセッ
ト中に組み入れるようにできる。 D1BR（０−２）が１に等しいと、CP（０−11）により
定められる粗いアレイは基準キャラクタを１個のみ表
す。D1キャラクタ認識装置16は、キャラクタネームイン
プッタ20をD1BR（８−15）、即ち粗いアレイCP（０−1
1）で表される基準キャラクタ用の識別用２進キャラク
タコード、でロードさせる信号X1を生成させる。次いで
制御装置30がデイジタイザ12をトリガして認識システム
10へ入力する次のワークピースのキャラクタをデジタル
化する。 D1BR（０−２）が１より大きいと、粗いアレイCP（０
−11）は基準キャラクタの特有のあいまいセットを表
す。D1キャラクタ認識装置16はX2信号を発生し、該信号
は微細分析をトリガしてあいまい性を解明する。制御装
置30は、そのように識別されたあいまいセット中の基準
キャラクタの数であるＮが、D1キャラクタ認識装置16か
ら認識装置36内のあいまい性ダウンカウンタ48へ転送さ
れるようにする。また制御装置30は、D2ARに、そのよう
に識別されたあいまいセットの第１のD2RAMエントリの
アドレスであるD1BR（３−15）を、ロードする。D2ARに
よりアドレスされるD2RAMエントリの最初のワードが、
まずD2BRに読み取られ、次いでD2キャラクタ認識装置36
のレジスタ44に読み取られる。 前述のように、基準キャラクタのためのD2RAMエント
リの最初のワードは、あいまいセット中の他のメンバに
対しての、その基準キャラクタの最も特有の部分の位置
およびエレメントビット値を含む。本実施例において、
キャラクタ学習装置70によってその特有性が分析された
部分は、その中の１個が第４図に示された粗いアレイの
セルに対応する。詳しくは、D2エントリにおける第１と
第３のフィールドの各々は、１つの基準キャラクタの12
個のセルの中のどの２個が、あいまいセットにおけるそ
の基準キャラクタと他の基準キャラクタとの間のあいま
い性を分析するのに十分に特有的であるかを識別する０
から11までの２進数を含む。第２と第４のフィールド
は、前記特有的セルのエレメントのビット値を含む。ま
た、第１と第３のフィールドは、非あいまい（明確に）
に識別できない、あいまいセット中の基準キャラクタを
示す数15を含みうる。 第２図から判るように、制御装置30は、D1エントリの
第１と第３のフィールドがレジスタ44のセクションＩと
IIIに、そして、第２と第４のフィールドがレジスタ44
のセクションIIとIVにロードされるようにする。セクシ
ョンＩとIIIの出力側に取り付けられたデコーダ42,52
は、D2エントリの第１と第３のフィールドをデコード
し、かつ２進数が０と11との間であると、12個の一時的
レジスタ40のうちの２個のものの読み取りをイネーブル
にし、もしデコーダ42,54が数15をデコードすると、非
あいまい化（disambiguation）不可能認識装置90（明確
化不可能を認識する装置90）をイネーブルとする。 D2キャラクタ認識装置36によるキャラクタ認識に戻っ
て述べる。前述のように、セルレジスタ40はワークピー
スのパターンの48エレメントの微細アレイ表示を記憶
し、１個のセルは各々の４ビットレジスタ44に割り当て
られる。デコーダ42,52は微細なアレイの特有的セルに
対応する２つのセルレジスタ40の読み取りをイネーブル
にする。対応するビットコンパレータ46において、セク
ションIIとデコードされたセクションＩによりイネーブ
ルにされたセルレジスタ40とのエレメントビット値が、
かつセクションIVとデコードされたセクションIIIによ
りイネーブルにされたセルレジスタ40とのエレメントビ
ット値が排他的NOR回路により均等についてビット毎に
比較される。 対応するセルの双方が同一であれば、ワークピースの
パターンは、基準キャラクタとして識別され、その基準
キャラクタのために現在のD2RAMエントリが生成されて
いる。対応するビットコンパレータ46は信号Y2を発生さ
せ、該信号によって、制御装置30はD2ARを増分し、その
ため、基準キャラクタに対する識別用２進キャラクタコ
ードを含むD2RAMエントリの第２のワードが、D2BRに読
み取られる。また、Y2はキャラクタネームインプッタ20
とマルチプレクサ22とをイネーブルにし、D2BRから識別
用キャラクタコードD2BR（８−15）を受取り、デイジタ
イザ12をトリガして識別のために次のワークピースのキ
ャラクタをデジタル化する。 対応するビットコンパレータ46が同一の対応するセル
を見出さない場合、それは制御装置30があいまいセット
中の次の基準キャラクタの微細分析を開始させるように
する信号Y1を発生させる。制御装置30は、あいまい性ダ
ウンカウンタ48を減分させる。カウンタが０と等しくな
いとすれば、あいまいセットは、ワークピースのパター
ンと比較しうる他の基準キャラクタを含んでいるのであ
り、そのため制御装置30はD2BRを２回増分してあいまい
セット中の次の基準キャラクタのD2RAMエントリの第１
のワードにアクセスするようにする。基準キャラクタの
分析は、ワークピースのパターンが識別されるか、ある
いはあいまいセット中の全てのメンバが分析されるまで
継続する。 あいまい性ダウンカウンタ48が０であり、非あいまい
化認識装置90があいまいセットの分析中作動している
と、D2キャラクタ認識装置38が信号Y0を発生させる。Y0
信号を受取ると、制御装置30は、D2ARを増分させ、D2エ
ントリフィールド７のキャラクタコードがあいまい性イ
ンジケータと共にキャラクタネームインプッタ20に入力
されるようにする。このように、非あいまい（明瞭）に
識別されない、類似の基準キャラクタが、オペレータに
よる視覚的検査に使用するためのシステム出力に含まれ
る。 あいまい性ダウンカウンタ48が０に等しく、かつ非あ
いまい化不可能認識装置90があいまいセットの分析の間
に作動していないならば、制御装置30は、ワークピース
キャラクタの第２回目の符号化、圧縮および分析を指令
する。第２回目の試行の後にキャラクタ認識システム10
がワークピースのパターンを識別できないならば、制御
装置30は、D2ARを増分させ、D2エントリ７のキャラクタ
コードをあいまい性インジケータと共にキャラクタネー
ムインプッタ20にロードさせる。認識システム10のオペ
レータは、キャラクタ学習システム50をトリガすること
によりワークピースのキャラクタを基準セットに組み入
れるよう選択すればよい。 キャラクタ学習システム50 キャラクタ学習システム50が既存の基準キャラクタセ
ットに１個以上の新しいキャラクタを追加するように、
あるいは完全に新しい基準セットをD1RAMおよびD2RAMに
組み入れるように、トリガされようと、学習システム50
が追従する手順は同一である。前記２種類の動作の間の
唯一の差異は、学習システム50のオペレータが、通常は
基準セットに全てのデータを保持するオフラインの学習
リスト記憶装置60をクリアーし、そして完全に新しい基
準（reference）セットを入力すべき場合に基準セット
内のパターンの数を通常保持するカウンタ62をセットす
る、ということである。 キャラクタ学習システム50のフロチャート化した手順
を第６図から第９図までに示す。非あいまいの粗いアレ
イを有する基準キャラクタに対するD1エントリを発生さ
せる手順を示す第６図から判るように、キャラクタ学習
システム50のオペレータは、入力すべきキャラクタの数
を入力カウンタ54にロードする。このように、カウンタ
54内の数は、既存の基準セットへ組み込むべきキャラク
タの数あるいは新しい基準セット内のメンバの数のいず
れかである。次いで、学習システム50のオペレータは、
最初のキャラクタを、デイジタイザ12の６×８エレメン
トのデジタル化グリッドの最も左側かつベースラインの
位置へ配置させる。制御はコンプレッサ14に移され、該
コンプレッサは微細アレイDG（０−47）を、第５図に示
す前述のものと同じ圧縮プログラムで12エレメントの粗
いアレイCP（０−11）へ圧縮する。学習システム50は、
オペレータがキャラクタネームセレクタ56を介して、新
しい基準キャラクタの２進コード化したキャラクタネー
ムCH（０−７）を入力するまで停止している。 次に、制御装置30は、CH（０−７）、CP（０−11）お
よびDG（０−47）をオフラインの学習リスト記憶装置60
へロードしかつセットカウンタ62を増分することによ
り、新しい基準キャラクタを基準セットに追加する。次
いで、制御装置30は入力カウンタ54を減分する。もし入
力カウンタ54が零に至っていないと、リスト記憶装置60
へ追加すべきキャラクタがまだあるのであって、再び制
御はデイジタイザ12に移される。 入力カウンタ54が零であれば、全ての新しいキャラク
タはリスト記憶装置60に追加ずみである。制御装置30
は、学習システム50のキャラクタ学習装置70が、学習リ
スト記憶装置60に記憶された各基準キャラクタに対する
D1RAMおよびD2RAMを発生するようにさせる。制御装置30
はD1RAM、D2RAM、コードレジスタ76およびD1エントリカ
ウンタ74をクリヤする信号を発生する。制御装置30はま
た、入力カウンタ54にセットカウンタ62の内容をロード
し、そのため、キャラクタ認識システム50に入力されつ
つある基準キャラクタの数は入力カウンタ54を介してモ
ニタできる。 次いで、制御装置30は、記憶装置60に記憶した最初の
キャラクタ用のキャラクタコードCH（０−７）が読み取
られ、キャラクタ学習装置70内のD1エントリゼネレータ
58にロードされるようにする。最初のキャラクタの粗い
アレイCP（０−11）はD1ARにロードされ、そこでD1RAM
エントリへのアドレスとして作用し、該D1RAMエントリ
はD1BRに読み取られる。制御装置30は、キャラクタ学習
装置70内のあいまいカウンタ64に、D1BRの最初の３個の
ビットがロードされるようにし、そのため、あいまい性
カウンタ64は粗いアレイCP（０−11）で表される基準キ
ャラクタの数（以下「Ｎ」と称する）を含む。また、制
御装置は、D1BRの残り、D1BR（３−15）がキャラクタ学
習装置70によりコードレジスタ76にロードされるように
する。 コードレジスタ76内のキャラクタコード（以下「Ｐ」
と称する）が零に等しいと、以前に入力された１つの基
準キャラクタも、D1ARで現在記憶されている粗いアレイ
CP（０−11）により表されていないことになる。D1エン
トリゼネレータ58は、入力されつつある基準キャラクタ
用のD1エントリを生成する。D1エントリカウンタ74は新
しいD1エントリを含むよう増分され、一方、あいまいカ
ウンタ64が増分され、ＮがD1BR（０−２）に書き込ま
れ、D1エントリゼネレータ58に記憶されていたキャラク
タコードCH（０−７）がD1BR（８−15）に書き込まれ
る。 Ｐが零に等しくない（粗いアレイCP（０−11）によっ
てもまた表された、以前に導入された基準キャラクタに
対して、D1エントリが発生したことを示す）と、キャラ
クタ学習装置50が作動して、Ｐ及びCH（０−７）により
表された基準キャラクタ用のあいまいセットを設定する
か、あるいはＰにより表された基準キャラクタがその一
部である、すでに設定されたあいまいセットにCH（０−
７）を追加する。 あいまいセットがすでに確立されたか否かを決定する
ために、粗いアレイCP（０−11）により表された基準キ
ャラクタの数であるＮが検査される。 もしＮが１より大きいならば、メンバとしてＰを有す
るあいまいセットが、あいまいセット記憶装置66にすで
に設定されている。制御装置30はCH（０−７）を前記あ
いまいセットに追加させる。Ｎが１と等しければ、あい
まいセットは設定されなかったのであり、制御装置30
は、Ｐを最初のメンバとして、かつCH（０−７）をその
第２のメンバとしてあいまいセットを形成するようにす
る。双方の場合に、あいまいカウンタ64は新しい基準キ
ャラクタを含むよう増分され、ＮがD1BR（０−２）にロ
ードされる。 この時点において、粗いアレイCP（０−11）が非あい
まいパターンあるいはあいまいセットを表すか否かにか
かわらず、新しいD1エントリがCP（０−11）でアドレス
された位置でD1RAMに書き込まれる。入力カウンタ54が
次いで減分される。もしそれが零に等しくないならば、
リスト記憶装置60は、D1RAMに入力すべき基準キャラク
タをまだ含んでいる。制御装置30は、次のキャラクタが
記憶装置60からD1ARおよびキャラクタ学習装置70に読み
取られるようにする。入力カウンタ54が零であるとすれ
ば、記憶装置60からすでにすべての基準セットが読み取
られている。制御装置30は、第８図に示す、あいまい基
準キャラクタ用のD2エントリと最後のD1エントリとを発
生させる学習システム50の部分をトリガする。 第７図から判るように、制御装置30はD1ARとD2ARへ１
の値をロードさせ、そのため、第１と第２のデータベー
スの双方のアドレスレジスタはそれらの第１の使用可能
な記憶空間を参照するようにセットされる。制御装置30
は、そのようにアドレスされたD1RAM位置がD1BRに読み
取られるようにする。あいまいカウンタ64には次いでD1
BR（０−２）がロードされ、その内容Ｎが検査される。
Ｎが零であれば、記憶装置60における基準キャラクタは
D1ARにおいて粗いアレイによって表されず、D1あるいは
２エントリのいずれも発生されない。キャラクタ学習装
置70は次のD1エントリをアクセスする。 詳しくは、分析されていないD1エントリの数を保持す
るD1エントリカウンタ74が零に等しいならば、そこから
D2エントリが生成されうるD1エントリはもはや無くなっ
ている。各あいまいセットに対するD2エントリが生成ず
みなので、キャラクタ学習システム50は終了する。 D1エントリカウンタ74が零でないならば、少なくとも
１個のD1エントリはまだ分析されないままである。制御
装置30はD1ARを増分するようにし、そして次のアドレス
可能D1位置がD1BRへ読まれる。D1エントリの第１のフィ
ールド、即ちＮ、が１に等しいならば、D1ARに現在ある
粗いアレイはD1BR（８−15）により識別される単一基準
キャラクタで表される。D2エントリは生成されない。D1
エントリは最終の形なので、制御装置30はD1RAMにおけ
る次のアドレス可能の位置を分析する。 その代わり、Ｎが１より大きいならば、現在D1ARにあ
る粗いアレイCP（０−11）は１個以上のキャラクタを表
す。キャラクタ学習装置70は、CP（０−11）によって表
される基準キャラクタの各々に対して順次のD2エントリ
と、前記D2エントリの最初のものをアドレスするD1エン
トリとを生成させる。キャラクタ学習装置70はコードレ
ジスタ76にD1BR（８−15）をロードし、そしてD1BR（３
−15）にD2AR、D2RAMにおける第１の使用可能位置のア
ドレス、をロードする。制御装置30はD1ARによってアド
レスされるD1RAMエントリへD1BRを書き込み、次いで、
Ｐがその中の一メンバであるあいまいセットの各メンバ
に対して、D2エントリを生成させる。 前述のように、非あいまいな粗いアレイによって表さ
れない各基準キャラクタに対してD2エントリが設けられ
ている。各D2エントリは２個のD2RAMワードにわたる７
個のフィールドから構成され、最初の４個のフィールド
は、あいまいセットの他のメンバに対しての基準キャラ
クタの２個の最も特有の部分の位置およびエレメント値
とに関するインフォメーションを含む。D2エントリの第
２のワードは確保された第５フィールド及び第６フィー
ルドと、対象となる基準キャラクタ用の識別２進キャラ
クタコードを含む第７のフィールドと、を有する。 第７図のD2発生部分のさらに詳しいフローチャートで
ある第８図から判るように、制御装置30は、キャラクタ
学習装置70が、あいまいセットのメンバの全ての２進コ
ードCH（０−７）のリストに対してあいまいセット記憶
装置66から読み取るようにさせる。コードレジスタ76に
記憶されているＰは前記あいまいセットの一メンバであ
る。次に、制御装置30は、キャラクタ学習装置70がオフ
ラインの学習リスト記憶装置60から、離隔されたあいま
いセットの各メンバに対する微細アレイ表示DG（０−4
7）を読み取るようにさせる。 次いで、キャラクタ学習装置70は、あいまいセットの
各メンバの最も特有のセルを離隔する手順を開始する。
キャラクタ学習装置は各キャラクタを個々に検査し、あ
いまいセットの各メンバに関するそのキャラクタの各セ
ルに対する相対的セル特有性の基準（measure）を生成
させる。キャラクタ学習装置は、セル特有性基準を12個
のマトリックスM0−M11に編成し、１個のマトリックス
が１個のキャラクタ内の12個のセルの各々に対して割り
当てられる。 代表的なマトリックスMK,（Ｋ＝0,1…11）を第10図に
示す。MK（i,j）と称するMKの各エレメントは、キャラ
クタｊに対するキャラクタｉ内のセルＫに対してのセル
特有性の基準である。各MKのサイズはＮ×Ｎであって、
あいまいセットの各メンバに対して１個のコラムと１個
の行とを有する。キャラクタｊに対してのキャラクタｉ
のセル特有性は、キャラクタｉに対するキャラクタｊの
それと同じ〔即ちMK（i,j）＝MK（j,i）〕であり、キャ
ラクタ自身に対して比較されたそのキャラクタは零の特
有性を有し、各マトリックスMKはその対角線上における
零に関して対称的である。 本実施例において、セル特有性の基準は２個のキャラ
クタの対応する４エレメントセル内における同一でない
エレメントの数である。換言すれば、MK（i,j）は、２
個のキャラクタi,jの対応するセルＫにおける４個のビ
ットの各々を排他的ORで比較したものの合計である。前
記基準を用いれば、０の値は対応するセルがｉとｊにお
いて同一であり、４の値は対応するＫが全体的に類似で
なく最大量の相対セル特有性を有することを示す。 例示として、第13図は、D,CおよびＯから構成される
あいまいセットを示し、それらの各々は第13図（ｅ）で
示す共通の粗いアレイCP（０−11）＝（111101111000）
で表されている。D,CおよびＯに対する12個の学習マト
リックスが第13図のｆに示されている。容易に判るよう
に、下降線の下方のキャラクタセルに対するマトリック
スM9−M11の各エレメントは零である。さらに、M1,M2,M
3,M4,M7およびM8のエレメントの全ては、D,CおよびＯに
おける対応するセル1,2,3,4,7および８が同一であるた
め、零である。 M0を発生させるには、キャラクタ学習装置70は基本キ
ャラクタD,CおよびＯの各々においてセル０を検査す
る。Ｃのセル０はＯのセル０と同一なので、M0（C,O）
＝M0（O,C）＝０となる。さらに、M0（D,C）＝（１＋
０）＋（１＋１）＋（１＋１）＋（０＋１）＝２＝M0
（C,D）およびM0（D,O）＝M0（O,D）＝２である。 第８図に戻り、12個の全ての学習マトリックスが発生
された後、キャラクタ学習装置は第10図のようにマトリ
ックスMK中の各キャラクタに対して最大のセル特有性値
max MK（ｉ）を離隔する。各セルＫに対してＮ個の最大
セル特有性値がある。第11図に示すように、キャラクタ
学習装置は、あいまいセットにおける各キャラクタに対
して、以下K1,K2と称する２個の最も特有的セルを離隔
する上で12個の学習マトリックスと共に使用するため
に、セルの最大特有性値の全てをＮ×12のサイズの最大
特有性マトリックスに編成する。これらK1,K2は、キャ
ラクタとそのあいまいセット中の他のメンバとの間のあ
いまいさを解明するために、キャラクタ認識システム10
で使用される。 K1,K2とは、それらの最大セル特有性値のみを基準に
して選択されたのではないことに留意すべきである。あ
るあいまいセットにおいては、数字的に最大のセル特有
性値を有するパターンの２個のセルは、これらのセルの
位置において、パターンの構造がそのあいまいセットに
おける別のパターンの構造と同一であるため、このセッ
ト内であいまいさを解明するために使用できない。 前記の例は第13図から判るが、キャラクタＣのセル０
とセル６とは、キャラクタＣとＤとの間の構造上の差異
のため、数字的には最大のセル特有性値（即ち２）を有
するが、ＣとＯとの差を解明するためには使用できな
い。その理由はそれらがキャラクタＯのセル０とセル６
と同一であるからである。 前述のことを全て念頭において、キャラクタ学習装置
70がK1とK2の選択する方法について述べる。詳しくは、
K1とK2とは、大きい最大特有性値と、キャラクタＰのセ
ルK1とK2の双方があいまいセットにおけるその他のいづ
れかのパターンのセルK1とK2とは同一となりえないとい
う要件と、に基づいて基準キャラクタＰの最も特有的セ
ルとして選択される。 第９図から判るように、キャラクタ学習装置70はま
ず、Ｐにより識別されたキャラクタに対して最大の特有
性マトリックスの行を発生させる。前記の行と12個の学
習マトリックスとを分析して、キャラクタ学習装置70は
K1とK2とを選択し、それらのアドレスと内容とはD2エン
トリゼネレータ88へロードされる。 K1とK2とを選択する第１の過程は、零でないmax M
K（Ｐ）の少なくとも２個の値があるか否かを決定する
ことである。もしそれらがないとすれば、キャラクタＰ
に対するK1とK2の選択は不可能であり、Ｐとあいまいセ
ット内のその他のメンバとの間のあいまい性は解明でき
ない。制御装置30はD2エントリレジスタ88を全て１で充
たし、そのため、パターン認識システム10を使用してい
る間にＰに対するD2エントリがアスセスされるとき、D2
キャラクタレジスタ44のセクションＩとIIIとにおける1
5の値が非あいまい化不可能認識装置90を作動させる。 少なくとも２個の非零のmax MK（Ｐ）値があれば、キ
ャラクタ学習装置70は、初期的K1として、max MK（Ｐ）
の最大値を有する最大特有性マトリックス行における第
１のセルを選択する。次いで、初期的K1として選定され
たセルは、２つの理由、即ちK1とK2の双方として１個の
セルを選択しないようにすること、およびどのセルの組
み合わせがK1,K2あいまい性解明の適合性について試験
されたかを見失わないようにするために、それ以降のセ
ル選択の対象から除外される。 次いでキャラクタ学習装置は、初期のK2として、max
MK（Ｐ）の最大値を有するマトリックス行における第１
のセルを選択する。次いで、K1,K2セル組み合わせはあ
いまい性解明の適合性を試験される。キャラクタ学習装
置70は学習マトリックスMK1,MK2を比較する。あいまい
セットにおけるいづれかの他のキャラクタｉがセルK1と
K2とにおいてＰと同一であれば、MK1（P,i）＝MK2（P,
i）＝０であり、キャラクタ学習装置70はK2を拒否す
る。前記学習装置は適格な（選ぶのにふさわしい）セル
のセットから現在のK2を除去し、少なくとも１個の適格
なセルに対してmax MK（Ｐ）が非零かどうかを検査し、
第２のK2を選択し、Ｐとあいまいセットのその他のメン
バとの間のあいまい性解明の適当性について、新しいK
1,K2のセルの組み合わせを検査する。 max MK（Ｐ）が非零の適格セルが無かったとすれば、
K2として現在選択しうるセルはもはや無いことになる。
これは、全てのセル組合せがあいまい性解明に不適当で
あるという意味ではない。その単に意味することは、１
つの適当なセルの組合せも、メンバとしてK1として最初
に選択されたセルを含まない、ということである。以前
のK2セクションである、２個の他のセルの組合せがあい
まい性解明に適当であるらしい。 キャラクタ学習装置70は、K2セクションとして以前に
排除されたセルが適格セルセットに再び含まれるように
する。セル組合せの再試験を阻止するため、以前のK1セ
ルセレクションは引き続き適格セルセットから除外され
続ける。キャラクタ学習装置70は新しいK1を選択し、適
格K2セルを用いて、あいまい性解明の適合性を試験す
る。この装置はこのサイクルを、適当なK1およびK2が選
択されるまで、あるいは非常のmax MK（Ｐ）値を有する
セルの全組合せを試験するまで続ける。 K1,K2セルの適当なセット組合せが離隔（isolate）さ
れないならば、キャラクタ学習装置70はD2エントリレジ
スタ88が全て１で充たされるようにし、それによって、
D2エントリの第１フィールドと第２フィールドとが、キ
ャラクタＰが関与しているところの非あいまい化が不可
能であることを示す。 セルK1とK2とが離隔されるならば、キャラクタ学習装
置70はD2エントリレジスタ88がK1,K2のアドレスおよび
画素値とで充たされるようにする。 K1,K2セクションの一例を第13図に示す。キャラクタ
学習装置が第13図ｅの最大特有性マトリックスのＤの行
を発生させ、２の特有性値を有するセル０と６とをマト
リックスM0とM6の初期的K1とK2として選択し、M0（D,
C）、M6（D,C）およびM0（D,O）とM6（D,O）とが全て零
でないことを示し、従って、セル０と６は、Ｄとあいま
いセット中のその他のキャラクタとの間のあいまい性を
解明するために用いるのに適当な組合せである。 次いで、キャラクタ学習装置はキャラクタＣに対して
最大の特有性マトリックス行を発生させる。また初期的
K1及びK2としてセル０からセル６までを選択するが、M6
とM0を再検討すれば、M6（C,O）＝M0（C,O）＝０であっ
て、セル０と６とにおけるキャラクタＣとＯの構造が同
一であることを示す。キャラクタ学習装置70はセルセレ
クションからセル６を除外し、K2として、１の特有性値
を有するセル５を選択する。セル０と５とにおいてＣは
ＤまたはＯのいづれとも同一でないので、０と等しいM0
（C,i）とM5（C,i）とは存在しない。セル０とセル５と
は、Ｃが関与しているところのあいまい性を解明するに
適したセル組合せである。 同様に、キャラクタＯに対して、初期の選択であるセ
ル０と６とは、セル０と６とにおいてキャラクタＣとＯ
とが同一構造であるため不適当であることが判る。キャ
ラクタ学習装置70は、Ｏと、そのあいまいセットにおけ
る他のメンバＣおよびＤとの間のあいまい性を解明する
ためにセル０から５までの組合せを選択する。キャラク
タ学習装置70により発生するD,CおよびＯに対するD2エ
ントリが第13図ｆに示されている。 第８図に戻り、制御装置30は、D2エントリレジスタが
D2BRにロードされ、かつD2BRがD2ARによりアドレスされ
る位置においてD2RAMに読み取られるようにする。 次いで、D2エントリの第２のワードが発生する。D2AR
は、D2RAMにおける次のメモリワードをアクセスするた
めに増分され、キャラクタ学習装置70はＰがD2BR（８−
15）にロードされるようにする。（このように、Ｐとそ
のあいまいセットにおける別のメンバとの間のあいまい
性があったとしても、同じ粗いアレイによって表示され
る若干類似のパターンがキャラクタネームインプッタ20
にロードできる。）D2BRがD2RAMに読み取られ、あいま
いカウンタ64が減分され、そのため、Ｎが、あいまいセ
ットにおける１少ない未分析の基準キャラクタを含む。 キャラクタ学習装置70はあいまいセットの残りのメン
バに対してD2エントリを発生し続ける。Ｎが零でない限
りは、キャラクタ学習装置70はD2ARを増分しD2RAMにお
ける次のメモリ位置をアクセスし、コートレジスタ76に
あいまいセットにおける次のキャラクタであるＰをロー
ドする。Ｎが零になると、D1ARにおいてCP（０−11）に
より画定されたあいまいセットの全てのメンバに対して
D2エントリを発生ずみのキャラクタ学習装置70は、次の
あいまいセットを離隔するためD1RAMにおいて次のD1エ
ントリをアクセスする。 第７図に戻り、キャラクタ学習装置70はD2ARを増分し
D2RAMの次に使用可能の充たされていないメモリワード
をアクセスし、D1エントリカウンタ74を減分して、１個
少ない未分析D1エントリを含むようにする。D1エントリ
カウンタ74が零でないと、キャラクタ学習装置70はD1RA
Mにおける次にアドレス可能の位置をアクセスする。 D1エントリカウンタが零であれば、キャラクタ学習装
置70はD1エントリを発生ずみであり、かつ必要に応じ
て、リスト記憶装置60に記憶された各基準キャラクタに
対してD2エントリを発生している。制御装置30はキャラ
クタ学習装置60がパターン学習システム50から出るよう
にする。 本発明の範囲に含まれる、装置の多くの変更は当該技
術分野の専門家には明らかである。 例えば、D1エントリの第１のフィールドを増大して、
多くのメンバを備えたあいまいセットを有する基準セッ
トを収容できる。 認識および学習システムおよび装置は、より大きい基
準セットにおける基準キャラクタに対して、より長い識
別キャラクタコードを収容するよう修正できる。 また、装置とシステムとはより大きい、あるいは小さ
い微細アレイを収容するよう修正できる。一般的に、ア
レイ内の行とコラムの数が増加すると、アレイ内の画素
の数は減少し、学習装置とシステムとはそのように修正
できる。同じデータ圧縮スキームが使用されると仮定す
ると、粗いアレイもそのサイズが修正される。 ある基準セット、例えばあるタイプのフォント、にお
いて、キャラクタウインドにおいてアセンダーおよびデ
センダースペースを占めるキャラクタは何らない。換言
すれば、セル０−２とセル９−11を同時に占めるキャラ
クタはない。これら基準セット用に構成した認識システ
ムに対して、基準キャラクタは48画素の微細アレイと９
セルの粗いアレイとによって表されうる。デイジタイザ
12とコンプレッサ14の双方は依然としてDG（０−47）と
CP（０−11）を発生するが、デセンダースペースを占め
ない基準キャラクタはCP（０−８）に対応する粗いアレ
イを有し、一方、デセンダースペースを占める基準キャ
ラクタはCP（３−11）に対応する粗いアレイを有する。
前述のように，パターン学習システムは、初期の粗いア
レイによって表されるキャラクタのあいまいセットを離
隔するが、粗いアレイが９個のエレメントを有する本実
施例においては、あいまいセットは48エレメント微細ア
レイ表示DG（０−47）の微細分析をする間に簡単に非あ
いまい化される、非類似的なキャラクタを含み得る。 この種の基準セットにおいて、微細アレイ表示はま
た、36個のエレメントのみを含むよう修正できる。デセ
ンダースペースを占めない基準キャラクタはDG（０−3
5）に対応する微細アレイを有し、かつデセンダースペ
ースを占める基準キャラクタはDG（12−47）に対応する
微細アレイを有する。 前述のように示唆した修正を含むようにする、好適な
実施例の装置とシステムとに対して必要な修正は図面と
前述の実施例についての説明を検討すれば明らかであ
る。
【図面の簡単な説明】
第１図は本発明によるパターン認識システムを作動する
装置のブロック図、 第２図は第１図に示すD2キャラクタ認識装置のブロック
図、 第３図は本発明によるパターン学習システムを作動する
装置のブロック図、 第４図は各キャラクタがその中へ編成される粗いアレイ
と微細アレイとを概略的に示す図、 第５図は微細キャラクタアレイを粗いキャラクタアレイ
へ圧縮するために使用するプログラムのフローチャー
ト、 第６図は同一の粗いアレイによって表される基準キャラ
クタのセットと、明瞭な粗いアレイ表示を有する基準キ
ャラクタのための第１データベースにおけるエントリ
と、を発生させるパターン学習システムのフローチャー
ト、 第７図は同一の粗いアレイによって表示される基準キャ
ラクタのための第１のデータベースと第２のデータベー
スとのエントリを発生させるパターン学習システムのフ
ローチャート、 第８図は第７図に示す、第２のデータベースエントリの
発生についてのより詳細なフローチャート、 第９図は第８図に示す、特有のセルセレクションについ
てのより詳細なフローチャート、 第10図はD2RAMエントリをパターン学習システムが発生
する間に構成される12個の学習マトリックスの中の１個
の概略図、 第11図は12個の学習マトリックスから構成される最大判
断マトリックスの概略図、 第12図は典型的なキャラクタをデジタル化し圧縮する一
例を示す図、 第13図は同一の粗いアレイによって表示されるキャラク
タのための第２のデータベースエントリを発生させる一
例を示す図、および 第14図は第１と第２のデータベースのエントリを編成す
る構造を示す図である。 図において 12……デイジタイザ、14……コンプレッサ 16……D1キャラクタ認識装置 20……キャラクタネームインプッタ 30……制御装置 36……D2キャラクタ認識装置 40……レジスタ 42……デコーダ、44……レジスタ 46……コンパレータ、48……ダウンカウンタ 54……入力カウンタ 56……キャラクタネーム セレクタ 60……学習リスト記憶装置 64……あいまいカウンタ 68……D2エントリゼネレータ 70……キャラクタ学習装置 74……D1エントリカウンタ 76……コードＰレジスタ
装置のブロック図、 第２図は第１図に示すD2キャラクタ認識装置のブロック
図、 第３図は本発明によるパターン学習システムを作動する
装置のブロック図、 第４図は各キャラクタがその中へ編成される粗いアレイ
と微細アレイとを概略的に示す図、 第５図は微細キャラクタアレイを粗いキャラクタアレイ
へ圧縮するために使用するプログラムのフローチャー
ト、 第６図は同一の粗いアレイによって表される基準キャラ
クタのセットと、明瞭な粗いアレイ表示を有する基準キ
ャラクタのための第１データベースにおけるエントリ
と、を発生させるパターン学習システムのフローチャー
ト、 第７図は同一の粗いアレイによって表示される基準キャ
ラクタのための第１のデータベースと第２のデータベー
スとのエントリを発生させるパターン学習システムのフ
ローチャート、 第８図は第７図に示す、第２のデータベースエントリの
発生についてのより詳細なフローチャート、 第９図は第８図に示す、特有のセルセレクションについ
てのより詳細なフローチャート、 第10図はD2RAMエントリをパターン学習システムが発生
する間に構成される12個の学習マトリックスの中の１個
の概略図、 第11図は12個の学習マトリックスから構成される最大判
断マトリックスの概略図、 第12図は典型的なキャラクタをデジタル化し圧縮する一
例を示す図、 第13図は同一の粗いアレイによって表示されるキャラク
タのための第２のデータベースエントリを発生させる一
例を示す図、および 第14図は第１と第２のデータベースのエントリを編成す
る構造を示す図である。 図において 12……デイジタイザ、14……コンプレッサ 16……D1キャラクタ認識装置 20……キャラクタネームインプッタ 30……制御装置 36……D2キャラクタ認識装置 40……レジスタ 42……デコーダ、44……レジスタ 46……コンパレータ、48……ダウンカウンタ 54……入力カウンタ 56……キャラクタネーム セレクタ 60……学習リスト記憶装置 64……あいまいカウンタ 68……D2エントリゼネレータ 70……キャラクタ学習装置 74……D1エントリカウンタ 76……コードＰレジスタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 パトリツク・エス・ウオング
アメリカ合衆国マサチユーセツツ州
02173，レキシントン，レツジローン・
アベニユー ７
(56)参考文献 特開 昭57−39478（ＪＰ，Ａ)
特開 昭58−48183（ＪＰ，Ａ)
特公 昭51−36141（ＪＰ，Ｂ２)
Claims (1)
- (57)【特許請求の範囲】 １．基準キャラクタのうちのどれが１つの可視パターン
に対応するかを示す、機械が読み取り可能な信号を発生
するパターン認識装置において、 ｎ次元の基準微細アレイ値のセットを示す信号を記憶す
る手段であって、基準微細アレイ値の各々が前記基準キ
ャラクタのうちの１つに対応し且つ基準微細アレイ値が
基準微細アレイ値のセットに編成され、基準微細アレイ
値の各セットは少なくとも１つの基準微細アレイ値を含
む、ｎ次元の基準微細アレイ値のセットを示す信号を記
憶する手段と、 ｍがｎより小さい、ｍ次元の基準粗アレイ値のセットを
示す信号を記憶する手段であって、基準粗アレイ値の各
々が基準微細アレイ値のセットに対応し、単一の基準微
細アレイ値を含む基準微細アレイ値のセットに対応する
基準粗アレイ値の各々は、単一の基準微細アレイ値から
導出され且つ非あいまい値と称され、複数の基準微細ア
レイ値を含む基準微細アレイ値のセットに対応する基準
粗アレイ値の各々は、前記基準微細アレイ値のセット中
の複数の前記基準微細アレイ値のうちの何れかから導出
され且つあいまい値と称される、ｍ次元の基準粗アレイ
値のセットを示す信号を記憶する手段と、 ワークピースのｎ次元の微細アレイ値を示す信号を提供
するようにｎ個のフィールドの各々においてワークピー
スの可視パターンを光学計器で測定する手段と、該信号
を記憶する手段と、 前記ワークピースの前記微細アレイ値の信号から前記ワ
ークピースのｍ次元の粗アレイ値を示す信号を形成する
手段と、 前記ワークピースの前記粗アレイ値の信号と前記基準粗
アレイ値のセットの前記基準粗アレイ値の信号とを比較
し、非あいまい値である基準粗アレイ値又はあいまい値
である基準粗アレイ値のいずれかで、ワークピースのパ
ターンの識別を示す信号を生成する、第１比較手段と、 前記第１比較手段からの、非あいまい値をもって識別を
示す信号に応答し、識別された前記非あいまい値と関連
する前記基準キャラクタを示す信号を発生する手段と、 前記第１比較手段からの、あいまい値をもって識別を示
す信号に応答し、識別された前記あいまい値と関連する
複数の基準微細アレイ値からの、予め選択されたエレメ
ントのサブセットの値を示す信号と、前記ワークピース
の微細アレイの対応するエレメントの値を示す信号とを
比較し、識別された前記あいまい値と関連する前記基準
キャラクタのうちの特定の１つのものをもって前記ワー
クピースのパターンの識別を示す信号を発生する、第２
比較手段と、 を備えるパターン認識装置。 ２．未識別のワークピースのパターンで前記基準キャラ
クタのセットを増補する装置を含む、特許請求の範囲第
１項に記載のパターン認識装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/538,858 US4521909A (en) | 1983-10-04 | 1983-10-04 | Dual level pattern recognition system |
| US538858 | 1983-10-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6097485A JPS6097485A (ja) | 1985-05-31 |
| JP3009894B2 true JP3009894B2 (ja) | 2000-02-14 |
Family
ID=24148719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59207905A Expired - Lifetime JP3009894B2 (ja) | 1983-10-04 | 1984-10-03 | パターン認識装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4521909A (ja) |
| EP (1) | EP0136718B1 (ja) |
| JP (1) | JP3009894B2 (ja) |
| AU (1) | AU578426B2 (ja) |
| CA (1) | CA1213983A (ja) |
| DE (1) | DE3484835D1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4878250A (en) * | 1983-10-12 | 1989-10-31 | Canon Kabushiki Kaisha | Image processing system |
| JP2531605B2 (ja) * | 1984-02-24 | 1996-09-04 | 株式会社東芝 | 画像の位置合せ装置 |
| JP2607457B2 (ja) * | 1984-09-17 | 1997-05-07 | 株式会社東芝 | パターン認識装置 |
| US4754488A (en) * | 1984-12-07 | 1988-06-28 | International Business Machines Corporation | Method for ascertaining and filling of bounded areas of a colored raster display |
| NL8500172A (nl) * | 1985-01-23 | 1986-08-18 | Philips Nv | Beeldverwerkingsinrichting voor het op echte-tijd basis bewerken en herkennen van tweedimensionale beelden, en beeldverwerkingssysteem bevattende tenminste twee in serie verbondene van zulke beeldverwerkingsinrichtingen. |
| US4811407A (en) * | 1986-01-22 | 1989-03-07 | Cablesoft, Inc. | Method and apparatus for converting analog video character signals into computer recognizable binary data |
| US5157737A (en) * | 1986-07-25 | 1992-10-20 | Grid Systems Corporation | Handwritten keyboardless entry computer system |
| US6002799A (en) | 1986-07-25 | 1999-12-14 | Ast Research, Inc. | Handwritten keyboardless entry computer system |
| US4972496A (en) * | 1986-07-25 | 1990-11-20 | Grid Systems Corporation | Handwritten keyboardless entry computer system |
| JPH0789364B2 (ja) * | 1986-10-30 | 1995-09-27 | 株式会社日立製作所 | パタ−ン認識装置 |
| US4841473A (en) * | 1986-12-19 | 1989-06-20 | Robert S. Salzman | Computer architecture providing programmable degrees of an almost condition |
| US4843562A (en) * | 1987-06-24 | 1989-06-27 | Broadcast Data Systems Limited Partnership | Broadcast information classification system and method |
| US4955060A (en) * | 1987-07-02 | 1990-09-04 | Nippon Sheet Glass Co., Ltd. | Image recognition apparatus |
| JPH01246678A (ja) * | 1988-03-29 | 1989-10-02 | Toshiba Corp | パターン認識装置 |
| US4975975A (en) * | 1988-05-26 | 1990-12-04 | Gtx Corporation | Hierarchical parametric apparatus and method for recognizing drawn characters |
| JPH0331981A (ja) * | 1989-06-29 | 1991-02-12 | Canon Inc | 文字認識装置 |
| DE4211904C2 (de) * | 1991-04-09 | 1994-03-17 | Werner Maier | Automatisches Verfahren zum Erstellen einer Liste unterschiedlicher Arten für eine flüssige Probe |
| US5901255A (en) * | 1992-02-07 | 1999-05-04 | Canon Kabushiki Kaisha | Pattern recognition method and apparatus capable of selecting another one of plural pattern recognition modes in response to a number of rejects of recognition-processed pattern segments |
| WO1994027251A1 (en) * | 1993-05-18 | 1994-11-24 | Massachusetts Institute Of Technology | Automated reading system and method |
| EP0649114B1 (en) * | 1993-10-14 | 2002-02-13 | Omron Corporation | Image processing device and method for identifying an input image and copier including same |
| DE69831519T2 (de) * | 1997-01-17 | 2006-06-14 | Matsushita Electric Works Ltd | System und Verfahren zur Lageermittlung |
| US6285788B1 (en) * | 1997-06-13 | 2001-09-04 | Sharp Laboratories Of America, Inc. | Method for fast return of abstracted images from a digital image database |
| US6259814B1 (en) | 1997-10-17 | 2001-07-10 | Canon Kabushiki Kaisha | Image recognition through localized interpretation |
| AU2002343475A1 (en) * | 2001-10-03 | 2003-04-14 | Selective Genetics, Inc. | Traversal of nucleic acid molecules through a fluid space and expression in repair cells |
| US7298866B2 (en) * | 2001-10-15 | 2007-11-20 | Lockheed Martin Corporation | Two dimensional autonomous isotropic detection technique |
| WO2005057434A1 (ja) * | 2003-12-10 | 2005-06-23 | Murata Manufacturing Co., Ltd. | 電磁界解析装置、電磁界解析プログラムおよびそのプログラムを記録した記録媒体 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3182290A (en) * | 1960-10-20 | 1965-05-04 | Control Data Corp | Character reading system with sub matrix |
| JPS5136141B2 (ja) * | 1971-11-10 | 1976-10-06 | ||
| JPS4991731A (ja) * | 1972-12-31 | 1974-09-02 | ||
| JPS5517988B2 (ja) * | 1974-06-05 | 1980-05-15 | ||
| JPS5739478A (en) * | 1980-08-21 | 1982-03-04 | Toshiba Corp | Recognition system |
-
1983
- 1983-10-04 US US06/538,858 patent/US4521909A/en not_active Ceased
-
1984
- 1984-09-13 AU AU33001/84A patent/AU578426B2/en not_active Ceased
- 1984-10-03 CA CA000464571A patent/CA1213983A/en not_active Expired
- 1984-10-03 JP JP59207905A patent/JP3009894B2/ja not_active Expired - Lifetime
- 1984-10-04 EP EP84111901A patent/EP0136718B1/en not_active Expired - Lifetime
- 1984-10-04 DE DE8484111901T patent/DE3484835D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6097485A (ja) | 1985-05-31 |
| EP0136718A2 (en) | 1985-04-10 |
| EP0136718B1 (en) | 1991-07-24 |
| EP0136718A3 (en) | 1988-01-20 |
| CA1213983A (en) | 1986-11-12 |
| AU578426B2 (en) | 1988-10-27 |
| US4521909A (en) | 1985-06-04 |
| AU3300184A (en) | 1985-04-18 |
| DE3484835D1 (de) | 1991-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009894B2 (ja) | パターン認識装置 | |
| CA2340008C (en) | Method and apparatus for retrieving, accumulating, and sorting table-formatted data | |
| US6873986B2 (en) | Method and system for mapping strings for comparison | |
| US5613145A (en) | Stored string data with element data units and pointer data units in distinct subranges of values | |
| US4003024A (en) | Two-dimensional binary data enhancement system | |
| US5337318A (en) | Memory IC testing apparatus with redundancy circuit | |
| US5774588A (en) | Method and system for comparing strings with entries of a lexicon | |
| US5450580A (en) | Data base retrieval system utilizing stored vicinity feature valves | |
| US4159538A (en) | Associative memory system | |
| US5745893A (en) | Process and system for arrangement of documents | |
| US10649997B2 (en) | Method, system and computer program product for performing numeric searches related to biometric information, for finding a matching biometric identifier in a biometric database | |
| CN86102265A (zh) | 随机存取存贮器的快速功能测试法及其*** | |
| US3686631A (en) | Compressed coding of digitized quantities | |
| JPH0380376A (ja) | 認識処理方法および装置 | |
| US5682538A (en) | Automatic adaptive computer screen generation | |
| US3609686A (en) | Character recognition systems | |
| EP2608212A1 (en) | Semiconductor integrated circuit and method of testing semiconductor integrated circuit | |
| USRE33536E (en) | Dual level pattern recognition system | |
| US20100280759A1 (en) | Mass spectrometer output analysis tool for identification of proteins | |
| US4145737A (en) | Associative memory device with time shared comparators | |
| JPS6068422A (ja) | 漢字選択装置 | |
| JP4568861B2 (ja) | 遺伝子発現プロファイル比較装置 | |
| US4316177A (en) | Data classifier | |
| Best et al. | A contents addressable analyser for one million channels | |
| EP0635796B1 (en) | Compactly encoded stored string set and its use |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |