JP3008223B2

JP3008223B2 - プロセッサ間の同期処理装置

Info

Publication number: JP3008223B2
Application number: JP3234535A
Authority: JP
Inventors: 雅嗣亀谷
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-09-14
Filing date: 1991-09-13
Publication date: 2000-02-14
Anticipated expiration: 2015-02-14
Also published as: JPH052568A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マルチ・プロセッサ・
システムに係り、特にプロセッサ間の同期をとるのに好
適なプロセッサ間の同期装置に関する。

【０００２】

【従来の技術】マルチ・プロセッサにおける従来の同期
処理は、基本的にタスク間での同期（処理順序付け）で
あり、タスク・ドリプンあるいはデータ・ドリプンでタ
スクが起動され処理を進めていく方式をとる。これを汎
用のマルチ・プロセッサ上で実現しようとすると、共有
メモリ上にタスク終了フラグを持ち、各タスクが先行す
る必要なタスク処理がすべて終了したかどうかをチェッ
クしてデータフロー的に処理を進める方式や、トークン
制御方式が採られる。従来の同期処理については「マル
チ・マイクロプロセッサシステム，ｐｐ１１７〜１１
９，ｐｐ１１９〜１２２，哲学出版，１９８４年１１
月」に述べられている。

【０００３】

【発明が解決しようとする課題】上記汎用マルチ・プロ
セッサ・システムにおける従来技術は、いずれもソフト
ウエアで処理する割合が高くまたチェック項目も多いた
め、タスク間の同期（タスク処理の先行関係の順当化）
あるいはプロセッサ間の同期に要する同期処理オーバー
ヘッドが大きい。したがって、タスクの細分化（細かな
タスク分割）が十分できない。また並列処理のタスク処
理順序が必要以上に制約される等の問題がありジョブの
並列性を十分引き出せないため、高効率な並列処理の実
現が困難である。

【０００４】さらに、限られた個数のプロセッサが、多
数のタスクを処理するマルチプロセッサシステムにおい
ては、従来、あるプロセッサがあるタスク処理を終了
し、次のタスク処理に移行する際、他の必要なタスク処
理が終了しており必要な結果がすべて出そろっているか
どうかを確認する同期処理が必要となる。その時、その
プロセッサは、同期チェック処理に占有され、同期処理
が終了するまで実質的、有効的な処理を実行しない空処
理時間を生じてしまうという問題がある。

【０００５】本発明の目的は、汎用のマルチ・プロセッ
サにおける並列処理に伴うタスク間あるいはプロセッサ
間の同期処理オーバーヘッドを極小化することが可能な
プロセッサ間の同期装置を提供することにある。

【０００６】

【課題を解決するための手段】上記目的は、複数のタス
クを分担して並列処理する複数個のプロセッサと、該複
数個のプロセッサ間でやりとりするデータを共有するデ
ータ共有回路と、前記複数個のプロセッサ間の同期をと
る同期処理回路とを備え、該同期処理回路は前記各プロ
セッサからの同期情報を得て、それらの同期情報の組み
合わせが、対応するプロセッサから予め与えられた条件
又は前記同期情報と共に該同期処理回路に与えられる条
件と一致したときに、該対応するプロセッサに関して同
期完了信号を生成する手段と、前記各プロセッサが前記
データ共有回路にアクセスしたときに、当該プロセッサ
に関する同期完了信号が生成されていなければ、同期完
了信号が生成されるまで当該プロセッサの前記データ共
有回路へのアクセスを一時的に禁止して当該プロセッサ
のアクセスを待たせる局所同期回路手段とを有すること
により達成される。

【０００７】上記目的は、前記同期処理回路がタスクを
終了したプロセッサが出力するタスク終了情報を入力
し、関連するタスクを処理するいくつかのプロセッサが
出力する前記タスク終了情報が全てアクティブに変化し
た後にそのタスク終了情報から同期させるべきプロセッ
サがタスク処理を終了したことを示す同期終了情報を対
応するプロセッサに対してアクティブな値を出力し、局
所同期化回路が、そのタスク終了情報を出力したプロセ
ッサが前記データ共有回路へアクセスする時に対応する
前記同期終了情報が前記同期処理回路からアクティブな
値として出力されていないならば、アクセスを禁止し前
記プロセッサの動作を休止することにより達成される。

【０００８】上記目的は、前記同期処理回路が並列処理
を実施する際に関連するタスクを処理するプロセッサ同
士でグループを形成し、該グループ内の前記プロセッサ
間、或いは該グループ間で同期をとる同期手段を備えた
ことにより達成される。

【０００９】上記目的は、前記同期手段は、前記グルー
プ内の１つのプロセッサが出力するグループを構成する
それぞれのプロセッサ名に相当する情報を記憶する同期
用レジスタと、該同期用レジスタへのアクセスによりト
リガされるフィリップ・フロップと、該フィリップ・フ
ロップの状態を他のプロセッサへ伝送する第１の伝送回
路と、伝送された該フィリップ・フロップの状態と前記
同期用レジスタの記憶内容と照合し前記同期用レジスタ
に記憶された前記グループ内のそれぞれのプロセッサが
アクティブか否か判断する判断回路と、該判断回路が出
力する判断結果を前記フィリップ・フロップを介して前
記グループ内の１つのプロセッサに伝送する第２の伝送
回路と、を備えたことにより達成される。

【００１０】上記目的は、前記同期手段はが前記グルー
プ内の１つのプロセッサが出力するグループを構成する
それぞれのプロセッサ名に相当する情報を記憶する同期
用レジスタと、該同期用レジスタへのアクセスによりト
リガされるフィリップ・フロップと、前記フィリップ・
フロップがタスク終了情報を出力するためのトリガ信号
をプロセッサから前記フィリップ・フロップへ出力する
第１の信号伝送手段と、前記同期用レジスタがプロセッ
サのグループを記憶するためのトリガ信号をプロセッサ
から前記同期用レジスタへ出力する第２の信号伝送手段
と、前記同期用レジスタの値が全プロセッサはグループ
に属するとみなすようにセットするアクティブな信号を
プロセッサから前記同期用レジスタへ出力する第３の信
号伝送手段とを備えたことにより達成される。

【００１１】上記目的は、複数のプロセッサ間の同期処
理を行い、並列処理を矛盾なく制御するプロセッサ間の
同期処理装置において、前記各プロセッサに対応してそ
れぞれのプロセッサがタスクを終了した時点でアクティ
ブなタスク終了情報を出力する手段と、同期をとるべき
プロセッサからのタスク終了情報がすべてアクティブに
なったときとその情報を用いて各プロセッサに対応した
前記アクティブなタスク終了情報を非アクティブにする
手段と、前記タスク終了情報をプロセッサがチェックし
同期処理が終了したことを確認する手段とを有してお
り、前記アクティブなタスク終了情報の出力を指示する
ＥＯ命令と、前記同期処理が終了したことを確認するＷ
命令とを各プロセッサが発行し得ることにより達成され
る。

【００１２】

【００１３】上記目的は、１つのプロセッサのタスクの
終了時に、同レベルで実行を終了する他のプロセッサで
実行されたタスクから、次にプロセッサが実行すべきタ
スクへのリレーションが存在しない場合、前記ＥＯ命令
を挿入し、前記プロセッサが、あるタスクを終了して次
のタスクに処理を進める際、同レベルで実行された他の
プロセッサからの情報を必要としなければ前記ＥＯ命令
を実行して、次のタスクへ無条件で処理を進める手段を
有することにより達成される。

【００１４】上記目的は、１つ前の同期レベルで前記Ｅ
Ｏ命令を実行して現在実行中のタスク処理に移ったプロ
セッサは、そのタスクの終了時点で次に実行すべきタス
クが同レベルで実行を終了する他のプロセッサで実行さ
れたタスクとのリレーションを有するとき、前レベルで
実行した前記ＥＯ命令に対応する同期チェック命令とし
てＷ命令を実行して、前レベルの同期処理が終了したか
を確認し、その後、現在の同期レベルの同期処理を行
い、次のタスクへ処理を進める手段を有することにより
達成される。

【００１５】

【作用】本発明の構成によれば、汎用マルチ・プロセッ
サにおいて同時刻に処理されているタスクはプロセッサ
の個数を越えないことに注目して、並列処理に伴う同期
の問題をすべてプロセッサ間の同期をとる問題に帰着さ
せ、有限であるプロセッサ間での同期処理をハードウエ
ア化すると共に、データ共有回路をプロセッサがアクセ
スする時の情報を用いることによってソフトウエア・オ
ーバーヘッドを極小化し、かつ同期処理時に発生する空
処理時間を減少させる。

【００１６】並列処理をプロセッサ間で同期をとりなが
ら矛盾なくかつ高効率で実行するため、有限であるプロ
セッサ個数分のビットを用意し、関連するタスクを実行
中のプロセッサに対応するビットをアクティブにセット
したビット列（ワードデータ）を、プロセッサがタスク
処理の終了時にタスク終了情報として同期用レジスタに
セットするとともにタスク終了線をアクティブにするタ
スク終了処理を実行し、それらの情報は判断手段に入力
され、セットされた同期用レジスタの各ビットに対応す
るプロセッサがすべてタスク終了処理を完了したかどう
かを各プロセッサの対応するタスク終了線とつき合わせ
ることによって監視し、すべてが真（タスクを終了し
た）なら同期がとれたものとしてプロセッサに同期終了
情報を発行し、汎用性を損わない範囲で上記同期処理を
ハードウエア化したものが同期処理回路である。

【００１７】また、並列処理中の同期処理期間に発生す
るプロセッサの空処理時間（遊び時間）を自動的にかつ
オーバーヘッドを伴わず減少させるため、前述した同期
処理回路に加えて次のデータ共有回路と局所同期化回路
を設ける。

【００１８】データ共有回路は、プロセッサでのタスク
処理に必要なプロセッサ間で共有すべき共有データを保
持又は提供する各プロセッサからアクセス可能とする。

【００１９】局所同期化回路は、前述した同期処理回路
にタスク終了情報を送出してタスクを終了したプロセッ
サが、次のタスク処理に無条件で移行し、初めて前記デ
ータ共有回路から必要な共有データを得ようとした時、
前記同期処理回路からの同期終了情報がまだ発行されて
いない（非アクティブのままである）ならデータ共有回
路へのアクセスをペンディングし、プロセッサを待たせ
る。

【００２０】それにより、タスク処理が終了していて、
かつ同期処理が終了していない場合、従来の様に無条件
でプロセッサが待たされ、空処理時間が生じてしまうの
とは異なり、プロセッサは次のタスクで共有データが必
要となるまでの間できるだけ次のタスク処理を進めてい
くことができるため、空処理時間を減少させることがで
きる。

【００２１】更に、同期用レジスタへの値のセットのみ
を各プロセッサのソフトウエアにより行い、それ以外は
すべてハードウエアによって行うとすれば、プログラマ
ブル（汎用性を有する）で、かつソフトウエア・オーバ
ーヘッドが１マシン命令程度と小さなプロセッサ間の同
期をとることができる。

【００２２】また、同期処理期間中に発生する空処理時
間を少なくする前記手段は、並列処理そのもののクリテ
ィカルパスを短縮する効果があり、より高効率な並列処
理を自動的に実行することができる。

【００２３】ソフトウェア内に同期処理命令を配置する
コントロールフローと、前述したデータ共有回路へのア
クセス条件を利用したハードウェアによるデータフロー
的自動チューニングを組み合わせることにより、プロセ
ッサの遊び時間をより極小化でき、それにより並列処理
時の遊び時間の短縮を実現できる

【００２４】

【実施例】以下図１〜図３により、本発明の全体構成を
説明する。

【００２５】本発明は、並列処理のために必要なプロセ
ッサ間の同期処理を行う同期処理回路１０１、各タスク
の処理を分担して実行する複数の処理ユニット１００ｎ
（ｎ＝０，１，２，…）、各処理ユニット内のプロセッ
サ１ｎ（ｎ＝０，１，２，…）の間での必要なデータの
やりとりを行うため必要な共有データの提供及び保持を
行うためのシステムバスｌ２０上のデータ共有回路ＣＳ
ＹＳ１０２又は各処理ユニット内にデータのコヒーレン
シを保ちながら存在するローカルなデータ共有回路ＣＳ
ＹＳ５１ｎ（ｎ＝０，１，２，…）とから成る。同期処
理回路１０１は各処理ユニット内のプロセッサ１ｎから
それぞれ同期要求Ｓｌｎ（ｎ＝θ，１，２，…）を対応
する入力ＳＹＮＣｎＲＥＱに受け付け、その中のすべて
又はいくつかがアクティブになったときそれらのプロセ
ッサ間の同期がとれたとみなし、通知すべきプロセッサ
への同期チェック信号ＴＥＳＴｎをアクティブにする。
上記アクティブな同期チェック信号ＴＥＳＴｎは、同期
終了情報としてＴｅｓｔ信号ラインＴｌｎより処理ユニ
ット１００ｎ内の信号制御回路５０ｎ及びプロセッサ１
ｎのＴＥＳＴ入力に入力される。プロセッサ１ｎは、Ｔ
ＥＳＴ入力の状態をハードウエア又はソフトウエアでチ
ェックし、関連する処理を実行するプロセッサ間で同期
がとれたかどうかを判断する。同期処理回路の基本機能
は、プロセッサ１ｎからの同期要求Ｓｌｎを同期処理回
路１０１が受け付けた時に一度ＴＥＳＴｎ出力を非アク
ティブに戻し、同期しなければならないプロセッサから
の同期要求Ｓｌがすべてアクティブになったとき、ＴＥ
ＳＴｎ出力を再びアクティブ状態にセットする。同期処
理回路１０１内の具体的な実施例は、図３及び図４によ
り後で詳細に説明する。各プロセッサ１ｎ（ｎ＝θ，
１，２，…）は、タスク処理が終了した時点で同期処理
回路１０１にタスク終了情報としてアクティブなＳｌｎ
を出力する。それを受けて、対応するＴＥＳＴｎ出力が
アクティブに転じるまでデータ共有回路１０２及び５１
ｎ（ｎ＝θ，１，２，…）上に次のタスク処理で利用す
る他のプロセッサからの必要な結果データが完全には出
そろっていないとみなす。したがって、次の条件が成立
すれば、従来どおり矛盾なくプロセッサ間で同期をとり
ながら並列処理を進めていくことができる。

【００２６】１）関連するタスク処理を実行しているプ
ロセッサからのタスク終了情報（Ｓｌｎで同期処理回路
のＳＹＮＣｎＲＥＱに入力される情報）がすべてアクテ
ィブに転じた（そのレベルのすべての必要なタスク処理
が終了した）後のタイミングで、それらのタスク終了情
報を発行した処理ユニット及びプロセッサに対して、ア
クティブな同期終了情報（ＴＥＳＴｎから出力されＴｌ
ｎによって処理ユニットへ伝送される情報）を出力す
る。その同期終了情報がアクティブに転じるまで、その
レベルで実行されているタスク処理による結果情報はす
べてが出そろっている訳ではないと仮定する。

【００２７】２）プロセッサが次のレベルのタスク処理
（次のレベルで実行すべきタスク処理）に移行し、他の
プロセッサの実行したタスク処理結果のうちプロセッサ
間で共有すべきデータを保持するデータ共有回路１０２
又は５１ｎを初めてアクセスする時点で、そのプロセッ
サは同期終了情報がすでにアクティブになっている事の
確認が終了していなければならない。もし、タスク処理
の中で初めてデータ共有回路をアクセスする時点で、同
期終了情報が非アクティブ状態であれば、アクティブに
転じるまでそのデータ共有回路へのアクセスをペンディ
ングしなければならない。

【００２８】３）ここで、レベルの境目の定義を、各プ
ロセッサがアクティブなタスク終了情報を発行した時点
と定義する。すなわち、タスクとして定義された各処理
の切れ目をレベルの境目とする。また、アクティブな同
期終了情報が同期処理回路１０１から発行された時点を
同期レベルの境目と定義する。

【００２９】以上の条件を満足した上で、最も効率良く
並列処理を実行するためには、同期処理で生じる空処理
時間（同期ポイントに早く到達したプロセッサが同期処
理が終了するまで待たされることによって生じるプロセ
ッサの遊び時間）を極力少なくする必要がある。このた
めには、各プロセッサに次のレベルの託す処理をできる
だけ先行して進めさせる方式を採るのが良い。すなわ
ち、タスク処理中で、初めてデータ共有回路にアクセス
する時点まで同期終了情報を無視してタスク処理を先に
進めて行き、最初のデータ共有回路アクセス時に初めて
同期終了情報がアクティブ状態（他のプロセッサが必要
なタスク処理をすべて終了しており、必要な共有情報が
すべてデータ共有回路上に存在している）である事を確
認する様にする。つまり、各プロセッサが各自の同期ポ
イントをできるだけ後にずらして進められるだけ先に処
理を進める方式である。これによって、一見固定的に分
割されて生成された様にみえる各タスクの処理時間を同
期条件によって動的に変えていく効果があり、並列処理
のクリティカルパス自体を短縮し、より高効率な並列処
理を自動的に実現する情報フロー並列処理的効果があ
る。この方式は、従来の様に同期処理終了情報にだけ依
存する方式と異なり、データ共有回路１０２又は５１ｎ
へのアクセス処理と密接に連動して同期処理が実行され
る。図１の処理ユニット１００ｎ及び図２に詳細を示し
た処理ユニット内の信号制御回路５０ｎを例にとってハ
ードウエアの詳細を説明する。

【００３０】処理ユニット１００ｎ内の信号制御回路５
０ｎは、プロセッサ１ｎからのアドレス信号を含む制御
信号ｌ９ｎを受け、それらをデコードして共有システム
ＣＳＹＳ５１ｎやデータ共有回路バスｌ１２をアクセス
するためのアクセス要求信号ｌ３ｎを生成し、データ共
有回路及びデータ共有回路バスｌ２０へのアクセス権を
いずれのプロセッサに与えるかを決定するアービトレー
ション回路ＤＣ１０３に送る。アービトレーション回路
ＤＣ１０３は、複数の処理ユニットから送られてきた複
数のアクセス要求信号ｌ３ｎ（ｎ＝１，２，…）を受け
付けて、その中から１つを選択し、アクセス許可信号ｌ
４ｎ（ｎ＝θ，１，２，…）のうち選択された処理ユニ
ットに対応するアクセス許可信号をアクティブにする機
能を有する。信号制御回路５０ｎは、アクセス許可信号
ｌ４ｎがアクティブになると出力バッファ５２ｎをＯＮ
にして、データ共有回路バスｌ２０へアドレス信号やコ
ントロール信号及び書き込み処理の場合は情報信号をバ
スラインｌ５ｎによって出力する。また、読み込み処理
の場合は、データ共有回路バス上のデータをバスライン
ｌ５ｎ及び入力バッファ５３ｎを介して局所データ共有
回路ＣＳＹＳ５１ｎに書き込んだり、バスラインｌ１０
ｎを介してプロセッサ１ｎが直接読み込んだりする。局
所データ共有回路ＣＳＹＳ５１ｎの情報をプロセッサ１
ｎが読み出す場合は、バスラインｌ７ｎを介する。各処
理ユニット１００ｎ（ｎ＝θ，１，２，…）内の各局所
データ共有回路ＣＳＹＳ５１ｎ（ｎ＝θ，１，２，…）
は、常に同一の内容を保持していなければならない。し
たがって、プロセッサ１ｎからの読み出し処理時には他
のプロセッサと独立に局所データ共有回路ＣＳＹＳ５１
ｎをローカルメモリのごとくアクセスすることができる
が、書き込み処理時には、データ共有回路バスｌ２０を
介してすべての処理ユニット（ｎ＝１，２，３，…）内
の局所データ共有回路ＣＳＹＳ５１ｎ（ｎ＝θ，１，
２，…）に書き込む必要があるため、アービトレーショ
ン回路１０３の管理下でデータ共有回路バスｌ２０を占
有して実行しなければならない。この時、各処理ユニッ
ト内で独立的に実行されている局所データ共有回路ＣＳ
ＹＳ５１ｎからの読み出し処理とのアクセス競合が生ず
るが、これに関しても信号制御回路５０ｎ内で競合制御
を行い、矛盾なくアクセスが可能となる様にする。

【００３１】図２は、信号制御回路５０ｎの実施例を示
している。デコーダ２００はプロセッサ１ｎからのアド
レス線や制御線ｌ９ｎをデコードして、データ共有回路
ＣＳＹＳ５１ｎ及び１０２をプロセッサ１ｎがアクセス
する場合のアクセス要求に対する制御信号、イネーブル
信号等を生成する。アービトレーション回路１０３への
データ共有回路バスアクセス要求信号ＣＳＲＥＱ（Ｌｏ
アクティブ）ｌ３ｎは、デコーダ２００からデータ共有
回路イネーブル信号ＣＳＥＮ（Ｌｏアクティブ）２１３
と同期処理回路からの同期終了情報ＳＹＮＣＯＫ（Ｌｏ
アクティブ）ＴｌｎとのＯＲ理論をとることにより生成
する。アービトレーション回路１０３からのアクノリッ
ヂ信号ｌ４ｎは、前記ＣＳＲＥＱ信号ｌ３ｎに対するア
ービトレーション回路１０３からの直接の返答であるＣ
ＳＡＣＫ信号（Ｌｏレベルのときアクセス要求が受け付
けられた）２０９と、共通システムＣＳＹＳ５１ｎ（ｎ
＝θ，１，２，…）がいずれかの処理ユニットの書き込
み処理に占有されていることを示すＣＳＢＵＳＹ信号
（Ｌｏアクティブ）から成る。ＲＤＹＡＣＫ信号（Ｈｉ
アクティブ）２０６は、ＣＳＢＵＳＹ信号２１０がアク
ティブの場合、非アクティブ（Ｌｏレベル）になる様に
コントロールされ、プロセッサ１ｎが自身のデータ共有
回路ＣＳＹＳ５１ｎからデータを読み出そうとした場
合、データ共有回路ＣＳＹＳ５１ｎへの他の処理ユニッ
トからの書き込み処理とアクセス競合を生じない様にな
っている。すなわち、ＣＳＹＳ５１ｎへの書き込み処理
が存在する場合ＮＡＮＤゲート２０８が非アクティブ
（Ｈｉレベル）になり、ＣＳＹＳ５１ｎへの読み出しイ
ネーブル信号ＣＳＲＤ（Ｌｏアクティブ）を非アクティ
ブにする。例えば、データ共有回路１０２にアクセスす
るため、デコーダ２００はＣＳＥＮ２１３をアクティブ
にしたとする。その時、ＳＹＮＣＯＫＴｌｎが非アクテ
ィブであるとすると、ＣＳＲＥＱｌ３ｎは、ＯＲゲート
２１２により、ＳＹＮＣＯＫＴｌｎが非アクティブ
のうちはアクティブにならず、したがって、ＣＳＡＣＫ
信号２０９も非アクティブであり、ＣＳＡＣＫ信号２０
９も非アクティブのままである。これにより、ＣＳＡＣ
Ｋ２０９とＣＳＲＥＱｌ３ｎを受けるＮＯＲゲート２０
２はＬｏレベルに固定される。デコーダ２００は、ＮＯ
Ｒゲート２０２の出力がＨｉレベルに転じるまでＣＳＥ
Ｎ２１３をＬｏレベルに固定しつづける。また、同様
に、出力バッファ５２ｎの出力をコントロールするＢＦ
ＯＮ信号ｌ２ｎもＮＯＲゲート２０２の出力を受け、非
アクティブ（Ｈｉレベル）のままであり、データ共有回
路バスｌ２０へのアクセスはＳＹＮＣＯＫＴｌｎがアク
ティブになるまで待たされる。プロセッサ１ｎを一時停
止する機能はＲＥＡＤＹ信号（Ｌｏアクティブ）ｌ１ｎ
を非アクティブに保ち、プロセッサ１ｎのバスサイクル
を終了させないことによって実現する。ＲＥＡＤＹ信号
ｌ１ｎは、ＡＮＤゲート２１１により、ＣＳＲＤｌ８ｎ
か又はＢＦＯＮｌ２ｎのいずれかがアクティブになった
時、アクティブに転じ、プロセッサを次の処理に進め
る。これを局所同期機能と呼ぶ。同様に、供給システム
ＣＳＹＳ５１ｎをアクセスするための信号ＣＳＲＤｌ８
ｎも、ＳＹＮＣＯＫＴｌｎをインバータ２０７でＨｉア
クティブに変換してＮＡＮＤゲートに入力しており、Ｓ
ＹＮＣＯＫＴｌｎが非アクティブのうちは、ＣＳＲＤｌ
８ｎ及びＲＥＡＤＹｌ１ｎを非アクティブにすることに
より、データ共有回路ＣＳＹＳ５１ｎへのアクセスを一
時停止する様にしている。

【００３２】図３は、同期処理回路１０１の実施例を示
している。ＮＡＮＤゲートＵＡθ〜ＵＡｎ……は、フィ
リップフロップＵＣθ〜ＵＣｎ……の対応するＱ出力
と、フィリップフロップＵＢθ〜ＵＢｎ……の対応する
Ｑ出力とを受け、その出力がすべてＨｉレベルになった
時のみ、それらの出力を受けている多入力ＮＡＮＤゲー
トの出力はＬｏレベルになる。フィリップフロップＵＣ
θ〜ＵＣｎ……のＱがＨｉレベルのとき、対応するＮＡ
ＮＤゲートＵＣθ〜ＵＣｎ……に入力されているフィリ
ップフロップＵＢθ〜ＵＢｎ……のＱ出力が有効にな
る。この例では、ＵＢθ〜ＵＢｎ……のＱ出力の有効、
無効を決定する作業をプロセッサ１θが行う。すなわ
ち、フィリップフロップＵＣθ〜ＵＣｎ……に、対応す
るプロセッサ１ｎ（ｎ＝θ，１，２，…）からの同期要
求Ｓｌｎ（ｎ＝θ，１，２，…）を無視する場合、プロ
セッサ１θは、対応するＳｌＤθ〜ＳｌＤｎ……をＬｏ
レベル（θ）にセットして、Ｓｌθにトリガ信号を発生
することにより、対応するＵＣθ〜ＵＣｎ……のＱ出力
をＬｏレベル（θ）にセットする。各プロセッサ１ｎ
（ｎ＝θ，１，２，…）は、同期要求として対応するＳ
ｌθ〜Ｓｌｎ……にトリガ信号を発生ずることにより、
Ｑ出力Ｌｏレベルをセットし、Ｑ出力にＨｉレベルをセ
ットして、同期終了情報Ｔｌθ〜Ｔｌｎ……を一度非ア
クティブにする。ＵＣθ〜ＵＣｎ……のＱ出力がＨｉレ
ベル（１）にセットされた対応するＮＡＮＤゲートＵＡ
θ〜ＵＡｎ……の出力はその時初めてＨｉレベルに転ず
る。ＵＣθ〜ＵＣｎ……のＱ出力がＨｉレベルにセット
された対応するＵＢθ〜ＵＢｎ……のＱ出力がすべてＬ
ｏレベルにセットされて初めて、多入力ＮＡＮＤゲート
ＵＤθの出力がＨｉレベルからＬｏレベルに遷移する。
ＵＤθのＬｏレベルの出力により、フィリップフロップ
ＵＢθ〜ＵＢｎ……はプリセットされ、そのＱ出力はＨ
ｉレベルに戻る。一方、ＵＢθ〜ＵＢｎ……のＱ出力は
Ｌｏレベルに戻り、アクティブな同期終了情報Ｔｌθ〜
Ｔｌｎ……を対応するプロセッサ１ｎ（ｎ＝θ，１，
２，…）に送る。

【００３３】もし、すべてのプロセッサを同期処理に参
加させたければ、ＵＣθ〜ＵＣｎ……のＱ出力をすべて
Ｈｉレベルにセットすれば良い。これを一斉同期モード
と呼ぶ。一斉同期モードしか用いないならば、フィリッ
プフロップＵＣθ〜ＵＣｎ……は必要なく、ＵＢθ〜Ｕ
Ｂｎ……のＱ出力をインバータで論理反転し、多入力Ｎ
ＡＮＤゲートＵＤθに直接入力すれば良い。

【００３４】次に、本発明の同期処理回路のもう一つの
実施例を図４により説明する。実施例におけるマルチ・
プロセッサ・システムは、ｍ台のプロセッサから構成さ
れるとし、本図では代表的なプロセッサ１n及び１n+1を
示している。各プロセッサにはそれぞれプロセッサ間同
期処理用の回路２n，２n+1が設けられている。２n，２n
+1は、図３に示す同期処理回路中の１０１Ａに示す回路
部分と等価である。同期用回路２n，２n+1間の情報交信
は信号ライン８によって行われる。本発明によれば、関
連のあるタスクを実行するプロセッサが任意にグループ
を構成し、グループ内で同期をとりながら処理を進める
ことができる。前述したプロセッサ間同期用の回路２
n，２n+1はそれぞれ各プロセッサに対応して、グループ
名に相当する情報を格納する同期用レジスタ５と、同期
用レジスタ５に値がセットされるタイミングかあるいは
それ以後のタイミングでトリガされるフィリップ・フロ
ップの状態を各プロセッサに放送する信号ラインと、放
送された情報を同期レジスタ５の内容と照合し、そこに
登録されたグループ内のプロセッサの状態がすべて真に
なったか否かをチェックする判断回路６と、判断回路６
のチェック結果をプロセッサに知らせる信号回路とを備
えている。４はアクセス信号の信号線、８はタスク終了
信号ライン、９はステータス線、１０はトリガ信号線を
示す。同期用レジスタ５は、図３の１０１Ａに示す回路
中のフィリップフロップＵＣθ〜ＵＣｎ……に相当す
る。本実施例においては、各プロセッサ１ｎに対応して
それぞれ同期用レジスタ５を有するため、各プロセッサ
が独自に、同期処理の対象と成るプロセッサを選択でき
る（図３の例ではプロセッサ１θのみが選択権を有す
る）。本実施例では、各プロセッサに対応して分散して
同期処理用回路を設けた構成を採っており、分散された
各同期処理用回路２ｎ（ｎ＝θ，１，……ｍ）は、信号
ライン８によって必要なデータを送受する。したがっ
て、同期処理用回路２ｎ（ｎ＝θ，１，……ｎ）と信号
ライン８をすべて含めて、図１に示した同期処理回路１
０１を構成していると言える。

【００３５】次に、プロセッサのグループ内での同期動
作シーケンスを説明する。プロセッサ１₀〜１nのうち例
えばプロセッサ１n及び１n+1がグループを構成し、関連
するタスクを実行しているものとする。まずプロセッサ
１nの動作を中心に説明する。プロセッサ１nはタスク処
理を完了すると、同期用レジスタ５にデータ・ライン３
（ＳｌＤθ〜ＳｌＤｎ〜ＳｌＤｍ）を通してそのｎ番目
とｎ＋１番目のビットに１をセットし、他のビットは０
をセットしたビット列（これによりプロセッサのグルー
プを示す）を書き込む。その書き込み動作の際、プロセ
ッサｎが同期用レジスタ５をアクセスしていることを示
す信号線４がアクティブなパルスを発生し、それが同期
用レジスタ５への書き込みクロック信号の役割を果た
す。また同時に、信号線４によってフィリップ・フロッ
プ７もトリガされ、その端子Ｑに０レベルのタスク終了
信号が出力され、端子Ｑには１レベルのステータス信号
が出力される。端子Ｑからのタスク終了信号はタスク終
了信号ライン８のｎに接続されており、各プロセッサの
同期用回路２₀〜２nへ伝送される。また、端子Ｑからの
ステータス信号はステータス線９によりプロセッサ１n
のＴＥＳＴ入力に入力されており、プロセッサはＴＥＳ
Ｔ入力が０レベルに転じるまで処理を中断する。同期用
レジスタ５にセットされた値と信号ライン８との値は、
互いに０からｍの対応関係を保ちつつ判断回路６に取り
込まれ、ＮＡＮＤ−ＮＡＮＤゲート（１０１ＡのＵＡθ
〜ＵＡｎ……とＵＤθに相当する）によって同期用レジ
スタ５に１がセットされたビットに対応するタスク終了
信号ライン８の値がすべて０レベルになった場合、すな
わちこの例ではタスク終了信号ライン８のｎ及びｎ＋１
が０レベルとなった場合、トリガ信号１０がアクティブ
０となる。これを受けて、フィリップ・フロップ７はブ
リセットされ、端子Ｑからのタスク終了信号１が１レベ
ルに転じ、タスク終了信号ライン８のｎは１レベルにな
るため、判断回路６のトリガ信号１０も１レベルに転じ
る。また同時に端子Ｑにステータス信号は０レベルに転
じ、したがってプロセッサ１nのＴＥＳＴ入力も０レベ
ルになるため、プロセッサ１nは処理を再開する。プロ
セッサ１n+1でも同様の操作が行われるため、この例で
は結果的にプロセッサ１nとプロセッサ１n+1が相方とも
タスク処理完了した時点で同期化されることになる。

【００３６】以上が本発明の同期処理回路の動作シーケ
ンスである。本発明において、ソフトウエアによる同期
処理は、同期用レジスタ５への値の書き込みだけであ
り、機械語レベルで１マシン命令程度である。その他は
すべてハードウエアで処理されるため、プログラマブル
であるという条件下で同期処理に要するオーバーヘッド
は極小化されている。さらに本発明によれば、１組の同
期処理回路１０１を利用するだけでプロセッサを関連す
るもの同志でグループ分けすることが可能であり、グル
ープ分けされた各グループ内に属するプロセッサ間で同
期処理を容易に行うことができる。また、本発明の同期
処理回路１０１を複数組備えることによって、グループ
間の同期処理等を多重に行うことが可能である。プロセ
ッサのグループ分けと多重同期とにより、並列処理に柔
軟性が生まれ、データーフローに近い高効率の並列処理
を汎用マルチ・プロセッサ・システム上で実現すること
ができる。第５図は本発明の同期処理回路１０１によ
る並列処理の制御の流れを示す。第５図の例では信号制
御回路５０ｎの中で行われる局所同期処理を用いておら
ず、同期処理回路１０１からの同期終了情報だけをプロ
セッサ１ｎがチェックすることによって同期処理を実行
するものとする。この図において、プロセッサａからプ
ロセッサｄの４台のプロセッサが、本発明の同期処理回
路１０１によって図中上部から下部へと時刻の経過とと
もに並列処理の進行制御がなされているものとする。ま
ず関連するタスクであるタスク１とタスク２とがそれぞ
れプロセッサａ及びプロセッサｂで処理され、同様にタ
スク３とタスク４とがそれぞれプロセッサｃ及びプロセ
ッサｄで処理されている。関連するタスクを実行するプ
ロセッサはグループを構成できるため、この場合プロセ
ッサａとプロセッサｂがグループ１１を構成し、プロセ
ッサｃとプロセッサｄがグループ１２を構成している。
タスク間を結ぶ実線矢印は同一プロセッサ間での処理の
流れとデータの流れを示し、一点鎖線矢印はグループ内
の他のプロセッサによって実行されるタスク間でのデー
タの流れ、すなわちグループ内プロセッサ間での通信を
示している。時刻ｔ₁及びｔ₂においてそれぞれ２つのグ
ループ内で通信の必要が生じ、本発明の同期処理回路１
０１によって同期処理がなされた後、処理データがプロ
セッサ間で交換されている。その後、プロセッサａとプ
ロセッサｂのグループはそれぞれタスク５とタスク６の
処理に移り、プロセッサｃとプロセッサｄのグループは
それぞれタスク７とタスク８の処理へ移る。このよう
に、図４に示すプロセッサ間同期処理回路１０１による
同期処理は、それまでのタスク処理をどのプロセッサと
グループを構成して実行してきたかを示している。また
グループ分けによってグループ間にはデータのやりとり
が生じないため、それぞれのグループの処理を独立して
進めることが可能であり、並列処理の進行制御がフレキ
シブルであるため、効率の良い並列処理を実現可能であ
る。以後、グループ１３、１４は、グループ１２、１３
と同じプロセッサ同志でグループを構成してタスク処理
を行っており、同様の時刻ｔ₃及びｔ ₄で同期処理がなさ
れプロセス間の通信が行われている。時刻ｔ₅では、す
べてのタスク９〜１２関連が生じ、グループ間の独立性
がなくなったため、一度グループ内で同期処理を行った
後、別系統のプロセッサ間同期処理回路１０１により再
び同期処理を行い、すべてのプロセッサを同期させてい
る。すなわち、別系統のプロセッサ間同期処理回路１０
１によりグループ間の同期処理を行ったと考えることが
でき、結果的にグループ１５はすべてのプロセッサが属
するグループとなっている。その後、関連するタスク１
３〜１５を処理するプロセッサａ〜ｃがグループ１６
を、独立したタスク１６を実行するプロセッサｄは単独
グループ１７をそれぞれ構成し、グループを再編成し
て、以下同様に時刻ｔ₆及びｔ₇等で同期処理を行いなが
ら並列処理を実行していく。この様に、複数組の同期処
理回路１０１を用意し、多重同期処理を行うと、グルー
プの再編成等も容易に実現でき、よりフレキシブルで高
効率な並列処理を実現できる。

【００３７】次に、図４に示した本発明の同期処理回路
を用いて、図１に示したプロセッサ間同期処理装置を構
成した場合の具体的な効果を、タスクを構成する最小単
位であるプロセッサのインストラクションレベルまで分
解して解析した一例を図に示す。第６ａ図は、局所同期
方式を用いないで同期終了情報Ｔｌｎのみに依存してプ
ロセッサ間の同期処理を行った場合であり、いわば従来
型と言える。すなわち、図５に示した並列処理フローの
一部を切り出したものと考えれば良い。図６の動作条件
及び仮定を以下に示す。

【００３８】１）同期処理回路１０１へのタスク終了情
報を送出しタスクの終了をプロセッサが宣言するプロセ
ッサ間同期用インストラクションをＳと表記する。

【００３９】２）プロセッサＰｌ、Ｐｍ、Ｐｎはグルー
プを構成しており、グループ内で同期をとりながら関連
したタスクを実行している。

【００４０】３）各プロセッサＰｌ、Ｐｍ、Ｐｎは、イ
ンストラクションＳを実行した後同期処理回路１０１か
らの同期終了情報（ＴＥＳＴ出力）がアクティブに転じ
るまで（Ｐｌ、Ｐｍ、Ｐｎのすべてがそのレベルでのタ
スク処理を終了し、それぞれインストラクションＳを実
行するまで）無条件で待たされる。

【００４１】４）同期終了情報が非アクティブ状態で
も、各プロセッサは外部のデータを使用しない範囲で、
プロセッサ内部の命令キューや命令キャシュに存在する
命令に限定して可能な限り実行することができる。すな
わち同期化ロジックとして、インストラクションＳを実
行する際に同期処理回路１０１をアクセスするため生成
した外部バスサイクルに対して、同期終了情報がアクテ
ィブに転じるまでＲeady信号をプロセッサに返送しない
様にし、強制的に外部バスサイクルを一時停止（外部バ
スサイクルを終了させない）する回路構成を採っている
とする。

【００４２】５）外部データを使用しないインストラク
ション（例えばレジスタ間演算等）をＩと表記する。一
方、共有システム上のデータ以外の外部データを使用す
るインストラクションをＩＤ、共有システム上の共有デ
ータを使用するインストラクションをＩＣＤと表記す
る。

【００４３】一方図６は、局所同期方式を用いて、後続
のタスク処理のうち最初の共有システムアクセス（ＩＣ
Ｄ）まで先行して処理を進めた場合を示している。条件
及び仮定は、前記図６におけるそれの１）、２）、５）
は同様である。条件３）及び４）の代りに以下の条件を
設定する。

【００４４】６）各プロセッサＰｌ、Ｐｍ、Ｐｎは、イ
ンストラクションＳを実行して、アクティブなタスク終
了情報を同期処理回路に送出した後、新たな共有システ
ムへのアクセス命令（ＩＣＤ）が現われるまで先行して
次のレベルのタスク処理を進めていく。

【００４５】７）６）の条件で先行して次のレベルのタ
スク処理を進めて行った時、各プロセッサＰｌ、Ｐｍ、
Ｐｎは、共有システムへのアクセス処理ＩＣＤを最初に
実行しようとした時点で、まだ前のレベルでの同期処理
回路１０１からの同期終了情報がアクティブになってい
ない場合、ＩＣＤによって生成された外部バスサイクル
に対するＲeady信号ｌ９を同期終了情報がアクティブに
なるまでプロセッサに返送しない。すなわち、ＩＣＤに
よって生成した外部バスサイクルを同期終了情報がアク
ティブに転ずるまで強制的に一時停止（バスサイクルを
終了させない）する。なお、命令キューや命令キャッシ
ュ上のインストラクションＩは、実行が可能ならば、さ
らに先行して処理を進めることができる。インストラク
ションＩＣＤと同期終了情報との組み合わせによる同期
処理を前述した様に局所同期処理と呼ぶ。

【００４６】ここで、ＳＹＮＣｋは、同期処理回路から
アクティブな同期処理情報が返送された時点、すなわち
レベルｋでの同期がとれた時点を示している。図６にお
いては、レベルｋ−１の後半部でプロセッサＰｌ、Ｐｍ
にレベルをｋの後半部でプロセッサＰｌ、Ｐｎに空時間
が生じており、プロセッサは休止している。図６におい
ては、インストラクションＩＣＤが現われるまで各プロ
セッサは先に処理を進めていくことができるため、レベ
ルｋ−１の後半部でプロセッサＰｍにわずかな空時間を
生じている以外はレベルｋ−１、レベルｋ共、空時間を
生じていない。スタートをＭ、終了をＮとすると、図６
の上部に対して図６の下部ではＰｌがｔｌだけ、Ｐｍが
ｔｍだけ、Ｐｎがｔｎだけ、それぞれ処理時間を短縮し
た事になる。並列処理のクリティカルパスを実行するプ
ロセッサも、図６の上部ではレベルｋ−１がＰｎ、レベ
ルｋがＰｍ、レベルｋ＋１がＰｌとなっているのに対し
て図６の下部ではレベルｋ−１、ｋ、ｋ＋１共Ｐｎとな
っており、クリティカルパス自体が変化しているのがわ
かる。これは、各プロセッサがタスク処理をレベルにま
たがって先行処理したために、実質的なタスク処理時間
そのものが動的に変化したために、クリティカルパスに
も変化が生じたのである。その結果、処理の開始時点を
Ｍ、終了時点をＮとすると、図に示した並列処理全体で
図６の下部は図６の上部よりｔｃだけ処理時間を短縮し
た事になる。これは、処理能力が約２１％程度向上した
計算になり、局所同期方式を用いると処理能力を大幅に
向上できる可能性を示している。

【００４７】なお、図６において、Ａ、Ｂ、Ｃのポイン
トは、それぞれレベルｋ−１でのＰｌ、Ｐｍ、Ｐｎの同
期用インストラクションＳの位置を示している。Ｄ、
Ｅ、Ｆのポイントは、それぞれレベルｋで実行するタス
クの中で初めて実行する共有システムアクセスを伴うイ
ンストラクションＩＣＤである。同様に、Ｇ、Ｈ、Ｉは
レベルｋでのＳの位置、Ｊ、Ｋ、Ｌはレベルｋ＋１で実
行するタスク中での最初に現われるＩＣＤの位置を示し
ている。

【００４８】以上に述べたように本実施例は、固定的な
タスクの境目を排除し、タスク処理中で最初に共有シス
テムにアクセスして共有データのやりとりを行う必要が
生じるまで、先行してできるだけタスク処理を進めて行
くことができるので、同期処理時のプロセッサ間の待ち
合わせ処理に伴う空処理時間（プロセッサの休止時間）
を少なくすることができる。このことは、タスク処理時
間を各プロセッサの同期条件に応じて動的にタスク処理
時間を変更して並列処理のクリティカルパス自体を短縮
し、データドリブンと同様な効果を得て、より効率の良
い並列処理の実行を可能にする。

【００４９】また、本実施例の同期処理回路によれば、
汎用マルチ・プロセッサにおいて、固定されたジョブを
タスク分割し並列化して並列処理する場合、関連するタ
スクを実行する任意のプロセッサ同志をグリープにまと
め、グループ内のプロセッサ間あるいはグループ間で同
期をとる同期処理方式を用いることによって、プロセス
間の同期処理機構をソフトウエア・プログラマブルな範
囲で可能な限りハードウエア化することができるので、
同期処理に要するソフトウエア・オーバーヘッドを極小
化する効果がある。

【００５０】次に、ソフトウェア内に同期処理命令を配
置することによりコントロールフローによって、並列処
理時の遊び時間の短縮を実現できる様にしたプロセッサ
間の同期装置用の命令セットの実施例を説明する。ソフ
トウェア的による基本的なコントロールフローは図４の
プロセッサ同期処理回路を用いれば実現できるが、より
高機能化を実現するため、図４に示した様に信号線４を
それぞれ特定の機能を有する４ａ、４ｂ、４ｃの３本に
分離したものを用いている。

【００５１】図７は本発明の他の実施例の同期処理回路
の構成を示すブロック図である。信号線４ａは、タスク
終了情報を出力するフリップフロップをトリガするため
の信号、信号線４ｂは、同期用レジスタ５にグループを
登録するためのトリガ信号である。信号線４ｃについて
は後述する。

【００５２】図８に同期処理命令の内容を示す。

【００５３】図７に示した同期処理回路を動作させるた
めに各プロセッサｎ（ｎ＝０，１，……）は、対応する
同期処理エレメントｎ（ｎ＝０，１，……）に対してＳ
ＹＮＣＯ〜ＳＹＮＣ７の合計８つのインストラクション
を指令する。それぞれのインストラクションにはそれぞ
れの機能を表現するニーモニックを用意している。すな
わち基本機能は以下の通りである。

【００５４】ＧＳ……グループセッティング（同期用レ
ジスタ５にグループを登録することにより、どのプロセ
ッサ同志がグループを構成しているかを指示する）Ｅ
Ｏ……エンドアウト（タスク終了情報をアクティブに
し、タスク処理終了信号ライン８に出力して
タスクが終了した事を示す）Ｗ ……ウェイト（グループ内に属するすべてのプロセ
ッサのタスクが終了し、同期処理が完了する
まで対応するプロセッサを待ち状態にする。同期
処理が完了したかどうかを最終的に確認する機能で
ある）以上の基本機能を組み合わせて１マシン命令を実行でき
る様にした複合インストラクションとして以下のものを
有する。

【００５５】ＧＳＥＯＷ……グループセッティング（Ｇ
Ｓ）→エンドアウト（ＥＯ）→ウェイト（Ｗ）の順で各
機能を連続処理し、一連の同期処理を１マシン命令で実
現する。

【００５６】ＧＳＥＯ………グループセッティング（Ｇ
Ｓ）→エンドアウト（ＥＯ）の順で各機能を連続処理す
る。

【００５７】ＥＯＷ…………エンドアウト（ＥＯ）→ウ
ェイト（Ｗ）の順で各機能を連続処理する。以前にＧＳ
機能によってセットされたグループに対し、一連の
同期処理を１マシン命令で実現する。

【００５８】その他、プロセッサ側の処理をより高速
化、簡略化するためには以下の複合インストラクション
を有する。

【００５９】ＴＳＥＯＷ……トータルセッティング（Ｔ
Ｓ）→エンドアウト（ＥＯ）→ウェイト（Ｗ）の順で各
機能を連続処理する。

【００６０】ＴＳＥＯ………トータルセッティング（Ｔ
Ｓ）→エンドアウト（ＥＯ）の順で各機能を連続処理す
る。

【００６１】ここで、ＴＳはすべてのプロセッサを１つ
のグループとみなして同期処理を行うことを指令する基
本機能であり、トータルセッティングと呼ぶ。図７にお
ける信号線４Ｃをアクティブにすることにより、同期レ
ジスタの値をすべてのプロセッサがグループに属すると
みなすモードにセットする機能である。

【００６２】図９、図１０はタスクの処理方法を説明す
る説明図である。

【００６３】本図を用いて従来のコントロールフローと
比較しながら、その使用法及び効果を説明する。

【００６４】図９は、グループ内同期命令であるＧＳＥ
ＯＷか又はＥＯＷのみを使用し、図７に示した同期処理
回路を用いて行った従来の同期処理による並列処理制御
を示している。プロセッサｍとプロセッサｎとがグルー
プを構成している。既に述べた様に、互いのプロセッサ
がそれぞれタスクが終了した時点でプロセッサｍとｎと
が共にグループに属することを宣言しあう。そして、そ
の際出力されたグループ内のプロセッサｍ、ｎからのタ
スク処理終了信号がすべてアクティブになるまでプロセ
ッサｍ、ｎは互いに待ち合わせを行い、その後、次のタ
スクに処理を進めることにより矛盾なく並列処理を進め
ていく。

【００６５】図１０は、ＥＯ命令（タスク終了情報のみ
の出力）とＷ命令（グループ内のタスク終了情報がすべ
て出そろったかを確認する）を各々に使用することによ
り、図１に示す実施例で説明した共有システムＣＳＹＳ
へのアクセス条件によるデータドリブン（データフロー
的）を用いた自動チューニング機能と同じ様な効果を、
コントロールフロー（ソフトウェアによる同期命令の指
令によってトップダウン的に並列処理をコントロールす
る）によって実現した例である。並列化処理を行った段
階で、プログラム中の同期処理を行うポイントにコンパ
イラが図８に示したＳＹＮＣＯ〜７までの適切な同期用
インストラクションを挿入していく。ＳＹＮＣＯ〜７の
使い分け条件は以下の通りである。

【００６６】（１）あるプロセッサのタスクの終了時
に、同レベルで実行を終了する他のプロセッサで実行さ
れたタスクから、次にプロセッサが実行すべきタスクへ
のリレーション（図９、図１０において矢印で示してい
る）が存在しない場合、タスク終了情報を出力するだけ
の命令であるＥＯを挿入する。すなわち、図９、図１０
の例ではタスク３の終了時及びタスク４の終了時点がこ
の条件にあてはまる。プロセッサの動作レベルで説明す
れば、あるプロセッサが、あるタスクを終了して次のタ
スクに処理を進める際、同レベルで実行された他のプロ
セッサからの情報を必要としなければＥＯ命令を実行し
て、次のタスクへ無条件で処理を進めることができると
いう事を意味する。

【００６７】（２）１つ前の同期レベルでＥＯ命令を実
行して現在実行中のタスク処理に移ったプロセッサは、
そのタスクの終了時点で次に実行すべきタスクが同レベ
ルで実行を終了する他のプロセッサで実行されたタスク
とのリレーションを有するとき、前レベルで実行したＥ
Ｏ命令に対応する同期チェック命令としてＷ命令を実行
して、前レベルの同期処理が終了したかを確認する。そ
の後、現在の同期レベルの同期処理（例えばＧＳＥＯＷ
又はＥＯＷ）を行い、次のタスクへ処理を進める。すな
わち、図９、図１０の例ではタスク５の終了時点がこの
条件に当てはまる。プログラム上では、タスク５の終了
時点にＷとＥＯＷをこの順で配置すれば良い。ここで
の同期レベルとは、図９、図１０におけるＳＹＮＣレベ
ル１〜３に相当し、そのレベルでのタスク処理が終了し
て同期処理を実行する必要が生じた時点を差す。なお、
ＧＳＥＯＷ命令とＥＯＷ命令との違いは、ＧＳＥＯＷが
グループに属するプロセッサを指定する機能（ＧＳ）を
伴うのに対して、ＥＯＷはその機能を伴わないことであ
る。したがって、ＥＯＷを指定した場合は、前のＧＳ機
能でセッティングされたプロセッサグループ構成がその
ままデフォールト値として使用される。

【００６８】図１０の処理順を説明する。

【００６９】（ａ）タスク０、タスク２、タスク４、タ
スク６はこの順でプロセッサｍにより実行するとする。
タスク１、タスク３、タスク５、タスク７はこの順でプ
ロセッサｎにより実行するとする。また、本例では、各
タスク間に図中矢印で示したリレーションを有するとす
る。

【００７０】（ｂ）タスク０とタスク１の処理結果はお
互いにタスク２とタスク３で使用する。したがってプロ
セッサｍとｎはＳＹＮＣレベル１で同期をとる必要があ
り、グループの設定から同期完了チェックまでの一連の
同期処理をお互いにＧＳＥＯＷ命令を実行し合うことに
よって１命令で実現している。

【００７１】（ｃ）ＳＹＮＣレベル２においては、タス
ク４はタスク２とタスク３の処理結果を使用し、タスク
５はタスク３の結果しか使用しない。ただし、グループ
の変更はない。したがって、プロセッサｍはＥＯＷ命令
によりタスク終了情報の出力から同期完了チェックまで
の一連の同期処理を実行し、プロセッサｎはＥＯ命令を
実行して、同期チェック（Ｗ）を行わずに連続して次の
処理に進む。

【００７２】（ｄ）ＳＹＮＣレベル３においては、タス
ク６がタスク４の処理結果しか必要とせずタスク７はタ
スク４とタスク５のいずれの処理結果も必要とする。し
たがって、プロセッサｍはＥＯ命令を実行し、同期チェ
ック（Ｗ）を行わずに連続して次のプロセッサに進む。
一方、プロセッサｎは、以前（ＳＹＮＣレベル２）にお
けるＥＯに対応したＷ命令を実行してＳＹＮＣレベル２
の同期チェックを行い、次にＥＯＷ命令を実行してＳＹ
ＮＣレベル３の一連の同期処理を実行した後（すなわち
タスク４が完了したことを確認した後）、次のタスク
（タスク７）へ処理を進める。以上により、図９で生じ
ていた遊び時間ｔａ及びｔｂが、図１０では殆ど解消し
ているのがわかる。

【００７３】本実施例におけるコントロールフロー方式
の特徴を以下に挙げる。

【００７４】（１）タスク間のリレーションと処理時間
が正確にわかっている場合は、事前に行う並列化スケジ
ュール時にプログラム内に適切な同期命令をルールに従
って挿入しておくだけで遊び時間の最適なチューニング
を実現できる。自動チューニングを用いた場合は、タス
ク間のリレーションを厳密に判断できないので、最適性
については本実施例より劣る。

【００７５】（２）図７に示した同期処理回路以外の特
別なハードウェアを必要としないため、単純な構成とな
る。

【００７６】本発明によれば、複数のタスクを分担して
並列処理する複数のプロセッサと、そのプロセッサ間で
やりとりするデータを共有するデータ共有回路と、複数
のプロセッサ間の同期をとる同期処理回路とを備え、該
同期処理回路は前記各プロセッサからの同期情報を得
て、それらの同期情報の組み合わせが、対応するプロセ
ッサから予め与えられた条件又は前記同期情報と共に該
同期処理回路に与えられた条件と一致したときに、該対
応するプロセッサに関して同期完了信号を生成する手段
と、前記各プロセッサが前記データ共有回路にアクセス
したときに、当該プロセッサに関する同期完了信号が生
成されていなければ、同期完了信号が生成されるまで当
該プロセッサの前記データ共有回路へのアクセスを一時
的に禁止して当該プロセッサのアクセスを待たせる局所
同期回路手段とを有することにより、タスク処理が終了
していて、かつ同期処理が終了していない場合、プロセ
ッサは次のタスクで共有データが必要となるまでの間で
きるだけ次のタスク処理を、先行してタスク処理を進め
て行くことができるので、空処理時間を減少させる効果
が得られる。

【００７７】また、ジョブを並列処理する場合、関連す
るプロセッサ同志をグリープにまとめグループ内のプロ
セッサ間あるいはグループ間で同期をとることによっ
て、同期処理機構をハードウエア化することができるの
で、同期処理に要するソフトウエア・オーバーヘッドを
極小化する効果が得られる。

【００７８】そして、ソフトウェアによる同期命令よっ
てトップダウン的に並列処理をコントロールするコント
ロールフローと、ハードウェアによるデータフロー的自
動チューニングを組み合わせることにより、プロセッサ
の遊び時間をより極小化でき、最適な並列化効率を実現
することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例に係る全体構成を示すハードウ
エア・ブロック図である。

【図２】図１に示した信号制御回路の構成を示す系統図
である。

【図３】図１に示した同期処理回路の実施例を示す系統
図である。

【図４】図１に示した同期処理回路の他の実施例を示す
系統図である。

【図５】本発明のプロセッサ間の同期処理による並列処
理の制御例を示す説明図である。

【図６】本発明の実施例に係る局所同期を併用した場合
の処理時間の短縮効果を示す説明図である。

【図７】本発明の他の実施例の同期処理回路の構成を示
すブロック図である。

【図８】本発明の他の実施例の同期処理命令の内容を示
す。

【図９】本発明の他の実施例のタスクと同期処理命令の
関係を説明する説明図である。

【図１０】本発明の他の実施例のタスクと同期処理命令
の関係を説明する説明図である。

【符号の説明】

１マルチ・プロセッサを構成するプロセッサ２同期処理エレメント４同期処理エレメントへのアクセス信号線４ａ信号線４ｂ信号線４ｃ信号線５同期用レジスタ６判断回路７フィリップ・フロップ８タスク処理終了信号ライン９ステータス信号線（タスク終了情報線）ｌ２０共有システムバスｌ２１アービトレーションライン５０ｎ信号制御回路５１ｎ局所共有システム１００ｎ処理ユニット１０１同期処理回路１０２共有システム１０３アービトレーション回路

フロントページの続き (56)参考文献特開平２−105961（ＪＰ，Ａ) １．ＡＳＰＬＯＳ−▲ＩＩＩ▼ ＳＩＧＰＬＡＮＮｏｔｉｃｅｓ 24 ＳｐｅｃｉａｌＩｓｓｕｅＭａｙ 1989 ｐ54−63 ＲａｊｉｖＧｕｐｔａ「ＴｈｅＦｕｚｚｙＢａｒｒｉｅｒ：ＡＭｅｃｈａｎｉｓｍｆｏｒＨｉｇｈＳｐｅｅｄＳｙｎｃｈｒｏｎｉｚａｔｉｏｎｏｆＰｒｏｃｅｓｓｏｒｓ」 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 15/177 680 G06F 9/46 360 ＩＮＳＰＥＣ（ＤＩＡＬＯＧ) ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims

(57)【特許請求の範囲】

【請求項１】複数のタスクを分担して並列処理する複
数個のプロセッサと、該複数個のプロセッサ間でやりと
りするデータを共有するデータ共有回路と、前記複数個
のプロセッサ間の同期をとる同期処理回路とを備え、該
同期処理回路は前記各プロセッサからの同期情報を得
て、それらの同期情報の組み合わせが、対応するプロセ
ッサから予め与えられた条件又は前記同期情報と共に該
同期処理回路に与えられる条件と一致したときに、該対
応するプロセッサに関して同期完了信号を生成する手段
と、前記各プロセッサが前記データ共有回路にアクセス
したときに、当該プロセッサに関する同期完了信号が生
成されていなければ、同期完了信号が生成されるまで当
該プロセッサの前記データ共有回路へのアクセスを一時
的に禁止して当該プロセッサのアクセスを待たせる局所
同期回路手段とを有することを特徴とするプロセッサ間
の同期処理装置。
【請求項２】前記同期処理回路は、タスクを終了した
プロセッサが出力するタスク終了情報を入力し、関連す
るタスクを処理するいくつかのプロセッサが出力する前
記タスク終了情報が全てアクティブに変化した後にその
タスク終了情報から同期させるべきプロセッサがタスク
処理を終了したことを示す同期終了情報を対応するプロ
セッサに対してアクティブな値を出力し、局所同期化回
路は、そのタスク終了情報を出力したプロセッサが前記
データ共有回路へアクセスする時に対応する前記同期終
了情報が前記同期処理回路からアクティブな値として出
力されていないならば、アクセスを禁止し前記プロセッ
サの動作を休止することを特徴とする請求項１に記載の
プロセッサ間の同期処理装置。
【請求項３】前記同期処理回路は、並列処理を実施す
る際に関連するタスクを処理するプロセッサ同士でグル
ープを形成し、該グループ内の前記プロセッサ間、或い
は該グループ間で同期をとる同期手段を備えたことを特
徴とする請求項１に記載のプロセッサ間の同期処理装
置。
【請求項４】前記同期手段は、前記グループ内の１つ
のプロセッサが出力するグループを構成するそれぞれの
プロセッサ名に相当する情報を記憶する同期用レジスタ
と、該同期用レジスタへのアクセスによりトリガされる
フィリップ・フロップと、該フィリップ・フロップの状
態を他のプロセッサへ伝送する第１の伝送回路と、伝送
された該フィリップ・フロップの状態と前記同期用レジ
スタの記憶内容と照合し前記同期用レジスタに記憶され
た前記グループ内のそれぞれのプロセッサがアクティブ
か否か判断する判断回路と、該判断回路が出力する判断
結果を前記フィリップ・フロップを介して前記グループ
内の１つのプロセッサに伝送する第２の伝送回路と、を
備えたことを特徴とする請求項３に記載のプロセッサ間
の同期処理装置。
【請求項５】前記同期手段は、前記グループ内の１つ
のプロセッサが出力するグループを構成するそれぞれの
プロセッサ名に相当する情報を記憶する同期用レジスタ
と、該同期用レジスタへのアクセスによりトリガされる
フィリップ・フロップと、前記フィリップ・フロップが
タスク終了情報を出力するためのトリガ信号をプロセッ
サから前記フィリップ・フロップへ出力する第１の信号
伝送手段と、前記同期用レジスタがプロセッサのグルー
プを記憶するためのトリガ信号をプロセッサから前記同
期用レジスタへ出力する第２の信号伝送手段と、前記同
期用レジスタの値が全プロセッサはグループに属すると
みなすようにセットするアクティブな信号をプロセッサ
から前記同期用レジスタへ出力する第３の信号伝送手段
とを備えたことを特徴とする請求項３に記載のプロセッ
サ間の同期処理装置。
【請求項６】複数のプロセッサ間の同期処理を行い、
並列処理を矛盾なく制御するプロセッサ間の同期処理装
置において、前記各プロセッサに対応してそれぞれのプ
ロセッサがタスクを終了した時点でアクティブなタスク
終了情報を出力する手段と、同期をとるべきプロセッサ
からのタスク終了情報がすべてアクティブになったとき
とその情報を用いて各プロセッサに対応した前記アクテ
ィブなタスク終了情報を非アクティブにする手段と、前
記タスク終了情報をプロセッサがチェックし同期処理が
終了したことを確認する手段とを有しており、前記アク
ティブなタスク終了情報の出力を指示するＥＯ命令と、
前記同期処理が終了したことを確認するＷ命令とを各プ
ロセッサが発行し得ることを特徴とするプロセッサ間の
同期処理装置。
【請求項７】１つのプロセッサのタスクの終了時に、
同レベルで実行を終了する他のプロセッサで実行された
タスクから、次にプロセッサが実行すべきタスクへのリ
レーションが存在しない場合、前記ＥＯ命令を挿入し、
前記プロセッサが、あるタスクを終了して次のタスクに
処理を進める際、同レベルで実行された他のプロセッサ
からの情報を必要としなければ前記ＥＯ命令を実行し
て、次のタスクへ無条件で処理を進める手段を有するこ
とを特徴とする請求項６に記載のプロセッサ間の同期処
理装置。
【請求項８】１つ前の同期レベルで前記ＥＯ命令を実
行して現在実行中のタスク処理に移ったプロセッサは、
そのタスクの終了時点で次に実行すべきタスクが同レベ
ルで実行を終了する他のプロセッサで実行されたタスク
とのリレーションを有するとき、前レベルで実行した前
記ＥＯ命令に対応する同期チェック命令としてＷ命令を
実行して、前レベルの同期処理が終了したかを確認し、
その後、現在の同期レベルの同期処理を行い、次のタス
クへ処理を進める手段を有することを特徴とする請求項
７に記載のプロセッサ間の同期処理装置。