JP3007612B2 - マイクロコントローラ、データ処理システム及びタスクスイッチの制御方法 - Google Patents
マイクロコントローラ、データ処理システム及びタスクスイッチの制御方法Info
- Publication number
- JP3007612B2 JP3007612B2 JP23805798A JP23805798A JP3007612B2 JP 3007612 B2 JP3007612 B2 JP 3007612B2 JP 23805798 A JP23805798 A JP 23805798A JP 23805798 A JP23805798 A JP 23805798A JP 3007612 B2 JP3007612 B2 JP 3007612B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- state
- execution
- microcontroller
- tasks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マルチタスキング
機能を備えたマイクロコントローラと、該マイクロコン
トローラが複数のハードウェアエンジンを制御するよう
に構成されたデータ処理システムとに関するものであ
る。また、本発明はタスクスイッチの制御方法に関する
ものである。
機能を備えたマイクロコントローラと、該マイクロコン
トローラが複数のハードウェアエンジンを制御するよう
に構成されたデータ処理システムとに関するものであ
る。また、本発明はタスクスイッチの制御方法に関する
ものである。
【０００２】
【従来の技術】マルチタスキング機能を備えたマイクロ
コントローラが知られている。この種のマイクロコント
ローラに内蔵された単一のプロセッサは、複数のタスク
をシーケンシャルに実行する。そのため、タスクスイッ
チを要求するタイマ割り込みをタスクタイマが定期的に
発行する。このタイマ割り込みをプロセッサが受理する
たびに、オペレーティングシステム（ＯＳ）内の割り込
み処理ルーチンが起動され、該割り込み処理ルーチンが
タスクスケジューリングと資源の退避及び復帰とを行
う。
コントローラが知られている。この種のマイクロコント
ローラに内蔵された単一のプロセッサは、複数のタスク
をシーケンシャルに実行する。そのため、タスクスイッ
チを要求するタイマ割り込みをタスクタイマが定期的に
発行する。このタイマ割り込みをプロセッサが受理する
たびに、オペレーティングシステム（ＯＳ）内の割り込
み処理ルーチンが起動され、該割り込み処理ルーチンが
タスクスケジューリングと資源の退避及び復帰とを行
う。
【０００３】
【発明が解決しようとする課題】上記従来のマイクロコ
ントローラは、割り込み処理ルーチンでタスクスケジュ
ーリングを行っていたことから、タスクスイッチにおけ
るオーバーヘッドが大きく、マイクロコントローラの実
質的な稼働率が低下するという問題があった。これは、
特に画像データのエンコードのようなリアルタイム性を
重視するアプリケーションにおいて深刻な問題である。
ントローラは、割り込み処理ルーチンでタスクスケジュ
ーリングを行っていたことから、タスクスイッチにおけ
るオーバーヘッドが大きく、マイクロコントローラの実
質的な稼働率が低下するという問題があった。これは、
特に画像データのエンコードのようなリアルタイム性を
重視するアプリケーションにおいて深刻な問題である。
【０００４】本発明の目的は、マイクロコントローラに
おける高速のタスクスイッチを実現することにある。
おける高速のタスクスイッチを実現することにある。
【０００５】本発明の他の目的は、マイクロコントロー
ラが複数のハードウェアエンジンを制御するように構成
されたデータ処理システムにおいて、該マイクロコント
ローラにおける高速のタスクスイッチを実現することに
ある。
ラが複数のハードウェアエンジンを制御するように構成
されたデータ処理システムにおいて、該マイクロコント
ローラにおける高速のタスクスイッチを実現することに
ある。
【０００６】本発明の更に他の目的は、高速のタスクス
イッチを実現するためのタスクスイッチの制御方法を提
供することにある。
イッチを実現するためのタスクスイッチの制御方法を提
供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明のマイクロコントローラは、割り込み処理ル
ーチンでタスクスイッチを制御するのではなくて、当該
マイクロコントローラ中のプロセッサが複数のハードウ
ェアエンジンと協働してかつプログラムされた命令に従
って複数のタスクをシーケンシャルに実行し、かつ複数
のタスクがそれぞれ対応するハードウェアエンジンに割
り当てられた環境下で、その割り当てを表す情報に基づ
いてハードウェアスケジューラでタスクスイッチを制御
することとしたものである。複数のハードウェアエンジ
ンの各々は、プロセッサによる起動に従ってデータ処理
の実行を開始し、かつ該データ処理の実行が終了すると
スケジューラに対して実行終了を知らせる。スケジュー
ラは、いずれかのハードウェアエンジンの実行終了を検
出した場合には、プロセッサにタスクスイッチをさせ
る。しかも、複数のタスクの処理を、その内容に応じ
て、プロセッサによりシーケンシャルに実行される部分
と、複数のハードウェアエンジンにより実行される部分
とに分割する構成とした。複数のハードウェアエンジン
の中には時間的にクリティカルな処理を実行するもの
と、そうでないものとがある。本発明によれば、このよ
うな複数のハードウェアエンジンの間の関係が複数のタ
スクの各々の実行優先度に反映される結果、いずれのハ
ードウェアエンジンが時間的にクリティカルな処理を実
行するのかをタスクスイッチ時にあらためて判断するこ
となく、次に実行すべきタスクを短時間のうちに選択で
きる。つまり、タスクスイッチにおけるオーバーヘッド
が小さくなり、高速のタスクスイッチが実現される。
め、本発明のマイクロコントローラは、割り込み処理ル
ーチンでタスクスイッチを制御するのではなくて、当該
マイクロコントローラ中のプロセッサが複数のハードウ
ェアエンジンと協働してかつプログラムされた命令に従
って複数のタスクをシーケンシャルに実行し、かつ複数
のタスクがそれぞれ対応するハードウェアエンジンに割
り当てられた環境下で、その割り当てを表す情報に基づ
いてハードウェアスケジューラでタスクスイッチを制御
することとしたものである。複数のハードウェアエンジ
ンの各々は、プロセッサによる起動に従ってデータ処理
の実行を開始し、かつ該データ処理の実行が終了すると
スケジューラに対して実行終了を知らせる。スケジュー
ラは、いずれかのハードウェアエンジンの実行終了を検
出した場合には、プロセッサにタスクスイッチをさせ
る。しかも、複数のタスクの処理を、その内容に応じ
て、プロセッサによりシーケンシャルに実行される部分
と、複数のハードウェアエンジンにより実行される部分
とに分割する構成とした。複数のハードウェアエンジン
の中には時間的にクリティカルな処理を実行するもの
と、そうでないものとがある。本発明によれば、このよ
うな複数のハードウェアエンジンの間の関係が複数のタ
スクの各々の実行優先度に反映される結果、いずれのハ
ードウェアエンジンが時間的にクリティカルな処理を実
行するのかをタスクスイッチ時にあらためて判断するこ
となく、次に実行すべきタスクを短時間のうちに選択で
きる。つまり、タスクスイッチにおけるオーバーヘッド
が小さくなり、高速のタスクスイッチが実現される。
【０００８】また、本発明のマイクロコントローラで
は、タスクタイマから定期的に発行される割り込みに応
答してタスクスイッチを行う時分割方式では無駄時間が
生じることに鑑み、各ハードウェアエンジンの実行終了
というイベントの発生に直ちに応答してタスクスイッチ
を行うイベントドリブン方式を採用した。複数のタスク
の各々は、実行待ちを表す第１のステート（ＲＥＡＤＹ
ステート）と、実行中を表す第２のステート（ＡＣＴＩ
ＶＥステート）と、割り当てられたハードウェアエンジ
ンの実行終了待ちを表す第３のステート（ＳＬＥＥＰス
テート）とを有する。ＡＣＴＩＶＥステートは、現在、
タスクがマイクロコントローラを使用している状態であ
り、そのタスクに割り当てられたハードウェアエンジン
の制御を行う。ＲＥＡＤＹステートは、タスクがマイク
ロコントローラを使用可能な状態ではあるが、そのタス
クは選ばれておらず、選ばれるのを待っている状態であ
る。ＳＬＥＥＰステートは、割り当てられたハードウェ
アエンジンの実行終了を待っている状態であり、マイク
ロコントローラを使用可能でない状態である。割り当て
られたハードウェアエンジンの起動を終えたタスクは、
特定の命令（ｔａｓｋ＿ｓｌｅｅｐ命令）に応じて、Ａ
ＣＴＩＶＥステートからＳＬＥＥＰステートへ遷移す
る。あるハードウェアエンジンが実行終了したとき、該
ハードウェアエンジンに割り当てられたタスクはＳＬＥ
ＥＰステートからＲＥＡＤＹステートへ遷移し、実行中
のタスクはＡＣＴＩＶＥステートからＲＥＡＤＹステー
トへ遷移する。そして、ＲＥＡＤＹステートにあるタス
クのうちで最も高い実行優先度を有するタスクが次に実
行すべきタスクとして選択され、該選択されたタスクが
ＲＥＡＤＹステートからＡＣＴＩＶＥステートへ遷移す
る。
は、タスクタイマから定期的に発行される割り込みに応
答してタスクスイッチを行う時分割方式では無駄時間が
生じることに鑑み、各ハードウェアエンジンの実行終了
というイベントの発生に直ちに応答してタスクスイッチ
を行うイベントドリブン方式を採用した。複数のタスク
の各々は、実行待ちを表す第１のステート（ＲＥＡＤＹ
ステート）と、実行中を表す第２のステート（ＡＣＴＩ
ＶＥステート）と、割り当てられたハードウェアエンジ
ンの実行終了待ちを表す第３のステート（ＳＬＥＥＰス
テート）とを有する。ＡＣＴＩＶＥステートは、現在、
タスクがマイクロコントローラを使用している状態であ
り、そのタスクに割り当てられたハードウェアエンジン
の制御を行う。ＲＥＡＤＹステートは、タスクがマイク
ロコントローラを使用可能な状態ではあるが、そのタス
クは選ばれておらず、選ばれるのを待っている状態であ
る。ＳＬＥＥＰステートは、割り当てられたハードウェ
アエンジンの実行終了を待っている状態であり、マイク
ロコントローラを使用可能でない状態である。割り当て
られたハードウェアエンジンの起動を終えたタスクは、
特定の命令（ｔａｓｋ＿ｓｌｅｅｐ命令）に応じて、Ａ
ＣＴＩＶＥステートからＳＬＥＥＰステートへ遷移す
る。あるハードウェアエンジンが実行終了したとき、該
ハードウェアエンジンに割り当てられたタスクはＳＬＥ
ＥＰステートからＲＥＡＤＹステートへ遷移し、実行中
のタスクはＡＣＴＩＶＥステートからＲＥＡＤＹステー
トへ遷移する。そして、ＲＥＡＤＹステートにあるタス
クのうちで最も高い実行優先度を有するタスクが次に実
行すべきタスクとして選択され、該選択されたタスクが
ＲＥＡＤＹステートからＡＣＴＩＶＥステートへ遷移す
る。
【０００９】複数のハードウェアエンジンの各々が互い
に独立した作業領域として使用する複数のレジスタファ
イルをマイクロコントローラの中に用意しておけば、タ
スクスイッチ時にはプログラムカウンタなどのプロセッ
サ資源のみを退避すればよく、タスクスイッチにおける
オーバーヘッドが更に小さくなる。複数のハードウェア
エンジンに共通の設定パラメータを記憶するためのレジ
スタファイルをマイクロコントローラの中に用意してお
いてもよい。
に独立した作業領域として使用する複数のレジスタファ
イルをマイクロコントローラの中に用意しておけば、タ
スクスイッチ時にはプログラムカウンタなどのプロセッ
サ資源のみを退避すればよく、タスクスイッチにおける
オーバーヘッドが更に小さくなる。複数のハードウェア
エンジンに共通の設定パラメータを記憶するためのレジ
スタファイルをマイクロコントローラの中に用意してお
いてもよい。
【００１０】
【発明の実施の形態】図１は、本発明に係るデータ処理
システムの１つであるＭＰＥＧ（Moving Picture Exper
ts Group）画像エンコーダの構成例を示している。図１
のエンコーダは、単一のマイクロコントローラ１０１
と、マクロブロックパイプラインを構成する５個のハー
ドウェアエンジン（以下、コアという。）１１１〜１１
５と、３個のバッファメモリ１１６〜１１８とで構成さ
れている。５個のコアは、動き検出器（Motion Detecto
r：ＭＤ）１１１、動き補償器（Motion Compensator：
ＭＣ）１１２、離散コサイン変換器（Discrete Cosine
Transformer：ＤＣＴ）１１３、量子化器（Quantizer：
Ｑ）１１４及び可変長符号化器（Valiable LengthCode
r：ＶＬＣ）１１５であって、マルチタスキング機能を
備えたマイクロコントローラ１０１によりそれぞれ制御
される。１２１はエンコードされるべき画像データ、１
２２はエンコード結果を表す符号化データである。マイ
クロコントローラ１０１は、５個のコア１１１〜１１５
の各々へ起動信号１２３を供給し、かつ５個のコア１１
１〜１１５の各々から終了信号１２４を受け取る。ま
た、マイクロコントローラ１０１は、信号線１３１〜１
３５を介して５個のコア１１１〜１１５と個別に交信し
たり、信号線１３６を介して５個のコア１１１〜１１５
に共通のパラメータを与えたりすることができるように
なっている。
システムの１つであるＭＰＥＧ（Moving Picture Exper
ts Group）画像エンコーダの構成例を示している。図１
のエンコーダは、単一のマイクロコントローラ１０１
と、マクロブロックパイプラインを構成する５個のハー
ドウェアエンジン（以下、コアという。）１１１〜１１
５と、３個のバッファメモリ１１６〜１１８とで構成さ
れている。５個のコアは、動き検出器（Motion Detecto
r：ＭＤ）１１１、動き補償器（Motion Compensator：
ＭＣ）１１２、離散コサイン変換器（Discrete Cosine
Transformer：ＤＣＴ）１１３、量子化器（Quantizer：
Ｑ）１１４及び可変長符号化器（Valiable LengthCode
r：ＶＬＣ）１１５であって、マルチタスキング機能を
備えたマイクロコントローラ１０１によりそれぞれ制御
される。１２１はエンコードされるべき画像データ、１
２２はエンコード結果を表す符号化データである。マイ
クロコントローラ１０１は、５個のコア１１１〜１１５
の各々へ起動信号１２３を供給し、かつ５個のコア１１
１〜１１５の各々から終了信号１２４を受け取る。ま
た、マイクロコントローラ１０１は、信号線１３１〜１
３５を介して５個のコア１１１〜１１５と個別に交信し
たり、信号線１３６を介して５個のコア１１１〜１１５
に共通のパラメータを与えたりすることができるように
なっている。
【００１１】図２は、マイクロコントローラ１０１の詳
細構成を示している。マイクロコントローラ１０１は、
マルチタスキング機能を実現するためのタスクコントロ
ーラ２０１と、上記５個のコア１１１〜１１５の各々が
互いに独立した作業領域として使用する５個のコアレジ
スタファイル２１１〜２１５と、上記５個のコア１１１
〜１１５のうちの少なくとも２個のコアに共通の設定パ
ラメータを記憶するための１個の共通レジスタファイル
２１６と、タスクコントローラ２０１が作業領域として
使用する１個の汎用レジスタファイル２１７と、乗算器
２２１と、シフタ２２２と、算術論理演算ユニット（Ar
ithmetic and Logic Unit：ＡＬＵ）２２３と、データ
メモリ２２４とを備えている。２４１はＡバス、２４２
はＢバス、２４３はＣバス、２３１はこれらのバスとタ
スクコントローラ２０１とを接続するための信号線であ
る。タスクコントローラ２０１は、上記起動信号１２３
を供給し、かつ上記終了信号１２４を受け取る。レジス
タファイル２１１〜２１６の各々は、Ｃバス２４３と上
記信号線１３１〜１３６のうちの対応する信号線との間
に介在し、かつその各々の２出力がＡバス２４１及びＢ
バス２４２にそれぞれ接続されている。汎用レジスタフ
ァイル２１７及びデータメモリ２２４の各々の入力はＣ
バス２４３に、その各々の２出力はＡバス２４１及びＢ
バス２４２にそれぞれ接続されている。乗算器２２１、
シフタ２２２及びＡＬＵ２２３の各々の２入力はＡバス
２４１及びＢバス２４２に、その各々の出力はＣバス２
４３にそれぞれ接続されている。なお、５個のコアレジ
スタファイル２１１〜２１５及び共通レジスタファイル
２１６の配設を省略して、上記信号線１３１〜１３６を
Ｃバス２４３から直接に引き出すようにしてもよい。
細構成を示している。マイクロコントローラ１０１は、
マルチタスキング機能を実現するためのタスクコントロ
ーラ２０１と、上記５個のコア１１１〜１１５の各々が
互いに独立した作業領域として使用する５個のコアレジ
スタファイル２１１〜２１５と、上記５個のコア１１１
〜１１５のうちの少なくとも２個のコアに共通の設定パ
ラメータを記憶するための１個の共通レジスタファイル
２１６と、タスクコントローラ２０１が作業領域として
使用する１個の汎用レジスタファイル２１７と、乗算器
２２１と、シフタ２２２と、算術論理演算ユニット（Ar
ithmetic and Logic Unit：ＡＬＵ）２２３と、データ
メモリ２２４とを備えている。２４１はＡバス、２４２
はＢバス、２４３はＣバス、２３１はこれらのバスとタ
スクコントローラ２０１とを接続するための信号線であ
る。タスクコントローラ２０１は、上記起動信号１２３
を供給し、かつ上記終了信号１２４を受け取る。レジス
タファイル２１１〜２１６の各々は、Ｃバス２４３と上
記信号線１３１〜１３６のうちの対応する信号線との間
に介在し、かつその各々の２出力がＡバス２４１及びＢ
バス２４２にそれぞれ接続されている。汎用レジスタフ
ァイル２１７及びデータメモリ２２４の各々の入力はＣ
バス２４３に、その各々の２出力はＡバス２４１及びＢ
バス２４２にそれぞれ接続されている。乗算器２２１、
シフタ２２２及びＡＬＵ２２３の各々の２入力はＡバス
２４１及びＢバス２４２に、その各々の出力はＣバス２
４３にそれぞれ接続されている。なお、５個のコアレジ
スタファイル２１１〜２１５及び共通レジスタファイル
２１６の配設を省略して、上記信号線１３１〜１３６を
Ｃバス２４３から直接に引き出すようにしてもよい。
【００１２】図１のＭＰＥＧ画像エンコーダによれば、
１６×１６画素からなるマクロブロックを単位として画
像データ処理が進められる。まず、入力された画像デー
タ１２１に対してＭＤコア１１１で動きベクトルの候補
が求められる。これらの動きベクトルを用いてＭＣコア
１１２で画像の差分データが求められ、最適な動きベク
トルが選択される。選択された動きベクトルに対する差
分データは、ＤＣＴコア１１３で離散コサイン変換さ
れ、Ｑコア１１４で量子化され、求めた動きベクトルな
どのサイド情報とともにＶＬＣコア１１５で可変長符号
化された後、符号化データ１２２として出力される。
１６×１６画素からなるマクロブロックを単位として画
像データ処理が進められる。まず、入力された画像デー
タ１２１に対してＭＤコア１１１で動きベクトルの候補
が求められる。これらの動きベクトルを用いてＭＣコア
１１２で画像の差分データが求められ、最適な動きベク
トルが選択される。選択された動きベクトルに対する差
分データは、ＤＣＴコア１１３で離散コサイン変換さ
れ、Ｑコア１１４で量子化され、求めた動きベクトルな
どのサイド情報とともにＶＬＣコア１１５で可変長符号
化された後、符号化データ１２２として出力される。
【００１３】図２を参照して詳細に説明すると、タスク
コントローラ２０１は、まず信号線２３１、ＡＬＵ２２
３及びＣバス２４３を介してＭＤコアレジスタファイル
２１１に動作パラメータを設定し、起動信号１２３によ
りＭＤコア１１１を起動する。ＭＤコア１１１は、ＭＤ
コアレジスタファイル２１１から信号線１３１を介して
動作パラメータを読み込むとともに、画像データ１２１
を入力する。ＭＤコア１１１の実行が終了すると、求め
られた動きベクトルの候補が信号線１３１を介してＭＤ
コアレジスタファイル２１１に書き込まれ、ＭＤコア１
１１から終了信号１２４が出力される。タスクコントロ
ーラ２０１は、この終了信号１２４を受け取ると、ＭＤ
コアレジスタファイル２１１から動きベクトルの候補を
読み出し、これに基づき乗算器２２１、シフタ２２２、
ＡＬＵ２２３及び汎用レジスタファイル２１７を用いて
ＭＣコア１１２のための動作パラメータを計算する。こ
の動作パラメータはＭＣコアレジスタファイル２１２に
設定され、起動信号１２３によりＭＣコア１１２が起動
される。ＭＣコア１１２は、ＭＣコアレジスタファイル
２１２から信号線１３２を介して動作パラメータを読み
込んだ後、画像の差分データを求める。ＭＣコア１１２
の実行が終了すると、差分データの総和が信号線１３２
を介してＭＣコアレジスタファイル２１２に、画像の差
分データがバッファメモリ１１６にそれぞれ書き込ま
れ、ＭＣコア１１２から終了信号１２４が出力される。
タスクコントローラ２０１は、この終了信号１２４を受
け取ると、ＭＣコアレジスタファイル２１２から差分デ
ータの総和を読み出し、これに基づき乗算器２２１、シ
フタ２２２、ＡＬＵ２２３及び汎用レジスタファイル２
１７を用いて上記候補の中から最適な動きベクトルを選
択する。求められた動きベクトルに対応する差分データ
のアドレスがＤＣＴコアレジスタファイル２１３に設定
され、起動信号１２３によりＤＣＴコア１１３が起動さ
れる。ＤＣＴコア１１３は、ＤＣＴコアレジスタファイ
ル２１３に設定されたアドレスに基づいてバッファメモ
リ１１６から差分データを読み出し、これを離散コサイ
ン変換する。ＤＣＴコア１１３の実行が終了すると、離
散コサイン変換の結果がバッファメモリ１１７に書き込
まれ、ＤＣＴコア１１３から終了信号１２４が出力され
る。以下、Ｑコア１１４で量子化処理がなされ、その結
果がバッファメモリ１１８に書き込まれ、ＶＬＣコア１
１５で可変長符号化処理がなされ、その結果が符号化デ
ータ１２２として出力される。なお、上記５個のコア１
１１〜１１５のうちのいくつかのコアは、１マクロブロ
ックを処理する間に、マイクロコントローラ１０１と起
動信号１２３及び終了信号１２４のやりとりを複数回行
う。共通レジスタファイル２１６は、ＭＰＥＧ１とＭＰ
ＥＧ２との切り替えのための共通パラメータを５個のコ
ア１１１〜１１５へ予め供給したり、動き評価モードを
指定するための共通パラメータをＭＤコア１１１及びＭ
Ｃコア１１２へ予め供給したりする際に用いられる。
コントローラ２０１は、まず信号線２３１、ＡＬＵ２２
３及びＣバス２４３を介してＭＤコアレジスタファイル
２１１に動作パラメータを設定し、起動信号１２３によ
りＭＤコア１１１を起動する。ＭＤコア１１１は、ＭＤ
コアレジスタファイル２１１から信号線１３１を介して
動作パラメータを読み込むとともに、画像データ１２１
を入力する。ＭＤコア１１１の実行が終了すると、求め
られた動きベクトルの候補が信号線１３１を介してＭＤ
コアレジスタファイル２１１に書き込まれ、ＭＤコア１
１１から終了信号１２４が出力される。タスクコントロ
ーラ２０１は、この終了信号１２４を受け取ると、ＭＤ
コアレジスタファイル２１１から動きベクトルの候補を
読み出し、これに基づき乗算器２２１、シフタ２２２、
ＡＬＵ２２３及び汎用レジスタファイル２１７を用いて
ＭＣコア１１２のための動作パラメータを計算する。こ
の動作パラメータはＭＣコアレジスタファイル２１２に
設定され、起動信号１２３によりＭＣコア１１２が起動
される。ＭＣコア１１２は、ＭＣコアレジスタファイル
２１２から信号線１３２を介して動作パラメータを読み
込んだ後、画像の差分データを求める。ＭＣコア１１２
の実行が終了すると、差分データの総和が信号線１３２
を介してＭＣコアレジスタファイル２１２に、画像の差
分データがバッファメモリ１１６にそれぞれ書き込ま
れ、ＭＣコア１１２から終了信号１２４が出力される。
タスクコントローラ２０１は、この終了信号１２４を受
け取ると、ＭＣコアレジスタファイル２１２から差分デ
ータの総和を読み出し、これに基づき乗算器２２１、シ
フタ２２２、ＡＬＵ２２３及び汎用レジスタファイル２
１７を用いて上記候補の中から最適な動きベクトルを選
択する。求められた動きベクトルに対応する差分データ
のアドレスがＤＣＴコアレジスタファイル２１３に設定
され、起動信号１２３によりＤＣＴコア１１３が起動さ
れる。ＤＣＴコア１１３は、ＤＣＴコアレジスタファイ
ル２１３に設定されたアドレスに基づいてバッファメモ
リ１１６から差分データを読み出し、これを離散コサイ
ン変換する。ＤＣＴコア１１３の実行が終了すると、離
散コサイン変換の結果がバッファメモリ１１７に書き込
まれ、ＤＣＴコア１１３から終了信号１２４が出力され
る。以下、Ｑコア１１４で量子化処理がなされ、その結
果がバッファメモリ１１８に書き込まれ、ＶＬＣコア１
１５で可変長符号化処理がなされ、その結果が符号化デ
ータ１２２として出力される。なお、上記５個のコア１
１１〜１１５のうちのいくつかのコアは、１マクロブロ
ックを処理する間に、マイクロコントローラ１０１と起
動信号１２３及び終了信号１２４のやりとりを複数回行
う。共通レジスタファイル２１６は、ＭＰＥＧ１とＭＰ
ＥＧ２との切り替えのための共通パラメータを５個のコ
ア１１１〜１１５へ予め供給したり、動き評価モードを
指定するための共通パラメータをＭＤコア１１１及びＭ
Ｃコア１１２へ予め供給したりする際に用いられる。
【００１４】図３は、タスクコントローラ２０１の詳細
構成を示している。タスクコントローラ２０１は、プロ
セッサ３００と、タスク管理テーブル３１０と、スケジ
ューラ３３０とで構成されている。プロセッサ３００
は、最大８個のタスクをシーケンシャルに実行すること
ができるＲＩＳＣ（Reduced Instruction Set Compute
r）型のプロセッサであって、命令アドレスを生成する
ためのプログラムカウンタ（ＰＣ）３０１と、一連の命
令からなるプログラムを格納するための命令メモリ３０
２と、命令をデコードするための命令デコーダ３０３と
を備えている。各コアへの起動信号１２３は、命令デコ
ーダ３０３から供給される。また、命令デコーダ３０３
は、命令実行のための資源である上記乗算器２２１、シ
フタ２２２、ＡＬＵ２２３などに信号線２３１を介して
接続されている。タスク管理テーブル３１０は、タスク
管理情報を記憶するための回路ブロックであって、タス
ク０からタスク７までの８個のタスクのそれぞれに対応
した８個のタスク管理レジスタファイル３２０〜３２７
を備えている。ここに、タスク管理情報は、複数のタス
クの各々の実行状況を表すステート情報（ＳＴ情報）
と、該複数のタスクの各々の実行優先度を表すプライオ
リティ情報（ＰＲＩ情報）と、該複数のタスクの各々が
５個のコア１１１〜１１５のうちのいずれのコアに割り
当てられているかを表すコアＩＤ情報（ＣＩＤ情報）と
を含む。更に、タスク管理テーブル３１０は、プロセッ
サ３００の資源すなわちＰＣ３０１の内容を退避するた
めのタスク毎の領域を有する。この退避領域には、ＡＬ
Ｕ２２３（図２参照）の演算結果に係るフラグなども退
避される。スケジューラ３３０は、タスク管理テーブル
３１０に記憶されたタスク管理情報に基づいてプロセッ
サ３００にタスクスイッチをさせるための回路ブロック
であって、ステートコントローラ３３１と、終了コア判
定ユニット３３２と、プライオリティエンコーダ３３３
と、セレクタ３３４とを備えている。終了コア判定ユニ
ット３３２は、５個のコア１１１〜１１５のうちのいず
れかのコアから終了信号１２４を受け取ったとき、実行
終了したコアに割り当てられたタスクを判定するための
ユニットである。この判定はタスク管理テーブル３１０
を参照して行われ、判定結果を表すタスク番号３６２が
ステートコントローラ３３１に知らされる。プライオリ
ティエンコーダ３３３は、次に実行すべきタスクを選択
するための回路ブロックである。この選択はタスク管理
テーブル３１０を参照して行われ、選択結果を表すタス
ク番号３６１がステートコントローラ３３１及びセレク
タ３３４に知らされる。ステートコントローラ３３１
は、タスク管理テーブル３１０の中のＳＴ情報を更新す
るための回路ブロックである。セレクタ３３４は、プロ
セッサ３００への資源復帰を司る。
構成を示している。タスクコントローラ２０１は、プロ
セッサ３００と、タスク管理テーブル３１０と、スケジ
ューラ３３０とで構成されている。プロセッサ３００
は、最大８個のタスクをシーケンシャルに実行すること
ができるＲＩＳＣ（Reduced Instruction Set Compute
r）型のプロセッサであって、命令アドレスを生成する
ためのプログラムカウンタ（ＰＣ）３０１と、一連の命
令からなるプログラムを格納するための命令メモリ３０
２と、命令をデコードするための命令デコーダ３０３と
を備えている。各コアへの起動信号１２３は、命令デコ
ーダ３０３から供給される。また、命令デコーダ３０３
は、命令実行のための資源である上記乗算器２２１、シ
フタ２２２、ＡＬＵ２２３などに信号線２３１を介して
接続されている。タスク管理テーブル３１０は、タスク
管理情報を記憶するための回路ブロックであって、タス
ク０からタスク７までの８個のタスクのそれぞれに対応
した８個のタスク管理レジスタファイル３２０〜３２７
を備えている。ここに、タスク管理情報は、複数のタス
クの各々の実行状況を表すステート情報（ＳＴ情報）
と、該複数のタスクの各々の実行優先度を表すプライオ
リティ情報（ＰＲＩ情報）と、該複数のタスクの各々が
５個のコア１１１〜１１５のうちのいずれのコアに割り
当てられているかを表すコアＩＤ情報（ＣＩＤ情報）と
を含む。更に、タスク管理テーブル３１０は、プロセッ
サ３００の資源すなわちＰＣ３０１の内容を退避するた
めのタスク毎の領域を有する。この退避領域には、ＡＬ
Ｕ２２３（図２参照）の演算結果に係るフラグなども退
避される。スケジューラ３３０は、タスク管理テーブル
３１０に記憶されたタスク管理情報に基づいてプロセッ
サ３００にタスクスイッチをさせるための回路ブロック
であって、ステートコントローラ３３１と、終了コア判
定ユニット３３２と、プライオリティエンコーダ３３３
と、セレクタ３３４とを備えている。終了コア判定ユニ
ット３３２は、５個のコア１１１〜１１５のうちのいず
れかのコアから終了信号１２４を受け取ったとき、実行
終了したコアに割り当てられたタスクを判定するための
ユニットである。この判定はタスク管理テーブル３１０
を参照して行われ、判定結果を表すタスク番号３６２が
ステートコントローラ３３１に知らされる。プライオリ
ティエンコーダ３３３は、次に実行すべきタスクを選択
するための回路ブロックである。この選択はタスク管理
テーブル３１０を参照して行われ、選択結果を表すタス
ク番号３６１がステートコントローラ３３１及びセレク
タ３３４に知らされる。ステートコントローラ３３１
は、タスク管理テーブル３１０の中のＳＴ情報を更新す
るための回路ブロックである。セレクタ３３４は、プロ
セッサ３００への資源復帰を司る。
【００１５】図４は、図１のＭＰＥＧ画像エンコーダに
おけるコアとタスクとの対応関係を示している。マイク
ロコントローラ１０１は、ここでは６個のタスク４００
〜４０５を実行する。タスク４００は、下位階層の５個
のタスク４０１〜４０５を制御し、かつエンコード処理
の全体を管理するためのメインタスク（タスク０）であ
る。このメインタスク４００が割り当てられるべきコア
は存在しない。タスク４０１は、割り当てられたＭＤコ
ア１１１を制御するための動き検出タスク（タスク１）
である。タスク４０２は、割り当てられたＭＣコア１１
２を制御するための動き補償タスク（タスク２）であ
る。タスク４０３は、割り当てられたＤＣＴコア１１３
を制御するための離散コサイン変換タスク（タスク３）
である。タスク４０４は、割り当てられたＱコア１１４
を制御するための量子化タスク（タスク４）である。タ
スク４０５は、割り当てられたＶＬＣコア１１５を制御
するための可変長符号化タスク（タスク５）である。
おけるコアとタスクとの対応関係を示している。マイク
ロコントローラ１０１は、ここでは６個のタスク４００
〜４０５を実行する。タスク４００は、下位階層の５個
のタスク４０１〜４０５を制御し、かつエンコード処理
の全体を管理するためのメインタスク（タスク０）であ
る。このメインタスク４００が割り当てられるべきコア
は存在しない。タスク４０１は、割り当てられたＭＤコ
ア１１１を制御するための動き検出タスク（タスク１）
である。タスク４０２は、割り当てられたＭＣコア１１
２を制御するための動き補償タスク（タスク２）であ
る。タスク４０３は、割り当てられたＤＣＴコア１１３
を制御するための離散コサイン変換タスク（タスク３）
である。タスク４０４は、割り当てられたＱコア１１４
を制御するための量子化タスク（タスク４）である。タ
スク４０５は、割り当てられたＶＬＣコア１１５を制御
するための可変長符号化タスク（タスク５）である。
【００１６】ここで、図４に示す少なくとも６個のタス
ク４００〜４０５に係るタスク管理情報が図３中のタス
ク管理テーブル３１０に記憶されているものとする。図
３によれば、ＰＲＩ情報はプライオリティ設定信号３４
２に応じて、ＣＩＤ情報はコア設定信号３４３に応じて
それぞれ設定される。プライオリティ設定信号３４２は
命令デコーダ３０３がプライオリティ設定命令をデコー
ドした際に、コア設定信号３４３は命令デコーダ３０３
がコア設定命令をデコードした際にそれぞれ命令デコー
ダ３０３からタスク管理テーブル３１０へ供給される。
ク４００〜４０５に係るタスク管理情報が図３中のタス
ク管理テーブル３１０に記憶されているものとする。図
３によれば、ＰＲＩ情報はプライオリティ設定信号３４
２に応じて、ＣＩＤ情報はコア設定信号３４３に応じて
それぞれ設定される。プライオリティ設定信号３４２は
命令デコーダ３０３がプライオリティ設定命令をデコー
ドした際に、コア設定信号３４３は命令デコーダ３０３
がコア設定命令をデコードした際にそれぞれ命令デコー
ダ３０３からタスク管理テーブル３１０へ供給される。
【００１７】図５は、各タスクのステート遷移を示す概
念図である。タスクは、停止を表すＳＴＯＰステート
と、実行待ちを表すＲＥＡＤＹステートと、実行中を表
すＡＣＴＩＶＥステートと、割り当てられたコアの実行
終了待ちを表すＳＬＥＥＰステートとを有する。ただ
し、タスク０にはＳＬＥＥＰステートがない。リセット
直後のタスクはＳＴＯＰステートにある。ＳＴＯＰステ
ートにあるタスクは、ｔａｓｋ＿ｒｅａｄｙ命令により
ＲＥＡＤＹステートへ遷移させられる（遷移５０１）。
ＲＥＡＤＹステートにあるタスクは、タスクスイッチを
要求するイベントの発生時にスケジューラ３３０により
選択されると、ＡＣＴＩＶＥステートへ遷移させられる
（遷移５１１）。この際、その時点までＡＣＴＩＶＥス
テートにあったタスクは、スケジューラ３３０によりＲ
ＥＡＤＹステートへ遷移させられる（遷移５２２）。Ａ
ＣＴＩＶＥステートにあるタスクは、プロセッサ３００
により実行され、ｔａｓｋ＿ｓｌｅｅｐ命令によりＳＬ
ＥＥＰステートへ遷移させられたり（遷移５２１）、ｔ
ａｓｋ＿ｓｔｏｐ命令によりＳＴＯＰステートへ遷移さ
せられたり（遷移５２３）することができる。ＳＬＥＥ
Ｐステートにあるタスクは、割り当てられたコアの実行
終了によりＲＥＡＤＹステートへ遷移させられる（遷移
５３１）。
念図である。タスクは、停止を表すＳＴＯＰステート
と、実行待ちを表すＲＥＡＤＹステートと、実行中を表
すＡＣＴＩＶＥステートと、割り当てられたコアの実行
終了待ちを表すＳＬＥＥＰステートとを有する。ただ
し、タスク０にはＳＬＥＥＰステートがない。リセット
直後のタスクはＳＴＯＰステートにある。ＳＴＯＰステ
ートにあるタスクは、ｔａｓｋ＿ｒｅａｄｙ命令により
ＲＥＡＤＹステートへ遷移させられる（遷移５０１）。
ＲＥＡＤＹステートにあるタスクは、タスクスイッチを
要求するイベントの発生時にスケジューラ３３０により
選択されると、ＡＣＴＩＶＥステートへ遷移させられる
（遷移５１１）。この際、その時点までＡＣＴＩＶＥス
テートにあったタスクは、スケジューラ３３０によりＲ
ＥＡＤＹステートへ遷移させられる（遷移５２２）。Ａ
ＣＴＩＶＥステートにあるタスクは、プロセッサ３００
により実行され、ｔａｓｋ＿ｓｌｅｅｐ命令によりＳＬ
ＥＥＰステートへ遷移させられたり（遷移５２１）、ｔ
ａｓｋ＿ｓｔｏｐ命令によりＳＴＯＰステートへ遷移さ
せられたり（遷移５２３）することができる。ＳＬＥＥ
Ｐステートにあるタスクは、割り当てられたコアの実行
終了によりＲＥＡＤＹステートへ遷移させられる（遷移
５３１）。
【００１８】ここで、図３のタスクコントローラ２０１
の詳細動作を説明する。命令デコーダ３０３がｔａｓｋ
＿ｒｅａｄｙ命令、ｔａｓｋ＿ｓｌｅｅｐ命令又はｔａ
ｓｋ＿ｓｔｏｐ命令をデコードすると、タスクスイッチ
が発生する。例えば、実行中のタスクにおいて該タスク
に割り当てられたコアのための動作パラメータの設定と
該コアの起動とを終えたタスクは、ｔａｓｋ＿ｓｌｅｅ
ｐ命令によりＡＣＴＩＶＥステートからＳＬＥＥＰステ
ートへ遷移させられる。また、５個のコア１１１〜１１
５のうちのいずれかのコアが実行終了したときにもタス
クスイッチが発生する。タスクスイッチ時のタスクコン
トローラ２０１の動作シーケンスは、（１）スケジュー
ラの起動、（２）実行中のタスクの資源の退避、（３）
次に実行するタスクの選択、（４）退避されていた資源
の復帰である。
の詳細動作を説明する。命令デコーダ３０３がｔａｓｋ
＿ｒｅａｄｙ命令、ｔａｓｋ＿ｓｌｅｅｐ命令又はｔａ
ｓｋ＿ｓｔｏｐ命令をデコードすると、タスクスイッチ
が発生する。例えば、実行中のタスクにおいて該タスク
に割り当てられたコアのための動作パラメータの設定と
該コアの起動とを終えたタスクは、ｔａｓｋ＿ｓｌｅｅ
ｐ命令によりＡＣＴＩＶＥステートからＳＬＥＥＰステ
ートへ遷移させられる。また、５個のコア１１１〜１１
５のうちのいずれかのコアが実行終了したときにもタス
クスイッチが発生する。タスクスイッチ時のタスクコン
トローラ２０１の動作シーケンスは、（１）スケジュー
ラの起動、（２）実行中のタスクの資源の退避、（３）
次に実行するタスクの選択、（４）退避されていた資源
の復帰である。
【００１９】まず、命令に基づくタスクスイッチのシー
ケンスを説明する。
ケンスを説明する。
【００２０】（Ａ−１）スケジューラの起動 ｔａｓｋ＿ｒｅａｄｙ命令、ｔａｓｋ＿ｓｌｅｅｐ命令
又はｔａｓｋ＿ｓｔｏｐ命令がデコードされると、命令
デコーダ３０３からステート変更信号３４１が出力され
る。ステート変更信号３４１はステートコントローラ３
３１に入力される。その結果、スケジューラ３３０が起
動される。
又はｔａｓｋ＿ｓｔｏｐ命令がデコードされると、命令
デコーダ３０３からステート変更信号３４１が出力され
る。ステート変更信号３４１はステートコントローラ３
３１に入力される。その結果、スケジューラ３３０が起
動される。
【００２１】（Ａ−２）実行中のタスクの資源の退避 ステート変更信号３４１はタスク管理テーブル３１０に
も入力され、ＳＴ情報が更新される。同時にその時点ま
で実行されていたタスクのＰＣ３０１の値が、信号線３
４４を介してレジスタ管理テーブル３１０の中に退避さ
れる。
も入力され、ＳＴ情報が更新される。同時にその時点ま
で実行されていたタスクのＰＣ３０１の値が、信号線３
４４を介してレジスタ管理テーブル３１０の中に退避さ
れる。
【００２２】（Ａ−３）次に実行するタスクの選択 プライオリティエンコーダ３３３は、タスク管理テーブ
ル３１０から信号線３５１を介してＳＴ情報を、信号線
３５２を介してＰＲＩ情報をそれぞれ受け取り、ＲＥＡ
ＤＹステートにあるタスクのうちで最も高い実行優先度
を有するタスクを次に実行すべきタスクとして選択す
る。この選択の結果を表すタスク番号３６１は、ステー
トコントローラ３３１及びセレクタ３３４に知らされ
る。
ル３１０から信号線３５１を介してＳＴ情報を、信号線
３５２を介してＰＲＩ情報をそれぞれ受け取り、ＲＥＡ
ＤＹステートにあるタスクのうちで最も高い実行優先度
を有するタスクを次に実行すべきタスクとして選択す
る。この選択の結果を表すタスク番号３６１は、ステー
トコントローラ３３１及びセレクタ３３４に知らされ
る。
【００２３】（Ａ−４）退避されていた資源の復帰 ステートコントローラ３３１は、タスク番号３６１に応
じたステート変更信号３６４をタスク管理テーブル３１
０へ供給する。その結果、プライオリティエンコーダ３
３３により選択されたタスクのＳＴ情報が、ＲＥＡＤＹ
ステートからＡＣＴＩＶＥステートに更新される。セレ
クタ３３４は、タスク番号３６１で指定されたタスクの
ＰＣをタスク管理テーブル３１０から信号線３５３を介
して読み出し、該ＰＣを信号線３６３へ供給する。その
結果、次に実行すべきタスクのＰＣの値がプロセッサ３
００に設定され、該タスクの実行が開始する。
じたステート変更信号３６４をタスク管理テーブル３１
０へ供給する。その結果、プライオリティエンコーダ３
３３により選択されたタスクのＳＴ情報が、ＲＥＡＤＹ
ステートからＡＣＴＩＶＥステートに更新される。セレ
クタ３３４は、タスク番号３６１で指定されたタスクの
ＰＣをタスク管理テーブル３１０から信号線３５３を介
して読み出し、該ＰＣを信号線３６３へ供給する。その
結果、次に実行すべきタスクのＰＣの値がプロセッサ３
００に設定され、該タスクの実行が開始する。
【００２４】次に、コアの実行終了に基づくタスクスイ
ッチのシーケンスを説明する。
ッチのシーケンスを説明する。
【００２５】（Ｂ−１）スケジューラの起動 いずれかのコアが実行終了すると、終了コア判定ユニッ
ト３３２に終了信号１２４が入力される。終了コア判定
ユニット３３２は、いずれのコアが実行終了したかを終
了信号１２４に基づいて判定する。更に、終了コア判定
ユニット３３２は、信号線３５４を介してタスク管理テ
ーブル３１０の中のＣＩＤ情報を読み出し、実行終了し
たコアにいずれのタスクが割り当てられているかを判定
する。この判定の結果を表すタスク番号３６２は、ＳＴ
情報から当該タスクがＳＬＥＥＰステートにあることが
確認された場合に、ステートコントローラ３３１に知ら
される。その結果、スケジューラ３３０が起動される。
ステートコントローラ３３１は、タスク番号３６２に応
じたステート変更信号３６４をタスク管理テーブル３１
０へ供給する。その結果、実行終了したタスクのＳＴ情
報が、ＳＬＥＥＰステートからＲＥＡＤＹステートに更
新される。なお、実行終了したコアに割り当てられたタ
スクが存在しない場合には、スケジューラ３３０は起動
されない。
ト３３２に終了信号１２４が入力される。終了コア判定
ユニット３３２は、いずれのコアが実行終了したかを終
了信号１２４に基づいて判定する。更に、終了コア判定
ユニット３３２は、信号線３５４を介してタスク管理テ
ーブル３１０の中のＣＩＤ情報を読み出し、実行終了し
たコアにいずれのタスクが割り当てられているかを判定
する。この判定の結果を表すタスク番号３６２は、ＳＴ
情報から当該タスクがＳＬＥＥＰステートにあることが
確認された場合に、ステートコントローラ３３１に知ら
される。その結果、スケジューラ３３０が起動される。
ステートコントローラ３３１は、タスク番号３６２に応
じたステート変更信号３６４をタスク管理テーブル３１
０へ供給する。その結果、実行終了したタスクのＳＴ情
報が、ＳＬＥＥＰステートからＲＥＡＤＹステートに更
新される。なお、実行終了したコアに割り当てられたタ
スクが存在しない場合には、スケジューラ３３０は起動
されない。
【００２６】（Ｂ−２）実行中のタスクの資源の退避 更に、ステートコントローラ３３１は、その時点まで実
行されていたタスクのＳＴ情報がＡＣＴＩＶＥステート
からＲＥＡＤＹステートに更新されるように、ステート
変更信号３６４をタスク管理テーブル３１０へ供給す
る。同時にその時点まで実行されていたタスクのＰＣ３
０１の値がタスク管理テーブル３１０の中に退避され
る。
行されていたタスクのＳＴ情報がＡＣＴＩＶＥステート
からＲＥＡＤＹステートに更新されるように、ステート
変更信号３６４をタスク管理テーブル３１０へ供給す
る。同時にその時点まで実行されていたタスクのＰＣ３
０１の値がタスク管理テーブル３１０の中に退避され
る。
【００２７】（Ｂ−３）次に実行するタスクの選択 プライオリティエンコーダ３３３は、タスク管理テーブ
ル３１０からＳＴ情報及びＰＲＩ情報を受け取り、ＲＥ
ＡＤＹステートにあるタスクのうちで最も高い実行優先
度を有するタスクを次に実行すべきタスクとして選択す
る。この選択の結果を表すタスク番号３６１は、ステー
トコントローラ３３１及びセレクタ３３４に知らされ
る。
ル３１０からＳＴ情報及びＰＲＩ情報を受け取り、ＲＥ
ＡＤＹステートにあるタスクのうちで最も高い実行優先
度を有するタスクを次に実行すべきタスクとして選択す
る。この選択の結果を表すタスク番号３６１は、ステー
トコントローラ３３１及びセレクタ３３４に知らされ
る。
【００２８】（Ｂ−４）退避されていた資源の復帰 ステートコントローラ３３１は、タスク番号３６１に応
じたステート変更信号３６４をタスク管理テーブル３１
０へ供給する。その結果、プライオリティエンコーダ３
３３により選択されたタスクのＳＴ情報が、ＲＥＡＤＹ
ステートからＡＣＴＩＶＥステートに更新される。セレ
クタ３３４は、タスク番号３６１で指定されたタスクの
ＰＣをタスク管理テーブル３１０から読み出し、該ＰＣ
をプロセッサ３００へ供給する。その結果、次に実行す
べきタスクのＰＣの値がプロセッサ３００に設定され、
該タスクの実行が開始する。
じたステート変更信号３６４をタスク管理テーブル３１
０へ供給する。その結果、プライオリティエンコーダ３
３３により選択されたタスクのＳＴ情報が、ＲＥＡＤＹ
ステートからＡＣＴＩＶＥステートに更新される。セレ
クタ３３４は、タスク番号３６１で指定されたタスクの
ＰＣをタスク管理テーブル３１０から読み出し、該ＰＣ
をプロセッサ３００へ供給する。その結果、次に実行す
べきタスクのＰＣの値がプロセッサ３００に設定され、
該タスクの実行が開始する。
【００２９】図６は、図１中の５個のコア１１１〜１１
５によるマクロブロックパイプライン処理を示してい
る。パイプラインピッチは、各コアにおける１マクロブ
ロックの処理に要する時間の最大値に設定される。した
がって、個々のパイプラインピッチ期間において他のコ
アより早く実行終了するコアが存在するという特性があ
る。ここに、アイドル時間が生じる。しかも、アイドル
時間の長さが画像データに依存して変化するという特性
がある。図１の例では、これらの特性に適合したＭＰＥ
Ｇ画像エンコーダが、イベントドリブン方式のタスクス
イッチの採用により実現される。なお、個々のパイプラ
インピッチ期間におけるコアの起動回数は、そのコアで
行う処理の内容やデータによって異なる。例えば、ＤＣ
Ｔコア１１３は１パイプラインピッチ期間に１回起動さ
れる。ＭＣコア１１２は、１マクロブロックのデータを
輝度成分と色差成分とに分け、各成分毎に処理を細分化
して実行するため、１パイプラインピッチ期間にデータ
に応じて複数回起動される。
５によるマクロブロックパイプライン処理を示してい
る。パイプラインピッチは、各コアにおける１マクロブ
ロックの処理に要する時間の最大値に設定される。した
がって、個々のパイプラインピッチ期間において他のコ
アより早く実行終了するコアが存在するという特性があ
る。ここに、アイドル時間が生じる。しかも、アイドル
時間の長さが画像データに依存して変化するという特性
がある。図１の例では、これらの特性に適合したＭＰＥ
Ｇ画像エンコーダが、イベントドリブン方式のタスクス
イッチの採用により実現される。なお、個々のパイプラ
インピッチ期間におけるコアの起動回数は、そのコアで
行う処理の内容やデータによって異なる。例えば、ＤＣ
Ｔコア１１３は１パイプラインピッチ期間に１回起動さ
れる。ＭＣコア１１２は、１マクロブロックのデータを
輝度成分と色差成分とに分け、各成分毎に処理を細分化
して実行するため、１パイプラインピッチ期間にデータ
に応じて複数回起動される。
【００３０】図７は、図６中の破線で特定された一部期
間における３個のタスクの各々のステート遷移の具体例
を示している。タスク０はエンコード処理の全体を管理
するためのメインタスクであり、タスク１はＭＤコア１
１１に割り当てられたタスクであり、タスク２はＭＣコ
ア１１２に割り当てられたタスクである（図４参照）。
これら３個のタスクのうちタスク１の実行優先度が最も
高く、タスク２の実行優先度が２番目に高く、タスク０
の実行優先度が最も低いものとする。また、時刻ｔ０に
おいて、タスク１がＡＣＴＩＶＥステートに、タスク０
及びタスク２がそれぞれＲＥＡＤＹステートにあるもの
とする。
間における３個のタスクの各々のステート遷移の具体例
を示している。タスク０はエンコード処理の全体を管理
するためのメインタスクであり、タスク１はＭＤコア１
１１に割り当てられたタスクであり、タスク２はＭＣコ
ア１１２に割り当てられたタスクである（図４参照）。
これら３個のタスクのうちタスク１の実行優先度が最も
高く、タスク２の実行優先度が２番目に高く、タスク０
の実行優先度が最も低いものとする。また、時刻ｔ０に
おいて、タスク１がＡＣＴＩＶＥステートに、タスク０
及びタスク２がそれぞれＲＥＡＤＹステートにあるもの
とする。
【００３１】図７によれば、時刻ｔ１〜ｔ７の各々にお
いてタスクスイッチが発生する。図中のΔｔは、１回の
タスクスイッチにおけるオーバーヘッドを表している。
順を追って説明すると、時刻ｔ１より前に、タスク１は
ＭＤコア１１１を起動する。そして、時刻ｔ１にｔａｓ
ｋ＿ｓｌｅｅｐ命令によりタスク１がＡＣＴＩＶＥステ
ートからＳＬＥＥＰステートへ遷移する。この時点では
タスク０及びタスク２がＲＥＡＤＹステートにあり、タ
スク２の実行優先度がタスク０の実行優先度より高いの
で、タスク２がＲＥＡＤＹステートからＡＣＴＩＶＥス
テートへ遷移する。タスク２はＭＣコア１１２を起動す
る。そして、時刻ｔ２にｔａｓｋ＿ｓｌｅｅｐ命令によ
りタスク２がＡＣＴＩＶＥステートからＳＬＥＥＰステ
ートへ遷移する。この時点ではタスク０のみがＲＥＡＤ
Ｙステートにあるので、タスク０がＲＥＡＤＹステート
からＡＣＴＩＶＥステートへ遷移する。そして、時刻ｔ
３にＭＣコア１１２の実行終了によりタスク２がＳＬＥ
ＥＰステートからＲＥＡＤＹステートへ遷移する。これ
に伴い、その時点までＡＣＴＩＶＥステートにあったタ
スク０がＲＥＡＤＹステートへ遷移する。この時点では
タスク０及びタスク２がＲＥＡＤＹステートにあり、タ
スク２の実行優先度がタスク０の実行優先度より高いの
で、タスク２がＲＥＡＤＹステートからＡＣＴＩＶＥス
テートへ遷移する。タスク２はＭＣコア１１２を再起動
する。そして、時刻ｔ４にｔａｓｋ＿ｓｌｅｅｐ命令に
よりタスク２がＡＣＴＩＶＥステートからＳＬＥＥＰス
テートへ遷移する。この時点ではタスク０のみがＲＥＡ
ＤＹステートにあるので、タスク０がＲＥＡＤＹステー
トからＡＣＴＩＶＥステートへ遷移する。そして、時刻
ｔ５にＭＤコア１１１の実行終了によりタスク１がＳＬ
ＥＥＰステートからＲＥＡＤＹステートへ遷移する。こ
れに伴い、その時点までＡＣＴＩＶＥステートにあった
タスク０がＲＥＡＤＹステートへ遷移する。この時点で
はタスク０及びタスク１がＲＥＡＤＹステートにあり、
タスク１の実行優先度がタスク０の実行優先度より高い
ので、タスク１がＲＥＡＤＹステートからＡＣＴＩＶＥ
ステートへ遷移する。そして、時刻ｔ６にＭＣコア１１
２の実行終了によりタスク２がＳＬＥＥＰステートから
ＲＥＡＤＹステートへ遷移する。これに伴い、その時点
までＡＣＴＩＶＥステートにあったタスク１がＲＥＡＤ
Ｙステートへ遷移する。この時点ではタスク０、タスク
１及びタスク２がＲＥＡＤＹステートにあり、タスク１
の実行優先度がタスク０及びタスク２の各々の実行優先
度より高いので、タスク１がＲＥＡＤＹステートからＡ
ＣＴＩＶＥステートへ戻る。タスク１はＭＤコア１１１
を再起動する。そして、時刻ｔ７にｔａｓｋ＿ｓｌｅｅ
ｐ命令によりタスク１がＡＣＴＩＶＥステートからＳＬ
ＥＥＰステートへ遷移する。この時点ではタスク０及び
タスク２がＲＥＡＤＹステートにあり、タスク２の実行
優先度がタスク０の実行優先度より高いので、タスク２
がＲＥＡＤＹステートからＡＣＴＩＶＥステートへ遷移
する。
いてタスクスイッチが発生する。図中のΔｔは、１回の
タスクスイッチにおけるオーバーヘッドを表している。
順を追って説明すると、時刻ｔ１より前に、タスク１は
ＭＤコア１１１を起動する。そして、時刻ｔ１にｔａｓ
ｋ＿ｓｌｅｅｐ命令によりタスク１がＡＣＴＩＶＥステ
ートからＳＬＥＥＰステートへ遷移する。この時点では
タスク０及びタスク２がＲＥＡＤＹステートにあり、タ
スク２の実行優先度がタスク０の実行優先度より高いの
で、タスク２がＲＥＡＤＹステートからＡＣＴＩＶＥス
テートへ遷移する。タスク２はＭＣコア１１２を起動す
る。そして、時刻ｔ２にｔａｓｋ＿ｓｌｅｅｐ命令によ
りタスク２がＡＣＴＩＶＥステートからＳＬＥＥＰステ
ートへ遷移する。この時点ではタスク０のみがＲＥＡＤ
Ｙステートにあるので、タスク０がＲＥＡＤＹステート
からＡＣＴＩＶＥステートへ遷移する。そして、時刻ｔ
３にＭＣコア１１２の実行終了によりタスク２がＳＬＥ
ＥＰステートからＲＥＡＤＹステートへ遷移する。これ
に伴い、その時点までＡＣＴＩＶＥステートにあったタ
スク０がＲＥＡＤＹステートへ遷移する。この時点では
タスク０及びタスク２がＲＥＡＤＹステートにあり、タ
スク２の実行優先度がタスク０の実行優先度より高いの
で、タスク２がＲＥＡＤＹステートからＡＣＴＩＶＥス
テートへ遷移する。タスク２はＭＣコア１１２を再起動
する。そして、時刻ｔ４にｔａｓｋ＿ｓｌｅｅｐ命令に
よりタスク２がＡＣＴＩＶＥステートからＳＬＥＥＰス
テートへ遷移する。この時点ではタスク０のみがＲＥＡ
ＤＹステートにあるので、タスク０がＲＥＡＤＹステー
トからＡＣＴＩＶＥステートへ遷移する。そして、時刻
ｔ５にＭＤコア１１１の実行終了によりタスク１がＳＬ
ＥＥＰステートからＲＥＡＤＹステートへ遷移する。こ
れに伴い、その時点までＡＣＴＩＶＥステートにあった
タスク０がＲＥＡＤＹステートへ遷移する。この時点で
はタスク０及びタスク１がＲＥＡＤＹステートにあり、
タスク１の実行優先度がタスク０の実行優先度より高い
ので、タスク１がＲＥＡＤＹステートからＡＣＴＩＶＥ
ステートへ遷移する。そして、時刻ｔ６にＭＣコア１１
２の実行終了によりタスク２がＳＬＥＥＰステートから
ＲＥＡＤＹステートへ遷移する。これに伴い、その時点
までＡＣＴＩＶＥステートにあったタスク１がＲＥＡＤ
Ｙステートへ遷移する。この時点ではタスク０、タスク
１及びタスク２がＲＥＡＤＹステートにあり、タスク１
の実行優先度がタスク０及びタスク２の各々の実行優先
度より高いので、タスク１がＲＥＡＤＹステートからＡ
ＣＴＩＶＥステートへ戻る。タスク１はＭＤコア１１１
を再起動する。そして、時刻ｔ７にｔａｓｋ＿ｓｌｅｅ
ｐ命令によりタスク１がＡＣＴＩＶＥステートからＳＬ
ＥＥＰステートへ遷移する。この時点ではタスク０及び
タスク２がＲＥＡＤＹステートにあり、タスク２の実行
優先度がタスク０の実行優先度より高いので、タスク２
がＲＥＡＤＹステートからＡＣＴＩＶＥステートへ遷移
する。
【００３２】従来の割り込み処理ルーチンを用いた時分
割方式のタスクスイッチを採用した場合の１回のタスク
スイッチにおけるオーバーヘッドは１０数マシンサイク
ルにもなるが、本発明に係るイベントドリブン方式のタ
スクスイッチを採用した場合の図７中のオーバーヘッド
Δｔは数マシンサイクルですむ。図６中の個々のマクロ
パイプラインピッチ期間において最大２０数回のタスク
スイッチが発生することを考えると、両方式間のオーバ
ーヘッドの差は更に大きくなる。本発明によるオーバー
ヘッドの短縮は、パイプラインピッチの短縮をも可能に
する。つまり、画像データの高速エンコードが達成可能
になるのである。
割方式のタスクスイッチを採用した場合の１回のタスク
スイッチにおけるオーバーヘッドは１０数マシンサイク
ルにもなるが、本発明に係るイベントドリブン方式のタ
スクスイッチを採用した場合の図７中のオーバーヘッド
Δｔは数マシンサイクルですむ。図６中の個々のマクロ
パイプラインピッチ期間において最大２０数回のタスク
スイッチが発生することを考えると、両方式間のオーバ
ーヘッドの差は更に大きくなる。本発明によるオーバー
ヘッドの短縮は、パイプラインピッチの短縮をも可能に
する。つまり、画像データの高速エンコードが達成可能
になるのである。
【００３３】以上のとおり、図１のＭＰＥＧ画像エンコ
ーダでは高速のタスクスイッチが実現される。また、時
間的にクリティカルな処理を実行するタスクに高い実行
優先度を設定しておくことで、正常な画像エンコード処
理を保証できる。しかも、いずれかのコアが実行終了し
たとき、該実行終了したコアに割り当てられたタスクの
ステートと、その時点まで実行中であったタスクのステ
ートとをいずれもＲＥＡＤＹステートに変更したうえ
で、ＲＥＡＤＹステートにある全てのタスクのうちで最
も高い実行優先度を有するタスクを次に実行すべきタス
クとして選択することとしたので、プライオリティエン
コーダ３３３の内部構成が簡略化される。更に、各タス
ク毎にプログラムを独立して記述することができるの
で、プログラミングが効率化され、デバッグにも有利で
ある。
ーダでは高速のタスクスイッチが実現される。また、時
間的にクリティカルな処理を実行するタスクに高い実行
優先度を設定しておくことで、正常な画像エンコード処
理を保証できる。しかも、いずれかのコアが実行終了し
たとき、該実行終了したコアに割り当てられたタスクの
ステートと、その時点まで実行中であったタスクのステ
ートとをいずれもＲＥＡＤＹステートに変更したうえ
で、ＲＥＡＤＹステートにある全てのタスクのうちで最
も高い実行優先度を有するタスクを次に実行すべきタス
クとして選択することとしたので、プライオリティエン
コーダ３３３の内部構成が簡略化される。更に、各タス
ク毎にプログラムを独立して記述することができるの
で、プログラミングが効率化され、デバッグにも有利で
ある。
【００３４】なお、本発明は画像デコーダなどの他のデ
ータ処理システムにも適用可能である。上記の例では全
てのハードウェアエンジン（コア）にタスクを１個ずつ
割り当てたが、タスクが割り当てられないコアがあって
もよいし、複数個のタスクを１個のコアに割り当てても
よい。１個のタスクが複数個のコアに同時に割り当てら
れることはない。
ータ処理システムにも適用可能である。上記の例では全
てのハードウェアエンジン（コア）にタスクを１個ずつ
割り当てたが、タスクが割り当てられないコアがあって
もよいし、複数個のタスクを１個のコアに割り当てても
よい。１個のタスクが複数個のコアに同時に割り当てら
れることはない。
【００３５】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、複数のタスクがそれぞれ対応するハードウェアエン
ジン（コア）に割り当てられた環境下で、その割り当て
を表す情報に基づいてハードウェアスケジューラでタス
クスイッチを制御することとしたので、高速のタスクス
イッチを実現することができる。
ば、複数のタスクがそれぞれ対応するハードウェアエン
ジン（コア）に割り当てられた環境下で、その割り当て
を表す情報に基づいてハードウェアスケジューラでタス
クスイッチを制御することとしたので、高速のタスクス
イッチを実現することができる。
【図１】本発明に係るＭＰＥＧ画像エンコーダの構成例
を示すブロック図である。
を示すブロック図である。
【図２】図１中のマイクロコントローラの詳細構成を示
すブロック図である。
すブロック図である。
【図３】図２中のタスクコントローラの詳細構成を示す
ブロック図である。
ブロック図である。
【図４】図１のエンコーダにおけるコアとタスクとの対
応関係を示す概念図である。
応関係を示す概念図である。
【図５】図１のエンコーダにおけるタスクのステート遷
移を示す概念図である。
移を示す概念図である。
【図６】図１中の５個のコアによるマクロブロックパイ
プライン処理を示すタイミング図である。
プライン処理を示すタイミング図である。
【図７】図６中の一部期間における３個のタスクの各々
のステート遷移の具体例を示すタイミング図である。
のステート遷移の具体例を示すタイミング図である。
【符号の説明】 １０１ マイクロコントローラ １１１ 動き検出器（ＭＤコア） １１２ 動き補償器（ＭＣコア） １１３ 離散コサイン変換器（ＤＣＴコア） １１４ 量子化器（Ｑコア） １１５ 可変長符号化器（ＶＬＣコア） １１６〜１１８ バッファメモリ ２０１ タスクコントローラ ２１１〜２１５ コアレジスタファイル ２１６ 共通レジスタファイル ３００ プロセッサ ３１０ タスク管理テーブル ３３０ スケジューラ ３３１ ステートコントローラ ３３２ 終了コア判定ユニット ３３３ プライオリティエンコーダ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−28323（ＪＰ，Ａ) インターフェース1995年１月号（ＣＱ 出版社）、ｐ．134〜146 Ｎａｔｉｏｎａｌ Ｔｅｃｈｎｉｃａ ｌ Ｒｅｐｏｒｔ、Ｖｏｌ．40、Ｎｏ. ６（1994年12月）、ｐ．122〜128（ＪＩ ＣＳＴ資料番号：Ｇ0474Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/46 G06F 15/16 G06F 9/38 G06T 1/00 H04N 7/24 ＪＩＣＳＴファイル（ＪＯＩＳ) ＣＳＤＢ（日本国特許庁)
Claims (16)
- 【請求項１】 複数のハードウェアエンジンと協働し
て、かつプログラムされた命令に従って、複数のタスク
をシーケンシャルに実行するためのプロセッサと、 前記複数のタスクの各々の実行状況を表すステート情報
と、前記複数のタスクの各々の実行優先度を表すプライ
オリティ情報と、前記複数のタスクの各々がいずれのハ
ードウェアエンジンに割り当てられているかを表す割り
当て情報とを含むタスク管理情報を記憶するためのタス
ク管理テーブルと、 前記タスク管理情報に基づいて前記プロセッサにタスク
スイッチをさせるためのスケジューラとを備え、 前記複数のハードウェアエンジンの各々は、前記プロセ
ッサによる起動に従ってデータ処理の実行を開始し、か
つ該データ処理の実行が終了すると前記スケジューラに
対して実行終了を知らせ、 前記スケジューラは、いずれかのハードウェアエンジン
の実行終了を検出した場合には前記プロセッサにタスク
スイッチをさせ、 前記複数のタスクの処理を、その内容に応じて、前記プ
ロセッサによりシーケンシャルに実行される部分と、前
記複数のハードウェアエンジンにより実行される部分と
に分割する構成とした ことを特徴とするマイクロコント
ローラ。 - 【請求項２】 請求項１記載のマイクロコントローラに
おいて、 前記複数のタスクの各々は、実行待ちを表す第１のステ
ートと、実行中を表す第２のステートと、割り当てられ
たハードウェアエンジンの実行終了待ちを表す第３のス
テートとを有することを特徴とするマイクロコントロー
ラ。 - 【請求項３】 請求項２記載のマイクロコントローラに
おいて、 前記プロセッサは、実行中のタスクにおいて該タスクに
割り当てられたハードウェアエンジンを起動した後に特
定の命令をデコードしたとき、該タスクのステートを前
記第２のステートから前記第３のステートへ変更するよ
うに前記ステート情報を更新する機能を有することを特
徴とするマイクロコントローラ。 - 【請求項４】 請求項２記載のマイクロコントローラに
おいて、 前記スケジューラは、 いずれかのハードウェアエンジンが実行終了したとき、
該ハードウェアエンジンに割り当てられたタスクを前記
タスク管理情報に基づいて判定するための判定ユニット
と、 前記判定ユニットにより起動されたとき、前記判定され
たタスクのステートを前記第３のステートから前記第１
のステートへ変更するように前記ステート情報を更新す
る機能を有するステートコントローラとを備えたことを
特徴とするマイクロコントローラ。 - 【請求項５】 請求項４記載のマイクロコントローラに
おいて、 前記ステートコントローラは、前記判定ユニットにより
起動されたとき、実行中のタスクのステートを前記第２
のステートから前記第１のステートへ変更するように前
記ステート情報を更新する機能を更に有することを特徴
とするマイクロコントローラ。 - 【請求項６】 請求項２記載のマイクロコントローラに
おいて、 前記スケジューラは、前記タスク管理情報に基づき、前
記第１のステートにあるタスクのうちで最も高い実行優
先度を有するタスクを次に実行すべきタスクとして選択
するためのプライオリティエンコーダを更に備えたこと
を特徴とするマイクロコントローラ。 - 【請求項７】 請求項６記載のマイクロコントローラに
おいて、 前記ステートコントローラは、前記プライオリティエン
コーダにより選択されたタスクのステートを前記第１の
ステートから前記第２のステートへ変更するように前記
ステート情報を更新する機能を更に有することを特徴と
するマイクロコントローラ。 - 【請求項８】 請求項１記載のマイクロコントローラに
おいて、 前記タスク管理テーブルは、前記タスクスイッチの時点
より前に実行されていたタスクに係る前記プロセッサの
資源を退避するための領域を有することを特徴とするマ
イクロコントローラ。 - 【請求項９】 請求項１記載のマイクロコントローラに
おいて、 前記複数のハードウェアエンジンの各々が互いに独立し
た作業領域として使用する複数のレジスタファイルを更
に備えたことを特徴とするマイクロコントローラ。 - 【請求項１０】 請求項１記載のマイクロコントローラ
において、 前記複数のハードウェアエンジンのうちの少なくとも２
個のハードウェアエンジンに共通の設定パラメータを記
憶するためのレジスタファイルを更に備えたことを特徴
とするマイクロコントローラ。 - 【請求項１１】 各々データ処理を実行するための複数
のハードウェアエンジンと、 前記複数のハードウェアエンジンを制御するためのマイ
クロコントローラとを備えたデータ処理システムであっ
て、 前記マイクロコントローラは、 前記複数のハードウェアエンジンと協働して、かつプロ
グラムされた命令に従って、複数のタスクをシーケンシ
ャルに実行するためのプロセッサと、 前記複数のタスクの各々の実行状況を表すステート情報
と、前記複数のタスクの各々の実行優先度を表すプライ
オリティ情報と、前記複数のタスクの各々がいずれのハ
ードウェアエンジンに割り当てられているかを表す割り
当て情報とを含むタスク管理情報を記憶するためのタス
ク管理テーブルと、 前記タスク管理情報に基づいて前記プロセッサにタスク
スイッチをさせるためのスケジューラとを備え、 前記複数のハードウェアエンジンの各々は、前記プロセ
ッサによる起動に従ってデータ処理の実行を開始し、か
つ該データ処理の実行が終了すると前記スケジューラに
対して実行終了を知らせ、 前記スケジューラは、いずれかのハードウェアエンジン
の実行終了を検出した場合には前記プロセッサにタスク
スイッチをさせ、 前記複数のタスクの処理を、その内容に応じて、前記プ
ロセッサによりシーケンシャルに実行される部分と、前
記複数のハードウェアエンジンにより実行される部分と
に分割する構成とした ことを特徴とするデータ処理シス
テム。 - 【請求項１２】 請求項１１記載のデータ処理システム
において、 前記複数のタスクの各々は、実行待ちを表す第１のステ
ートと、実行中を表す第２のステートと、割り当てられ
たハードウェアエンジンの実行終了待ちを表す第３のス
テートとを有することを特徴とするデータ処理システ
ム。 - 【請求項１３】 請求項１１記載のデータ処理システム
において、 前記複数のハードウェアエンジンは、各々ＭＰＥＧ画像
データのエンコードのための部分処理コアであることを
特徴とするデータ処理システム。 - 【請求項１４】 少なくとも１つのタスクがそれぞれ対
応するハードウェアエンジンに割り当てられ、その割り
当てを表す情報に基づいてスケジューラでタスクスイッ
チを制御するタスクスイッチの制御方法であって、各タスクの処理をその内容に応じて、プロセッサにより
シーケンシャルに実行される部分と、複数のハードウェ
アエンジンにより実行される部分とに分割し、 各ハードウェアエンジンは、前記プロセッサによる起動
に従ってデータ処理の実行を開始し、かつ該データ処理
の実行が終了すると前記スケジューラに対して実行終了
を知らせ、 各 タスクは、実行待ちを表す第１のステートと、実行中
を表す第２のステートと、割り当てられたハードウェア
エンジンの実行終了待ちを表す第３のステートとを有
し、前記スケジューラは、いずれかの ハードウェアエンジン
が実行終了したとき、前記プロセッサにタスクスイッチ
をさせるように、実行終了したハードウェアエンジンに
割り当てられたタスクのステートを前記第３のステート
から前記第１のステートへ変更することを特徴とするタ
スクスイッチの制御方法。 - 【請求項１５】 請求項１４記載のタスクスイッチの制
御方法において、 ハードウェアエンジンが実行終了したとき、実行中のタ
スクのステートを前記第２のステートから前記第１のス
テートへ変更することを特徴とするタスクスイッチの制
御方法。 - 【請求項１６】 複数のハードウェアエンジンと協働し
て、かつプログラムされた命令に従って、複数のタスク
をシーケンシャルに実行するためのプロセッサと、 前記複数のタスクの各々の実行状況を表すステート情報
と、前記複数のタスクの各々の実行優先度を表すプライ
オリティ情報と、前記複数のタスクの各々がいずれのハ
ードウェアエンジンに割り当てられているかを表す割り
当て情報とを含 むタスク管理情報を記憶するためのタス
ク管理テーブルと、 前記タスク管理情報に基づいて前記プロセッサにタスク
スイッチをさせるためのスケジューラと、 前記複数のハードウェアエンジンのうちの少なくとも２
個のハードウェアエンジンに共通の設定パラメータを記
憶するためのレジスタファイルとを備えたことを特徴と
するマイクロコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23805798A JP3007612B2 (ja) | 1997-09-01 | 1998-08-25 | マイクロコントローラ、データ処理システム及びタスクスイッチの制御方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-235625 | 1997-09-01 | ||
| JP23562597 | 1997-09-01 | ||
| JP23805798A JP3007612B2 (ja) | 1997-09-01 | 1998-08-25 | マイクロコントローラ、データ処理システム及びタスクスイッチの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11134203A JPH11134203A (ja) | 1999-05-21 |
| JP3007612B2 true JP3007612B2 (ja) | 2000-02-07 |
Family
ID=26532242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23805798A Expired - Fee Related JP3007612B2 (ja) | 1997-09-01 | 1998-08-25 | マイクロコントローラ、データ処理システム及びタスクスイッチの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3007612B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4058752B2 (ja) | 2001-12-11 | 2008-03-12 | 日本電気株式会社 | 携帯情報端末装置 |
| KR101160640B1 (ko) * | 2003-12-30 | 2012-06-28 | 삼성전자주식회사 | 데이터 처리 시스템 및 데이터 처리 방법 |
| KR100705955B1 (ko) | 2004-12-30 | 2007-04-11 | 지멘스 오토모티브 주식회사 | 자동차의 엔진 제어 방법 |
| KR100705956B1 (ko) | 2004-12-30 | 2007-04-11 | 지멘스 오토모티브 주식회사 | 자동차의 엔진 제어 방법 |
| CN1940858B (zh) * | 2005-09-26 | 2011-06-15 | 深圳市朗科科技股份有限公司 | 媒体播放装置上实现多任务的方法 |
| JP4610523B2 (ja) * | 2006-06-13 | 2011-01-12 | Ｏｋｉセミコンダクタ株式会社 | 動画処理装置 |
| JP4991453B2 (ja) * | 2007-08-30 | 2012-08-01 | キヤノン株式会社 | 符号化処理装置、符号化処理システム及び符号化処理装置の制御方法 |
| JP5056600B2 (ja) * | 2008-06-10 | 2012-10-24 | 富士通株式会社 | 画像復号装置 |
| US9270999B2 (en) | 2013-09-25 | 2016-02-23 | Apple Inc. | Delayed chroma processing in block processing pipelines |
| US9215472B2 (en) * | 2013-09-27 | 2015-12-15 | Apple Inc. | Parallel hardware and software block processing pipelines |
-
1998
- 1998-08-25 JP JP23805798A patent/JP3007612B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｎａｔｉｏｎａｌ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ、Ｖｏｌ．４０、Ｎｏ．６（１９９４年１２月）、ｐ．１２２〜１２８（ＪＩＣＳＴ資料番号：Ｇ０４７４Ａ） |
| インターフェース１９９５年１月号（ＣＱ出版社）、ｐ．１３４〜１４６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11134203A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100526213B1 (ko) | 마이크로 컨트롤러, 데이터처리 시스템 및 태스크 스위칭의제어방법 | |
| US6389446B1 (en) | Multi-processor system executing a plurality of threads simultaneously and an execution method therefor | |
| KR100649107B1 (ko) | 실시간 동작 수행방법 및 시스템 | |
| US6360243B1 (en) | Method, device and article of manufacture for implementing a real-time task scheduling accelerator | |
| US6430593B1 (en) | Method, device and article of manufacture for efficient task scheduling in a multi-tasking preemptive priority-based real-time operating system | |
| JP3007612B2 (ja) | マイクロコントローラ、データ処理システム及びタスクスイッチの制御方法 | |
| KR20050016170A (ko) | 실시간 동작 수행방법 및 시스템 | |
| US7412590B2 (en) | Information processing apparatus and context switching method | |
| US5526521A (en) | Method and system for process scheduling from within a current context and switching contexts only when the next scheduled context is different | |
| KR20050030871A (ko) | 실시간 동작 수행방법 및 시스템 | |
| JPWO2007029421A1 (ja) | 情報処理装置 | |
| JP2003263331A (ja) | マルチプロセッサシステム | |
| US20060168430A1 (en) | Apparatus and method for concealing switch latency | |
| JPS5833586B2 (ja) | 情報処理システム | |
| JP2002530734A (ja) | ジョブ並列プロセッサ | |
| EP2282265A1 (en) | A hardware task scheduler | |
| JP2000207202A (ja) | 制御装置およびデ―タ処理装置 | |
| CN1926514B (zh) | 从处理器中的并发物理线程的数目中去耦合逻辑线程的数目 | |
| US5148542A (en) | Multitask processing apparatus utilizing a central processing unit equipped with a micro-program memory which contains no software instructions | |
| Lam et al. | Performance guarantee for online deadline scheduling in the presence of overload | |
| US20030074389A1 (en) | Scheme for dynamic process network reconfiguration | |
| JPH04172570A (ja) | 画像信号のタスク分割並列処理方法 | |
| JPH07114518A (ja) | マルチプロセッサシステムにおけるタスクスケジューリング方式 | |
| JP2570198B2 (ja) | タイムスライスディスパッチングシステム | |
| JPH02254544A (ja) | マルチタスク型シーケンスプロセッサおよびその起動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |