JP3000915B2 - Adaptive A / D converter - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、適応型Ａ／Ｄ変換
装置に関し、特に制御可能なダイナミックレンジを有す
る適応型Ａ／Ｄ変換装置に関する。The present invention relates to an adaptive A / D converter, and more particularly to an adaptive A / D converter having a controllable dynamic range.

【０００２】[0002]

【従来の技術】Ａ／Ｄ変換装置とは、良く知られている
ように、アナログ入力信号をデジタル出力信号に変換す
る装置である。また、そのＡ／Ｄ変換装置の一つとし
て、アナログ入力信号をデジタル出力信号に適応的に変
換する適応型Ａ／Ｄ変換装置が知られている。このよう
な適応型Ａ／Ｄ変換装置は、制御可能なダイナミックレ
ンジを有しており、そのため、制御可能なダイナミック
レンジを広げる必要があるような用途に用いられてい
る。2. Description of the Related Art As is well known, an A / D converter is a device for converting an analog input signal into a digital output signal. As one of the A / D converters, an adaptive A / D converter that adaptively converts an analog input signal into a digital output signal is known. Such an adaptive A / D converter has a controllable dynamic range, and is therefore used in applications where it is necessary to extend the controllable dynamic range.

【０００３】既に、様々なタイプの適応型Ａ／Ｄ変換装
置が知られている。その一例として、図１２に示される
ような、特開平３−１２９５８５号（以下、引用例１）
に開示されているものが挙げられる。[0003] Various types of adaptive A / D converters are already known. As an example, Japanese Patent Application Laid-Open No. HEI 3-129585 (hereinafter referred to as Reference 1) as shown in FIG.
Which are disclosed in US Pat.

【０００４】引用例１は、物品２０を検出する物品検出
方式に関するものであり、この引用例１の物品検出方式
において、１０´として描かれた適応型Ａ／Ｄ変換装置
が用いられている。The cited example 1 relates to an article detecting method for detecting the article 20. In the article detecting method of the cited example 1, an adaptive A / D converter depicted as 10 'is used.

【０００５】この引用例１の適応型Ａ／Ｄ変換装置１０
´は、制御可能なダイナミックレンジを有しており、ア
ナログ入力電圧であるアナログ入力信号Ｖｉｎをアナロ
グ入力電圧に対応する出力数値であるデジタル出力信号
Ｄ´ｏｕｔに変換するものである。The adaptive A / D converter 10 of the cited reference 1
′ Has a controllable dynamic range and converts an analog input signal Vin, which is an analog input voltage, into a digital output signal D′ out, which is an output numerical value corresponding to the analog input voltage.

【０００６】引用例１の物品検出方式は、予め外乱光を
モニターし、光電変換ユニットの感度とＡ／Ｄ変換ユニ
ットに対する基準電圧を選択することで、高電源を用い
ずにダイナミックレンジを拡張し、外乱光強度が強い場
合にも適切に反射光強度から物品を検出しているもので
ある。In the article detection system of the cited reference 1, the dynamic range is extended without using a high power supply by monitoring disturbance light in advance and selecting the sensitivity of the photoelectric conversion unit and the reference voltage for the A / D conversion unit. Also, even when the intensity of disturbance light is high, the article is appropriately detected from the intensity of the reflected light.

【０００７】引用例１の物品検出方式は、物品２０を含
んだ検出領域に検出光を発光する発光ユニット２１と、
検出領域からの反射光を受けて受光量を示す受光信号を
生成する受光ユニット２２と、受光信号を光電変換し
て、アナログ入力信号Ｖｉｎを生成する光電変換ユニッ
ト２２ａとを備えている。ここで、光電変換ユニット２
２ａは、複数の感度レベルを有している。また、アナロ
グ入力信号Ｖｉｎは、適応型Ａ／Ｄ変換装置１０´に供
給される。In the article detection system of the cited reference 1, a light emitting unit 21 that emits detection light to a detection area including an article 20 includes:
The light receiving unit 22 includes a light receiving unit 22 that receives a reflected light from the detection area and generates a light receiving signal indicating a light receiving amount, and a photoelectric conversion unit 22a that photoelectrically converts the light receiving signal to generate an analog input signal Vin. Here, the photoelectric conversion unit 2
2a has a plurality of sensitivity levels. Further, the analog input signal Vin is supplied to the adaptive A / D converter 10 '.

【０００８】適応型Ａ／Ｄ変換装置１０´は、基準電圧
生成ユニット１１´とＡ／Ｄ変換ユニット１２´と、制
御ユニット１３´とから構成される。[0008] The adaptive A / D converter 10 'comprises a reference voltage generation unit 11', an A / D conversion unit 12 ', and a control unit 13'.

【０００９】詳しくは、基準電圧生成ユニット１１´
は、複数の基準電圧を有しており、選択された基準電圧
として、その複数の基準電圧の内の一つを出力する。More specifically, the reference voltage generation unit 11 '
Has a plurality of reference voltages, and outputs one of the plurality of reference voltages as a selected reference voltage.

【００１０】また、Ａ／Ｄ変換ユニット１２´は、その
選択された基準電圧に基づいて、アナログ入力信号Ｖｉ
ｎをデジタル出力信号Ｄ´ｏｕｔに変換する。[0010] The A / D conversion unit 12 'receives the analog input signal Vi based on the selected reference voltage.
n into a digital output signal D'out.

【００１１】このように基準電圧を選択することによ
り、結果として、制御可能なダイナミックレンジを変え
ることができる。By selecting the reference voltage in this manner, the controllable dynamic range can be changed as a result.

【００１２】また、Ａ／Ｄ変換ユニット１２´から出力
されたデジタル出力信号Ｄ´ｏｕｔは、制御ユニット１
３´に供給される。制御ユニット１３´は、このデジタ
ル出力信号Ｄ´ｏｕｔを参照して受光量の変化量を検出
し、物品を検出する。The digital output signal D'out output from the A / D conversion unit 12 'is
3 '. The control unit 13 'detects a change in the amount of received light with reference to the digital output signal D'out, and detects an article.

【００１３】制御部１３´は、前述した物品２０の検出
をするために、外乱光の強度に対するデジタル出力信号
Ｄ´ｏｕｔをモニターし、光電変換ユニット２２ａにお
ける複数の感度レベルの内の一つと基準電圧生成ユニッ
ト１１´における複数の基準電圧の内の一つとを選択す
る。The control unit 13 'monitors the digital output signal D'out with respect to the intensity of disturbance light in order to detect the above-described article 20, and uses one of a plurality of sensitivity levels in the photoelectric conversion unit 22a as a reference. One of the plurality of reference voltages in the voltage generation unit 11 'is selected.

【００１４】このような構成を有する物品検出方式にお
いては、高電源を用いずに制御可能なダイナミックレン
ジを広げることができ、外乱光強度が強い場合にも適切
に反射光強度から物品２０を検出することができる。外
乱光強度が強いときは、光電変換ユニット２２ａは低感
度レベルに切り換えられ、Ａ／Ｄ変換ユニット１２´
は、基準電圧生成ユニット１１´から低基準電圧が供給
されて、ダイナミックレンジを拡張する。In the article detection system having such a configuration, the controllable dynamic range can be expanded without using a high power supply, and the article 20 can be appropriately detected from the reflected light intensity even when the disturbance light intensity is high. can do. When the disturbance light intensity is high, the photoelectric conversion unit 22a is switched to a low sensitivity level, and the A / D conversion unit 12 '
Is supplied with a low reference voltage from the reference voltage generation unit 11 'to extend the dynamic range.

【００１５】また、他の適応型Ａ／Ｄ変換装置の例とし
て、図１３に示されるような、特開昭６３−２５０９１
８号（以下、引用例２）に開示されているものが挙げら
れる。FIG. 13 shows another example of an adaptive A / D converter, as shown in FIG.
No. 8 (hereinafter referred to as Reference 2).

【００１６】図示された適応型Ａ／Ｄ変換装置１０''
は、基準電圧生成ユニット１１''と、Ａ／Ｄ変換ユニッ
ト１２''と、制御部１３''とを備えている。基準電圧生
成ユニット１１''は、後述するように、制御可能な基準
電圧を生成する。制御可能な基準電圧は、アナログ入力
信号Ｖｉｎが供給されたＡ／Ｄ変換ユニット１２''に供
給される。Ａ／Ｄ変換ユニット１２''は、制御可能な基
準電圧を参照してアナログ入力信号Ｖｉｎを（ｉ＋１）
ビットのＤ０〜Ｄｉからなるデジタル出力信号Ｄ''ｏｕ
ｔに変換する。ここで、ｉは正の数である。デジタル出
力信号Ｄ''ｏｕｔは制御部１３''に対して供給される。
制御ユニット１３''は、後述するように、基準電圧生成
ユニット１１''に制御信号を供給することにより基準電
圧生成ユニット１１''の制御可能な基準電圧を制御す
る。The illustrated adaptive A / D converter 10 ''
Includes a reference voltage generation unit 11 ″, an A / D conversion unit 12 ″, and a control unit 13 ″. The reference voltage generation unit 11 ″ generates a controllable reference voltage, as described later. The controllable reference voltage is supplied to the A / D conversion unit 12 ″ supplied with the analog input signal Vin. The A / D conversion unit 12 ″ converts the analog input signal Vin to (i + 1) with reference to the controllable reference voltage.
A digital output signal D "ou consisting of bits D0 to Di
Convert to t. Here, i is a positive number. The digital output signal D "out is supplied to the control unit 13".
The control unit 13 ″ controls a controllable reference voltage of the reference voltage generation unit 11 ″ by supplying a control signal to the reference voltage generation unit 11 ″ as described later.

【００１７】更に詳しくは、基準電圧生成ユニット１
１''は、第１及び第２の上限基準電圧ＶＨ１及びＶＨ２
並びに第１及び第２の下限基準電圧ＶＬ１及びＶＬ２を
有しているか供給されている。図１４に示されるよう
に、第１の上限基準電圧ＶＨ１は比較的高い正の電圧で
あり、一方、第２の上限基準電圧ＶＨ２は第１の上限基
準電圧ＶＨ１より低い正の電圧である。また、第１の下
限基準電圧ＶＬ１は比較的低い負の電圧であり、一方、
第２の下限基準電圧ＶＬ２は第１の下限基準電圧ＶＬ１
より高い負の電圧である。更に、第１の上限基準電圧Ｖ
Ｈ１及び第１の下限基準電圧ＶＬ１は、第１の絶対値を
有しており、一方、第２の上限基準電圧ＶＨ２及び第２
の下限基準電圧ＶＬ２は、第１の絶対値より小さい第２
の絶対値を有している。基準電圧生成ユニット１１''
は、第１乃至第４のｐチャネルＭＯＳ型電界効果トラン
ジスタ（ＭＯＳＦＥＴ）Ｑ１、Ｑ２、Ｑ３、及びＱ４並
びに第１乃至第４のｎチャネルＭＯＳＦＥＴ Ｑ５、Ｑ
６、Ｑ７、及びＱ８からなる基準電圧スイッチ回路を備
えている。第１のｐチャネルＭＯＳＦＥＴ Ｑ１及び第
１のｎチャネルＭＯＳＦＥＴ Ｑ５は互いに並列に接続
され、第２の上限基準電圧ＶＨ２を与えられており、ま
た、第２のｐチャネルＭＯＳＦＥＴ Ｑ２及び第２のｎ
チャネルＭＯＳＦＥＴ Ｑ６は互いに並列に接続され、
第１の上限基準電圧ＶＨ１を与えられている。同様に、
第３のｐチャネルＭＯＳＦＥＴ Ｑ３及び第３のｎチャ
ネルＭＯＳＦＥＴ Ｑ７は互いに並列に接続され、第２
の下限基準電圧ＶＬ２を与えられており、また、第４の
ｐチャネルＭＯＳＦＥＴ Ｑ４及び第４のｎチャネルＭ
ＯＳＦＥＴ Ｑ８は互いに並列に接続され、第１の下限
基準電圧ＶＬ１を与えられている。このような構成を有
する基準電圧生成ユニット１１''は、制御可能な基準電
圧として、一対の第１の上限基準電圧ＶＨ１及び第１の
下限基準電圧ＶＬ１を出力するか、若しくは、一対の第
２の上限基準電圧ＶＨ２及び第２の下限基準電圧ＶＬ２
を出力する。More specifically, the reference voltage generation unit 1
1 ″ is the first and second upper limit reference voltages VH1 and VH2
And has or is supplied with first and second lower reference voltages VL1 and VL2. As shown in FIG. 14, the first upper limit reference voltage VH1 is a relatively high positive voltage, while the second upper limit reference voltage VH2 is a positive voltage lower than the first upper limit reference voltage VH1. Further, the first lower reference voltage VL1 is a relatively low negative voltage, while
The second lower reference voltage VL2 is equal to the first lower reference voltage VL1.
Higher negative voltage. Further, the first upper limit reference voltage V
H1 and the first lower reference voltage VL1 have a first absolute value, while the second upper reference voltage VH2 and the second
Is lower than the first absolute value.
Has the absolute value of Reference voltage generation unit 11 ''
Are first to fourth p-channel MOS field effect transistors (MOSFETs) Q1, Q2, Q3, and Q4, and first to fourth n-channel MOSFETs Q5, Q
6, a reference voltage switch circuit composed of Q7 and Q8. The first p-channel MOSFET Q1 and the first n-channel MOSFET Q5 are connected in parallel with each other, are given a second upper-limit reference voltage VH2, and have a second p-channel MOSFET Q2 and a second n-channel MOSFET Q5.
The channel MOSFETs Q6 are connected in parallel with each other,
A first upper reference voltage VH1 is provided. Similarly,
The third p-channel MOSFET Q3 and the third n-channel MOSFET Q7 are connected in parallel with each other,
And a fourth p-channel MOSFET Q4 and a fourth n-channel M
OSFETs Q8 are connected in parallel with each other and are provided with a first lower reference voltage VL1. The reference voltage generation unit 11 ″ having such a configuration outputs a pair of first upper reference voltage VH1 and first lower reference voltage VL1 as a controllable reference voltage, or outputs a pair of second lower reference voltage VL1 as a controllable reference voltage. Upper reference voltage VH2 and second lower reference voltage VL2
Is output.

【００１８】次に、Ａ／Ｄ変換ユニット１２''について
詳しく説明する。Next, the A / D conversion unit 12 '' will be described in detail.

【００１９】Ａ／Ｄ変換ユニット１２''は、アナログ入
力信号Ｖｉｎが入力される入力端子１２ａ及びデジタル
出力信号Ｄ''ｏｕｔを出力する出力端子１２ｂを有して
おり、また、下限基準電圧を入力する下限基準電圧入力
端子１２ｃ及び上限基準電圧を入力する上限基準電圧入
力端子１２ｄを有している。更に、Ａ／Ｄ変換ユニット
１２''は、第１乃至第ｎ＋１の抵抗Ｒ１〜Ｒｎ＋１が直
列に接続されてなる抵抗ラダー回路１２１''を備えてい
る。ここで、ｎは２以上の正の整数である。第１の抵抗
Ｒ１は、一端を上限基準電圧入力端子１２ｄに接続さ
れ、また、第ｎ＋１の抵抗Ｒｎ＋１は、一端を下限基準
電圧入力端子１２ｃに接続されている。更に、抵抗ラダ
ー回路１２１''は、上限基準電圧及び下限基準電圧との
差の電圧を第１乃至第ｎ＋１の抵抗Ｒ１〜Ｒｎ＋１で分
圧して、基準電位Ｖ１〜Ｖｎを生成する。Ａ／Ｄ変換ユ
ニット１２''は、更に、第１乃至第ｎの電圧比較回路Ｖ
Ｃ１〜ＶＣｎからなる電圧比較部１２２''を備えてい
る。第１乃至第ｎの電圧比較回路ＶＣ１〜ＶＣｎは、夫
々、第１乃至第ｎの基準電位Ｖ１〜Ｖｎが入力される入
力端子と、該入力端子とは別の入力端子であってアナロ
グ入力信号Ｖｉｎが夫々入力される入力端子とを有して
いる。また、第１乃至第ｎの電圧比較回路ＶＣ１〜ＶＣ
ｎは、夫々反転出力信号を出力する反転出力端子と非反
転出力信号を出力する非反転出力端子とを有している。
第１乃至第ｎの電圧比較回路ＶＣ１〜ＶＣｎから出力さ
れる反転出力信号及び非反転出力信号は、エンコーダ１
２３''に入力される。エンコーダ１２３''は、第１乃至
第ｎの電圧比較回路ＶＣ１〜ＶＣｎから出力された反転
出力信号及び非反転出力信号をエンコードして、デジタ
ル出力信号Ｄ''ｏｕｔを出力する。The A / D conversion unit 12 '' has an input terminal 12a for inputting an analog input signal Vin and an output terminal 12b for outputting a digital output signal D''out. It has a lower reference voltage input terminal 12c for inputting and an upper reference voltage input terminal 12d for inputting an upper reference voltage. Further, the A / D conversion unit 12 ″ includes a resistance ladder circuit 121 ″ in which first to (n + 1) th resistors R1 to Rn + 1 are connected in series. Here, n is a positive integer of 2 or more. One end of the first resistor R1 is connected to the upper limit reference voltage input terminal 12d, and one end of the (n + 1) th resistor Rn + 1 is connected to the lower limit reference voltage input terminal 12c. Further, the resistance ladder circuit 121 ″ divides a voltage having a difference between the upper limit reference voltage and the lower limit reference voltage by the first to (n + 1) th resistors R1 to Rn + 1 to generate reference potentials V1 to Vn. The A / D conversion unit 12 ″ further includes the first to n-th voltage comparison circuits V
A voltage comparison unit 122 ″ including C1 to VCn is provided. The first to n-th voltage comparison circuits VC1 to VCn are an input terminal to which the first to n-th reference potentials V1 to Vn are input, and an input terminal different from the input terminal, respectively. And an input terminal to which each Vin is input. Further, the first to n-th voltage comparison circuits VC1 to VC
n has an inverted output terminal for outputting an inverted output signal and a non-inverted output terminal for outputting a non-inverted output signal.
The inverted output signal and the non-inverted output signal output from the first to n-th voltage comparison circuits VC1 to VCn are
23 ''. The encoder 123 ″ encodes the inverted output signal and the non-inverted output signal output from the first to n-th voltage comparison circuits VC1 to VCn, and outputs a digital output signal D ″ out.

【００２０】次に、制御部１３''について詳細に説明す
る。Next, the control unit 13 ″ will be described in detail.

【００２１】制御部１３''は、デジタル出力信号Ｄ''ｏ
ｕｔが入力されるレンジ制御回路１３１''を備えてい
る。レンジ制御回路１３１''はデジタル出力信号をモニ
ターして、レンジ制御信号ｒｃ（＋）を生成する。詳し
くは、レンジ制御回路１３１''は、アナログ入力信号の
振幅が第２の上限基準電圧及び第２の下限基準電圧の絶
対値である第２の絶対値を越えた場合、論理ロウレベル
を示すレンジ制御信号ｒｃ（＋）を出力し、アナログ入
力信号の振幅が第２の上限基準電圧及び第２の下限基準
電圧の絶対値である第２の絶対値より小さい場合、論理
ハイレベルを示すレンジ制御信号ｒｃ（＋）を出力す
る。更に、制御部１３''はレンジ制御信号ｒｃ（＋）を
反転レンジ制御信号ｒｃ（−）に反転する反転回路Ｎ１
を備えている。これらのレンジ制御信号ｒｃ（＋）及び
反転レンジ制御信号ｒｃ（−）は、基準電圧生成ユニッ
ト１１''内の基準電圧スイッチ回路に供給される。更
に、レンジ制御信号ｒｃ（＋）は、デジタル出力信号
Ｄ''ｏｕｔと共に、デジタル付加出力信号ＤＣとして、
受けて側（図示せず）に供給される。特に、レンジ制御
信号ｒｃ（＋）は、第２及び第４のｐチャネルＭＯＳＦ
ＥＴ Ｑ２及びＱ４並びに第１及び第３のｎチャネルＭ
ＯＳＦＥＴ Ｑ５及びＱ７に供給され、また、反転レン
ジ制御信号ｒｃ（−）は、第１及び第３のｐチャネルＭ
ＯＳＦＥＴ Ｑ１及びＱ３並びに第２及び第４のｎチャ
ネルＭＯＳＦＥＴ Ｑ６及びＱ８に供給される。The control unit 13 ″ receives a digital output signal D ″ o
A range control circuit 131 ″ to which ut is input is provided. The range control circuit 131 ″ monitors the digital output signal and generates a range control signal rc (+). Specifically, when the amplitude of the analog input signal exceeds the second absolute value that is the absolute value of the second upper-limit reference voltage and the second lower-limit reference voltage, the range control circuit 131 ″ provides a range indicating a logical low level. A control signal rc (+) is output, and when the amplitude of the analog input signal is smaller than the second absolute value which is the absolute value of the second upper reference voltage and the second lower reference voltage, range control indicating a logical high level The signal rc (+) is output. Furthermore, the control unit 13 ″ inverts the range control signal rc (+) to an inverted range control signal rc (−).
It has. The range control signal rc (+) and the inverted range control signal rc (-) are supplied to a reference voltage switch circuit in the reference voltage generation unit 11 ″. Further, the range control signal rc (+) is output as a digital additional output signal DC together with the digital output signal D ″ out.
It is supplied to the receiving side (not shown). In particular, the range control signal rc (+) is supplied to the second and fourth p-channel MOSFs.
ET Q2 and Q4 and first and third n-channel M
The inverted range control signal rc (-) supplied to the OSFETs Q5 and Q7 is supplied to the first and third p-channel M
OSFETs Q1 and Q3 and second and fourth n-channel MOSFETs Q6 and Q8.

【００２２】次に図１４を用いて、図１３に示されるＡ
／Ｄ変換装置の動作を詳細に説明する。まず、アナログ
入力信号Ｖｉｎの振幅が第２の上限基準電圧ＶＨ２及び
第２の下限基準電圧ＶＬ２の有する相対的に小さい絶対
値を越える場合、レンジ制御信号ｒｃ（＋）は論理ロウ
レベルに設定される。一方、アナログ入力信号Ｖｉｎの
振幅が第２の上限基準電圧ＶＨ２及び第２の下限基準電
圧ＶＬ２の有する相対的に小さい絶対値より小さい場
合、レンジ制御信号ｒｃ（＋）は論理ハイレベルに設定
される。その結果、抵抗ラダー回路１２１''に対して、
相対的に大きい絶対値を有する上限基準電圧又は相対的
に小さい絶対値を有する下限基準電圧が供給されること
になるため、Ａ／Ｄ変換回路１０''は、ハイレベル又は
ロウレベルのダイナミックレンジをもつことになる。Next, referring to FIG. 14, A shown in FIG.
The operation of the / D converter will be described in detail. First, when the amplitude of the analog input signal Vin exceeds a relatively small absolute value of the second upper reference voltage VH2 and the second lower reference voltage VL2, the range control signal rc (+) is set to a logic low level. . On the other hand, when the amplitude of the analog input signal Vin is smaller than the relatively small absolute values of the second upper reference voltage VH2 and the second lower reference voltage VL2, the range control signal rc (+) is set to a logic high level. You. As a result, for the resistance ladder circuit 121 ″,
Since the upper reference voltage having a relatively large absolute value or the lower reference voltage having a relatively small absolute value is supplied, the A / D conversion circuit 10 ″ has a high-level or low-level dynamic range. Will have.

【００２３】このように、Ａ／Ｄ変換回路１０''は、基
準電位を生成する抵抗ラダー回路１２１''の両側から基
準電圧を供給して、基準電圧の電圧値をアナログ入力信
号Ｖｉｎに従って変えることにより、ダイナミックレン
ジを任意に設定することができると共に高感度及び低コ
ストを実現することができる。As described above, the A / D conversion circuit 10 ″ supplies the reference voltage from both sides of the resistance ladder circuit 121 ″ that generates the reference potential, and changes the voltage value of the reference voltage according to the analog input signal Vin. Thereby, the dynamic range can be arbitrarily set, and high sensitivity and low cost can be realized.

【００２４】[0024]

【発明が解決しようとする課題】しかしながら、上述し
た従来の適応型Ａ／Ｄ変換装置には、夫々、以下のよう
な問題点があった。However, the above-mentioned conventional adaptive A / D converters have the following problems, respectively.

【００２５】まず、引用例１の適応型Ａ／Ｄ変換装置１
０´においては、制御可能なダイナミックレンジをリア
ルタイムに変化することが出来ないという問題があっ
た。これは、制御部１３´が外乱光の強度に対するデジ
タル出力信号Ｄ´ｏｕｔをモニターして、物品の検出を
しなければならないためである。First, the adaptive A / D converter 1 of the cited example 1
At 0 ', there is a problem that the controllable dynamic range cannot be changed in real time. This is because the control unit 13 'must detect the article by monitoring the digital output signal D'out corresponding to the intensity of the disturbance light.

【００２６】また、Ａ／Ｄ変換ユニット１２´は、デジ
タル出力信号Ｄ´ｏｕｔとして、アナログ入力信号Ｖｉ
ｎの入力相対レベルを示す信号を単に生成するだけであ
る。これは、基準電圧生成ユニット１１´からＡ／Ｄ変
換ユニット１２´に対して上限基準電圧が供給されるこ
とにより、適応型Ａ／Ｄ変換装置１０´のダイナミック
レンジが拡張された場合、デジタル出力信号Ｄ´ｏｕｔ
が比較的大きい量子化誤差を有しているためである。言
い換えると、デジタル出力信号Ｄ´ｏｕｔは、上限基準
電圧がＡ／Ｄ変換ユニット１２´に供給される場合、比
較的広い量子化幅を有していると言える。ここで、入力
相対数値は、入力仮想数値又は入力論理数値とも呼ばれ
る。それに伴い、入力相対レベルは、入力仮想レベル又
は入力論理レベルとも呼ばれる。The A / D conversion unit 12 'outputs an analog input signal Vi as a digital output signal D'out.
It simply generates a signal indicating the input relative level of n. This is because when the dynamic range of the adaptive A / D converter 10 'is expanded by supplying the upper limit reference voltage from the reference voltage generation unit 11' to the A / D conversion unit 12 ', the digital output is reduced. Signal D'out
Has a relatively large quantization error. In other words, it can be said that the digital output signal D'out has a relatively wide quantization width when the upper-limit reference voltage is supplied to the A / D conversion unit 12 '. Here, the input relative numerical value is also called an input virtual numerical value or an input logical numerical value. Accordingly, the input relative level is also called an input virtual level or an input logic level.

【００２７】更に、デジタル出力信号Ｄ´ｏｕｔは、単
に、入力相対数値を示しているだけであるため、デジタ
ル出力信号Ｄ´ｏｕｔを受けている制御部１３´は、ア
ナログ入力信号の入力絶対レベルを表す入力絶対数値を
必ず算出しなければならない。結果として、制御部１３
´は、入力絶対数値を算出するために、大きいオーバー
ヘッドを有することになる。ここで入力絶対数値は、入
力現実数値又は入力物理数値とも呼ばれる。それに伴
い、入力絶対レベルは、入力現実レベル又は入力物理レ
ベルとも呼ばれる。Further, since the digital output signal D'out merely indicates an input relative numerical value, the control unit 13 'receiving the digital output signal D'out outputs the input absolute level of the analog input signal. Must be calculated. As a result, the control unit 13
'Has a large overhead for calculating the input absolute value. Here, the input absolute numerical value is also called an input real numerical value or an input physical numerical value. Accordingly, the input absolute level is also called an input actual level or an input physical level.

【００２８】次に、引用例２の適応型Ａ／Ｄ変換装置１
０''においては、ダイナミックレンジを拡張する場合、
粗い量子化分解能を有しているか、又は、デジタル出力
信号Ｄ''ｏｕｔが比較的大きい量子化誤差を有している
という問題があった。これは、相対的に大きい絶対値を
有する一対の上限及び下限基準電圧が抵抗ラダー回路１
２１''の両側に供給されることにより、第１乃至第ｎの
電圧比較器ＶＣ１〜ＶＣｎが広い電位間隔を有した第１
乃至第ｎの基準電位Ｖ１〜Ｖｎを供給してしまうためで
ある。Next, the adaptive A / D converter 1 of Reference 2
At 0 '', when extending the dynamic range,
There is a problem in that the digital output signal D ″ out has a relatively large quantization error, or that the digital output signal D ″ out has a relatively large quantization error. This is because a pair of upper and lower reference voltages having a relatively large absolute value
21 ″, the first to n-th voltage comparators VC1 to VCn are connected to the first voltage comparator VC1 having a wide potential interval.
This is because the nth reference potentials V1 to Vn are supplied.

【００２９】また、デジタル出力信号Ｄ''ｏｕｔは、ア
ナログ入力信号Ｖｉｎの入力相対レベル（入力仮想レベ
ル若しくは入力論理レベル）を表す入力相対数値（入力
仮想数値若しくは入力論理数値）を単に示すだけであ
る。従って、デジタル出力信号Ｄ''ｏｕｔを受ける受け
て側（図示せず）は付加デジタル出力信号ＤＣに応じ
て、入力絶対数値（入力仮想数値又は入力論理数値）を
アナログ入力信号Ｖｉｎの入力絶対レベル（入力現実レ
ベル又は入力物理レベル）を表す入力絶対数値（入力現
実数値又は入力物理数値）に修正（又は変換）するため
に、必ず複雑な修正操作（又は変換操作）を行わなけれ
ばならない。The digital output signal D ″ out merely indicates an input relative numerical value (input virtual numerical value or input logical numerical value) representing the input relative level (input virtual level or input logical level) of the analog input signal Vin. is there. Therefore, the receiving side (not shown) receiving the digital output signal D ″ out converts the input absolute value (input virtual value or input logical value) into the input absolute level of the analog input signal Vin according to the additional digital output signal DC. In order to correct (or convert) to an input absolute numerical value (input real numerical value or input physical numerical value) representing the (input actual level or input physical level), a complicated correction operation (or conversion operation) must be performed.

【００３０】更に、Ａ／Ｄ変換装置のダイナミックレン
ジが拡張された場合、算出した結果として得られた入力
相対数値（入力仮想数値又は入力論理数値）は低精度を
有している。Further, when the dynamic range of the A / D converter is expanded, the input relative numerical values (input virtual numerical values or input logical numerical values) obtained as a result of the calculation have low precision.

【００３１】本発明の目的は、以上の問題点を解決すべ
く、アナログ入力電圧であるアナログ入力信号をアナロ
グ入力電圧に応じた出力数値であるデジタル出力信号に
適応的に変換する適応型Ａ／Ｄ変換装置であって、制御
可能なダイナミックレンジが拡張された場合にも、一定
の量子化誤差を有するデジタル出力信号を常に出力する
ことができる適応型Ａ／Ｄ変換装置を提供することにあ
る。An object of the present invention is to solve the above problems by adaptively converting an analog input signal, which is an analog input voltage, to a digital output signal, which is an output value corresponding to the analog input voltage. It is an object of the present invention to provide an adaptive A / D converter that can always output a digital output signal having a constant quantization error even when a controllable dynamic range is extended. .

【００３２】また、本発明の他の目的は、リアルタイム
に制御可能なダイナミックレンジを変えることができる
前記適応型Ａ／Ｄ変換装置を提供することにある。Another object of the present invention is to provide an adaptive A / D converter capable of changing a dynamic range which can be controlled in real time.

【００３３】また、本発明の他の目的は、アナログ入力
信号の入力絶対レベルを表す入力絶対数値を示すデジタ
ル出力信号を出力できる前記適応型Ａ／Ｄ変換装置を提
供することにある。Another object of the present invention is to provide an adaptive A / D converter capable of outputting a digital output signal indicating an absolute input value representing an absolute input level of an analog input signal.

【００３４】[0034]

【課題を解決するための手段】本発明によれば、制御可
能な基準電圧として、制御信号に応じた所定の電圧差を
有する一対の下限及び上限基準電圧を生成する基準電圧
生成ユニットを備えた適応型Ａ／Ｄ変換装置が得られ
る。According to the present invention, there is provided a reference voltage generating unit for generating, as a controllable reference voltage, a pair of lower and upper reference voltages having a predetermined voltage difference according to a control signal. An adaptive A / D converter is obtained.

【００３５】また、前記適応型Ａ／Ｄ変換装置は、アナ
ログ入力信号を供給され、且つ、前記基準電圧生成ユニ
ットに接続された主Ａ／Ｄ変換ユニット、及び前記主Ａ
／Ｄ変換ユニット及び基準電圧生成ユニットに接続され
た制御部を備えている。Further, the adaptive A / D converter is supplied with an analog input signal and is connected to the reference voltage generating unit.
A control unit connected to the / D conversion unit and the reference voltage generation unit;

【００３６】ここで、該主Ａ／Ｄ変換ユニットは、前記
下限及び上限基準電圧に基づいて、前記アナログ入力信
号をアナログ入力信号の入力基準レベルからみた入力相
対レベルを表す入力相対数値を示す原デジタル信号に変
換する。尚、前記原デジタル信号は一定の量子化誤差を
有している。また、該制御部は、前記原デジタル信号に
基づいて、前記基準電圧生成ユニットに前記制御信号を
供給することにより、前記下限及び上限基準電圧を制御
する。In this case, the main A / D conversion unit converts the analog input signal into an input relative numerical value representing an input relative level as viewed from an input reference level of the analog input signal, based on the lower limit and upper limit reference voltages. Convert to digital signal. The original digital signal has a certain quantization error. The control unit controls the lower and upper limit reference voltages by supplying the control signal to the reference voltage generation unit based on the original digital signal.

【００３７】従って、前記アナログ入力信号の前記アナ
ログ入力電圧は常に、前記下限基準電圧と上限基準電圧
との間で規定される観測許容レンジ内にあることにな
る。Therefore, the analog input voltage of the analog input signal is always within the observation allowable range defined between the lower reference voltage and the upper reference voltage.

【００３８】更に、好ましくは、前記適応型Ａ／Ｄ変換
装置は、前記主Ａ／Ｄ変換ユニット及び前記基準電圧生
成ユニットに接続された修正部を備えている。前記修正
部は、前記制御可能な基準電圧に基づいて、前記原デジ
タル信号を前記アナログ入力信号の入力絶対レベルを表
す入力絶対数値を示す修正されたデジタル信号に修正す
る。ここで、前記入力絶対レベルは、前記入力相対レベ
ルと前記入力基準レベルとの和に等しい。また、前記修
正部は、前記デジタル出力信号として前記修正されたデ
ジタル信号を出力する。Further, preferably, the adaptive A / D conversion device includes a correction unit connected to the main A / D conversion unit and the reference voltage generation unit. The correction unit corrects the original digital signal into a corrected digital signal indicating an input absolute value indicating an input absolute level of the analog input signal based on the controllable reference voltage. Here, the input absolute level is equal to the sum of the input relative level and the input reference level. Further, the correcting unit outputs the corrected digital signal as the digital output signal.

【００３９】従って、前記適応型Ａ／Ｄ変換装置は、前
記アナログ入力信号の振幅が急激に変化するような場合
にも、常に、前記一定の量子化誤差を有する前記デジタ
ル出力信号を出力することができる。また、これによ
り、前記適応型Ａ／Ｄ変換装置は、見掛上、ダイナミッ
クレンジを拡張することになる。Therefore, the adaptive A / D converter always outputs the digital output signal having the fixed quantization error even when the amplitude of the analog input signal changes rapidly. Can be. Thus, the adaptive A / D converter apparently extends the dynamic range.

【００４０】[0040]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

（第１の実施の形態）図１を用いて、本発明の第１の実
施の形態の適応型Ａ／Ｄ変換装置１０について説明す
る。(First Embodiment) An adaptive A / D converter 10 according to a first embodiment of the present invention will be described with reference to FIG.

【００４１】図示された適応型Ａ／Ｄ変換装置１０は、
アナログ入力信号Ｖｉｎをアナログ入力電圧に応答した
出力数値を示すデジタル出力信号Ｄｏｕｔに適応的に変
換する。この適応型Ａ／Ｄ変換装置１０は、アナログ入
力信号Ｖｉｎを入力される装置入力端子１０ａ、デジタ
ル出力信号Ｄｏｕｔを出力するための装置出力端子１０
ｂ、及び、中央処理装置（ＣＰＵ）、デジタル信号処理
装置（ＤＳＰ）、若しくは他の順序回路のような外部装
置（図示せず）から制御許可指示及び制御禁止指示のい
ずれか一方を示す制御コマンドＣｃが供給される制御入
力端子１０ｃを有している。The illustrated adaptive A / D converter 10 comprises:
The analog input signal Vin is adaptively converted into a digital output signal Dout indicating an output numerical value in response to the analog input voltage. The adaptive A / D converter 10 has a device input terminal 10a for receiving an analog input signal Vin, and a device output terminal 10 for outputting a digital output signal Dout.
b, and a control command indicating either a control permission instruction or a control inhibition instruction from an external device (not shown) such as a central processing unit (CPU), a digital signal processing unit (DSP), or another sequential circuit. It has a control input terminal 10c to which Cc is supplied.

【００４２】また、適応型Ａ／Ｄ変換装置１０は、基準
電圧生成ユニット１１、主Ａ／Ｄ変換ユニット１２、制
御部１３、及び修正部１４を備えている。The adaptive A / D converter 10 includes a reference voltage generation unit 11, a main A / D conversion unit 12, a control unit 13, and a correction unit 14.

【００４３】以下に、各部について詳細に説明する。Hereinafter, each part will be described in detail.

【００４４】まず、基準電圧生成ユニット１１は、制御
部１３から供給される制御信号に応答して制御可能な基
準電圧を生成する。詳しくは、基準電圧生成ユニット１
１は、制御可能な基準電圧として、所定の電圧差Ｖｄを
有する一対の下限及び上限基準電圧Ｖｒｌ及びＶｒｈを
生成する。図示された例においては、基準電圧生成ユニ
ット１１は、一方の制御可能な基準電圧として下限基準
電圧Ｖｒｌを生成する下限基準電圧生成器１１１と、他
方の制御可能な基準電圧として上限基準電圧Ｖｒｈを生
成する上限基準電圧生成器１１２とを備えている。ここ
で、下限基準電圧Ｖｒｌは常に上限基準電圧Ｖｒｈより
所定の電位差Ｖｄだけ低い。尚、制御可能な基準電圧
は、制御可能な基礎電圧とも呼ばれる。また、それに伴
い、基準電圧生成ユニット１１は、基礎電圧生成ユニッ
トとも呼ばれ、制御信号に応じて、制御可能な基礎電圧
を生成する。更に、制御可能な基準電圧は制御可能なバ
イアス電圧とも呼ばれる。また、それに伴い、基準電圧
生成ユニット１１は、制御バイアス信号を生成するバイ
アス電圧生成ユニットとも呼ばれる。First, the reference voltage generation unit 11 generates a controllable reference voltage in response to a control signal supplied from the control unit 13. Specifically, the reference voltage generation unit 1
1 generates a pair of lower and upper reference voltages Vrl and Vrh having a predetermined voltage difference Vd as controllable reference voltages. In the illustrated example, the reference voltage generation unit 11 includes a lower reference voltage generator 111 that generates a lower reference voltage Vrl as one controllable reference voltage, and an upper reference voltage Vrh as the other controllable reference voltage. And an upper-limit reference voltage generator 112 for generating. Here, the lower limit reference voltage Vrl is always lower than the upper limit reference voltage Vrh by a predetermined potential difference Vd. The controllable reference voltage is also called a controllable base voltage. Accordingly, the reference voltage generation unit 11 is also called a base voltage generation unit, and generates a controllable base voltage according to the control signal. Further, the controllable reference voltage is also called a controllable bias voltage. Accordingly, the reference voltage generation unit 11 is also called a bias voltage generation unit that generates a control bias signal.

【００４５】次に、主Ａ／Ｄ変換ユニット１２は、アナ
ログ入力信号Ｖｉｎが入力される信号入力端子１２ａ
と、原デジタル信号Ｄｏｒを出力するための信号出力端
子１２ｂと、並びに下限基準電圧Ｖｒｌが入力される下
限基準電圧入力端子１２ｃ及び上限基準電圧Ｖｒｈが入
力される上限基準電圧入力端子１２ｄとを備えている。
主Ａ／Ｄ変換ユニット１２は、制御可能な基準電圧に基
づいて、アナログ入力信号を原デジタル信号Ｄｏｒに変
換する。ここで、原デジタル信号Ｄｏｒは、入力基準レ
ベルから見たアナログ入力信号Ｖｉｎの入力相対レベル
を表す入力相対数値を示す。尚、入力相対数値は、入力
変位とも呼ばれる。入力相対数値は、入力仮想数値又は
入力論理数値とも呼ばれる。また、それに伴い、原デジ
タル信号Ｄｏｒは、入力仮想数値を示すデジタル仮想信
号、又は、入力論理信号を示すデジタル論理信号とも呼
ばれる。後述するように、下限及び上限基準電圧Ｖｒｌ
及びＶｒｈは、制御コマンドＣｃが制御許可指示を示す
場合に、アナログ入力信号のアナログ入力電圧が常に、
下限基準電圧Ｖｒｌと上限基準電圧Ｖｒｈとの間で規定
される観測許容レンジにあるように制御される。ここ
で、観測許容レンジは、所定の電圧差Ｖｄを有してお
り、所定の電圧差Ｖｄからなる一定の幅を有する観測ウ
インドウとも呼ばれる。その結果、主Ａ／Ｄ変換ユニッ
ト１２は、この観測ウインドウによりアナログ入力信号
に関する入力相対レベル（入力仮想レベル又は入力論理
レベル）の観測を許容する。Next, the main A / D conversion unit 12 has a signal input terminal 12a to which an analog input signal Vin is input.
A signal output terminal 12b for outputting the original digital signal Dor, a lower reference voltage input terminal 12c to which the lower reference voltage Vrl is input, and an upper reference voltage input terminal 12d to which the upper reference voltage Vrh is input. ing.
The main A / D conversion unit 12 converts an analog input signal into an original digital signal Dor based on a controllable reference voltage. Here, the original digital signal Dor indicates an input relative numerical value indicating the input relative level of the analog input signal Vin viewed from the input reference level. Note that the input relative numerical value is also called an input displacement. The input relative numerical value is also called an input virtual numerical value or an input logical numerical value. Accordingly, the original digital signal Dor is also called a digital virtual signal indicating an input virtual numerical value or a digital logical signal indicating an input logical signal. As described later, the lower and upper reference voltages Vrl
And Vrh, when the control command Cc indicates a control permission instruction, the analog input voltage of the analog input signal is always
The control is performed so that the observation allowable range is defined between the lower limit reference voltage Vrl and the upper limit reference voltage Vrh. Here, the observation allowable range has a predetermined voltage difference Vd, and is also referred to as an observation window having a certain width including the predetermined voltage difference Vd. As a result, the main A / D conversion unit 12 allows the input relative level (input virtual level or input logic level) of the analog input signal to be observed through this observation window.

【００４６】一般的に、主Ａ／Ｄ変換ユニット１２は、
ｋ桁の２進数若しくはｋビットで表される原デジタル信
号Ｄｏｒを出力する。ここで、ｋは正の整数である。正
の整数ｋが２を示すとき、原デジタル信号Ｄｏｒは２²
若しくは４つの出力ステート、即ち、００、０１、１
０、及び１１を有する。この結果、原デジタル信号Ｄｏ
ｒはＶｄ／４の量子化誤差を有する。正の整数ｋが３を
示すとき、原デジタル信号Ｄｏｒは２³ 若しくは８つの
出力ステート、即ち、０００、００１、０１０、０１
１、１００、１０１、１１０、及び１１１を有する。こ
の結果、原デジタル信号ＤｏｒはＶｄ／８の量子化誤差
を有する。一般に、原デジタル信号ＤｏｒがＭ個の出力
ステートを有するとき、原デジタル信号Ｄｏｒは、Ｖｄ
／Ｍの量子化誤差を有する。ここで、Ｍは２^k を示す。
本実施の形態においては、この正の整数ｋが一定である
ため、原デジタル信号Ｄｏｒは一定の量子化誤差Ｖｄ／
Ｍを有することになる。また、この一定の量子化誤差を
有する原デジタル信号Ｄｏｒは、制御部１３及び修正部
１４に供給される。Generally, the main A / D conversion unit 12
An original digital signal Dor represented by a k-digit binary number or k bits is output. Here, k is a positive integer. When the positive integer k indicates 2, the original digital signal Dor is 2 ²
Or four output states, ie, 00, 01, 1
It has 0 and 11. As a result, the original digital signal Do
r has a quantization error of Vd / 4. When the positive integer k indicates 3, the original digital signal Dor has 2 ³ or 8 output states, ie, 000, 001, 010, 01
1, 100, 101, 110, and 111. As a result, the original digital signal Dor has a quantization error of Vd / 8. Generally, when the original digital signal Dor has M output states, the original digital signal Dor has Vd
/ M quantization error. Here, M indicates 2 ^k .
In this embodiment, since this positive integer k is constant, the original digital signal Dor has a constant quantization error Vd /
M. Also, the original digital signal Dor having this fixed quantization error is supplied to the control unit 13 and the correction unit 14.

【００４７】次に、制御部１３について説明する。制御
部１３は、主Ａ／Ｄ変換ユニット１２及び基準電圧生成
ユニット１１に接続されており、原デジタル信号Ｄｏｒ
に基づいて、制御信号を基準電圧生成ユニット１１に供
給して、制御可能な基準電圧を制御する。また、図示さ
れた例においては、制御部１３は、検出ユニット１３１
及び制御ユニット１３２とを備えている。検出ユニット
１３１は、主Ａ／Ｄ変換ユニット１２に接続されてお
り、下限相対閾値レベルＶｔｈｌを規定する所定の下限
閾値数値Ｄｔｈｌ及び上限相対閾値レベルＶｔｈｈを規
定する所定の上限閾値数値Ｄｔｈｈを有している。ここ
で、図示された例において、所定の下限閾値数値Ｄｔｈ
ｌ及び所定の上限閾値数値Ｄｔｈｈは、検出ユニット１
３１外部から、検出ユニット１３１へ供給されている
が、予め、検出ユニット１３１へ記憶されていてもよ
い。尚、下限相対閾値レベルＶｔｈｌは、例えば、観測
ウインドウの一定幅（又は、所定の電位差Ｖｄ）の８分
の１、即ち、Ｖｄ／８に設定され、一方、上限装置閾値
レベルＶｔｈｈは、例えば、観測ウインドウの一定幅
（又は、所定の電位差Ｖｄ）の８分の７、即ち、７Ｖｄ
／８に設定される。Next, the control section 13 will be described. The control unit 13 is connected to the main A / D conversion unit 12 and the reference voltage generation unit 11, and controls the original digital signal Dor.
, A control signal is supplied to the reference voltage generation unit 11 to control a controllable reference voltage. In the illustrated example, the control unit 13 includes the detection unit 131.
And a control unit 132. The detection unit 131 is connected to the main A / D conversion unit 12 and has a predetermined lower threshold value Dthl defining the lower relative threshold level Vthl and a predetermined upper threshold value Dthh defining the upper relative threshold level Vthh. ing. Here, in the illustrated example, a predetermined lower threshold value Dth
l and the predetermined upper threshold value Dthh
Although supplied from the outside to the detection unit 131, it may be stored in the detection unit 131 in advance. Note that the lower limit relative threshold level Vthl is set to, for example, 1/8 of a certain width of the observation window (or a predetermined potential difference Vd), that is, Vd / 8, while the upper limit apparatus threshold level Vthh is set to, for example, 7/8 of the constant width of the observation window (or a predetermined potential difference Vd), that is, 7 Vd
/ 8.

【００４８】更に、検出ユニット１３１は、第１及び第
２の比較回路（図示せず）を備えている。第１の比較回
路は、入力相対数値と所定の下限閾値数値Ｄｔｈｌとを
比較し、また、第２の比較回路は、入力相対数値と所定
の上限閾値数値Ｄｔｈｈとを比較する。入力相対数値が
所定の上限閾値数値Ｄｔｈｈを越えた場合、検出ユニッ
ト１３１の第２の比較回路は、オーバーフロー検出信号
Ｄｏｆを出力する。また、入力相対数値が所定の下限閾
値数値Ｄｔｈｌより小さい場合、検出ユニット１３１の
第１の比較回路は、アンダーフロー検出信号Ｄｕｆを出
力する。このオーバーフロー検出信号Ｄｏｆ及びアンダ
ーフロー検出信号Ｄｕｆのいずれか一方は、制御ユニッ
ト１３２に供給される。第１及び第２の比較回路の夫々
は、製品名μ ＰＤ７４ＨＣ８５で示されるＣＭＯＳ集
積回路により構成された大小コンパレータでも良い。Further, the detection unit 131 has first and second comparison circuits (not shown). The first comparison circuit compares the input relative value with a predetermined lower threshold value Dthl, and the second comparison circuit compares the input relative value with a predetermined upper threshold value Dthh. If the input relative value exceeds a predetermined upper threshold value Dthh, the second comparison circuit of the detection unit 131 outputs an overflow detection signal Dof. If the input relative value is smaller than the predetermined lower threshold value Dthl, the first comparison circuit of the detection unit 131 outputs an underflow detection signal Duf. One of the overflow detection signal Dof and the underflow detection signal Duf is supplied to the control unit 132. Each of the first and second comparison circuits may be a large / small comparator configured by a CMOS integrated circuit indicated by a product name μPD74HC85.

【００４９】また、制御ユニット１３２は、検出ユニッ
ト１３１及び基準電圧生成ユニット１１に接続されてい
る。制御ユニット１３２は、制御信号として、一対の下
限及び上限制御信号Ｃｌｌ及びＣｈｌを出力する。下限
制御信号Ｃｌｌは下限基準電圧生成器１１１に供給さ
れ、また、上限制御信号Ｃｈｌは上限基準電圧生成器１
１２に供給される。The control unit 132 is connected to the detection unit 131 and the reference voltage generation unit 11. The control unit 132 outputs a pair of lower and upper control signals Cll and Chl as control signals. The lower limit control signal Cll is supplied to the lower limit reference voltage generator 111, and the upper limit control signal Chl is supplied to the upper limit reference voltage generator 111.
12 is supplied.

【００５０】ここで、制御コマンドＣｃが制御許可指示
を示す場合、制御ユニット１３２は、オーバーフロー検
出信号Ｄｏｆに応答して、基準電圧生成ユニット１１を
制御して、下限及び上限基準電圧Ｖｒｌ及びＶｒｈの電
圧値を上げる。また、制御コマンドＣｃが制御許可指示
を示す場合、制御ユニット１３２は、アンダーフロー検
出信号Ｄｕｆに応答して、基準電圧生成ユニット１１を
制御して、下限及び上限基準電圧Ｖｒｌ及びＶｒｈの電
圧値を下げる。その結果、アナログ入力信号Ｖｉｎのア
ナログ入力電圧は、常に、下限基準電圧Ｖｒｌと上限基
準電圧Ｖｒｈとの間で規定される観測許容レンジ内にあ
ることになる。Here, when the control command Cc indicates a control permission instruction, the control unit 132 controls the reference voltage generation unit 11 in response to the overflow detection signal Dof, and controls the lower and upper limit reference voltages Vrl and Vrh. Increase the voltage value. When the control command Cc indicates a control permission instruction, the control unit 132 controls the reference voltage generation unit 11 in response to the underflow detection signal Duf to change the voltage values of the lower and upper reference voltages Vrl and Vrh. Lower. As a result, the analog input voltage of the analog input signal Vin is always within the observation allowable range defined between the lower limit reference voltage Vrl and the upper limit reference voltage Vrh.

【００５１】また、制御コマンドＣｃが制御禁止指示を
示す場合、制御ユニット１３２は制御禁止状態におか
れ、基準電圧生成ユニット１１に、下限及び上限基準電
圧Ｖｒｌ及びＶｒｈとして、夫々、所定の初期下限基準
電圧及び所定の初期上限基準電圧を生成させる。このよ
うな状態においては、観測許容レンジは、所定の初期下
限基準電圧と所定の初期上限基準電圧との間で規定され
る固定された観測レンジに制限される。When the control command Cc indicates the control prohibition instruction, the control unit 132 is in the control prohibition state, and the reference voltage generation unit 11 sends the lower limit and the upper limit reference voltages Vrl and Vrh, respectively, a predetermined initial lower limit. A reference voltage and a predetermined initial upper limit reference voltage are generated. In such a state, the observation allowable range is limited to a fixed observation range defined between a predetermined initial lower reference voltage and a predetermined initial upper reference voltage.

【００５２】また、修正部１４は、主Ａ／Ｄ変換ユニッ
ト１２及び基準電圧生成ユニット１１に接続されてい
る。この修正部１４は、制御可能な基準電圧に基づい
て、原デジタル信号Ｄｏｒを、アナログ入力信号Ｖｉｎ
の入力絶対レベルを表す入力絶対数値を示す修正された
デジタル信号に修正する。修正部１４は、デジタル出力
信号として、その修正されたデジタル信号を出力する。
その結果、アナログ入力信号の振幅が急激に変わるよう
な場合でも、適応型Ａ／Ｄ変換装置１０は、一定の量子
化誤差Ｖｄ／Ｍを有するデジタル出力信号Ｄｏｕｔを常
に出力し、それにより、見掛上、ダイナミックレンジを
拡張することになる。The correction unit 14 is connected to the main A / D conversion unit 12 and the reference voltage generation unit 11. The correction unit 14 converts the original digital signal Dor into an analog input signal Vin based on a controllable reference voltage.
To a modified digital signal indicating the input absolute value representing the input absolute level of The correction unit 14 outputs the corrected digital signal as a digital output signal.
As a result, even when the amplitude of the analog input signal changes abruptly, the adaptive A / D converter 10 always outputs the digital output signal Dout having a constant quantization error Vd / M. This will extend the dynamic range.

【００５３】上述されたように、入力アナログ信号Ｖｉ
ｎの入力絶対レベルは、入力現実レベル又は入力物理レ
ベルとも呼ばれる。また、それに伴い、入力絶対数値
は、入力現実レベルに対しては入力現実数値、入力物理
レベルに対しては入力物理数値とも呼ばれる。したがっ
て、修正部１４は、制御可能な基礎電圧に基づいて、仮
想デジタル信号を入力現実数値を示す実デジタル信号に
変換する変換部、又は、制御可能なバイアス電圧に基づ
いて、デジタル論理信号を入力物理数値を示すデジタル
物理信号に変換する変換部とも呼ばれる。As described above, the input analog signal Vi
The n input absolute levels are also referred to as input reality levels or input physical levels. Accordingly, the input absolute numerical value is also referred to as an input actual numerical value for an input actual level and an input physical numerical value for an input physical level. Therefore, the correction unit 14 converts the virtual digital signal into a real digital signal indicating an input real value based on a controllable base voltage, or inputs a digital logic signal based on a controllable bias voltage. It is also called a conversion unit that converts a digital value into a digital physical signal indicating a physical value.

【００５４】また、修正部１４は、補助Ａ／Ｄ変換部１
４１及び算出ユニット１４２とを備えている。補助Ａ／
Ｄ変換部１４１は、基準電圧生成ユニット１１に接続さ
れており、制御可能な基準電圧をアナログ入力信号Ｖｉ
ｎの入力基準レベルを表す基準数値を示すデジタル基準
信号に変換する。算出ユニット１４２は、主Ａ／Ｄ変換
ユニット１２及び補助Ａ／Ｄ変換部１４１に接続されて
おり、基準数値に基づいて相対数値（仮想数値又は論理
数値）を用いて、アナログ入力信号の入力絶対数値（入
力現実数値又は入力物理数値）を算出して、デジタル出
力信号Ｄｏｕｔとして入力絶対数値（入力現実数値又は
入力物理数値）を示す算出されたデジタル信号を出力す
る。The correction unit 14 is provided with the auxiliary A / D conversion unit 1
41 and a calculation unit 142. Auxiliary A /
The D conversion unit 141 is connected to the reference voltage generation unit 11, and outputs a controllable reference voltage to the analog input signal Vi.
It is converted into a digital reference signal indicating a reference value representing the n input reference levels. The calculation unit 142 is connected to the main A / D conversion unit 12 and the auxiliary A / D conversion unit 141, and uses a relative numerical value (virtual numerical value or logical numerical value) based on a reference numerical value to input an analog input signal. It calculates a numerical value (input real numerical value or input physical numerical value) and outputs a calculated digital signal indicating an input absolute numerical value (input real numerical value or input physical numerical value) as a digital output signal Dout.

【００５５】また、図示された例では、補助Ａ／Ｄ変換
部１４１は、第１及び第２の補助Ａ／Ｄ変換ユニット１
４１−１及び１４１−２を備えている。第１の補助Ａ／
Ｄ変換ユニット１４１−１は、下限基準電圧生成器１１
１に接続されており、また、第２の補助Ａ／Ｄ変換ユニ
ット１４１−２は、上限基準電圧生成器１１２に接続さ
れている。更に、第１の補助Ａ／Ｄ変換ユニット１４１
−１は、下限基準電圧Ｖｒｌを一方の基準デジタル信号
として下限基準デジタル信号Ｄｒｌに変換し、また、第
２の補助Ａ／Ｄ変換ユニット１４１−２は、上限基準電
圧Ｖｒｈを他方の基準デジタル信号として上限基準デジ
タル信号Ｄｒｈに変換する。この変換された下限基準デ
ジタル信号Ｄｒｌ及び上限基準デジタル信号Ｄｒｈは、
算出ユニット１４２に供給される。Further, in the illustrated example, the auxiliary A / D conversion unit 141 includes the first and second auxiliary A / D conversion units 1.
41-1 and 141-2 are provided. First auxiliary A /
The D conversion unit 141-1 includes the lower-limit reference voltage generator 11
1 and the second auxiliary A / D conversion unit 141-2 is connected to the upper limit reference voltage generator 112. Further, the first auxiliary A / D conversion unit 141
-1 converts the lower reference voltage Vrl as one reference digital signal to the lower reference digital signal Drl, and the second auxiliary A / D conversion unit 141-2 converts the upper reference voltage Vrh to the other reference digital signal. To convert to the upper limit reference digital signal Drh. The converted lower reference digital signal Drl and upper reference digital signal Drh are
It is supplied to the calculation unit 142.

【００５６】ここで、下限基準デジタル信号Ｄｒｌ及び
上限基準デジタル信号Ｄｒｈを供給されると、算出ユニ
ット１４２は、下記数１に基づき、アナログ入力信号Ｖ
ｉｎの入力絶対数値（入力現実数値又は入力物理数値）
を示すデジタル出力信号Ｄｏｕｔを算出する。Here, when the lower reference digital signal Drl and the upper reference digital signal Drh are supplied, the calculation unit 142 calculates the analog input signal V
Input absolute value of in (input real value or input physical value)
Is calculated.

【００５７】[0057]

【数１】 また、下限基準デジタル信号Ｄｒｌ及び上限基準デジタ
ル信号Ｄｒｈの夫々が、基準電圧幅Ｖｒｅｆにより表さ
れる基準電圧変化幅の一定幅に一致する最下位ビット
（ＬＳＢ）を有しているとすると、アナログ入力信号の
アナログ入力電圧Ｖｉｎは、下記数２に示されるよう
に、基準電圧幅ＶｒｅｆのＤｏｕｔ倍にほとんど等しく
なる。(Equation 1) If each of the lower-limit reference digital signal Drl and the upper-limit reference digital signal Drh has a least significant bit (LSB) that matches a fixed width of the reference voltage change width represented by the reference voltage width Vref, The analog input voltage Vin of the input signal is almost equal to Dout times the reference voltage width Vref, as shown in the following Expression 2.

【００５８】[0058]

【数２】 その結果、デジタル出力信号Ｄｏｕｔを受ける受けて側
（図示せず）において、アナログ入力電圧Ｖｉｎの近似
値を算出し易くなる。(Equation 2) As a result, it becomes easier to calculate an approximate value of the analog input voltage Vin on the receiving side (not shown) that receives the digital output signal Dout.

【００５９】また、所定の電位差Ｖｄは、下記数３に示
されているように、基準電圧幅Ｖｒｅｆの（Ｄｒｈ−Ｄ
ｒｌ）倍に等しいことが分かる。The predetermined potential difference Vd is equal to (Drh-D) of the reference voltage width Vref as shown in the following equation (3).
rl) times.

【００６０】[0060]

【数３】 従って、デジタル出力信号Ｄｏｕｔは、一定の量子化誤
差若しくは｛（Ｄｒｈ−Ｄｒｌ）×Ｖｒｅｆ｝／Ｍ又は
Ｖｄ／Ｍで示される一定の量子化幅を有している。言い
換えれば、デジタル出力信号Ｄｏｕｔは、適応型Ａ／Ｄ
変換装置１０のダイナミックレンジが拡張された場合に
も、常に一定の精度を有していることになる。(Equation 3) Therefore, the digital output signal Dout has a certain quantization error or a certain quantization width represented by {(Drh-Drl) × Vref} / M or Vd / M. In other words, the digital output signal Dout becomes the adaptive A / D
Even when the dynamic range of the conversion device 10 is expanded, the conversion device 10 always has constant accuracy.

【００６１】次に、図２を用いて、図１に示された適応
型Ａ／Ｄ変換装置１０の動作を説明する。ここで、制御
コマンドＣｃを示す制御許可指示が論理ハイレベル
（Ｈ）を有し、制御コマンドＣｃを示す制御禁止指示が
論理ロウレベル（Ｌ）を有しているものとする。また、
基準電圧生成ユニット１１内の下限及び上限基準電圧生
成器１１１及び１１２が、初期瞬時ｔ₀ に、下限及び上
限基準電圧Ｖｒｌ及びＶｒｈとして、夫々、所定の初期
下限及び上限基準電圧 −Ｖｒｅｆ及びＶｒｅｆを生成
するものとする。このような状態では、所定の電位差Ｖ
ｄは、下記数４に示すように、基準電圧幅Ｖｒｅｆの２
倍に等しくなる。Next, the operation of the adaptive A / D converter 10 shown in FIG. 1 will be described with reference to FIG. Here, it is assumed that the control permission instruction indicating the control command Cc has a logic high level (H), and the control inhibition instruction indicating the control command Cc has a logic low level (L). Also,
The lower and upper reference voltage generators 111 and 112 in the reference voltage generation unit 11 determine predetermined initial lower and upper reference voltages −Vref and Vref as the lower and upper reference voltages Vrl and Vrh at the initial instant t ₀ , respectively. Shall be generated. In such a state, the predetermined potential difference V
d is 2 of the reference voltage width Vref as shown in the following Expression 4.
Equal to twice.

【００６２】[0062]

【数４】 更に、制御コマンドＣｃが、図２に示すように、初期瞬
時ｔ₀ に論理ハイレベルを示す制御許可指示を示すもの
とする。(Equation 4) Furthermore, the control command Cc is, as shown in FIG. 2, and shows the control permission instruction indicating a logical high level to the initial instant t _0.

【００６３】主Ａ／Ｄ変換ユニット１２は、アナログ入
力信号Ｖｉｎを、下限基準電圧Ｖｒｌと上限基準電圧Ｖ
ｒｈとの間で規定される観測ウインドウ又は観測許容レ
ンジにおいて、原デジタル信号Ｄｏｒに変換する。The main A / D conversion unit 12 converts the analog input signal Vin into a lower reference voltage Vrl and an upper reference voltage Vrl.
The signal is converted into the original digital signal Dor in the observation window or observation allowable range defined between the original digital signal and the observation signal rh.

【００６４】次に、検出ユニット１３１が第１の時間ｔ
₁ に所定の上限閾値数値Ｄｔｈｈを越える入力相対数値
を有する原デジタル信号Ｄｏｒを検出すると、検出ユニ
ット１３１はオーバーフロー検出信号Ｄｏｆを出力す
る。制御ユニット１３２は、このオーバーフロー検出信
号Ｄｏｆを受けると、下限及び上限基準電圧生成器１１
１及び１１２を制御して、下限及び上限基準電圧Ｖｒｌ
及びＶｒｈの電圧値を上げる。その結果、下限及び上限
基準電圧生成器１１１及び１１２は、下限及び上限基準
電圧Ｖｒｌ及びＶｒｈとして、夫々、再設定された０及
び２Ｖｒｅｆといった基準電圧を生成する。Next, the detection unit 131 operates for the first time t.
Upon detecting an original digital signal Dor having an input relative value exceeding a predetermined upper threshold value Dthh at ₁ , the detection unit 131 outputs an overflow detection signal Dof. When the control unit 132 receives the overflow detection signal Dof, the lower limit and upper limit reference voltage generator 11
1 and 112 to control the lower and upper reference voltages Vrl.
And Vrh. As a result, the lower and upper reference voltage generators 111 and 112 generate reset reference voltages such as 0 and 2Vref as the lower and upper reference voltages Vrl and Vrh, respectively.

【００６５】次に、検出ユニット１３１が第２の時間ｔ
₂ に所定の下限閾値数値Ｄｔｈｌより小さい入力相対数
値を有する原デジタル信号Ｄｏｒを検出すると、検出ユ
ニット１３１はアンダーフロー検出信号Ｄｕｆを出力す
る。制御ユニット１３２は、このアンダーフロー検出信
号Ｄｕｆを受けると、下限及び上限基準電圧生成器１１
１及び１１２を制御して、下限及び上限基準電圧Ｖｒｌ
及びＶｒｈの電圧値を下げる。その結果、下限及び上限
基準電圧生成器１１１及び１１２は、下限及び上限基準
電圧Ｖｒｌ及びＶｒｈとして、夫々、再設定された−Ｖ
ｒｅｆ及びＶｒｅｆといった基準電圧を生成する。Next, the detection unit 131 operates for the second time t.
_When detecting the original digital signal Dor having an input relative value smaller than the predetermined lower limit threshold value Dthl at ₂ , the detection unit 131 outputs an underflow detection signal Duf. Upon receiving the underflow detection signal Duf, the control unit 132 receives the lower- and upper-limit reference voltage generators 11.
1 and 112 to control the lower and upper reference voltages Vrl.
And Vrh. As a result, the lower and upper limit reference voltage generators 111 and 112 respectively reset the lower limit and upper limit reference voltages Vrl and Vrh to −V
Generate reference voltages such as ref and Vref.

【００６６】次に、検出ユニット１３１が第３の時間ｔ
₃ に所定の下限閾値数値Ｄｔｈｌより小さい入力相対数
値を有している原デジタル信号Ｄｏｒを検出すると、検
出ユニット１３１はアンダーフロー検出信号Ｄｕｆを出
力する。制御ユニット１３２は、このアンダーフロー検
出信号Ｄｕｆを受けると、下限及び上限基準電圧生成器
１１１及び１１２を制御して、下限及び上限基準電圧Ｖ
ｒｌ及びＶｒｈの電圧値を下げる。その結果、下限及び
上限基準電圧生成器１１１及び１１２は、下限及び上限
基準電圧Ｖｒｌ及びＶｒｈとして、夫々、再設定された
−２Ｖｒｅｆ及び０といった基準電圧を生成する。Next, the detection unit 131 operates for the third time t.
_When detecting the original digital signal Dor having an input relative value smaller than the predetermined lower threshold value Dthl at ₃ , the detection unit 131 outputs an underflow detection signal Duf. When receiving the underflow detection signal Duf, the control unit 132 controls the lower and upper reference voltage generators 111 and 112 to control the lower and upper reference voltage V
rl and Vrh are reduced. As a result, the lower and upper limit reference voltage generators 111 and 112 generate reset reference voltages such as −2 Vref and 0, respectively, as the lower and upper limit reference voltages Vrl and Vrh, respectively.

【００６７】次に、検出ユニット１３１が第４の時間ｔ
₄ に所定の上限閾値数値Ｄｔｈｈを越える入力相対数値
を有している原デジタル信号Ｄｏｒを検出すると、検出
ユニット１３１はオーバーフロー検出信号Ｄｏｆを出力
する。制御ユニット１３２は、このオーバーフロー検出
信号Ｄｏｆを受けると、下限及び上限基準電圧生成器１
１１及び１１２を制御して、下限及び上限基準電圧Ｖｒ
ｌ及びＶｒｈの電圧値を上げる。その結果、下限及び上
限基準電圧生成器１１１及び１１２は、下限及び上限基
準電圧Ｖｒｌ及びＶｒｈとして、夫々、再設定された−
Ｖｒｅｆ及びＶｒｅｆといった基準電圧を生成する。Next, the detection unit 131 operates for the fourth time t.
Upon detecting an original digital signal Dor having an input relative value exceeding a predetermined upper threshold value Dthh at ₄ , the detection unit 131 outputs an overflow detection signal Dof. When the control unit 132 receives the overflow detection signal Dof, the control unit 132
11 and 112 to control the lower and upper reference voltages Vr.
Increase the voltage values of l and Vrh. As a result, the lower and upper reference voltage generators 111 and 112 are reset as the lower and upper reference voltages Vrl and Vrh, respectively.
A reference voltage such as Vref and Vref is generated.

【００６８】次に、制御コマンドＣｃが、図２に示され
るように、第５の時間ｔ₅ に、論理ロウレベルを示す制
御禁止指示を示すものとする。制御ユニット１３２は、
この制御禁止指示を示す制御コマンドＣｃに応答して、
制御禁止状態におかれ、基準電圧生成ユニット１１が下
限及び上限基準電圧Ｖｒｌ及びＶｒｈとして、夫々、所
定の初期下限及び上限基準電圧−Ｖｒｅｆ及びＶｒｅｆ
を生成するように、基準電圧生成ユニット１１を制御す
る。結果として主Ａ／Ｄ変換ユニット１２の観測許容レ
ンジは、所定の初期下限基準電圧−Ｖｒｅｆと所定の初
期上限基準電圧Ｖｒｅｆとの間で規定される固定された
観測レンジに制限される。従って、基準電圧生成ユニッ
ト１１は、オーバーフロー検出信号Ｄｏｆ及びアンダー
フロー検出信号Ｄｕｆのいずれか一方が検出ユニット１
３１から制御ユニット１３２に入力された場合でも、下
限及び上限基準電圧Ｖｒｌ及びＶｒｈとして、夫々所定
の初期下限及び上限基準電圧−Ｖｒｅｆ及びＶｒｅｆを
生成する。Next, it is assumed that the control command Cc indicates a control prohibition instruction indicating a logical low level at a _fifth time t ₅ as shown in FIG. The control unit 132
In response to the control command Cc indicating the control prohibition instruction,
In the control-prohibited state, the reference voltage generation unit 11 sets predetermined initial lower and upper reference voltages -Vref and Vref as lower and upper reference voltages Vrl and Vrh, respectively.
The reference voltage generation unit 11 is controlled so as to generate As a result, the observation allowable range of the main A / D conversion unit 12 is limited to a fixed observation range defined between a predetermined initial lower-limit reference voltage -Vref and a predetermined initial upper-limit reference voltage Vref. Therefore, the reference voltage generation unit 11 outputs one of the overflow detection signal Dof and the underflow detection signal Duf to the detection unit 1.
Even when it is input from the control unit 31 to the control unit 132, predetermined initial lower limit and upper limit reference voltages -Vref and Vref are generated as the lower limit and upper limit reference voltages Vrl and Vrh, respectively.

【００６９】次に、図３を用いて、主Ａ／Ｄ変換ユニッ
ト１２について、その一例を詳細に説明する。図示され
ている主Ａ／Ｄ変換ユニット１２は逐次比較型４ビット
Ａ／Ｄ変換器であり、最上位ビット（ＭＳＢ）若しくは
２³ から最下位ビット（ＬＳＢ）若しくは２⁰ までの４
ビットが並べられてなる原デジタル信号Ｄｏｒを出力す
る。このような逐次比較型４ビットＡ／Ｄ変換器は、入
力信号及び基準電圧が主Ａ／Ｄ変換ユニット１２におけ
る入力信号及び基準電圧とは異なるのではあるが、第１
及び第２の補助Ａ／Ｄ変換ユニット１４１−１及び１４
１−２に用いられてもよい。この主Ａ／Ｄ変換ユニット
１２は抵抗ラダー回路１２１、スイッチ回路１２２、バ
ッファ回路１２３、加算回路１２４、比較器１２５、及
び制御回路１２６を備えている。Next, an example of the main A / D conversion unit 12 will be described in detail with reference to FIG. The main A / D conversion unit 12 depicted is a successive approximation type 4-bit A / D converter, from the most significant bit (MSB) or 2 ³ to the least significant bit (LSB) or 2 ⁰ 4
An original digital signal Dor in which bits are arranged is output. In such a successive approximation type 4-bit A / D converter, the input signal and the reference voltage are different from the input signal and the reference voltage in the main A / D conversion unit 12, but the first
And second auxiliary A / D conversion units 141-1 and 141-1
1-2 may be used. The main A / D conversion unit 12 includes a resistance ladder circuit 121, a switch circuit 122, a buffer circuit 123, an addition circuit 124, a comparator 125, and a control circuit 126.

【００７０】抵抗ラダー回路１２１は、直列接続された
第１乃至第５の抵抗１２１−１、１２１−２、１２１−
３、１２１−４、及び１２１−５を備えている。第１の
抵抗１２１−１は一端に上限基準電圧入力端子１２ｄが
接続されており、また第５の抵抗１２１−５は一端に下
限基準電圧入力端子１２ｃが接続されている。第１乃至
第５の抵抗１２１−１〜１２１−５は、夫々、第１乃至
第５の抵抗値Ｒ、Ｒ／２、Ｒ／４、Ｒ／８、及びＲ／８
を有している。このような構成を有する抵抗ラダー回路
１２１は、第１乃至第４の相対基準電位Ｖ（１／２）、
Ｖ（１／４）、Ｖ（１／８）、及びＶ（１／１６）を夫
々、第１の抵抗１２１−１と第２の抵抗１２１−２との
間の第１の結点、第２の抵抗１２１−２と第３の抵抗１
２１−３との間の第２の結点、第３の抵抗１２１−３と
第４の抵抗１２１−４との間の第３の結点、及び第４の
抵抗１２１−４と第５の抵抗１２１−５との間の第４の
結点から出力している。ここで、第１乃至第４の相対基
準電位Ｖ（１／２）〜Ｖ（１／１６）は、所定の電位差
Ｖｄ又は基準電圧幅Ｖｒｅｆを用いて下記数５のように
表せる。The resistor ladder circuit 121 includes first to fifth resistors 121-1, 121-2, 121- connected in series.
3, 121-4, and 121-5. One end of the first resistor 121-1 is connected to the upper limit reference voltage input terminal 12d, and one end of the fifth resistor 121-5 is connected to the lower limit reference voltage input terminal 12c. The first to fifth resistors 121-1 to 121-5 have first to fifth resistance values R, R / 2, R / 4, R / 8, and R / 8, respectively.
have. The resistance ladder circuit 121 having such a configuration includes first to fourth relative reference potentials V (1/2),
V (1/4), V (1/8), and V (1/16) are respectively referred to as a first node between the first resistor 121-1 and the second resistor 121-2, and The second resistor 121-2 and the third resistor 1
21-3, a third node between the third resistor 121-3 and the fourth resistor 121-4, and a fourth node between the fourth resistor 121-4 and the fifth node 121-4. The signal is output from a fourth node between the resistor 121-5. Here, the first to fourth relative reference potentials V (1/2) to V (1/16) can be expressed as in the following Expression 5 using a predetermined potential difference Vd or a reference voltage width Vref.

【００７１】[0071]

【数５】 この第１乃至第４の相対基準電位Ｖ（１／２）〜Ｖ（１
／１６）は、スイッチ回路１２２に供給される。(Equation 5) The first to fourth relative reference potentials V (1/2) to V (1
/ 16) is supplied to the switch circuit 122.

【００７２】また、スイッチ回路１２２は第１乃至第４
のスイッチ１２２−１、１２２−２、１２２−３、及び
１２２−４で構成され、後述するように、制御回路１２
６によって制御される。第１乃至第４のスイッチ１２２
−１〜１２２−４は、夫々、第１乃至第４の相対基準電
位Ｖ（１／２）〜Ｖ（１／１６）が入力される第１乃至
第４の入力端子を有しており、また、夫々、第１乃至第
４の出力端子を有している。第１乃至第４のスイッチ１
２２−１〜１２２−４の第１乃至第４の出力端子は、バ
ッファ回路１２３に接続されている。The switch circuit 122 includes first to fourth switches.
, And the control circuit 12-1, 122-2, 122-3, and 122-4.
6. First to fourth switches 122
-1 to 122-4 have first to fourth input terminals to which the first to fourth relative reference potentials V (1/2) to V (1/16) are input, respectively. In addition, each has first to fourth output terminals. First to fourth switches 1
The first to fourth output terminals of 22-1 to 122-4 are connected to the buffer circuit 123.

【００７３】バッファ回路１２３は、第１乃至第４のス
イッチ１２２−１〜１２２−４の第１乃至第４の出力端
子に、夫々接続された第１乃至第４のバッファアンプ１
２３−１、１２３−２、１２３−３、及び１２３−４を
備えている。この第１乃至第４のバッファアンプ１２３
−１〜１２３−４は、利得が１であり、入力をそのまま
出力に伝達する。また、バッファ回路１２３は加算回路
１２４に接続されている。The buffer circuit 123 includes first to fourth buffer amplifiers 1 connected to first to fourth output terminals of the first to fourth switches 122-1 to 122-4, respectively.
23-1, 123-2, 123-3, and 123-4. The first to fourth buffer amplifiers 123
-1 to 123-4 have a gain of 1, and transmit the input as it is to the output. The buffer circuit 123 is connected to the adding circuit 124.

【００７４】加算回路１２４は、第１乃至第４の入力抵
抗１２４−１、１２４−２、１２４−３、１２４−４
と、負帰還用抵抗１２４−５、及び増幅器１２４−６と
を備えている。第１乃至第４の入力抵抗１２４−１〜１
２４−４は、夫々、第１乃至第４のバッファアンプ１２
３−１〜１２３−４に接続された入力端と、増幅器１２
４−６の入力端子に接続された出力端とを有している。
また、増幅器１２４−６の入力端子と出力端子は、負帰
還用抵抗１２４−５を介して接続されている。ここで、
第１乃至第４の入力抵抗１２４−１〜１２４−４の夫々
と負帰還用抵抗１２４−５は抵抗値Ｒ０を有している。
このような構成を有する加算回路１２４は、第１乃至第
４の入力抵抗１２４−１〜１２４−４を介して入力され
た入力電圧を加算して、出力端子から加算された電圧を
示す加算信号を出力する。ここで、増幅器１２４−６の
出力端子は、比較器１２５の入力端子に接続されてい
る。The adder circuit 124 includes first to fourth input resistors 124-1, 124-2, 124-3, and 124-4.
And a negative feedback resistor 124-5 and an amplifier 124-6. First to fourth input resistors 124-1 to 124-1
Reference numerals 24-4 denote the first to fourth buffer amplifiers 12 respectively.
Input terminals connected to 3-1 to 123-4 and an amplifier 12
4-6 and an output terminal connected to the input terminal.
The input terminal and the output terminal of the amplifier 124-6 are connected via a negative feedback resistor 124-5. here,
Each of the first to fourth input resistors 124-1 to 124-4 and the negative feedback resistor 124-5 have a resistance value R0.
The adding circuit 124 having such a configuration adds the input voltages input through the first to fourth input resistors 124-1 to 124-4 and outputs an addition signal indicating the added voltage from the output terminal. Is output. Here, the output terminal of the amplifier 124-6 is connected to the input terminal of the comparator 125.

【００７５】比較器１２５は、増幅器１２４−６と接続
されている入力端子とは別の入力端子であって且つ信号
入力端子１２ａに接続された入力端子を有しており、該
別の入力端子にはアナログ入力信号Ｖｉｎが入力されて
いる。この比較器１２５は、アナログ入力信号Ｖｉｎの
アナログ入力電圧と加算信号の加算された電圧を比較し
て、比較した結果を示す比較結果信号を出力端子から出
力する。アナログ入力電圧が加算された電圧以上を示す
場合、比較器１２５は、比較結果信号として、論理
“０”レベルを示す信号を出力する。その逆に、アナロ
グ入力電圧が加算された電圧より小さい場合、比較器１
２５は、比較結果信号として、論理“１”レベルを示す
信号を出力する。ここで、比較器１２５の出力端子は、
信号出力端子１２ｂ及び制御回路１２６に接続されてい
る。The comparator 125 has an input terminal different from the input terminal connected to the amplifier 124-6 and an input terminal connected to the signal input terminal 12a. Receives an analog input signal Vin. The comparator 125 compares the analog input voltage of the analog input signal Vin with the added voltage of the addition signal, and outputs a comparison result signal indicating a result of the comparison from an output terminal. When the analog input voltage indicates a voltage equal to or higher than the added voltage, the comparator 125 outputs a signal indicating a logical “0” level as a comparison result signal. Conversely, if the analog input voltage is less than the summed voltage, the comparator 1
Reference numeral 25 outputs a signal indicating a logical "1" level as a comparison result signal. Here, the output terminal of the comparator 125 is
It is connected to the signal output terminal 12b and the control circuit 126.

【００７６】制御回路１２６は、後述されるように、比
較結果信号に応じて、スイッチ回路１２２内の第１乃至
第４のスイッチ１２２−１〜１２２−４のオン／オフを
制御する。The control circuit 126 controls on / off of the first to fourth switches 122-1 to 122-4 in the switch circuit 122 according to the comparison result signal, as described later.

【００７７】次に、図３に示された主Ａ／Ｄ変換ユニッ
ト１２の動作について説明する。初期状態においては、
第１乃至第４のスイッチ１２２−１〜１２２−４は、全
てオンされている。Next, the operation of the main A / D conversion unit 12 shown in FIG. 3 will be described. In the initial state,
The first to fourth switches 122-1 to 122-4 are all turned on.

【００７８】ここで、アナログ入力信号Ｖｉｎが、１３
Ｖｄ／１６以上で７Ｖｄ／８より小さい入力相対レベル
を有しているものとする。言い換えると、アナログ入力
信号Ｖｉｎは下記数６で表される入力絶対レベルを有し
ているものとする。Here, when the analog input signal Vin is 13
It is assumed that the input relative level is equal to or higher than Vd / 16 and lower than 7Vd / 8. In other words, it is assumed that the analog input signal Vin has an input absolute level represented by the following equation (6).

【００７９】[0079]

【数６】 アナログ入力信号Ｖｉｎが信号入力端子１２ａに入力さ
れると、制御回路１２６は、第２乃至第４のスイッチ１
２２−２、１２２−３、１２２−４をオフした状態で、
第１のスイッチ１２２−１をオンする。この場合、第１
の相対基準電位Ｖ（１／２）又はＶｄ／２は、第１のス
イッチ１２２−１及び第１のバッファアンプ１２３−１
を介して、加算回路１２４へ入力される。その結果、加
算回路１２４は、下限基準電圧Ｖｒｌと第１の相対基準
電位Ｖｄ／２との和に等しい加算された電圧を示す加算
信号、即ち（Ｖｒｌ＋Ｖｄ／２）を出力する。比較器１
２５はアナログ入力信号Ｖｉｎと加算信号を比較する。
アナログ入力信号Ｖｉｎのアナログ入力電圧が加算され
た電圧（Ｖｒｌ＋Ｖｄ／２）以上であるため、比較器１
２５は論理“１”レベルを示す比較結果信号を出力す
る。論理“１”レベルを示す比較結果信号は信号出力端
子１２ｂから原デジタル信号ＤｏｒのＭＳＢ若しくは２
³ ビットとして出力される。(Equation 6) When the analog input signal Vin is input to the signal input terminal 12a, the control circuit 126 sets the second to fourth switches 1
With 22-2, 122-3 and 122-4 turned off,
The first switch 122-1 is turned on. In this case, the first
Of the relative reference potential V (1/2) or Vd / 2 of the first switch 122-1 and the first buffer amplifier 123-1
Is input to the addition circuit 124 via As a result, the addition circuit 124 outputs an addition signal indicating the added voltage equal to the sum of the lower limit reference voltage Vrl and the first relative reference potential Vd / 2, that is, (Vrl + Vd / 2). Comparator 1
Reference numeral 25 compares the analog input signal Vin and the addition signal.
Since the analog input voltage of the analog input signal Vin is equal to or higher than the added voltage (Vrl + Vd / 2), the comparator 1
Reference numeral 25 outputs a comparison result signal indicating a logic "1" level. The comparison result signal indicating the logic “1” level is sent from the signal output terminal 12b to the MSB of the original digital signal Dor or 2
Output as ³ bits.

【００８０】同時に、論理“１”レベルを示す比較結果
信号は、制御回路１２６へ供給される。制御回路１２６
は、論理“１”レベルを示す比較結果信号に応答して、
第１のスイッチ１２２−１をオンした状態で、第２のス
イッチ１２２−２をオンする。その結果、第１及び第２
の相対基準電位Ｖ（１／２）若しくはＶｄ／２及びＶ
（１／４）若しくはＶｄ／４は、第１及び第２のスイッ
チ１２２−１及び１２２−２並びに第１及び第２のバッ
ファアンプ１２３−１及び１２３−２を介して加算回路
１２４に供給される。その結果、加算回路１２４は、下
限基準電圧Ｖｒｌと合成された相対基準電位３Ｖｄ／４
との和に等しい加算された電圧、即ち（Ｖｒｌ＋３Ｖｄ
／４）を示す加算信号を出力する。比較器１２５はアナ
ログ入力信号Ｖｉｎと加算信号を比較する。アナログ入
力信号Ｖｉｎのアナログ入力電圧が加算された電圧（Ｖ
ｒｌ＋３Ｖｄ／４）以上であるため、比較器１２５は論
理“１”レベルを示す比較結果信号を出力する。論理
“１”レベルを示す比較結果信号は、原デジタル信号Ｄ
ｏｒの２² ビットとして、信号出力端子１２ｂから出力
される。At the same time, the comparison result signal indicating the logic “1” level is supplied to the control circuit 126. Control circuit 126
Responds to a comparison result signal indicating a logic “1” level,
With the first switch 122-1 turned on, the second switch 122-2 is turned on. As a result, the first and second
Relative reference potential V (1/2) or Vd / 2 and V
(1/4) or Vd / 4 is supplied to the addition circuit 124 via the first and second switches 122-1 and 122-2 and the first and second buffer amplifiers 123-1 and 123-2. You. As a result, the adder circuit 124 calculates the relative reference potential 3Vd / 4 synthesized with the lower limit reference voltage Vrl.
, Ie, (Vrl + 3Vd)
/ 4) is output. The comparator 125 compares the analog input signal Vin with the addition signal. The voltage (V) obtained by adding the analog input voltage of the analog input signal Vin
rl + 3Vd / 4) or more, the comparator 125 outputs a comparison result signal indicating a logic “1” level. The comparison result signal indicating the logic “1” level is the original digital signal D
As 2 ² bits or, it is output from the signal output terminal 12b.

【００８１】同時に、論理“１”レベルを示す比較結果
信号は、制御回路１２６へ入力される。論理“１”レベ
ルを示す比較結果信号に応答して、制御回路１２６は、
第１及び第２のスイッチ１２２−１及び１２２−２をオ
ンした状態で、第３のスイッチ１２２−３をオンする。
その結果、第１乃至第３の相対基準電位Ｖ（１／２）若
しくはＶｄ／２、Ｖ（１／４）若しくはＶｄ／４、及び
Ｖ（１／８）若しくはＶｄ／８は、第１乃至第３のスイ
ッチ１２２−１〜１２２−３並びに第１乃至第３のバッ
ファアンプ１２３−１〜１２３−３を介して、加算回路
１２４へ供給される。その結果、加算回路は、下限基準
電圧Ｖｒｌと合成された相対基準電位７Ｖｄ／８との和
に等しい加算された電圧、即ち（Ｖｒｌ＋７Ｖｄ／８）
を示す加算信号を出力する。比較器１２５はアナログ入
力信号Ｖｉｎとこの加算信号を比較する。アナログ入力
信号Ｖｉｎのアナログ入力電圧が加算された電圧（Ｖｒ
ｌ＋７Ｖｄ／８）より小さいため、比較器１２５は、論
理“０”レベルを示す比較結果信号を出力する。論理
“０”レベルを示す比較結果信号は、原デジタル信号Ｄ
ｏｒの２¹ ビットとして、信号出力端子１２ｂから出力
される。At the same time, the comparison result signal indicating the logic “1” level is input to the control circuit 126. In response to the comparison result signal indicating the logic “1” level, the control circuit 126
With the first and second switches 122-1 and 122-2 turned on, the third switch 122-3 is turned on.
As a result, the first to third relative reference potentials V (1/2) or Vd / 2, V (1/4) or Vd / 4, and V (1/8) or Vd / 8 are first to third. The signal is supplied to the addition circuit 124 via the third switches 122-1 to 122-3 and the first to third buffer amplifiers 123-1 to 123-3. As a result, the adding circuit calculates the added voltage equal to the sum of the lower limit reference voltage Vrl and the synthesized relative reference potential 7Vd / 8, that is, (Vrl + 7Vd / 8)
Is output. The comparator 125 compares the analog input signal Vin with the added signal. The voltage (Vr) obtained by adding the analog input voltage of the analog input signal Vin
1 + 7Vd / 8), the comparator 125 outputs a comparison result signal indicating a logic “0” level. The comparison result signal indicating the logic “0” level is the original digital signal D
As 2 ¹ bit or, is output from the signal output terminal 12b.

【００８２】同時に、論理“０”レベルを示す比較結果
信号は、制御回路１２６へ供給される。制御回路１２６
は、論理“０”レベルを示す比較結果信号に応答して、
第１及び第２のスイッチ１２２−１及び１２２−２をオ
ンにし、第３のスイッチ１２２−３をオフにした状態
で、第４のスイッチ１２２−４をオンにする。その結
果、第１、第２、及び第４の相対基準電位Ｖ（１／２）
若しくはＶｄ／２、Ｖ（１／４）若しくはＶｄ／４、及
びＶ（１／１６）若しくはＶｄ／１６は、第１、第２、
及び第４のスイッチ１２２−１、１２２−２、及び１２
２−４、並びに第１、第２、及び第４のバッファアンプ
１２３−１、１２３−２、及び１２３−４を介して、加
算回路へ供給される。これにより、加算回路１２４は、
下限基準電圧Ｖｒｌと合成された基準電位１３Ｖｄ／１
６との和に等しい加算された電圧、即ち （Ｖｒｌ＋１
３Ｖｄ／１６）を示す加算信号を出力する。アナログ入
力信号Ｖｉｎのアナログ入力電圧が加算された電圧（Ｖ
ｒｌ＋１３Ｖｄ／１６）以上であるため、比較器１２５
は、論理“１”レベルを示す比較結果信号を出力する。
論理“１”レベルを示す比較結果信号は、原デジタル信
号ＤｏｒのＬＳＢ若しくは２⁰ ビットとして、信号出力
端子１２ｂから出力される。At the same time, the comparison result signal indicating the logic “0” level is supplied to the control circuit 126. Control circuit 126
Responds to a comparison result signal indicating a logic “0” level,
The fourth switch 122-4 is turned on with the first and second switches 122-1 and 122-2 turned on and the third switch 122-3 turned off. As a result, the first, second, and fourth relative reference potentials V (1/2)
Alternatively, Vd / 2, V (1/4) or Vd / 4, and V (1/16) or Vd / 16 are the first, second,
And the fourth switches 122-1, 122-2, and 12
2-4 and the first, second, and fourth buffer amplifiers 123-1, 123-2, and 123-4. Thereby, the addition circuit 124
Reference potential 13 Vd / 1 synthesized with lower limit reference voltage Vrl
6, the sum of the added voltages, ie, (Vrl + 1)
3Vd / 16). The voltage (V) obtained by adding the analog input voltage of the analog input signal Vin
rl + 13 Vd / 16) or more, the comparator 125
Outputs a comparison result signal indicating a logical "1" level.
Comparison result signal indicating a logic "1" level, as the LSB or 2 ⁰ bit of the original digital signal Dor, is output from the signal output terminal 12b.

【００８３】以上のようにして、１１０１の４ビットか
らなる原デジタル信号Ｄｏｒが得られることが理解され
る。As described above, it is understood that the original digital signal Dor consisting of 4 bits of 1101 is obtained.

【００８４】上述してきたように、主Ａ／Ｄ変換ユニッ
ト１２は、ＭＳＢからＬＳＢまで、順に、且つ、連続し
て、原デジタル信号Ｄｏｒを出力する。As described above, the main A / D conversion unit 12 outputs the original digital signal Dor sequentially and continuously from the MSB to the LSB.

【００８５】（第２の実施の形態）図４に示される本発
明の第２の実施の形態の適応型Ａ／Ｄ変換装置１０Ａ
は、後述するように、修正部が変更されて異なる接続を
されている点を除いて、図１に示されるものと同様の構
成を有している。したがって、修正部には１４Ａを付し
てある。(Second Embodiment) An adaptive A / D converter 10A according to a second embodiment of the present invention shown in FIG.
Has the same configuration as that shown in FIG. 1 except that the correction unit is changed and connected differently, as described later. Therefore, 14A is attached to the correction unit.

【００８６】修正部１４Ａは、主Ａ／Ｄ変換ユニット１
２及び下限基準電圧生成器１１１に接続されており、下
限基準電圧Ｖｒｌに基づいて、原デジタル信号Ｄｏｒを
アナログ入力信号Ｖｉｎの入力絶対レベルを表す入力絶
対数値を示す修正されたデジタル信号に修正する。ま
た、修正部１４Ａはデジタル出力信号として、この修正
されたデジタル信号を出力する。The correction unit 14A is a main A / D conversion unit 1
2 and connected to the lower reference voltage generator 111, and corrects the original digital signal Dor into a corrected digital signal indicating an input absolute value representing the input absolute level of the analog input signal Vin based on the lower reference voltage Vrl. . The correction unit 14A outputs the corrected digital signal as a digital output signal.

【００８７】更に、修正部１４Ａは、補助Ａ／Ｄ変換部
１４１Ａ及び算出ユニット１４２Ａとを備えている。Further, the correction unit 14A includes an auxiliary A / D conversion unit 141A and a calculation unit 142A.

【００８８】補助Ａ／Ｄ変換部１４１Ａは、下限基準電
圧生成器１１１に接続されている。また、補助Ａ／Ｄ変
換部１４１Ａは、下限基準電圧Ｖｒｌを基準デジタル信
号として下限基準デジタル信号Ｄｒｌに変換する第１の
補助Ａ／Ｄ変換ユニット１４１−１だけを備えている。
更に、下限基準デジタル信号Ｄｒｌは算出ユニット１４
２Ａに供給される。The auxiliary A / D converter 141A is connected to the lower-limit reference voltage generator 111. Further, the auxiliary A / D converter 141A includes only the first auxiliary A / D conversion unit 141-1 that converts the lower-limit reference voltage Vrl into a lower-limit reference digital signal Drl as a reference digital signal.
Further, the lower reference digital signal Drl is calculated by the calculation unit 14.
2A.

【００８９】算出ユニット１４２Ａは、主Ａ／Ｄ変換ユ
ニット１２及び補助Ａ／Ｄ変換部１４１Ａに接続され、
アナログ入力信号Ｖｉｎの入力絶対数値を、下限基準数
値Ｄｒｌに基づいて相対数値を用いて算出して、入力絶
対数値を示す算出されたデジタル信号をデジタル出力信
号Ｄｏｕｔとして出力する。The calculation unit 142A is connected to the main A / D conversion unit 12 and the auxiliary A / D conversion unit 141A,
An input absolute numerical value of the analog input signal Vin is calculated using a relative numerical value based on the lower limit reference numerical value Drl, and a calculated digital signal indicating the input absolute numerical value is output as a digital output signal Dout.

【００９０】ここで、図示された例において、所定の電
位差Ｖｄは予め知られているものとする。この場合、前
述の（１）式における（Ｄｒｈ−Ｄｒｌ）は既知とな
る。従って、算出ユニット１４２Ａはアナログ入力信号
Ｖｉｎの入力絶対数値を、上限基準デジタル信号Ｄｒｈ
を用いずに算出することができる。Here, in the illustrated example, it is assumed that the predetermined potential difference Vd is known in advance. In this case, (Drh-Drl) in equation (1) is known. Accordingly, the calculation unit 142A converts the input absolute value of the analog input signal Vin into the upper limit reference digital signal Drh.
Can be calculated without using.

【００９１】（第３の実施の形態）図５に示される本発
明の第３の実施の形態の適応型Ａ／Ｄ変換装置１０Ｂ
は、後述するように、修正部が変更されて異なる接続を
されている点を除いて、図４に示されるものと同様の構
成を有している。したがって、修正部には１４Ｂを付し
てある。(Third Embodiment) An adaptive A / D converter 10B according to a third embodiment of the present invention shown in FIG.
Has the same configuration as that shown in FIG. 4, except that the correction unit is changed and connected differently, as described later. Therefore, 14B is attached to the correction unit.

【００９２】修正部１４Ｂは、主Ａ／Ｄ変換ユニット１
２及び制御ユニット１３２に接続されており、下限制御
信号Ｃｌｌに基づいて、原デジタル信号Ｄｏｒをアナロ
グ入力信号Ｖｉｎの入力絶対レベルを表す入力絶対数値
を示す修正されたデジタル信号に修正する。修正部１４
Ｂは、デジタル出力信号Ｄｏｕｔとして、修正されたデ
ジタル信号を出力する。The correction unit 14B is a main A / D conversion unit 1
2 and the control unit 132, and corrects the original digital signal Dor into a corrected digital signal indicating an input absolute value representing the input absolute level of the analog input signal Vin based on the lower limit control signal C11. Correction unit 14
B outputs the modified digital signal as the digital output signal Dout.

【００９３】また、修正部１４Ｂは、算出ユニット１４
２Ｂだけで構成されている。該算出ユニット１４２Ｂ
は、主Ａ／Ｄ変換ユニット１２及び制御ユニット１３２
に接続されており、下限制御信号Ｃｌｌに基づいて入力
相対数値を用いて、アナログ入力信号Ｖｉｎの入力絶対
数値を算出して、デジタル出力信号Ｄｏｕｔとして、入
力絶対数値を示す算出されたデジタル信号を出力する。The correction unit 14B includes the calculation unit 14
It is composed of only 2B. The calculation unit 142B
Are the main A / D conversion unit 12 and the control unit 132
And calculates an input absolute value of the analog input signal Vin using the input relative value based on the lower limit control signal C11, and outputs the calculated digital signal indicating the input absolute value as the digital output signal Dout. Output.

【００９４】ここで、図示された例において、所定の電
位差Ｖｄは予め知られているものとする。この場合、前
述の（１）式における（Ｄｒｈ−Ｄｒｌ）は既知とな
る。更に、下限基準デジタル信号Ｄｒｌは、下限制御信
号Ｃｌｌに基づいて算出される。従って、算出ユニット
１４２Ｂは、下限及び上限基準デジタル信号Ｄｒｌ及び
Ｄｒｈの双方を用いずに、アナログ入力信号Ｖｉｎの入
力絶対数値を算出することができる。Here, in the illustrated example, it is assumed that the predetermined potential difference Vd is known in advance. In this case, (Drh-Drl) in equation (1) is known. Further, the lower-limit reference digital signal Drl is calculated based on the lower-limit control signal Cll. Therefore, the calculation unit 142B can calculate the input absolute numerical value of the analog input signal Vin without using both the lower and upper reference digital signals Drl and Drh.

【００９５】尚、算出ユニット１４２Ｂは、図５に点線
で示されているように、下限制御信号Ｃｌｌの代わりに
上限制御信号Ｃｈｌを供給されても良い。The calculation unit 142B may be supplied with an upper limit control signal Chl instead of the lower limit control signal C11, as shown by a dotted line in FIG.

【００９６】（第４の実施の形態）図６に示される本発
明の第４の実施の形態の適応型Ａ／Ｄ変換装置１０Ｃ
は、後述するように、修正部が変更されて異なる接続を
されている点を除いて、図５に示されるものと同様の構
成を有している。したがって、修正部には１４Ｃを付し
てある。(Fourth Embodiment) An adaptive A / D converter 10C according to a fourth embodiment of the present invention shown in FIG.
Has the same configuration as that shown in FIG. 5 except that the correction unit is changed and connected differently, as described later. Therefore, 14C is attached to the correction unit.

【００９７】修正部１４Ｃは、主Ａ／Ｄ変換ユニット１
２及び検出ユニット１３１に接続されており、アンダー
フロー検出信号及びオーバーフロー検出信号Ｄｕｆ及び
Ｄｏｆに基づいて、原デジタル信号Ｄｏｒをアナログ入
力信号Ｖｉｎの入力絶対レベルを表す入力絶対数値を示
す修正されたデジタル信号に修正する。また、修正部１
４Ｃは、デジタル出力信号として、この修正されたデジ
タル信号を出力する。The correction unit 14C is a main A / D conversion unit 1
2 and a detection unit 131, and based on the underflow detection signal and the overflow detection signal Duf and Dof, converts the original digital signal Dor into a modified digital signal representing an input absolute value representing the input absolute level of the analog input signal Vin. Correct to signal. Correction unit 1
4C outputs this modified digital signal as a digital output signal.

【００９８】更に、修正部１４Ｃは、算出ユニット１４
２Ｃ及びアップダウン計数器１４３を備えている。Further, the correction unit 14C includes the calculating unit 14
2C and an up-down counter 143 are provided.

【００９９】アップダウン計数器は、検出ユニット１３
１及び制御入力端子１０ｃに接続されている。ここで、
制御コマンドＣｃが制御禁止指示を示している場合、ア
ップダウン計数器１４３は、リセットされて、制御禁止
状態におかれ、計数が０を示すことを示す計数器出力信
号Ｄｃを出力する。一方、制御コマンドＣｃが制御許可
指示を示している場合、アップダウン計数器１４３は制
御許可状態におかれ、アップダウン計数動作を行う。ア
ップダウン計数器１４３は、オーバーフロー検出信号Ｄ
ｏｆに応答して、一つずつ増加するようカウントアップ
する。また、アップダウン計数器１４３は、アンダーフ
ロー検出信号Ｄｕｆに応答して、一つずつ減少するよう
カウントダウンする。算出ユニット１４２Ｃは、主Ａ／
Ｄ変換ユニット１２及びアップダウン計数器１４３に接
続されており、計数器出力信号Ｄｃに基づいて入力相対
数値を用いて、アナログ入力信号Ｖｉｎの入力絶対数値
を算出して、デジタル出力信号Ｄｏｕｔとして入力絶対
数値を示す算出されたデジタル信号を出力する。The up-down counter is connected to the detection unit 13
1 and the control input terminal 10c. here,
When the control command Cc indicates the control prohibition instruction, the up / down counter 143 is reset, put in the control prohibition state, and outputs a counter output signal Dc indicating that the count indicates 0. On the other hand, when the control command Cc indicates a control permission instruction, the up / down counter 143 is in a control permission state and performs an up / down counting operation. The up / down counter 143 outputs the overflow detection signal D
In response to of, the counter is incremented by one. The up / down counter 143 counts down by one in response to the underflow detection signal Duf. The calculation unit 142C calculates the main A /
It is connected to the D conversion unit 12 and the up / down counter 143, calculates the input absolute value of the analog input signal Vin using the input relative value based on the counter output signal Dc, and inputs it as the digital output signal Dout The calculated digital signal indicating the absolute value is output.

【０１００】ここで、図示された例において、所定の電
圧差Ｖｄは予め知られているものとする。この場合、前
述の（１）式における（Ｄｒｈ−Ｄｒｌ）は、既知とな
る。更に、下限基準デジタル信号Ｄｒｌは、計数器信号
Ｄｃに基づいて算出される。従って、算出ユニット１４
２Ｃは、下限及び上限基準デジタル信号Ｄｒｌ及びＤｒ
ｈの双方を用いずに、アナログ入力信号Ｖｉｎの入力絶
対数値を算出することができる。Here, in the illustrated example, it is assumed that the predetermined voltage difference Vd is known in advance. In this case, (Drh-Drl) in the above equation (1) becomes known. Further, the lower-limit reference digital signal Drl is calculated based on the counter signal Dc. Therefore, the calculation unit 14
2C is the lower and upper reference digital signals Drl and Dr
The input absolute numerical value of the analog input signal Vin can be calculated without using both of h.

【０１０１】ここで、上述した第１乃至第４の実施の形
態において、アナログ入力信号Ｖｉｎの入力絶対数値は
適応型Ａ／Ｄ変換装置において算出される。しかしなが
ら、アナログ入力信号Ｖｉｎの入力絶対数値は、図１０
乃至図１３を用いて後述されるように、デジタル出力信
号Ｄｏｕｔを受ける受けて側（図示せず）において算出
されてもよい。Here, in the above-described first to fourth embodiments, the absolute input value of the analog input signal Vin is calculated by the adaptive A / D converter. However, the absolute input value of the analog input signal Vin is as shown in FIG.
As will be described later with reference to FIG. 13, the calculation may be performed on the receiving side (not shown) that receives the digital output signal Dout.

【０１０２】（第５の実施の形態）図７に示される本発
明の第５の実施の形態の適応型Ａ／Ｄ変換装置１０Ｄ
は、算出ユニット１４２が適応型Ａ／Ｄ変換装置１０か
ら省略されている点を除いて、図１に示されるものと同
様の構成を有している。この適応型Ａ／Ｄ変換装置１０
Ｄは、第１乃至第３の装置出力端子１０ｄ、１０ｅ、及
び１０ｆを有している。ここで、第１の装置出力端子１
０ｄは、原デジタル信号Ｄｏｒを出力するためのもので
あるため、原デジタル信号出力端子と呼ばれる。また、
第２の装置出力端子１０ｅは、下限基準デジタル信号Ｄ
ｒｌを出力するためのものであり、更に、第３の装置出
力端子１０ｆは、上限基準デジタル信号Ｄｒｈを出力す
るためのものである。したがって、図示された例におい
て、一対の下限及び上限基準デジタル信号Ｄｒｌ及びＤ
ｒｈは、基準デジタル信号と呼ばれる。即ち、第２及び
第３の装置出力端子１０ｅ及び１０ｆの組み合わせは、
基準デジタル信号を出力するための基準デジタル信号出
力端子として動作する。補助Ａ／Ｄ変換部１４１は、基
準デジタル信号産出手段として動作し、基準デジタル信
号を出力する。第１乃至第３の装置出力端子１０ｄ、１
０ｅ、及び１０ｆの組み合わせは、出力手段としても使
用可能であり、全体として受けて側（図示せず）に送出
されるデジタル出力信号Ｄｏｕｔをなす、原デジタル信
号Ｄｏｒ及び基準デジタル信号を出力する。(Fifth Embodiment) An adaptive A / D converter 10D according to a fifth embodiment of the present invention shown in FIG.
Has the same configuration as that shown in FIG. 1 except that the calculation unit 142 is omitted from the adaptive A / D converter 10. This adaptive A / D converter 10
D has first to third device output terminals 10d, 10e, and 10f. Here, the first device output terminal 1
Since 0d is for outputting the original digital signal Dor, it is called an original digital signal output terminal. Also,
The second device output terminal 10e is connected to the lower limit reference digital signal D
rl, and the third device output terminal 10f is for outputting the upper-limit reference digital signal Drh. Thus, in the illustrated example, a pair of lower and upper reference digital signals Drl and D
rh is called the reference digital signal. That is, the combination of the second and third device output terminals 10e and 10f is
It operates as a reference digital signal output terminal for outputting a reference digital signal. The auxiliary A / D converter 141 operates as reference digital signal producing means, and outputs a reference digital signal. First to third device output terminals 10d, 1
The combination of 0e and 10f can also be used as an output means, and outputs an original digital signal Dor and a reference digital signal, which constitute a digital output signal Dout to be transmitted to a receiving side (not shown) as a whole.

【０１０３】（第６の実施の形態）図８に示される本発
明の第６の実施の形態の適応型Ａ／Ｄ変換装置１０Ｅ
は、算出ユニット１４２Ａが適応型Ａ／Ｄ変換装置１０
Ａから省略されている点を除いて、図４に示されるもの
と同様の構成を有している。この適応型Ａ／Ｄ変換装置
１０Ｅは、第１及び第２の装置出力端子１０ｄ及び１０
ｅを有している。ここで、図示された例において、下限
基準デジタル信号Ｄｒｌは、基準デジタル信号と呼ばれ
る。即ち、第２の装置出力端子１０ｅは、基準デジタル
信号出力端子として動作し、基準デジタル信号を出力す
る。補助Ａ／Ｄ変換部１４１Ａは、基準デジタル信号産
出手段として動作し、基準デジタル信号を出力する。第
１及び第２の装置出力端子１０ｄ及び１０ｅは、出力手
段として動作し、全体として受けて側（図示せず）に送
出されるデジタル出力信号Ｄｏｕｔをなす、原デジタル
信号Ｄｏｒ及び基準デジタル信号を出力する。(Sixth Embodiment) An adaptive A / D converter 10E according to a sixth embodiment of the present invention shown in FIG.
Is calculated by the calculation unit 142A by the adaptive A / D converter 10
It has the same configuration as that shown in FIG. 4 except that it is omitted from A. This adaptive A / D converter 10E includes first and second device output terminals 10d and 10d.
e. Here, in the illustrated example, the lower reference digital signal Drl is called a reference digital signal. That is, the second device output terminal 10e operates as a reference digital signal output terminal and outputs a reference digital signal. The auxiliary A / D converter 141A operates as a reference digital signal producing means, and outputs a reference digital signal. The first and second device output terminals 10d and 10e operate as output means and receive the original digital signal Dor and the reference digital signal, which together form a digital output signal Dout that is received and sent to a receiving side (not shown). Output.

【０１０４】（第７の実施の形態）図９に示される本発
明の第７の実施の形態の適応型Ａ／Ｄ変換装置１０Ｆ
は、算出ユニット１４２Ｂが適応型Ａ／Ｄ変換装置１０
Ｂから省略されている点を除いて、図５に示されるもの
と同様の構成を有している。この適応型Ａ／Ｄ変換装置
１０Ｆは原デジタル信号出力端子及び基準デジタル信号
出力端子１０ｄ及び１０ｇを有している。基準デジタル
信号出力端子１０ｇは、基準デジタル信号として下限制
御信号Ｄｌｌを出力する。制御ユニット１３２と基準デ
ジタル信号出力端子１０ｇとを接続している接続線１５
は、基準デジタル信号出力装置として動作し、基準デジ
タル信号を出力する。原デジタル信号出力端子及び基準
デジタル信号出力端子１０ｄ及び１０ｇの組み合わせ
は、出力手段として動作し、全体として受けて側（図示
せず）に送出されるデジタル出力信号Ｄｏｕｔをなす、
原デジタル信号Ｄｏｒ及び下限制御信号Ｄｌｌを出力す
る。基準デジタル信号出力端子１０ｇは、基準デジタル
信号として、図９に点線で示されるように、下限制御信
号Ｄｌｌの代わりに上限制御信号Ｄｌｌを出力しても良
い。(Seventh Embodiment) An adaptive A / D converter 10F according to a seventh embodiment of the present invention shown in FIG.
Is that the calculation unit 142B is the adaptive A / D converter 10
It has the same configuration as that shown in FIG. 5 except that it is omitted from B. This adaptive A / D converter 10F has an original digital signal output terminal and reference digital signal output terminals 10d and 10g. The reference digital signal output terminal 10g outputs a lower limit control signal Dll as a reference digital signal. Connection line 15 connecting control unit 132 and reference digital signal output terminal 10g
Operates as a reference digital signal output device and outputs a reference digital signal. The combination of the original digital signal output terminal and the reference digital signal output terminals 10d and 10g operates as an output means, and forms a digital output signal Dout which is received as a whole and sent to the side (not shown)
An original digital signal Dor and a lower limit control signal Dll are output. The reference digital signal output terminal 10g may output an upper limit control signal Dll instead of the lower limit control signal Dll as a reference digital signal, as shown by a dotted line in FIG.

【０１０５】（第８の実施の形態）図１０に示される本
発明の第８の実施の形態の適応型Ａ／Ｄ変換装置１０Ｇ
は、算出ユニット１４２Ｃが適応型Ａ／Ｄ変換装置１０
Ｃから省略されている点を除いて、図６に示されるもの
と同様の構成を有している。この適応型Ａ／Ｄ変換装置
１０Ｇは、原デジタル信号出力端子及び基準デジタル信
号出力端子１０ｄ及び１０ｈを有している。基準デジタ
ル信号出力端子１０ｈは、基準デジタル信号として計数
器出力信号Ｄｃを出力するためのものである。アップダ
ウン計数器１４３は、基準デジタル信号産出手段として
動作し、基準デジタル信号を出力する。原デジタル信号
出力端子及び基準デジタル信号出力端子１０ｄ及び１０
ｈの組み合わせは、出力装置としても使用可能であり、
全体として受けて側（図示せず）に送出されるデジタル
出力信号Ｄｏｕｔをなす、原デジタル信号Ｄｏｒ及び計
数器出力信号Ｄｃを出力する。(Eighth Embodiment) An adaptive A / D converter 10G according to an eighth embodiment of the present invention shown in FIG.
Is calculated by the calculation unit 142C by the adaptive A / D converter 10
It has the same configuration as that shown in FIG. 6 except that it is omitted from C. This adaptive A / D converter 10G has an original digital signal output terminal and reference digital signal output terminals 10d and 10h. The reference digital signal output terminal 10h is for outputting a counter output signal Dc as a reference digital signal. The up / down counter 143 operates as reference digital signal generating means, and outputs a reference digital signal. Original digital signal output terminal and reference digital signal output terminal 10d and 10
The combination of h can also be used as an output device,
It outputs an original digital signal Dor and a counter output signal Dc, which constitute a digital output signal Dout to be transmitted to a receiving side (not shown) as a whole.

【０１０６】上述した各々の実施の形態において、制御
ユニット１３２は、オーバースロー検出信号Ｄｏｆ又は
アンダーフロー検出信号Ｄｕｆのどちらか一方に応答し
て、下限及び上限制御信号Ｃｌｌ及びＣｈｌをすぐに出
力する。しかしながら、原デジタル信号Ｄｏｒの入力相
対数値が瞬間的に所定の上限閾値数値Ｄｔｈｈを越える
か、または所定の下限閾値数値Ｄｔｈｌを下回るような
場合がある。この場合、制御ユニット１３２は、頻繁に
下限及び上限制御信号Ｃｌｌ及びＣｈｌを出力すること
になる。In each of the above-described embodiments, the control unit 132 immediately outputs the lower limit and upper limit control signals Cll and Chl in response to either the overslow detection signal Dof or the underflow detection signal Duf. . However, there is a case where the input relative numerical value of the original digital signal Dor momentarily exceeds the predetermined upper threshold value Dthh or falls below the predetermined lower threshold value Dthl. In this case, the control unit 132 frequently outputs the lower limit and upper limit control signals Cll and Chl.

【０１０７】このような不便さを解消するために、制御
ユニット１３２は、図１１に示されたような修正された
制御ユニット１３２Ａに置き換えられても良い。To eliminate such inconvenience, the control unit 132 may be replaced with a modified control unit 132A as shown in FIG.

【０１０８】修正された制御ユニット１３２Ａは、アッ
プダウン計数器１３２Ａ−１、第１及び第２の比較器１
３２Ａ−２及び１３２Ａ−３、制御信号生成回路１３２
Ａ−４、並びに論理和回路１３２Ａ−５とを備えてい
る。アップダウン計数器１３２Ａ−１は、検出ユニット
１３１及び論理和回路１３２Ａ−５に接続されている。
後述されるように、論理和回路１３２Ａ−５は、リセッ
ト信号Ｓｒを出力する。リセット信号Ｓｒに応答して、
アップダウン計数器１３２Ａ−１はリセットされ、計数
が０を示すことを示す計数器信号Ｓｃを出力する。オー
バーフロー検出信号Ｄｏｆに応答して、アップダウン計
数器１３２Ａ−１は一つずつ計数を増やす。また、アン
ダーフロー検出信号Ｄｕｆに応答して、アップダウン計
数器１３２Ａ−１は一つずつ計数を減らす。この計数を
示す計数器信号Ｓｃは、第１及び第２の比較器１３２Ａ
−２及び１３２Ａ−３の入力端子に供給される。The modified control unit 132A includes an up / down counter 132A-1, the first and second comparators 1
32A-2 and 132A-3, control signal generation circuit 132
A-4, and an OR circuit 132A-5. The up / down counter 132A-1 is connected to the detection unit 131 and the OR circuit 132A-5.
As described later, the OR circuit 132A-5 outputs a reset signal Sr. In response to the reset signal Sr,
The up / down counter 132A-1 is reset and outputs a counter signal Sc indicating that the count indicates 0. In response to the overflow detection signal Dof, the up / down counter 132A-1 increments the count one by one. Also, in response to the underflow detection signal Duf, the up / down counter 132A-1 reduces the count by one. The counter signal Sc indicating this count is supplied to the first and second comparators 132A.
-2 and 132A-3.

【０１０９】第１の比較器１３２Ａ−２は、計数器信号
Ｓｃを供給される端子とは別の端子を有しており、該別
の端子にはカウントダウン限度閾値計数を示すカウント
ダウン限度閾値信号Ｃｔｈｄが供給される。また、第２
の比較器１３２Ａ−３は、計数器信号Ｓｃを供給される
端子とは別の端子を有しており、該別の端子にはカウン
トアップ限度閾値計数を示すカウントアップ限度閾値信
号Ｃｔｈｕが供給される。このような状態において、第
１の比較器１３２Ａ−２は、計数器信号Ｓｃの計数とカ
ウントダウン限度閾値計数とを比較し、また、第２の比
較器１３２Ａ−３は、計数器信号ＳＣの計数とカウント
アップ限度閾値計数とを比較する。ここで、計数器信号
Ｓｃの計数がカウントダウン限度閾値計数以下の場合、
第１の計数器１３２Ａ−２は制御可能な基準電圧の降下
を示す降下指示信号Ｉｄを出力する。また、計数器信号
Ｓｃの計数がカウントアップ限度閾値計数以上の場合、
第２の比較器１３２Ａ−３は制御可能な基準電圧の上昇
を示す上昇指示信号Ｉｒを出力する。降下及び上昇指示
信号Ｉｄ及びＩｒは論理和回路１３２Ａ−５及び制御信
号生成回路１３２Ａ−４に供給される。The first comparator 132A-2 has a terminal different from the terminal to which the counter signal Sc is supplied, and the other terminal has a countdown limit threshold signal Cthd indicating a countdown limit threshold count. Is supplied. Also, the second
132A-3 has a terminal different from the terminal to which the counter signal Sc is supplied, and the other terminal is supplied with the count-up limit threshold signal Cthu indicating the count-up limit threshold count. You. In such a state, the first comparator 132A-2 compares the count of the counter signal Sc with the countdown limit threshold count, and the second comparator 132A-3 calculates the count of the counter signal SC. And the count-up limit threshold count. Here, when the count of the counter signal Sc is equal to or less than the countdown limit threshold count,
The first counter 132A-2 outputs a drop instruction signal Id indicating a controllable reference voltage drop. When the count of the counter signal Sc is equal to or larger than the count-up limit threshold count,
The second comparator 132A-3 outputs a rise instruction signal Ir indicating an increase in the controllable reference voltage. The descending and rising instruction signals Id and Ir are supplied to the OR circuit 132A-5 and the control signal generating circuit 132A-4.

【０１１０】論理和回路１３２Ａ−５は制御コマンドＣ
ｃ並びに降下及び上昇指示信号Ｉｄ及びＩｒを入力して
論理和動作を実行し、リセット信号として論理和結果出
力信号を出力する。そのため、アップダウン計数器１３
２Ａ−１は、制御コマンドＣｃ並びに降下及び上昇指示
信号Ｉｄ及びＩｒが前述したような場合、リセットされ
る。The OR circuit 132A-5 controls the control command C
c, and inputs the descending and rising instruction signals Id and Ir to execute a logical sum operation, and outputs a logical sum result output signal as a reset signal. Therefore, the up-down counter 13
2A-1 is reset when the control command Cc and the descending and rising instruction signals Id and Ir are as described above.

【０１１１】制御信号生成回路１３２Ａ−４は、制御コ
マンドＣｃを供給される。制御コマンドＣｃが制御禁止
指示を指示する場合、制御信号生成回路１３２Ａ−４は
制御禁止状態におかれ、所定の初期下限及び上限基準電
圧の生成を夫々意味する下限及び上限制御信号Ｃｌｌ及
びＣｈｌを出力する。制御コマンドＣｃが制御許可指示
を指示する場合、制御信号生成回路１３２Ａ−４は制御
許可状態におかれる。この状態において、制御信号生成
回路１３２Ａ−４は、上昇指示信号Ｉｒに応答して、下
限及び上限基準電圧Ｖｒｌ及びＶｒｈの上昇を夫々意味
する下限及び上限制御信号Ｃｌｌ及びＣｈｌを出力す
る。また、制御信号生成回路１３２Ａ−４は降下指示信
号Ｉｄに応答して、下限及び上限基準電圧Ｖｒｌ及びＶ
ｒｈの夫々の降下を意味する下限及び上限制御信号Ｃｌ
ｌ及びＣｈｌを出力する。The control signal generation circuit 132A-4 is supplied with a control command Cc. When the control command Cc indicates a control prohibition instruction, the control signal generation circuit 132A-4 is in the control prohibition state, and outputs the lower limit and upper limit control signals Cll and Chl, which mean generation of predetermined initial lower limit and upper limit reference voltages, respectively. Output. When the control command Cc indicates a control permission instruction, the control signal generation circuit 132A-4 is in a control permission state. In this state, the control signal generation circuit 132A-4 outputs the lower and upper limit control signals Cll and Chl, which mean the rise of the lower and upper reference voltages Vrl and Vrh, respectively, in response to the rise instruction signal Ir. Further, the control signal generation circuit 132A-4 responds to the drop instruction signal Id, and outputs
lower and upper control signals Cl indicating respective drops of rh
1 and Chl are output.

【０１１２】このような構成を有する修正された制御ユ
ニット１３２Ａを備える適応型Ａ／Ｄ変換装置は、アナ
ログ入力電圧の瞬間的な変動に左右されずに下限及び上
限基準電圧Ｖｒｌ及びＶｒｈを制御することができる。The adaptive A / D converter including the modified control unit 132A having such a configuration controls the lower and upper reference voltages Vrl and Vrh independently of the instantaneous fluctuation of the analog input voltage. be able to.

【０１１３】以上、本発明を好ましい実施の形態を挙げ
て説明してきたが、他の方法で実現することも可能を示
す。例えば、主Ａ／Ｄ変換ユニット１２は図３に示され
た逐次比較型構造のものに限定されるわけではなく、積
分型やフラッシュ型でもよい。Although the present invention has been described with reference to the preferred embodiments, it is possible to realize the present invention by other methods. For example, the main A / D conversion unit 12 is not limited to the successive approximation type structure shown in FIG. 3, but may be an integral type or a flash type.

【０１１４】[0114]

【発明の効果】本発明によれば、アナログ入力電圧を示
すアナログ入力信号をアナログ入力電圧に応答した出力
数値を示すデジタル出力信号に適応的に変換する適応型
Ａ／Ｄ変換装置であって、制御可能なダイナミックレン
ジを拡張する場合にも、一定の量子化誤差を有するデジ
タル出力信号を常に出力することができる適応型Ａ／Ｄ
変換装置を提供することができる。According to the present invention, there is provided an adaptive A / D converter for adaptively converting an analog input signal indicating an analog input voltage into a digital output signal indicating an output value in response to the analog input voltage, An adaptive A / D that can always output a digital output signal having a fixed quantization error even when the controllable dynamic range is extended.
A conversion device can be provided.

【０１１５】また、本発明のよれば、リアルタイムに制
御可能なダイナミックレンジを変えることができる前記
適応型Ａ／Ｄ変換装置を提供することができる。Further, according to the present invention, it is possible to provide the adaptive A / D converter capable of changing a dynamic range which can be controlled in real time.

【０１１６】更に、アナログ入力信号の入力絶対レベル
を表す入力絶対数値を示すデジタル出力信号を出力でき
る前記適応型Ａ／Ｄ変換装置を提供することができる。Further, it is possible to provide the adaptive A / D converter capable of outputting a digital output signal indicating an absolute input value indicating an absolute input level of an analog input signal.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施の形態の適応型Ａ／Ｄ変換
装置の構成を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of an adaptive A / D converter according to a first embodiment of the present invention.

【図２】図１に示される適応型Ａ／Ｄ変換装置の動作を
説明するために用いるタイミングチャートを示す図であ
る。FIG. 2 is a diagram showing a timing chart used to explain the operation of the adaptive A / D converter shown in FIG. 1;

【図３】図１に示される適応型Ａ／Ｄ変換装置において
用いられる主Ａ／Ｄ変換ユニットの構成を示すブロック
図である。FIG. 3 is a block diagram showing a configuration of a main A / D conversion unit used in the adaptive A / D conversion device shown in FIG.

【図４】本発明の第２の実施の形態の適応型Ａ／Ｄ変換
装置の構成を示すブロック図である。FIG. 4 is a block diagram showing a configuration of an adaptive A / D converter according to a second embodiment of the present invention.

【図５】本発明の第３の実施の形態の適応型Ａ／Ｄ変換
装置の構成を示すブロック図である。FIG. 5 is a block diagram illustrating a configuration of an adaptive A / D converter according to a third embodiment of the present invention.

【図６】本発明の第４の実施の形態の適応型Ａ／Ｄ変換
装置の構成を示すブロック図である。FIG. 6 is a block diagram illustrating a configuration of an adaptive A / D converter according to a fourth embodiment of the present invention.

【図７】本発明の第５の実施の形態の適応型Ａ／Ｄ変換
装置の構成を示すブロック図である。FIG. 7 is a block diagram illustrating a configuration of an adaptive A / D converter according to a fifth embodiment of the present invention.

【図８】本発明の第６の実施の形態の適応型Ａ／Ｄ変換
装置の構成を示すブロック図である。FIG. 8 is a block diagram illustrating a configuration of an adaptive A / D converter according to a sixth embodiment of the present invention.

【図９】本発明の第７の実施の形態の適応型Ａ／Ｄ変換
装置の構成を示すブロック図である。FIG. 9 is a block diagram illustrating a configuration of an adaptive A / D converter according to a seventh embodiment of the present invention.

【図１０】本発明の第８の実施の形態の適応型Ａ／Ｄ変
換装置の構成を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration of an adaptive A / D converter according to an eighth embodiment of the present invention.

【図１１】図１、図４、図５、図７、図８、図９、及び
図１０に示される適応型Ａ／Ｄ変換装置において用いら
れる変形された制御ユニットの構成を示すブロック図で
ある。FIG. 11 is a block diagram showing a configuration of a modified control unit used in the adaptive A / D converter shown in FIGS. 1, 4, 5, 7, 8, 9, and 10; is there.

【図１２】物品検出方式に用いられる引用例１の適応型
Ａ／Ｄ変換装置の構成を示すブロック図である。FIG. 12 is a block diagram illustrating a configuration of an adaptive A / D converter according to Reference Example 1 used in an article detection method.

【図１３】引用例２の適応型Ａ／Ｄ変換装置の構成を示
すブロック図である。FIG. 13 is a block diagram illustrating a configuration of an adaptive A / D converter according to Reference Example 2.

【図１４】図２に示された適応型Ａ／Ｄ変換装置の動作
を説明するために用いるタイミングチャートを示す図で
ある。FIG. 14 is a diagram showing a timing chart used for explaining the operation of the adaptive A / D converter shown in FIG. 2;

【符号の説明】[Explanation of symbols]

１０ 適応型Ａ／Ｄ変換装置 １０ａ 装置入力端子 １０ｂ 装置出力端子 １０ｃ 制御コマンド入力端子 １１ 基準電圧生成ユニット １１１ 下限基準電圧生成器 １１２ 上限基準電圧生成器 １２ 主Ａ／Ｄ変換ユニット １２ａ 信号入力端子 １２ｂ 信号出力端子 １２ｃ 下限基準電圧入力端子 １２ｄ 上限基準電圧入力端子 １３ 制御部 １３１ 検出ユニット １３２ 制御ユニット １４ 修正部 １４１ 補助Ａ／Ｄ変換部 １４１−１ 第１の補助Ａ／Ｄ変換ユニット １４１−２ 第２の補助Ａ／Ｄ変換ユニット １４２ 算出ユニット Ｖｉｎ アナログ入力信号 Ｄｏｕｔ デジタル出力信号 Ｃｃ 制御コマンド Ｖｒｌ 下限基準電圧 Ｖｒｈ 上限基準電圧 Ｖｄ 所定の電位差 Ｄｏｒ 原デジタル信号 Ｄｔｈｌ 所定の下限閾値数値 Ｄｔｈｈ 所定の上限閾値数値 Ｄｕｆ アンダーフロー検出信号 Ｄｏｆ オーバーフロー検出信号 Ｃｌｌ 下限制御信号 Ｃｈｌ 上限制御信号 Ｄｒｌ 下限基準デジタル信号 Ｄｒｈ 上限基準デジタル信号 Ｖｒｅｆ 基準電位幅 Ｖｔｈｌ 下限相対閾値レベル Ｖｔｈｈ 上限相対閾値レベル １２１ 抵抗ラダー回路 １２１−１ 抵抗 １２１−２ 抵抗 １２１−３ 抵抗 １２１−４ 抵抗 １２１−５ 抵抗 １２２ スイッチ回路 １２２−１ スイッチ １２２−２ スイッチ １２２−３ スイッチ １２２−４ スイッチ １２３ バッファ回路 １２３−１ バッファアンプ １２３−２ バッファアンプ １２３−３ バッファアンプ １２３−４ バッファアンプ １２４ 加算回路 １２４−１ 入力抵抗 １２４−２ 入力抵抗 １２４−３ 入力抵抗 １２４−４ 入力抵抗 １２４−５ 負帰還用抵抗 １２４−６ 増幅器 １２５ 比較器 １２６ 制御回路 DESCRIPTION OF SYMBOLS 10 Adaptive A / D converter 10a Device input terminal 10b Device output terminal 10c Control command input terminal 11 Reference voltage generation unit 111 Lower reference voltage generator 112 Upper reference voltage generator 12 Main A / D conversion unit 12a Signal input terminal 12b Signal output terminal 12c Lower limit reference voltage input terminal 12d Upper limit reference voltage input terminal 13 Control unit 131 Detection unit 132 Control unit 14 Correction unit 141 Auxiliary A / D conversion unit 141-1 First auxiliary A / D conversion unit 141-2 First 2 auxiliary A / D conversion unit 142 calculation unit Vin analog input signal Dout digital output signal Cc control command Vrl lower reference voltage Vrh upper reference voltage Vd predetermined potential difference Dor original digital signal Dthl predetermined lower threshold value Dthh predetermined upper threshold valueDuf Underflow detection signal Dof Overflow detection signal Cll Lower control signal Chl Upper control signal Drl Lower reference digital signal Drh Upper reference digital signal Vref Reference potential width Vthl Lower relative threshold level Vthh Upper relative threshold level 121 Resistor ladder circuit 121-1 Resistance 121 -2 resistance 121-3 resistance 121-4 resistance 121-5 resistance 122 switch circuit 122-1 switch 122-2 switch 122-3 switch 122-4 switch 123 buffer circuit 123-1 buffer amplifier 123-2 buffer amplifier 123-3 Buffer amplifier 123-4 Buffer amplifier 124 Addition circuit 124-1 Input resistance 124-2 Input resistance 124-3 Input resistance 124-4 Input resistance 124-5 Negative feedback resistance 124- Amplifier 125 comparator 126 control circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 1/10 H03M 1/18 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. ⁷ , DB name) H03M 1/10 H03M 1/18

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 アナログ入力電圧であるアナログ入力信
号（Ｖｉｎ）を前記アナログ入力電圧に対応する出力数
値であるデジタル出力信号（Ｄｏｕｔ）に適応的に変換
する適応型Ａ／Ｄ変換装置であって、 制御信号に応じて制御可能な基準電圧を生成する基準電
圧生成ユニットと、 前記制御可能な基準電圧に基づいて、前記アナログ入力
信号を原デジタル信号に変換する主Ａ／Ｄ変換ユニット
と、 前記原デジタル信号に基づいて、前記制御信号を前記基
準電圧生成ユニットに供給することにより前記制御可能
な基準電圧を制御する制御部とを備えている適応型Ａ／
Ｄ変換装置において、 前記基準電圧生成ユニット（１１）は、前記制御可能な
基準電圧として、所定の電圧差（Ｖｄ）を有する一対の
下限及び上限基準電圧（Ｖｒｌ，Ｖｒｈ）を生成し、 前記主Ａ／Ｄ変換ユニット（１２）は、前記アナログ入
力信号の入力基準レベルから見た入力相対レベルを表す
入力相対数値を示し、且つ、一定の量子化誤差を有する
前記原デジタル信号（Ｄｏｒ）を生成し、 前記制御部（１３）は、前記アナログ入力信号の前記ア
ナログ入力電圧が常に前記下限基準電圧と前記上限基準
電圧との間により規定された観測許容レンジにあるよう
に前記下限及び上限基準電圧を制御し、 さらに、前記適応型Ａ／Ｄ変換装置は、前記主Ａ／Ｄ変
換ユニット及び前記基準電圧生成ユニットに接続された
修正部（１４）を更に有しており、 前記修正部（１４）は、 前記基準電圧生成ユニットに接続され、前記制御可能な
基準電圧を前記アナログ入力信号の前記入力基準レベル
を表す基準数値を示す基準デジタル信号に変換する補助
Ａ／Ｄ変換部（１４１）と、 前記主Ａ／Ｄ変換ユニット及び前記補助Ａ／Ｄ変換部に
接続され、前記基準数値に基づいて前記相対数値を用い
て、前記アナログ入力信号の前記入力絶対数値を算出し
て、前記デジタル出力信号として前記入力絶対数値を示
す算出されたデジタル信号を生成する算出ユニット（１
４２）とを備え、 前記修正部は、前記制御可能な基準電圧に基づいて、前
記原デジタル信号を前記アナログ入力信号の入力絶対レ
ベルを表す入力絶対数値を示す修正されたデジタル信号
に修正し、 前記入力絶対レベルは、前記入力相対レベルと前記入力
基準レベルとの和に等しく、 前記修正部は、前記デジタル出力信号として前記修正さ
れたデジタル信号を出力し、これにより見掛上のダイナ
ミックレンジを拡張し、 これによって、前記アナログ入力信号が急激に変化する
ような振幅を有している場合にも、前記一定の量子化誤
差を有するデジタル出力信号（Ｄｏｕｔ）を常に出力す
ることを特徴とする適応型Ａ／Ｄ変換装置。(1)Analog input signal, which is the analog input voltage
Signal (Vin) is the number of outputs corresponding to the analog input voltage.
Adaptively convert to digital output signal (Dout)
An adaptive A / D converter, A reference voltage that generates a controllable reference voltage in response to a control signal
A pressure generating unit; The analog input based on the controllable reference voltage;
Main A / D conversion unit for converting signals to original digital signals
When, The control signal is based on the original digital signal.
Controllable by supplying to the quasi-voltage generation unit
A / A having a control unit for controlling a simple reference voltage
In the D converter, The reference voltage generation unit (11) is configured to control the controllable voltage.
A pair of reference voltages having a predetermined voltage difference (Vd)
Generate lower and upper reference voltages (Vrl, Vrh), The main A / D conversion unit (12) is provided with the analog input.
Represents the input relative level as viewed from the input reference level of the force signal
Indicates the input relative value and has a certain quantization error
Generating the raw digital signal (Dor); The control unit (13) is configured to control the analog input signal
The analog input voltage is always the lower reference voltage and the upper reference voltage
Between the voltage and the specified observation allowable range
Controlling the lower and upper reference voltages, Further, the adaptive A / D conversion device includes the main A / D conversion device.
Conversion unit and the reference voltage generation unit.
It further has a correction unit (14),  The correction unit (14) is connected to the reference voltage generation unit,
The reference voltage is the input reference level of the analog input signal.
To convert to a reference digital signal indicating a reference value representing
An A / D converter (141), the main A / D converter and the auxiliary A / D converter.
Connected and uses the relative value based on the reference value
Calculating the input absolute value of the analog input signal.
Indicates the input absolute value as the digital output signal.
A calculation unit (1) for generating a calculated digital signal
42), The correction unit is configured to perform a previous operation based on the controllable reference voltage.
The original digital signal is converted to the absolute input level of the analog input signal.
Modified digital signal showing input absolute number representing bell
Modified to The input absolute level is obtained by comparing the input relative level with the input
Equal to the sum of the reference level, The correction unit is configured to correct the corrected digital output signal.
Output digital signal, which provides an apparent dynamic
Extend the mic range, This causes the analog input signal to change rapidly
Even if the amplitude has such
Always output a digital output signal (Dout) having a difference
 An adaptive A / D converter. 【請求項２】 請求項１に記載の適応型Ａ／Ｄ変換装置
において、 前記制御部は、前記制御信号として、一対の下限及び上
限制御信号（Ｃｌｌ，Ｃｈｌ）を生成し、 前記基準電圧生成ユニット（１１）は、 前記下限制御信号に応じて前記下限基準電圧を生成する
下限基準電圧生成器（１１１）と、 前記上限制御信号に応じて前記上限基準電圧を生成する
上限基準電圧生成器（１１２）とを備えることを特徴と
する適応型Ａ／Ｄ変換装置。2. The adaptive A / D converter according to claim 1, wherein the control unit generates a pair of lower limit and upper limit control signals (Cll, Chl) as the control signal; A unit configured to generate the lower-limit reference voltage according to the lower-limit control signal; and an upper-limit reference voltage generator configured to generate the upper-limit reference voltage according to the upper-limit control signal. 112). An adaptive A / D converter. 【請求項３】 請求項１に記載の適応型Ａ／Ｄ変換装置
において、 前記主Ａ／Ｄ変換ユニット（１２）は、 前記下限基準電圧を入力する下限基準電圧入力端子（１
２ｃ）と、 前記上限基準電圧を入力する上限基準電圧入力端子（１
２ｄ）とを有していることを特徴とする適応型Ａ／Ｄ変
換装置。3. The adaptive A / D conversion device according to claim 1, wherein said main A / D conversion unit (12) includes a lower reference voltage input terminal (1) for inputting said lower reference voltage.
2c), and an upper limit reference voltage input terminal (1
2d). An adaptive A / D converter. 【請求項４】 請求項１に記載の適応型Ａ／Ｄ変換装置
において、 前記制御部（１３）は、 前記主Ａ／Ｄ変換ユニットに接続され、下限相対閾値レ
ベルが上限相対閾値レベルより低くなるように前記下限
及び上限相対閾値レベルを夫々規定する所定の下限及び
上限閾値数値（Ｄｔｈｌ，Ｄｔｈｈ）を用いて、前記入
力相対数値と前記所定の下限及び上限閾値数値を比較
し、前記入力相対数値が前記所定の上限閾値数値を越え
たときにはオーバーフロー検出信号（Ｄｏｆ）を生成
し、前記入力相対数値が前記所定の下限閾値数値より小
さいときにはアンダーフロー検出信号（Ｄｕｆ）を生成
する検出ユニット（１３１）と、 前記検出ユニット及び前記基準電圧生成ユニットに接続
され、前記オーバーフロー検出信号が入力されたときに
は前記下限及び上限基準電圧を上げるように前記基準電
圧生成ユニットを制御し、前記アンダーフロー検出信号
が入力されたときには前記下限及び上限基準電圧を下げ
るように前記基準電圧生成ユニットを制御する制御ユニ
ット（１３２）とを備えることを特徴とする適応型Ａ／
Ｄ変換装置。4. The adaptive A / D converter according to claim 1, wherein the control unit (13) is connected to the main A / D conversion unit, and a lower relative threshold level is lower than an upper relative threshold level. The input relative value is compared with the predetermined lower and upper threshold values using predetermined lower and upper threshold values (Dthl, Dthh) that respectively define the lower and upper relative threshold levels so as to obtain the input relative value. A detection unit (131) that generates an overflow detection signal (Dof) when the numerical value exceeds the predetermined upper threshold value and generates an underflow detection signal (Duf) when the input relative numerical value is smaller than the predetermined lower threshold value; ), Connected to the detection unit and the reference voltage generation unit, and when the overflow detection signal is input, A control unit (132) that controls the reference voltage generation unit so as to increase the lower and upper limit reference voltages, and controls the reference voltage generation unit to lower the lower and upper limit reference voltages when the underflow detection signal is input. ), Wherein the adaptive A /
D conversion device. 【請求項５】 請求項４に記載の適応型Ａ／Ｄ変換装置
において、 前記制御ユニット（１３２）は、制御許可指示及び制御
禁止指示のいずれか一方を示す制御コマンド（Ｃｃ）が
入力される制御コマンド入力端子（１０ｃ）を有してお
り、 前記制御ユニットは、前記制御コマンドが前記制御禁止
指示の場合に、前記基準電圧生成ユニットが前記下限及
び上限基準電圧として所定の初期下限基準電圧及び所定
の初期上限基準電圧をそれぞれ生成するように、前記基
準電圧生成ユニットを制御するための制御禁止状態にお
かれ、これによって、前記観測許容レンジを前記所定の
初期下限基準電圧及び所定の上限基準電圧との間により
規定される固定された観測レンジに制限することを特徴
とする適応型Ａ／Ｄ変換装置。5. The adaptive A / D converter according to claim 4, wherein the control unit (132) receives a control command (Cc) indicating one of a control permission instruction and a control inhibition instruction. A control command input terminal (10c), wherein the control unit is configured such that, when the control command is the control prohibition instruction, the reference voltage generation unit sets a predetermined initial lower-limit reference voltage as the lower-limit and upper-limit reference voltages; A control prohibition state for controlling the reference voltage generation unit to generate a predetermined initial upper reference voltage, respectively, thereby setting the observation allowable range to the predetermined initial lower reference voltage and the predetermined upper reference voltage. An adaptive A / D converter, wherein the observation range is limited to a fixed observation range defined by a voltage. 【請求項６】 請求項１に記載の適応型Ａ／Ｄ変換装置
において、 前記補助Ａ／Ｄ変換部（１４１）は、 基準電圧生成ユニットに接続され、前記下限基準電圧を
一方の前記基準デジタル信号を示す下限基準デジタル信
号（Ｄｒｌ）に変換する第１の補助Ａ／Ｄ変換ユニット
（１４１−１）と、 前記基準電圧生成ユニットに接続され、前記上限基準電
圧を他方の前記基準デジタル信号を示す上限基準デジタ
ル信号（Ｄｒｈ）に変換する第２の補助Ａ／Ｄ変換ユニ
ット（１４１−２）とを備えることを特徴とする適応型
Ａ／Ｄ変換装置。6. The adaptive A / D converter according to claim 1, wherein the auxiliary A / D converter (141) is connected to a reference voltage generation unit, and outputs the lower reference voltage to one of the reference digital signals. A first auxiliary A / D conversion unit (141-1) for converting a signal into a lower-limit reference digital signal (Drl), and a lower-limit reference digital signal (Drl). And a second auxiliary A / D conversion unit (141-2) for converting the signal into an upper limit reference digital signal (Drh). 【請求項７】 アナログ入力電圧であるアナログ入力信
号（Ｖｉｎ）を前記アナログ入力電圧に対応する出力数
値であるデジタル出力信号（Ｄｏｕｔ） に適応的に変換
する適応型Ａ／Ｄ変換装置であって、 制御信号に応じて制御可能な基準電圧を生成する基準電
圧生成ユニットと、 前記制御可能な基準電圧に基づいて、前記アナログ入力
信号を原デジタル信号に変換する主Ａ／Ｄ変換ユニット
と、 前記原デジタル信号に基づいて、前記制御信号を前記基
準電圧生成ユニットに供給することにより前記制御可能
な基準電圧を制御する制御部とを備えている適応型Ａ／
Ｄ変換装置において、 前記基準電圧生成ユニット（１１）は、前記制御可能な
基準電圧として、所定の電圧差（Ｖｄ）を有する一対の
下限及び上限基準電圧（Ｖｒｌ，Ｖｒｈ）を生成し、 前記主Ａ／Ｄ変換ユニット（１２）は、前記アナログ入
力信号の入力基準レベルから見た入力相対レベルを表す
入力相対数値を示し、且つ、一定の量子化誤差を有する
前記原デジタル信号（Ｄｏｒ）を生成し、 前記制御部（１３）は、前記アナログ入力信号の前記ア
ナログ入力電圧が常に前記下限基準電圧と前記上限基準
電圧との間により規定された観測許容レンジにあるよう
に前記下限及び上限基準電圧を制御して、 前記制御部は、前記制御信号として、一対の下限及び上
限制御信号（Ｃｌｌ，Ｃｈｌ）を生成し、 前記基準電圧生成ユニット（１１）は、前記下限制御信
号に応じて前記下限基準電圧を生成する下限基準電圧生
成器（１１１）と、前記上限制御信号に応じて前記上限
基準電圧を生成する上限基準電圧生成器（１１２）とを
備え、 前記適応型Ａ／Ｄ変換装置は、さらに、前記主Ａ／Ｄ変
換ユニット及び前記下限基準電圧生成器に接続された修
正部（１４Ａ）を更に有しており、 前記修正部（１４Ａ）は、 前記下限基準電圧生成器に接続され、前記下限基準電圧
を前記アナログ入力信号の前記入力基準レベルを表す下
限基準数値を示す下限基準デジタル信号（Ｄｒｌ）に変
換する補助Ａ／Ｄ変換ユニット（１４１Ａ）と、 前記主及び補助Ａ／Ｄ変換ユニットに接続され、前記下
限基準数値に基づいて前記相対数値を用いて、前記アナ
ログ入力信号の前記入力絶対数値を算出し、前記デジタ
ル出力信号として前記入力絶対数値を示す算出されたデ
ジタル信号を生成する算出ユニット（１４２Ａ）とを備
え、 前記修正部は、前記下限基準電圧に基づいて、前記原デ
ジタル信号を前記アナログ入力信号の入力絶対レベルを
表す入力絶対数値を示す修正されたデジタル信号に修正
し、 前記入力絶対レベルは、前記入力相対レベルと前記入力
基準レベルとの和に等しく、 前記修正部は、前記デジタル出力信号として前記修正さ
れたデジタル信号を出力し、 これによって、アナログ入力信号が急激に変化するよう
な振幅を有している場合にも、前記一定の量子化誤差を
有する前記デジタル出力信号を常に出力し、これにより
見掛上のダイナミックレンジを拡張する ことを特徴とす
る適応型Ａ／Ｄ変換装置。7.Analog input signal, which is the analog input voltage
Signal (Vin) is the number of outputs corresponding to the analog input voltage.
Digital output signal (Dout) which is a value Convert adaptively to
An adaptive A / D converter, A reference voltage that generates a controllable reference voltage in response to a control signal
A pressure generating unit; The analog input based on the controllable reference voltage;
Main A / D conversion unit for converting signals to original digital signals
When, The control signal is based on the original digital signal.
Controllable by supplying to the quasi-voltage generation unit
A / A having a control unit for controlling a simple reference voltage
In the D converter, The reference voltage generation unit (11) is configured to control the controllable voltage.
A pair of reference voltages having a predetermined voltage difference (Vd)
Generate lower and upper reference voltages (Vrl, Vrh), The main A / D conversion unit (12) is provided with the analog input.
Represents the input relative level as viewed from the input reference level of the force signal
Indicates the input relative value and has a certain quantization error
Generating the raw digital signal (Dor); The control unit (13) is configured to control the analog input signal
The analog input voltage is always the lower reference voltage and the upper reference voltage
Between the voltage and the specified observation allowable range
Controlling the lower and upper reference voltages to The control unit includes a pair of a lower limit and an upper limit as the control signal.
Limit control signals (Cll, Chl), The reference voltage generation unit (11) is configured to control the lower limit control signal.
A lower-limit reference voltage generator that generates the lower-limit reference voltage in accordance with a signal
A generator (111) and the upper limit according to the upper limit control signal.
An upper limit reference voltage generator (112) for generating a reference voltage;
Prepare, The adaptive A / D converter further includes the main A / D converter.
Repair unit connected to the conversion unit and the lower reference voltage generator.
It further has a positive part (14A),  The correction unit (14A) is connected to the lower reference voltage generator, and the lower reference voltage generator
Represents the input reference level of the analog input signal.
To the lower reference digital signal (Drl) indicating the lower reference value.
An auxiliary A / D conversion unit (141A), which is connected to the main and auxiliary A / D conversion units,
Using the relative value based on the limit reference value,
Calculating the input absolute value of the log input signal;
Calculated data indicating the input absolute numerical value as a digital output signal.
A calculation unit (142A) for generating a digital signal.
e, The correction unit is configured to output the original data based on the lower-limit reference voltage.
Digital signal to the absolute input level of the analog input signal.
Corrected to a modified digital signal showing the input absolute value
And The input absolute level is obtained by comparing the input relative level with the input
Equal to the sum of the reference level, The correction unit is configured to correct the corrected digital output signal.
Output digital signal This allows the analog input signal to change rapidly.
Even if the amplitude has an
Always output the digital output signal having
Extend the apparent dynamic range Characterized by
Adaptive A / D converter. 【請求項８】 アナログ入力電圧であるアナログ入力信
号（Ｖｉｎ）を前記アナログ入力電圧に対応する出力数
値であるデジタル出力信号（Ｄｏｕｔ）に適応的に変換
する適応型Ａ／Ｄ変換装置であって、 制御信号に応じて制御可能な基準電圧を生成する基準電
圧生成ユニットと、 前記制御可能な基準電圧に基づいて、前記アナログ入力
信号を原デジタル信号に変換する主Ａ／Ｄ変換ユニット
と、 前記原デジタル信号に基づいて、前記制御信号を前記基
準電圧生成ユニットに供給することにより前記制御可能
な基準電圧を制御する制御部とを備えている適応型Ａ／
Ｄ変換装置において、 前記基準電圧生成ユニット（１１）は、前記制御可能な
基準電圧として、所定の電圧差（Ｖｄ）を有する一対の
下限及び上限基準電圧（Ｖｒｌ，Ｖｒｈ）を生成し、 前記主Ａ／Ｄ変換ユニット（１２）は、前記アナログ入
力信号の入力基準レベルから見た入力相対レベルを表す
入力相対数値を示し、且つ、一定の量子化誤差を有する
前記原デジタル信号（Ｄｏｒ）を生成し、 前記制御部（１３）は、前記アナログ入力信号の前記ア
ナログ入力電圧が常に 前記下限基準電圧と前記上限基準
電圧との間により規定された観測許容レンジにあるよう
に前記下限及び上限基準電圧を制御し、 さらに、前記基準電圧生成ユニットに接続され、前記制
御可能な基準電圧に応じて、前記アナログ入力信号の前
記入力基準レベルを表す基準数値を示す基準デジタル信
号（Ｄｒｌ，Ｄｒｈ）を産出する基準デジタル信号産出
手段（１４１）と、 前記主Ａ／Ｄ変換ユニット及び前記基準デジタル信号産
出手段に接続され、前記デジタル出力信号として、前記
原デジタル信号及び前記基準デジタル信号の組み合わせ
を出力する出力手段（１０ｄ，１０ｅ，１０ｆ）とを備
え、 前記基準デジタル信号産出手段は、 前記基準電圧生成ユニットに接続され、前記制御可能な
基準電圧を前記基準デジタル信号に変換する補助Ａ／Ｄ
変換部（１４１）を備え、 これによって、前記アナログ入力信号が急激に変化する
ような振幅を有している場合にも、前記一定の量子化誤
差を有するデジタル出力信号（Ｄｏｕｔ）を常に出力す
る ことを特徴とする適応型Ａ／Ｄ変換装置。8.Analog input signal, which is the analog input voltage
Signal (Vin) is the number of outputs corresponding to the analog input voltage.
Adaptively convert to digital output signal (Dout)
An adaptive A / D converter, A reference voltage that generates a controllable reference voltage in response to a control signal
A pressure generating unit; The analog input based on the controllable reference voltage;
Main A / D conversion unit for converting signals to original digital signals
When, The control signal is based on the original digital signal.
Controllable by supplying to the quasi-voltage generation unit
A / A having a control unit for controlling a simple reference voltage
In the D converter, The reference voltage generation unit (11) is configured to control the controllable voltage.
A pair of reference voltages having a predetermined voltage difference (Vd)
Generate lower and upper reference voltages (Vrl, Vrh), The main A / D conversion unit (12) is provided with the analog input.
Represents the input relative level as viewed from the input reference level of the force signal
Indicates the input relative value and has a certain quantization error
Generating the raw digital signal (Dor); The control unit (13) is configured to control the analog input signal
The analog input voltage is always The lower reference voltage and the upper reference voltage
Between the voltage and the specified observation allowable range
Controlling the lower and upper reference voltages, Furthermore, it is connected to the reference voltage generation unit,
Before the analog input signal, depending on the controllable reference voltage
A reference digital signal indicating a reference value representing the input reference level.
Signal (Drl, Drh)
Means (141); The main A / D conversion unit and the reference digital signal output
Output means, and as the digital output signal,
Combination of an original digital signal and the reference digital signal
Output means (10d, 10e, 10f) for outputting
e,  The reference digital signal producing means is connected to the reference voltage generating unit, and the controllable
Auxiliary A / D for converting a reference voltage into the reference digital signal
Equipped with a conversion unit (141), This causes the analog input signal to change rapidly
Even if the amplitude has such
Always output a digital output signal (Dout) having a difference
To An adaptive A / D converter. 【請求項９】 請求項８に記載の適応型Ａ／Ｄ変換装置
において、 前記補助Ａ／Ｄ変換部（１４１）は、 前記基準電圧生成ユニットに接続され、一方の基準デジ
タル信号として、前記下限基準電圧を下限基準デジタル
信号（Ｄｒｌ）に変換する第１の補助Ａ／Ｄ変換ユニッ
ト（１４１−１）と、 前記基準電圧生成ユニットに接続され、他方の基準デジ
タル信号として、前記上限基準電圧を上限基準デジタル
信号（Ｄｒｈ）に変換する第２の補助Ａ／Ｄ変換ユニッ
ト（１４１−２）とを備えることを特徴とする適応型Ａ
／Ｄ変換装置。9. The adaptive A / D converter according to claim 8 , wherein the auxiliary A / D converter (141) is connected to the reference voltage generation unit, and the lower limit is set as one reference digital signal. A first auxiliary A / D conversion unit (141-1) for converting a reference voltage into a lower-limit reference digital signal (Drl); and an upper-limit reference voltage connected to the reference voltage generation unit and the other reference digital signal. A second auxiliary A / D conversion unit (141-2) for converting into an upper limit reference digital signal (Drh).
/ D converter. 【請求項１０】 アナログ入力電圧であるアナログ入力
信号（Ｖｉｎ）を前記アナログ入力電圧に対応する出力
数値であるデジタル出力信号（Ｄｏｕｔ）に適応的に変
換する適応型Ａ／Ｄ変換装置であって、 制御信号に応じて制御可能な基準電圧を生成する基準電
圧生成ユニットと、 前記制御可能な基準電圧に基づいて、前記アナログ入力
信号を原デジタル信号に変換する主Ａ／Ｄ変換ユニット
と、 前記原デジタル信号に基づいて、前記制御信号を前記基
準電圧生成ユニットに供給することにより前記制御可能
な基準電圧を制御する制御部とを備えている適応型Ａ／
Ｄ変換装置において、 前記基準電圧生成ユニット（１１）は、前記制御可能な
基準電圧として、所定の電圧差（Ｖｄ）を有する一対の
下限及び上限基準電圧（Ｖｒｌ，Ｖｒｈ）を生成し、 前記主Ａ／Ｄ変換ユニット（１２）は、前記アナログ入
力信号の入力基準レベルから見た入力相対レベルを表す
入力相対数値を示し、且つ、一定の量子化誤差を有する
前記原デジタル信号（Ｄｏｒ）を生成し、 前記制御部（１３）は、前記アナログ入力信号の前記ア
ナログ入力電圧が常に前記下限基準電圧と前記上限基準
電圧との間により規定された観測許容レンジにあるよう
に前記下限及び上限基準電圧を制御し、 前記制御部は、前記制御信号として、一対の下限及び上
限制御信号（Ｃｌｌ，Ｃｈｌ）を生成し、 前記基準電圧生成ユニット（１１）は、 前記下限制御信号に応じて前記下限基準電圧を生成する
下限基準電圧生成器（１１１）と、 前記上限制御信号に応じて前記上限基準電圧を生成する
上限基準電圧生成器（１１２）と、 前記下限基準電圧生成器に接続され、前記下限基準電圧
に応じて、前記アナログ入力信号の前記入力基準レベル
を表す基準数値を示す基準デジタル信号を産出する基準
デジタル信号産出手段（１４１Ａ）と、 前記主Ａ／Ｄ変換ユニット及び前記基準デジタル信号産
出手段に接続され、前記デジタル出力信号として、前記
原デジタル信号及び前記基準デジタル信号の組み合わせ
を出力する出力手段（１０ｄ，１０ｅ）とを備え、 前記基準デジタル信号産出手段は、 前記下限基準電圧生成器に接続され、前記下限基準電圧
を下限基準数値を示す下限基準デジタル信号（Ｄｒｌ）
に変換する補助Ａ／Ｄ変換ユニット（１４１−１）を備
えており、 前記補助Ａ／Ｄ変換ユニットは、前記基準デジタル信号
として、前記下限基準デジタル信号を出力し、 これによって、前記アナログ入力信号が急激に変化する
ような振幅を有している場合にも、前記一定の量子化誤
差を有するデジタル出力信号（Ｄｏｕｔ）を常に出力 す
ることを特徴とする適応型Ａ／Ｄ変換装置。10.Analog input, which is the analog input voltage
Output a signal (Vin) corresponding to the analog input voltage
Adaptively change to digital output signal (Dout)
An adaptive A / D converter for converting A reference voltage that generates a controllable reference voltage in response to a control signal
A pressure generating unit; The analog input based on the controllable reference voltage;
Main A / D conversion unit for converting signals to original digital signals
When, The control signal is based on the original digital signal.
Controllable by supplying to the quasi-voltage generation unit
A / A having a control unit for controlling a simple reference voltage
In the D converter, The reference voltage generation unit (11) is configured to control the controllable voltage.
A pair of reference voltages having a predetermined voltage difference (Vd)
Generate lower and upper reference voltages (Vrl, Vrh), The main A / D conversion unit (12) is provided with the analog input.
Represents the input relative level as viewed from the input reference level of the force signal
Indicates the input relative value and has a certain quantization error
Generating the raw digital signal (Dor); The control unit (13) is configured to control the analog input signal
The analog input voltage is always the lower reference voltage and the upper reference voltage
Between the voltage and the specified observation allowable range
Controlling the lower and upper reference voltages, The control unit includes a pair of a lower limit and an upper limit as the control signal.
Limit control signals (Cll, Chl), The reference voltage generation unit (11) includes: Generating the lower reference voltage according to the lower control signal;
A lower reference voltage generator (111); Generating the upper limit reference voltage according to the upper limit control signal;
An upper limit reference voltage generator (112); The lower reference voltage generator connected to the lower reference voltage generator;
According to the input reference level of the analog input signal
Reference to produce a reference digital signal indicating a reference value representing
Digital signal producing means (141A); The main A / D conversion unit and the reference digital signal output
Output means, and as the digital output signal,
Combination of an original digital signal and the reference digital signal
Output means (10d, 10e) for outputting  The reference digital signal producing means is connected to the lower reference voltage generator, and the lower reference voltage generator
Is the lower reference digital signal (Drl) indicating the lower reference value
A / D conversion unit (141-1)
The auxiliary A / D conversion unit is configured to output the reference digital signal
Output the lower reference digital signal asAnd This causes the analog input signal to change rapidly
Even if the amplitude has such
Always output a digital output signal (Dout) having a difference You
An adaptive A / D converter. 【請求項１１】 請求項４に記載の適応型Ａ／Ｄ変換装
置であって、 前記制御ユニットは、 前記検出ユニットに接続されたアップダウン計数器（１
３２Ａ−１）と、前記アップダウン計数器に接続された
第１及び第２の比較器（１３２Ａ−２、１３２Ａ−３）
と、制御許可指示及び制御禁止指示のいずれか一方を示
す制御コマンド（Ｃｃ）が入力される制御コマンド入力
端子（１０ｃ）と、前記第１及び第２の比較器及び前記
制御コマンド入力端子並びに前記アップダウン計数器に
接続されてリセット信号（Ｓｒ）を出力する論理和回路
（１３２Ａ−５）と、前記第１及び第２の比較器並びに
前記制御信号入力端子に接続された制御信号生成回路
（１３２Ａ−４）とを備えており、 前記アップダウン計数器は、前記リセット信号に応じて
リセットされて数が０であることを示す計数器信号Ｓｃ
を出力し、前記オーバーフロー検出信号に応じて一つず
つ計数を増やし、アンダーフロー検出信号に応じて一つ
ずつ計数を減らし、計数を示す前記計数器信号を前記第
１及び第２の比較器に出力し、 前記第１の比較器は、前記計数器信号を入力とする第１
の入力端子と、カウントダウン限度閾値計数を示すカウ
ントダウン限度閾値信号Ｃｔｈｄが入力される第２の入
力端子とを有しており、前記計数器信号と前記カウント
ダウン限度閾値信号とを比較し、前記計数器信号の示す
計数が前記カウントダウン限度閾値計数以下のときには
前記制御可能な基準電圧の降下を指示する降下指示信号
Ｉｄを出力し、 前記第２の比較器は、前記計数器信号を入力する第３の
入力端子と、カウントアップ限度閾値計数を示すカウン
トアップ限度閾値信号Ｃｔｈｕが入力される第４の入力
端子とを有しており、前記計数器信号と前記カウントア
ップ限度閾値信号とを比較し、前記計数器信号の示す計
数が前記カウントアップ限度閾値計数以上のときには前
記制御可能な基準電圧の上昇を指示する上昇指示信号Ｉ
ｒを出力し、 前記論理和回路は、前記制御コマンド並びに前記降下指
示信号及び前記上昇指示信号を入力として論理和動作を
行い、前記リセット信号を前記アップダウン計数器に出
力し、 前記制御信号生成回路は、前記制御コマンド並びに前記
降下及び上昇指示信号を入力とし、前記制御コマンドが
前記制御禁止指示を示すときには制御禁止状態におか
れ、所定の初期下限及び上限基準電圧の生成を夫々指示
する下限及び上限制御信号（Ｃｌｌ、Ｃｈｌ）を出力
し、前記制御コマンドが制御許可指示を示すときには制
御許可状態におかれ、前記上昇指示信号に応じて前記下
限及び上限基準電圧の上昇を夫々指示する前記下限及び
上限制御信号を出力し、前記降下指示信号に応じて前記
下限及び上限基準電圧の降下を夫々指示する前記下限及
び上限制御信号を出力し、これによって、アナログ入力
電圧の瞬間的な変動に左右されずに前記下限及び上限基
準電圧を制御することを特徴とする適応型Ａ／Ｄ変換装
置。11. The adaptive A / D converter according to claim 4, wherein the control unit includes an up / down counter (1) connected to the detection unit.
32A-1) and first and second comparators (132A-2, 132A-3) connected to the up / down counter.
A control command input terminal (10c) to which a control command (Cc) indicating one of a control permission instruction and a control prohibition instruction is input; and the first and second comparators, the control command input terminal, and the control command input terminal. An OR circuit (132A-5) connected to an up / down counter and outputting a reset signal (Sr); and a control signal generation circuit (132) connected to the first and second comparators and the control signal input terminal. 132A-4), wherein the up-down counter is reset in response to the reset signal to indicate that the number is zero.
Is output, and the count is increased one by one according to the overflow detection signal, and the count is reduced one by one according to the underflow detection signal, and the counter signal indicating the count is sent to the first and second comparators. And wherein the first comparator receives the counter signal as an input.
And a second input terminal to which a countdown limit threshold signal Cthd indicating a countdown limit threshold count is input, and compares the counter signal with the countdown limit threshold signal, and When the count indicated by the signal is equal to or less than the countdown limit threshold count, the control unit outputs a drop instruction signal Id for instructing a drop in the controllable reference voltage, and the second comparator inputs the counter signal. An input terminal, and a fourth input terminal to which a count-up limit threshold signal Cthu indicating a count-up limit threshold count is input, and comparing the counter signal with the count-up limit threshold signal, When the count indicated by the counter signal is equal to or greater than the count-up limit threshold count, a rising instruction signal I for instructing an increase in the controllable reference voltage.
The OR circuit receives the control command, the descending instruction signal and the ascending instruction signal, performs an OR operation, outputs the reset signal to the up / down counter, and outputs the control signal. The circuit receives the control command and the descending and rising instruction signals, and is in a control inhibiting state when the control command indicates the control inhibiting instruction, and a lower limit for instructing generation of a predetermined initial lower limit and an upper reference voltage, respectively. And an upper limit control signal (Cll, Chl), and when the control command indicates a control permission instruction, the control permission state is set, and the lower limit and the upper limit reference voltage are respectively instructed in response to the increase instruction signal. A lower limit and an upper limit control signal are output, and the lower limit and the upper limit respectively instruct the drop of the lower limit and the upper limit reference voltage according to the drop instruction signal. And it outputs the upper control signal, thereby, the adaptive A / D conversion device and controls the lower and upper limit reference voltage without being influenced by the instantaneous fluctuation of the analog input voltage.