JP3000670B2 - サーミスタ装置 - Google Patents
サーミスタ装置Info
- Publication number
- JP3000670B2 JP3000670B2 JP2339044A JP33904490A JP3000670B2 JP 3000670 B2 JP3000670 B2 JP 3000670B2 JP 2339044 A JP2339044 A JP 2339044A JP 33904490 A JP33904490 A JP 33904490A JP 3000670 B2 JP3000670 B2 JP 3000670B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- resistance
- constant
- temperature
- thermistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はサーミスタ装置に関し、特にたとえば突入
電流防止用サーミスタ装置に関する。
電流防止用サーミスタ装置に関する。
スイッチング電源では、交流入力を直接ダイオードに
よって整流し、それを電解コンデンサで平滑化する。そ
のため、スイッチング時に電解コンデンサにサージ電流
が流れ、これを突入電流という。この突入電流はたとえ
ば百数十アンペアという大電流であり、スイッチ接点や
ダイオードの劣化を早めてしまう。この突入電流を抑制
する方法の１つとして、従来より、サーミスタの動特性
を利用するものがある。すなわち、サーミスタは常温で
数Ω〜数十Ωの抵抗値を有し、スイッチがオンされたと
きこの抵抗値によって突入電流を抑制する。また、サー
ミスタはスイッチング電源の安定状態では自己発熱し、
その抵抗値は常温の1/10程度になるので、電力ロスなど
の支障は生じない。
よって整流し、それを電解コンデンサで平滑化する。そ
のため、スイッチング時に電解コンデンサにサージ電流
が流れ、これを突入電流という。この突入電流はたとえ
ば百数十アンペアという大電流であり、スイッチ接点や
ダイオードの劣化を早めてしまう。この突入電流を抑制
する方法の１つとして、従来より、サーミスタの動特性
を利用するものがある。すなわち、サーミスタは常温で
数Ω〜数十Ωの抵抗値を有し、スイッチがオンされたと
きこの抵抗値によって突入電流を抑制する。また、サー
ミスタはスイッチング電源の安定状態では自己発熱し、
その抵抗値は常温の1/10程度になるので、電力ロスなど
の支障は生じない。
このような突入電流防止用サーミスタとして、常温付
近で使用できるものとしては、Mn−Ni系,Mn−Ni−Co系
またはMn−Co系などの酸化物があり、また、800℃前後
で使用できるものとしてはZr−Ｙ系酸化物などがある。
これらのサーミスタは温度係数が大きい上、形状や抵抗
値の自由度が大きく、また安価である等の利点を有して
いる。
近で使用できるものとしては、Mn−Ni系,Mn−Ni−Co系
またはMn−Co系などの酸化物があり、また、800℃前後
で使用できるものとしてはZr−Ｙ系酸化物などがある。
これらのサーミスタは温度係数が大きい上、形状や抵抗
値の自由度が大きく、また安価である等の利点を有して
いる。
このような半導体特性を利用するサーミスタの抵抗温
度特性は以下の式で表される。
度特性は以下の式で表される。
R1＝R2exp｛（1/T1−1/T2）Ｂ｝ T1,T2: 温度〔ｋ〕 R1,R2: 温度T1,T2における抵抗値 Ｂ〔k〕： サーミスタ定数 この式からよく分かるように、従来のサーミスタで
は、抵抗温度特性が直線的でないため、特に低温側での
抵抗値が急激に増大してしまう。したがって、従来のサ
ーミスタを突入電流防止用として用いるには、低温側で
の抵抗値を低く安定化させる必要がある。そのため、従
来では、数種類の負特性サーミスタと数種類の定抵抗体
とを並列または直列に組み合わせることが行われてい
た。
は、抵抗温度特性が直線的でないため、特に低温側での
抵抗値が急激に増大してしまう。したがって、従来のサ
ーミスタを突入電流防止用として用いるには、低温側で
の抵抗値を低く安定化させる必要がある。そのため、従
来では、数種類の負特性サーミスタと数種類の定抵抗体
とを並列または直列に組み合わせることが行われてい
た。
しかし、この方法では、組み合わせるそれぞれの抵抗
体の抵抗値が一致する温度範囲が制限される。したがっ
て、突入電流防止用のサーミスタとして要求される低温
側での直線性、および温度安定領域である高温側での高
いサーミスタ定数の選択性が低かった。
体の抵抗値が一致する温度範囲が制限される。したがっ
て、突入電流防止用のサーミスタとして要求される低温
側での直線性、および温度安定領域である高温側での高
いサーミスタ定数の選択性が低かった。
それゆえに、この発明の主たる目的は、低温側での抵
抗温度特性を安定化し、かつ温度安定領域である高温側
での抵抗値を低くし得る、サーミスタ装置を提供するこ
とである。
抗温度特性を安定化し、かつ温度安定領域である高温側
での抵抗値を低くし得る、サーミスタ装置を提供するこ
とである。
この発明は、簡単にいえば、サーミスタ定数Ｂが５≦
Ｂ≦2000の範囲で示され、少なくとも１対の内部電極が
設けられた抵抗層と、この抵抗層に設けられるとともに
内部電極とそれぞれ電気的に接続される外部電極とを含
む第１サーミスタ素子、サーミスタ定数Ｂが3000≦Ｂ≦
6000の範囲で示され、少なくとも一対の内部電極が設け
られた抵抗層と、この抵抗層に設けられるとともに内部
電極とそれぞれ電気的に接続される外部電極とを含む第
２サーミスタ素子、および第１サーミスタ素子を単独
に、もしくは第１サーミスタ素子および第２サーミスタ
素子を並列に機能させる熱スイッチを備える、サーミス
タ装置である。
Ｂ≦2000の範囲で示され、少なくとも１対の内部電極が
設けられた抵抗層と、この抵抗層に設けられるとともに
内部電極とそれぞれ電気的に接続される外部電極とを含
む第１サーミスタ素子、サーミスタ定数Ｂが3000≦Ｂ≦
6000の範囲で示され、少なくとも一対の内部電極が設け
られた抵抗層と、この抵抗層に設けられるとともに内部
電極とそれぞれ電気的に接続される外部電極とを含む第
２サーミスタ素子、および第１サーミスタ素子を単独
に、もしくは第１サーミスタ素子および第２サーミスタ
素子を並列に機能させる熱スイッチを備える、サーミス
タ装置である。
低サーミスタ定数の第１サーミスタ素子と高ザーミス
タ定数の第２サーミスタ素子とが熱スイッチによって選
択的に有効化される。すなわち、温度に依存して、熱ス
イッチが、いずれか第１サーミスタ素子を単独で、また
は第１および第２サーミスタ素子を並列に、外部端子に
接続する。
タ定数の第２サーミスタ素子とが熱スイッチによって選
択的に有効化される。すなわち、温度に依存して、熱ス
イッチが、いずれか第１サーミスタ素子を単独で、また
は第１および第２サーミスタ素子を並列に、外部端子に
接続する。
この発明によれば、熱スイッチによって、第１サーミ
スタ素子または第１および第２サーミスタ素子が温度に
依存して選択的に有効化されるので、１個のサーミスタ
装置の低温側での抵抗温度特性を安定化させ、また、温
度安定領域である高温側での抵抗値を低くすることがで
きる。したがって、１つのサーミスタ装置だけで広い温
度範囲において安定して突入電流を防止でき、従来のよ
うな固定抵抗との組み合わせ等の使用上の煩雑さが解消
する。
スタ素子または第１および第２サーミスタ素子が温度に
依存して選択的に有効化されるので、１個のサーミスタ
装置の低温側での抵抗温度特性を安定化させ、また、温
度安定領域である高温側での抵抗値を低くすることがで
きる。したがって、１つのサーミスタ装置だけで広い温
度範囲において安定して突入電流を防止でき、従来のよ
うな固定抵抗との組み合わせ等の使用上の煩雑さが解消
する。
この発明の上述の目的，その他の目的，特徴および利
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
第1A図および第1B図を参照して、この実施例の突入電
流防止用のサーミスタ装置10は一面開口の筐体状のハウ
ジング12を含む。ハウジング12の開口はガラスフィーダ
14によって封止されている。また、ハウジング12の底面
上には低サーミスタ定数のサーミスタ素子26および高サ
ーミスタ定数のサーミスタ素子28をマウントする四角形
の絶縁基板16が配置される。
流防止用のサーミスタ装置10は一面開口の筐体状のハウ
ジング12を含む。ハウジング12の開口はガラスフィーダ
14によって封止されている。また、ハウジング12の底面
上には低サーミスタ定数のサーミスタ素子26および高サ
ーミスタ定数のサーミスタ素子28をマウントする四角形
の絶縁基板16が配置される。
絶縁基板16としてはたとえばAl2O3を焼成したものが
用いられる。そして、絶縁基板16上には、たとえばAgペ
ーストをたとえば850℃20分で焼き付けることによっ
て、素子マウント用のランド18およびランドと一体的に
形成される配線ライン20が形成される。そして、ランド
18上にクリーム半田22が印刷されるとともに、絶縁基板
16上に接着剤24を塗布する。
用いられる。そして、絶縁基板16上には、たとえばAgペ
ーストをたとえば850℃20分で焼き付けることによっ
て、素子マウント用のランド18およびランドと一体的に
形成される配線ライン20が形成される。そして、ランド
18上にクリーム半田22が印刷されるとともに、絶縁基板
16上に接着剤24を塗布する。
そして、サーミスタ素子26および28を、それぞれ、ラ
ンド18および接着剤24上に配置する。このとき、２つの
サーミスタ素子26および28は間隔をおいて同方向に配置
される。その状態で、リフロー炉でサーミスタ素子26お
よび28の半田付けを行う。
ンド18および接着剤24上に配置する。このとき、２つの
サーミスタ素子26および28は間隔をおいて同方向に配置
される。その状態で、リフロー炉でサーミスタ素子26お
よび28の半田付けを行う。
低サーミスタ定数のサーミスタ素子26の抵抗体層30
は、第2A図におよび第2B図図示のように、その一方主面
上に内部電極32が形成された複数のサーミスタ基板34を
含み、内部電極32が互い違いになるように、サーミスタ
基板34を積層することによって形成される。そして、そ
の抵抗体層30の両端面に外部電極36が形成される。
は、第2A図におよび第2B図図示のように、その一方主面
上に内部電極32が形成された複数のサーミスタ基板34を
含み、内部電極32が互い違いになるように、サーミスタ
基板34を積層することによって形成される。そして、そ
の抵抗体層30の両端面に外部電極36が形成される。
同じように、高サーミスタ定数のサーミスタ素子28の
抵抗体層38は、第3A図および第3B図図示のように、その
一方主面上に内部電極32が形成された複数のサーミスタ
基板40を含む。そして、内部電極32が互い違いに配置さ
れるように、サーミスタ基板40を積層して、抵抗体層38
が形成される。そして、その抵抗体層38の両端面に外部
電極36が形成される。
抵抗体層38は、第3A図および第3B図図示のように、その
一方主面上に内部電極32が形成された複数のサーミスタ
基板40を含む。そして、内部電極32が互い違いに配置さ
れるように、サーミスタ基板40を積層して、抵抗体層38
が形成される。そして、その抵抗体層38の両端面に外部
電極36が形成される。
なお、サーミスタ素子26および28のサーミスタ定数Ｂ
はともに50≦Ｂ＜6000の範囲に設定される。この実施例
では、サーミスタ素子26のサーミスタ定数Ｂは、たとえ
ば、Ｂ＝300に設定され、サーミスタ素子28のサーミス
タ定数Ｂは、Ｂ＝4000に設定される。
はともに50≦Ｂ＜6000の範囲に設定される。この実施例
では、サーミスタ素子26のサーミスタ定数Ｂは、たとえ
ば、Ｂ＝300に設定され、サーミスタ素子28のサーミス
タ定数Ｂは、Ｂ＝4000に設定される。
これらのサーミスタ素子26および28は、一例として次
のようにして得られる。
のようにして得られる。
まず、Ca/Mn系酸化物からなる低サーミスタ定数の抵
抗材料に、CaCO3,MnCO3を所定量秤量混合した後、900℃
で２時間仮焼して、その仮焼物にバインダ，可塑剤およ
び純水を加えて十分に混練してスラリを作成した。ドク
タブレード法を用いてスラリをテープキャスティング
し、厚さ0.3mmの低サーミスタ定数のグリーンテープを
作成した。このグリーンテープの一方主面上に所定間隔
毎に長方形の所定面積を有する内部電極ペースト層32′
を塗布した。なお、この内部電極ペーストとしては、Pt
ペーストを用いた。そして、その一方端面に内部電極ペ
ースト層32′が露出しかつそれぞれ同じ大きさとなるよ
うに、グリーンテープを切断して、複数のグリーンテー
プユニット34′を作成した。そして、グリーンテープユ
ニット34′を、第2A図および第2B図図示のように内部電
極ペースト層32′が互い違いになるように所定枚数積層
して、熱圧着して、グリーンユニット30′を得た。この
グリーンユニット30′を1200℃で２時間一体焼成し、そ
の焼成体の両端面にAgペーストを500℃で焼き付けるこ
とによって外部電極36を形成し、第１図図示のサーミス
タ素子26を得た。
抗材料に、CaCO3,MnCO3を所定量秤量混合した後、900℃
で２時間仮焼して、その仮焼物にバインダ，可塑剤およ
び純水を加えて十分に混練してスラリを作成した。ドク
タブレード法を用いてスラリをテープキャスティング
し、厚さ0.3mmの低サーミスタ定数のグリーンテープを
作成した。このグリーンテープの一方主面上に所定間隔
毎に長方形の所定面積を有する内部電極ペースト層32′
を塗布した。なお、この内部電極ペーストとしては、Pt
ペーストを用いた。そして、その一方端面に内部電極ペ
ースト層32′が露出しかつそれぞれ同じ大きさとなるよ
うに、グリーンテープを切断して、複数のグリーンテー
プユニット34′を作成した。そして、グリーンテープユ
ニット34′を、第2A図および第2B図図示のように内部電
極ペースト層32′が互い違いになるように所定枚数積層
して、熱圧着して、グリーンユニット30′を得た。この
グリーンユニット30′を1200℃で２時間一体焼成し、そ
の焼成体の両端面にAgペーストを500℃で焼き付けるこ
とによって外部電極36を形成し、第１図図示のサーミス
タ素子26を得た。
ついで、Mn−Ni系酸化物からなる高サーミスタ定数の
抵抗材料に、MnCO3,NiCO3,CoCO3およびAlCO3を所定量秤
量混合し、先と同様の方法によって、厚さ0.03mmのグリ
ーンテープを作成し、その一方主面上に所定間隔で所定
面積の内部電極ペースト層32′を形成した。そして、そ
の一方端面に内部電極ペースト層32′が露出しかつそれ
ぞれ同じ大きさとなるように、グリーンテープを切断し
て、複数のグリーンテープユニット40′を作成した。そ
して、グリーンテープユニット40′を、第3A図および第
3B図図示のように内部電極ペースト層32′が互い違いに
なるように所定枚数積層して、熱圧着して、グリーンユ
ニット38′を得た。このグリーンユニット38′を1200℃
で２時間一体焼成し、その焼成体の両端面にAgペースト
を500℃で焼き付けることによって外部電極36を形成
し、第１図図示のサーミスタ素子28を得た。
抵抗材料に、MnCO3,NiCO3,CoCO3およびAlCO3を所定量秤
量混合し、先と同様の方法によって、厚さ0.03mmのグリ
ーンテープを作成し、その一方主面上に所定間隔で所定
面積の内部電極ペースト層32′を形成した。そして、そ
の一方端面に内部電極ペースト層32′が露出しかつそれ
ぞれ同じ大きさとなるように、グリーンテープを切断し
て、複数のグリーンテープユニット40′を作成した。そ
して、グリーンテープユニット40′を、第3A図および第
3B図図示のように内部電極ペースト層32′が互い違いに
なるように所定枚数積層して、熱圧着して、グリーンユ
ニット38′を得た。このグリーンユニット38′を1200℃
で２時間一体焼成し、その焼成体の両端面にAgペースト
を500℃で焼き付けることによって外部電極36を形成
し、第１図図示のサーミスタ素子28を得た。
その後、サーミスタ素子26および28をハウジング12の
内部にバイメタルスイッチ48とともに組み込んだ。
内部にバイメタルスイッチ48とともに組み込んだ。
そして、ガラスフィーダ14の略中央部には、高さ方向
に２つの端子42および44が貫通するようにして取り付け
られている。端子42は半田44によって配線パターン20に
接続される。
に２つの端子42および44が貫通するようにして取り付け
られている。端子42は半田44によって配線パターン20に
接続される。
また、２つのサーミスタ素子26および28の間には、そ
れぞれ短冊形状の電極46およびバイメタルスイッチ48が
配置される。これらの電極46およびバイメタルスイッチ
48のそれぞれの一方端は端子44によって固定され、電極
46の他方端はサーミスタ素子26の外部電極36に接触され
た状態とされる。そして、バイメタルスイッチ48の自由
端はいずれとも非接触の状態で保たれる。
れぞれ短冊形状の電極46およびバイメタルスイッチ48が
配置される。これらの電極46およびバイメタルスイッチ
48のそれぞれの一方端は端子44によって固定され、電極
46の他方端はサーミスタ素子26の外部電極36に接触され
た状態とされる。そして、バイメタルスイッチ48の自由
端はいずれとも非接触の状態で保たれる。
このようにして形成されるサーミスタ装置10の抵抗温
度特性を第４図に示す。この場合、低温側では、電極46
が接触している低サーミスタ定数のサーミスタ素子26の
みが機能し、抵抗値は安定している。このとき、サーミ
スタ素子26に電流が流れることによって発生するジュー
ル熱でサーミスタ素子26の温度は上昇する。そして、40
℃付近に達したところで、バイメタルスイッチ48が湾曲
し、その自由端が高サーミスタ定数のサーミスタ素子28
の外部電極36に接触するようになる。このようにして、
サーミスタ素子26および28は同時に外部電極36に接続さ
れ、並列に作用することとなり、サーミスタ装置10の抵
抗値は合成抵抗値まで速やかに低下する。
度特性を第４図に示す。この場合、低温側では、電極46
が接触している低サーミスタ定数のサーミスタ素子26の
みが機能し、抵抗値は安定している。このとき、サーミ
スタ素子26に電流が流れることによって発生するジュー
ル熱でサーミスタ素子26の温度は上昇する。そして、40
℃付近に達したところで、バイメタルスイッチ48が湾曲
し、その自由端が高サーミスタ定数のサーミスタ素子28
の外部電極36に接触するようになる。このようにして、
サーミスタ素子26および28は同時に外部電極36に接続さ
れ、並列に作用することとなり、サーミスタ装置10の抵
抗値は合成抵抗値まで速やかに低下する。
なお、一般的に、積層サーミスタ10の抵抗温度特性を
平滑化するには、抵抗体層30および38の抵抗値を、平滑
化を行う温度範囲付近で同程度の大きさにする必要があ
る。しかし、この実施例の抵抗体層30および38としてそ
れぞれ使用されたCa/Mn系酸化物とMn−Ni−Co系酸化物
との抵抗値は、常温付近で２桁程度の差がある。したが
って、この差を解消するために、この実施例では、抵抗
体層30の各サーミスタ基板34（第2A図）の厚さを抵抗体
層38の各サーミスタ基板40（第3A図）の厚さより10倍以
上厚くしている。
平滑化するには、抵抗体層30および38の抵抗値を、平滑
化を行う温度範囲付近で同程度の大きさにする必要があ
る。しかし、この実施例の抵抗体層30および38としてそ
れぞれ使用されたCa/Mn系酸化物とMn−Ni−Co系酸化物
との抵抗値は、常温付近で２桁程度の差がある。したが
って、この差を解消するために、この実施例では、抵抗
体層30の各サーミスタ基板34（第2A図）の厚さを抵抗体
層38の各サーミスタ基板40（第3A図）の厚さより10倍以
上厚くしている。
また、サーミスタ定数Ｂ＝6000以上の材料は比抵抗が
100kΩ・cm以上となり、規格寸法の自由度が制限され
る。このため、サーミスタ定数Ｂとしては、０≦Ｂ＜60
00の範囲で利用するのが望ましい。
100kΩ・cm以上となり、規格寸法の自由度が制限され
る。このため、サーミスタ定数Ｂとしては、０≦Ｂ＜60
00の範囲で利用するのが望ましい。
第1A図および第1B図はこの発明の一実施例を示す図解図
であり、第1A図はＡ−Ａ断面図、第1B図はＢ−Ｂ断面図
である。 第2A図は低サーミスタ定数のサーミスタ素子を示す断面
図であり、第2B図はその抵抗体層の製造過程の製造過程
を示す分解斜視図である。 第3A図は高サーミスタ定数のサーミスタ素子を示す断面
図であり、第3B図はその抵抗体層の製造過程を示す分解
斜視図である。 第４図はこの実施例の抵抗温度特性を示すグラフであ
る。 図において、10はサーミスタ装置、26,28はサーミスタ
素子、30,38は抵抗体層、36は外部電極、46は電極、48
はバイメタルスイッチを示す。
であり、第1A図はＡ−Ａ断面図、第1B図はＢ−Ｂ断面図
である。 第2A図は低サーミスタ定数のサーミスタ素子を示す断面
図であり、第2B図はその抵抗体層の製造過程の製造過程
を示す分解斜視図である。 第3A図は高サーミスタ定数のサーミスタ素子を示す断面
図であり、第3B図はその抵抗体層の製造過程を示す分解
斜視図である。 第４図はこの実施例の抵抗温度特性を示すグラフであ
る。 図において、10はサーミスタ装置、26,28はサーミスタ
素子、30,38は抵抗体層、36は外部電極、46は電極、48
はバイメタルスイッチを示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−189901（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22
Claims (1)
- 【請求項１】サーミスタ定数Ｂが５≦Ｂ≦2000の範囲で
示され、少なくとも１対の内部電極が設けられた抵抗層
と、この抵抗層に設けられるとともに前記内部電極とそ
れぞれ電気的に接続される外部電極とを含む第１サーミ
スタ素子、 サーミスタ定数Ｂが3000≦Ｂ≦6000の範囲で示され、少
なくとも一対の内部電極が設けられた抵抗層と、この抵
抗層に設けられるとともに前記内部電極とそれぞれ電気
的に接続される外部電極とを含む第２サーミスタ素子、
および 前記第１サーミスタ素子を単独に、もしくは前記第１サ
ーミスタ素子および前記第２サーミスタ素子を並列に機
能させる熱スイッチを備える、サーミスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2339044A JP3000670B2 (ja) | 1990-11-30 | 1990-11-30 | サーミスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2339044A JP3000670B2 (ja) | 1990-11-30 | 1990-11-30 | サーミスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206902A JPH04206902A (ja) | 1992-07-28 |
| JP3000670B2 true JP3000670B2 (ja) | 2000-01-17 |
Family
ID=18323738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2339044A Expired - Lifetime JP3000670B2 (ja) | 1990-11-30 | 1990-11-30 | サーミスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000670B2 (ja) |
-
1990
- 1990-11-30 JP JP2339044A patent/JP3000670B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04206902A (ja) | 1992-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362723B1 (en) | Chip thermistors | |
| JP3000670B2 (ja) | サーミスタ装置 | |
| JP3206601B2 (ja) | 積層サーミスタ | |
| JP3047466B2 (ja) | 積層サーミスタ | |
| JP2004006519A (ja) | 多端子バリスタ | |
| JP3632592B2 (ja) | チップサーミスタおよびその製造方法 | |
| JPH06314602A (ja) | セラミック電子部品 | |
| JP2689756B2 (ja) | 急変サーミスタおよびその製造方法 | |
| JPH08198674A (ja) | 負の抵抗温度特性を有する半導体セラミックとそれを用いた半導体セラミック部品 | |
| US20040016110A1 (en) | Method of producing chip thermistor | |
| JPH06314601A (ja) | Ｎｔｃサーミスタ | |
| JPS6244483Y2 (ja) | ||
| JPH0546243Y2 (ja) | ||
| JPH1012404A (ja) | 積層型ｐｔｃサーミスタ及びその製造方法 | |
| JPH04150002A (ja) | サーミスタ素子 | |
| KR100340130B1 (ko) | 정 온도 계수 서미스터와 배리스터 복합소자 및 그 제조방법 | |
| JPH06310304A (ja) | Ｎｔｃサーミスタ | |
| KR100329314B1 (ko) | 정온도계수 서미스터와 배리스터 복합소자 및 그 제조 방법 | |
| JPH03145920A (ja) | 半導体感温素子 | |
| JP2002141205A (ja) | サーミスタ | |
| JPH1070002A (ja) | Ｐｔｃセラミックサーミスタ | |
| KR20000018244A (ko) | 정온도계수 서미스터와 배리스터 복합소자 및 그 제조 방법 | |
| JPH011206A (ja) | 複合電子部品 | |
| JP2004006517A (ja) | 多端子バリスタ | |
| JPS61101008A (ja) | 厚膜型正特性半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |