JP2998805B2 - 積分回路 - Google Patents
積分回路Info
- Publication number
- JP2998805B2 JP2998805B2 JP5175690A JP5175690A JP2998805B2 JP 2998805 B2 JP2998805 B2 JP 2998805B2 JP 5175690 A JP5175690 A JP 5175690A JP 5175690 A JP5175690 A JP 5175690A JP 2998805 B2 JP2998805 B2 JP 2998805B2
- Authority
- JP
- Japan
- Prior art keywords
- integration
- transistor
- base
- operational amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、センサ等の微小電流の計測に用いる積分
回路に関する。
回路に関する。
従来、センサから得られる微小電流を積分により計測
する回路については種々の提案が成されているが、その
一例としてカメラ等における輝度測定回路として用いる
積分回路を、第７図に基づいて説明する。
する回路については種々の提案が成されているが、その
一例としてカメラ等における輝度測定回路として用いる
積分回路を、第７図に基づいて説明する。
第７図において、101は第１の演算増幅器で、該演算
増幅器101の＋入力端子は基準電圧源102が接続されてお
り、出力端子には回路電源VCCにコレクタを接続したト
ランジスタ103のベースが接続されている。そして該ト
ランジスタ103のエミッタには第１の演算増幅器101の−
入力端子が接続され、更に電流源104がスイッチSW1を介
してGNDとの間に接続されている。また第１の演算増幅
器101の電源端子とGND間には、前記スイッチSW1と連動
するスイッチSW2が接続されている。
増幅器101の＋入力端子は基準電圧源102が接続されてお
り、出力端子には回路電源VCCにコレクタを接続したト
ランジスタ103のベースが接続されている。そして該ト
ランジスタ103のエミッタには第１の演算増幅器101の−
入力端子が接続され、更に電流源104がスイッチSW1を介
してGNDとの間に接続されている。また第１の演算増幅
器101の電源端子とGND間には、前記スイッチSW1と連動
するスイッチSW2が接続されている。
第２の演算増幅器105の＋−入力端子間にはフォトダ
イオード106が接続されており、そして＋入力端子には
前記第１の演算増幅器101の−入力端子及びトランジス
タ103のエミッタが接続されると共に、積分コンデンサ1
07が接続されており、また−入力端子と出力端子とが直
接接続されている。第２の演算増幅器105の力端子はコ
ンパレータ108の−入力端子に接続され、該コンパレー
タ108の＋入力端子には比較電圧源109が接続されてい
る。
イオード106が接続されており、そして＋入力端子には
前記第１の演算増幅器101の−入力端子及びトランジス
タ103のエミッタが接続されると共に、積分コンデンサ1
07が接続されており、また−入力端子と出力端子とが直
接接続されている。第２の演算増幅器105の力端子はコ
ンパレータ108の−入力端子に接続され、該コンパレー
タ108の＋入力端子には比較電圧源109が接続されてい
る。
このように構成されている積分回路において、積分開
始前にはスイッチSW1及びSW2は閉じており、第２の演算
増幅器105の＋入力端子には基準電圧源102の基準電圧V
REFが加わっている。この状態でスイッチSW1及びSW2を
開放すると、第１の演算増幅器101は不動作状態とな
り、トランジスタ103もオフとなって、フォトダイオー
ド106に生じる光電流は積分コンデンサ107に流れる。こ
の時第２の演算増幅器105の出力は次式（１）に示す値
となる。
始前にはスイッチSW1及びSW2は閉じており、第２の演算
増幅器105の＋入力端子には基準電圧源102の基準電圧V
REFが加わっている。この状態でスイッチSW1及びSW2を
開放すると、第１の演算増幅器101は不動作状態とな
り、トランジスタ103もオフとなって、フォトダイオー
ド106に生じる光電流は積分コンデンサ107に流れる。こ
の時第２の演算増幅器105の出力は次式（１）に示す値
となる。
ここで、IP:フォトダイオードの光電流 t:積分時間 C:積分コンデンサの容量 またこの第２の演算増幅器105の出力電圧はコンパレ
ータ108の−入力端子に印加されているので、コンパレ
ータ108の−入力電圧、すなわち第２の演算増幅器105の
出力電圧が次式（２）で表される値になったとき、コン
パレータ108の出力レベルが反転する。
ータ108の−入力端子に印加されているので、コンパレ
ータ108の−入力電圧、すなわち第２の演算増幅器105の
出力電圧が次式（２）で表される値になったとき、コン
パレータ108の出力レベルが反転する。
ここで、VTH:比較電圧源の比較電圧 この一連の動作によりコンパレータ108は次式（３）
で示す幅のパルスを出力する。
で示す幅のパルスを出力する。
したがって上記パルスの幅をカウントすることによ
り、フォトダイオード106の光電流を求めることができ
る。
り、フォトダイオード106の光電流を求めることができ
る。
ところで、上記第７図に示した従来の積分回路におい
て、スイッチSW1,SW2が開放状態、すなわち積分動作
中、トランジスタ103はオフしており、第１の演算増幅
器101の出力、すなわちトランジスタ103のベースは開放
又は低電圧に固定され、トランジスタ103のエミッタに
はフォトダイオード106の出力電圧が加わる。したがっ
てトランジスタ103のエミッタ・ベース間には逆バイア
スVRがかかるため、この逆バイアスVRにより、次式
（４）で示すリーク電流IRが流れる。
て、スイッチSW1,SW2が開放状態、すなわち積分動作
中、トランジスタ103はオフしており、第１の演算増幅
器101の出力、すなわちトランジスタ103のベースは開放
又は低電圧に固定され、トランジスタ103のエミッタに
はフォトダイオード106の出力電圧が加わる。したがっ
てトランジスタ103のエミッタ・ベース間には逆バイア
スVRがかかるため、この逆バイアスVRにより、次式
（４）で示すリーク電流IRが流れる。
但し、q:電子の電荷量 k:ボルツマン定数 T:絶対温度 IS:PN接合の飽和電流 このリーク電流IRは逆バイアスVR及び温度上昇と共に
増加する。このリーク電流IRが生じると第２の演算増幅
器105の出力は、 となり、フォトダイオード106の光電流が小さいと、大
きな誤差が生じるか、もしくは測定不能となる。
増加する。このリーク電流IRが生じると第２の演算増幅
器105の出力は、 となり、フォトダイオード106の光電流が小さいと、大
きな誤差が生じるか、もしくは測定不能となる。
本発明は、従来の積分回路における上記問題点を解決
するためになされたもので、積分中のリーク電流を抑
え、微小電流の測定を可能にする積分回路を提供するこ
とを目的とする。
するためになされたもので、積分中のリーク電流を抑
え、微小電流の測定を可能にする積分回路を提供するこ
とを目的とする。
上記問題点を解決するための本発明の構成を、第２図
を参照しながら第１図に示した概念図に基づいて説明す
る。本発明は、基準電圧を供給する基準電圧源１と、入
力端に積分コンデンサ16を接続した積分アンプ２と、積
分開始前に前記積分コンデンサに前記基準電圧を与える
ための、積分開始前はオンとされ積分開始後はオフとさ
れるスイッチングトランジスタ12（スイッチング回路
３）と、ベースが電流源に接続され、エミッタが前記積
分アンプの出力端に接続され、コレクタが前記スイッチ
ングトランジスタ12のベースに接続された帰還トランジ
スタ５とを備え、該帰還トランジスタ５は、前記オフ時
のスイッチングトランジスタのベースと前記積分アンプ
の入力端となる他の一方の電極との間の電圧を、該帰還
トランジスタのコレクタ・エミッタ間の飽和電圧に保持
するようにして、積分回路を構成するものである。な
お、第１図において、６はバッファアンプで、７は電流
源４の電源電圧VCCへの設初をオン・オフするスイッチ
である。
を参照しながら第１図に示した概念図に基づいて説明す
る。本発明は、基準電圧を供給する基準電圧源１と、入
力端に積分コンデンサ16を接続した積分アンプ２と、積
分開始前に前記積分コンデンサに前記基準電圧を与える
ための、積分開始前はオンとされ積分開始後はオフとさ
れるスイッチングトランジスタ12（スイッチング回路
３）と、ベースが電流源に接続され、エミッタが前記積
分アンプの出力端に接続され、コレクタが前記スイッチ
ングトランジスタ12のベースに接続された帰還トランジ
スタ５とを備え、該帰還トランジスタ５は、前記オフ時
のスイッチングトランジスタのベースと前記積分アンプ
の入力端となる他の一方の電極との間の電圧を、該帰還
トランジスタのコレクタ・エミッタ間の飽和電圧に保持
するようにして、積分回路を構成するものである。な
お、第１図において、６はバッファアンプで、７は電流
源４の電源電圧VCCへの設初をオン・オフするスイッチ
である。
このように構成した積分回路において、積分開始前
は、スイッチングトランジスタ12はオンしており、基準
電圧源１の基準電圧が積分アンプ２に加わり、積分アン
プの出力は基準電圧と等しくなる。この際、電流源４を
開状態にしておくことにより帰還トランジスタ５はオフ
している。この状態において、外部から積分開始信号を
与えてスイッチングトランジスタ12をオフすることによ
り積分が始まる。これと同時に電流源４を閉状態にする
ことにより、定電流が帰還トランジスタ５のベースに流
れ込み、帰還トランジスタ５はオンする。この時帰還ト
ランジスタ５は飽和するため、帰還トランジスタ５のコ
レクタ・エミッタ間は、エミッタの電位が変わっても飽
和電圧VCB(SAT)（≒0.2V）に保たれる。この帰還トラン
ジスタ５のコレクタをリークが問題となるスイッチング
トランジスタ12のベースと接続することにより、スイッ
チングトランジスタ12のリークが生じるベースとコレク
タ間又はベースとエミッタ間が前記飽和電圧V
CB(SAT)（≒0.2V）に保たれるので、積分時のスイッチ
ングトランジスタ12のリーク電流を抑えることができ、
微小電流の測定が可能となる。
は、スイッチングトランジスタ12はオンしており、基準
電圧源１の基準電圧が積分アンプ２に加わり、積分アン
プの出力は基準電圧と等しくなる。この際、電流源４を
開状態にしておくことにより帰還トランジスタ５はオフ
している。この状態において、外部から積分開始信号を
与えてスイッチングトランジスタ12をオフすることによ
り積分が始まる。これと同時に電流源４を閉状態にする
ことにより、定電流が帰還トランジスタ５のベースに流
れ込み、帰還トランジスタ５はオンする。この時帰還ト
ランジスタ５は飽和するため、帰還トランジスタ５のコ
レクタ・エミッタ間は、エミッタの電位が変わっても飽
和電圧VCB(SAT)（≒0.2V）に保たれる。この帰還トラン
ジスタ５のコレクタをリークが問題となるスイッチング
トランジスタ12のベースと接続することにより、スイッ
チングトランジスタ12のリークが生じるベースとコレク
タ間又はベースとエミッタ間が前記飽和電圧V
CB(SAT)（≒0.2V）に保たれるので、積分時のスイッチ
ングトランジスタ12のリーク電流を抑えることができ、
微小電流の測定が可能となる。
〔実施例〕 次に実施例について説明する。第２図は、本発明に係
る積分回路の第１実施例を示す回路構成図であり、第１
図に示した概念図を示した部材と対応する部材には、同
一符号を付して示している。第２図において、11は第１
の演算増幅器で、該演算増幅器11の＋入力端子には基準
電圧源１が接続されている。また第１の演算増幅器11の
出力端子にはスイッチングトランジスタ12のベースが接
続されており、該スイッチングトランジスタ12のエミッ
タには第１の演算増幅器11の−入力端子と、GNDにスイ
ッチSW1を介して接続されている電流源（１）13の一端
が接続されており、また該トランジスタ12のコレクタは
電源電圧VCCに接続されている。なお前記第１の演算増
幅器11の−電源端子はスイッチSW2を介してGNDに接続さ
れている。
る積分回路の第１実施例を示す回路構成図であり、第１
図に示した概念図を示した部材と対応する部材には、同
一符号を付して示している。第２図において、11は第１
の演算増幅器で、該演算増幅器11の＋入力端子には基準
電圧源１が接続されている。また第１の演算増幅器11の
出力端子にはスイッチングトランジスタ12のベースが接
続されており、該スイッチングトランジスタ12のエミッ
タには第１の演算増幅器11の−入力端子と、GNDにスイ
ッチSW1を介して接続されている電流源（１）13の一端
が接続されており、また該トランジスタ12のコレクタは
電源電圧VCCに接続されている。なお前記第１の演算増
幅器11の−電源端子はスイッチSW2を介してGNDに接続さ
れている。
14は第２の演算増幅器で、該第２の演算増幅器14の＋
−入力端子間にはフォトダイオード15が接続されてお
り、＋入力端子には前記第１の演算増幅器11の−入力端
子及びスイッチングトランジスタ12のエミッタが接続さ
れると共に、積分コンデンサ16が接続されている。また
第２の演算増幅器14の−入力端子と出力端子は直結され
ていて、その出力端子は第３の演算増幅器６の＋入力端
子に接続されている。第３の演算増幅器６の−入力端子
と出力端子は直結されていてバッファアンプとして用い
られ、その出力端子は帰還トランジスタ５のエミッタに
接続されている。
−入力端子間にはフォトダイオード15が接続されてお
り、＋入力端子には前記第１の演算増幅器11の−入力端
子及びスイッチングトランジスタ12のエミッタが接続さ
れると共に、積分コンデンサ16が接続されている。また
第２の演算増幅器14の−入力端子と出力端子は直結され
ていて、その出力端子は第３の演算増幅器６の＋入力端
子に接続されている。第３の演算増幅器６の−入力端子
と出力端子は直結されていてバッファアンプとして用い
られ、その出力端子は帰還トランジスタ５のエミッタに
接続されている。
そして帰還トランジスタ５のベースには電源電圧VCC
にスイッチCSWを介して接続されている電流源（２）４
が接続され、コレクタは前記スイッチングトランジスタ
12のベースに接続されている。第３の演算増幅器６の出
力端子はコンパレータ17の＋入力端子に接続され、該コ
ンパレータ17の−入力端子には比較電圧源18が接続され
ている。
にスイッチCSWを介して接続されている電流源（２）４
が接続され、コレクタは前記スイッチングトランジスタ
12のベースに接続されている。第３の演算増幅器６の出
力端子はコンパレータ17の＋入力端子に接続され、該コ
ンパレータ17の−入力端子には比較電圧源18が接続され
ている。
そして第１の演算増幅器11,スイッチングトランジス
タ12,電流源（１）13,スイッチSW1,SW2によってスイッ
チング回路３を構成しており、また第２の演算増幅器1
4,フォトダイオード15,積分コンデンサ16とで積分アン
プ２を構成している。なお帰還トランジスタ５のベース
・エミッタ間にはスイッチング特性向上のための抵抗R1
を接続しており、第２及び第３の演算増幅器14,6は微小
電流を計測することを前提としているため、入力部をMO
Sトランジスタで構成したものを用いるのが望ましい。
タ12,電流源（１）13,スイッチSW1,SW2によってスイッ
チング回路３を構成しており、また第２の演算増幅器1
4,フォトダイオード15,積分コンデンサ16とで積分アン
プ２を構成している。なお帰還トランジスタ５のベース
・エミッタ間にはスイッチング特性向上のための抵抗R1
を接続しており、第２及び第３の演算増幅器14,6は微小
電流を計測することを前提としているため、入力部をMO
Sトランジスタで構成したものを用いるのが望ましい。
次にこのように構成した積分回路の動作について説明
する。まず積分開始前と積分中における各スイッチSW1,
SW2,CSWの状態を第１表に示す。
する。まず積分開始前と積分中における各スイッチSW1,
SW2,CSWの状態を第１表に示す。
積分開始前においては、スイッチSW1,SW2は閉じてい
るので、第２の演算増幅器14の＋入力端子、その出力端
子及び第３の演算増幅器６の出力端子におけるA,B,C点
の電位は基準電圧源の電圧VREFとなる。この時、スイッ
チCSWは開であるので、帰還トランジスタ５はオフして
おり、積分アンプ２の動作に影響を及ぼさない。この状
態において、積分開始信号によりスイッチSW1,SW2が開
に、スイッチCSWが閉に切り換えられると、積分が始ま
り、前記A,B,C点の電位は、前記（１）式で示したと同
様に、VREF＋IP・t/Cとなる。
るので、第２の演算増幅器14の＋入力端子、その出力端
子及び第３の演算増幅器６の出力端子におけるA,B,C点
の電位は基準電圧源の電圧VREFとなる。この時、スイッ
チCSWは開であるので、帰還トランジスタ５はオフして
おり、積分アンプ２の動作に影響を及ぼさない。この状
態において、積分開始信号によりスイッチSW1,SW2が開
に、スイッチCSWが閉に切り換えられると、積分が始ま
り、前記A,B,C点の電位は、前記（１）式で示したと同
様に、VREF＋IP・t/Cとなる。
これに伴い飽和した帰還トランジスタ５のコレクタ端
子Ｄ点の電位は、 となる。この動作によりスイッチングトランジスタ12の
ベース・エミッタ間は、積分動作中、逆バイアスV
CE(SAT)（≒0.2V）に保たれる。一般的にトランジスタ
のベース・エミッタ間に、このレベルの逆バスアスをか
けた状態で生じるリーク電流は、測定限界以下であるの
で問題とならず、したがってフォトダイオードに生ずる
微小光電流を高精度で測定することができる。
子Ｄ点の電位は、 となる。この動作によりスイッチングトランジスタ12の
ベース・エミッタ間は、積分動作中、逆バイアスV
CE(SAT)（≒0.2V）に保たれる。一般的にトランジスタ
のベース・エミッタ間に、このレベルの逆バスアスをか
けた状態で生じるリーク電流は、測定限界以下であるの
で問題とならず、したがってフォトダイオードに生ずる
微小光電流を高精度で測定することができる。
第３図は第２実施例を示す回路構成図で、第２図に示
した第１実施例と同一又は同等の部材には同一符号を付
して示している。この実施例は、帰還トランジスタ５を
PNPトランジスタで構成したものであり、第１実施例に
おいてNPNトランジスタで構成した場合と電流の流れる
方向が異なるのみで、同一の作用効果をもつものであ
る。
した第１実施例と同一又は同等の部材には同一符号を付
して示している。この実施例は、帰還トランジスタ５を
PNPトランジスタで構成したものであり、第１実施例に
おいてNPNトランジスタで構成した場合と電流の流れる
方向が異なるのみで、同一の作用効果をもつものであ
る。
第４図は第３実施例を示す回路構成図で、同様に第２
図に示した第１実施例と同一又は同等の部材には同一符
号を付して示している。この実施例は、第１の演算増幅
器11の出力端子にスイッチングトランジスタ12のエミッ
タを接続し、ベース・エミッタ間には抵抗R2を接続する
と共にベースに電流源（１）13を接続し、コレクタを第
２の演算増幅器14の＋入力端子に接続する。そして第１
の演算増幅器11の−入力端子と第２の演算増幅14の−入
力端子（出力端子）とを直結して構成するものである。
図に示した第１実施例と同一又は同等の部材には同一符
号を付して示している。この実施例は、第１の演算増幅
器11の出力端子にスイッチングトランジスタ12のエミッ
タを接続し、ベース・エミッタ間には抵抗R2を接続する
と共にベースに電流源（１）13を接続し、コレクタを第
２の演算増幅器14の＋入力端子に接続する。そして第１
の演算増幅器11の−入力端子と第２の演算増幅14の−入
力端子（出力端子）とを直結して構成するものである。
このように構成した積分回路においては、スイッチン
グトランジスタ12がオフの時には、そのベース・エミッ
タ間に電位差がなく、ベース・コレクタ間の電位差が帰
還トランジスタ５の飽和電圧VCC(SAT)に保たれるため、
スイッチングトランジスタ12の全ての端子がほぼ同電位
となり、リーク電流が有効に抑制される。
グトランジスタ12がオフの時には、そのベース・エミッ
タ間に電位差がなく、ベース・コレクタ間の電位差が帰
還トランジスタ５の飽和電圧VCC(SAT)に保たれるため、
スイッチングトランジスタ12の全ての端子がほぼ同電位
となり、リーク電流が有効に抑制される。
第５図は、本発明におけるスイッチング回路をIC化し
た実施例を示す回路構成図で、トランジスタQ7がスイッ
チングトランジスタであり、トランジスタQ8が帰還トラ
ンジスタである。この実施例においては、上記各実施例
と同様に、積分動作中、帰還トランジスタQ8のCE間を飽
和電圧VCE(SAT)に保つことにより、スイッチングトラン
ジスタQ7のBE間の電位を帰還トランジスタQ8の飽和電圧
VCE(SAT)に保つ動作と共に、次に述べる機能を備えてい
る。
た実施例を示す回路構成図で、トランジスタQ7がスイッ
チングトランジスタであり、トランジスタQ8が帰還トラ
ンジスタである。この実施例においては、上記各実施例
と同様に、積分動作中、帰還トランジスタQ8のCE間を飽
和電圧VCE(SAT)に保つことにより、スイッチングトラン
ジスタQ7のBE間の電位を帰還トランジスタQ8の飽和電圧
VCE(SAT)に保つ動作と共に、次に述べる機能を備えてい
る。
すなわち、本発明に係るスイッチング回路を用いる
と、スイッチングトランジスタQ7のBE間が飽和電圧V
CE(SAT)に保たれると同時に、差動段のトランジスタQ4
のCB間も飽和電圧VCE(SAT)に保たれることになる。これ
によりIC化に伴って形成される差動段のトランジスタQ4
の寄生トランジスタが動作するのを防止することができ
る。もしこの差動段のトランジスタQ4の寄生トランジス
タが動作すると、フォトダイオード15の光電流は積分コ
ンデンサ16に流れず、この寄生トランジスタを流れるの
で著しく計測精度が低下してしまう。
と、スイッチングトランジスタQ7のBE間が飽和電圧V
CE(SAT)に保たれると同時に、差動段のトランジスタQ4
のCB間も飽和電圧VCE(SAT)に保たれることになる。これ
によりIC化に伴って形成される差動段のトランジスタQ4
の寄生トランジスタが動作するのを防止することができ
る。もしこの差動段のトランジスタQ4の寄生トランジス
タが動作すると、フォトダイオード15の光電流は積分コ
ンデンサ16に流れず、この寄生トランジスタを流れるの
で著しく計測精度が低下してしまう。
この点について更に詳細に説明すると、第６図（Ａ）
に示すように、IC化した差動段のトランジスタQ4を構成
するNPNトランジスタには、そのベース領域と基板間に
寄生PNPトランジスタQXが形成され、第６図（Ｂ）の等
価回路に示すように接続されることになる。ここで本発
明に係るスイッチング回路を用いない場合の差動段のト
ランジスタQ4に注目して、その動作を説明すると、積分
動作中、このトランジスタQ4のコレクタ端子の電圧は、
積分動作前にコンデンサC1にチャージされていたある電
位VXである。これに対してトランジスタQ4のベースの電
位は、（１）式で示したように、（VREF＋IP・t/C）の
ように大きく変化し、この電位が、 上記（７）式で示す値に達すると、寄生トランジスタQX
が動作し、光電流IPが流れてしまい、正しい積分が行わ
れなくなる。しかしながら本発明のようにスイッチング
回路を設けることにより、トランジスタQ4のCB間が飽和
電圧VCE(SAT)に保持されるようになっているので該トラ
ンジスタQ4の寄生トランジスタQXの動作を確実に防止す
ることができ、高精度の微小光電流の計測を行うことが
できる。
に示すように、IC化した差動段のトランジスタQ4を構成
するNPNトランジスタには、そのベース領域と基板間に
寄生PNPトランジスタQXが形成され、第６図（Ｂ）の等
価回路に示すように接続されることになる。ここで本発
明に係るスイッチング回路を用いない場合の差動段のト
ランジスタQ4に注目して、その動作を説明すると、積分
動作中、このトランジスタQ4のコレクタ端子の電圧は、
積分動作前にコンデンサC1にチャージされていたある電
位VXである。これに対してトランジスタQ4のベースの電
位は、（１）式で示したように、（VREF＋IP・t/C）の
ように大きく変化し、この電位が、 上記（７）式で示す値に達すると、寄生トランジスタQX
が動作し、光電流IPが流れてしまい、正しい積分が行わ
れなくなる。しかしながら本発明のようにスイッチング
回路を設けることにより、トランジスタQ4のCB間が飽和
電圧VCE(SAT)に保持されるようになっているので該トラ
ンジスタQ4の寄生トランジスタQXの動作を確実に防止す
ることができ、高精度の微小光電流の計測を行うことが
できる。
以上実施例に基づいて説明したように、本発明によれ
ば、積分中に動作する帰還トランジスタにより、スイッ
チングトランジスタのベースと積分アンプの入力端とな
る他の一方の電極との間の電圧を、帰還トランジスタの
コレクタ・エミッタ間の飽和電圧に保持するように構成
されているので、スイッチングトランジスタのリーク電
流が小さく抑えられ、高精度で微小電流を計測すること
ができる。
ば、積分中に動作する帰還トランジスタにより、スイッ
チングトランジスタのベースと積分アンプの入力端とな
る他の一方の電極との間の電圧を、帰還トランジスタの
コレクタ・エミッタ間の飽和電圧に保持するように構成
されているので、スイッチングトランジスタのリーク電
流が小さく抑えられ、高精度で微小電流を計測すること
ができる。
第１図は、本発明に係る積分回路を説明するための概念
図、第２図は、本発明の第１実施例を示す回路構成図、
第３図は、本発明の第２実施例を示す回路構成図、第４
図は、本発明の第３実施例を示す回路構成図、第５図
は、本発明のスイッチング回路をIC化した実施例を示す
回路構成図、第６図（Ａ）は、寄生トランジスタの形成
態様を示す図、第６図（Ｂ）は、寄生トランジスタを接
続した等価回路を示す図、第７図は、従来の積分回路の
構成例を示す図である。 図において、１は基準電圧源、２は積分アンプ、３はス
イッチング回路、４は電流源、５は帰還トランジスタ、
６はバッファアンプを示す。
図、第２図は、本発明の第１実施例を示す回路構成図、
第３図は、本発明の第２実施例を示す回路構成図、第４
図は、本発明の第３実施例を示す回路構成図、第５図
は、本発明のスイッチング回路をIC化した実施例を示す
回路構成図、第６図（Ａ）は、寄生トランジスタの形成
態様を示す図、第６図（Ｂ）は、寄生トランジスタを接
続した等価回路を示す図、第７図は、従来の積分回路の
構成例を示す図である。 図において、１は基準電圧源、２は積分アンプ、３はス
イッチング回路、４は電流源、５は帰還トランジスタ、
６はバッファアンプを示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−159055（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 19/00 - 19/32 G01D 1/04 H03F 1/34
Claims (2)
- 【請求項１】基準電圧を供給する基準電圧源と、入力端
に積分コンデンサを接続した積分アンプと、積分開始前
に前記積分コンデンサに前記基準電圧を与えるための、
積分開始前はオンとされ積分開始後はオフとされるスイ
ッチングトランジスタと、ベースが電流源に接続され、
エミッタが前記積分アンプの出力端に接続され、コレク
タが前記スイッチングトランジスタのベースに接続され
た帰還トランジスタとを備え、該帰還トランジスタは、
前記オフ時のスイッチングトランジスタのベースと前記
積分アンプの入力端となる他の一方の電極との間の電圧
を、該帰還トランジスタのコレクタ・エミッタ間の飽和
電圧に保持するように構成されていることを特徴とする
積分回路。 - 【請求項２】前記帰還トランジスタのベースに接続され
た電流源は、前記積分アンプの蓄積開始に従ってオン
し、終了に従ってオフするように構成されていることを
特徴とする請求項１記載の積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175690A JP2998805B2 (ja) | 1990-03-05 | 1990-03-05 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175690A JP2998805B2 (ja) | 1990-03-05 | 1990-03-05 | 積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03255372A JPH03255372A (ja) | 1991-11-14 |
| JP2998805B2 true JP2998805B2 (ja) | 2000-01-17 |
Family
ID=12895785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5175690A Expired - Fee Related JP2998805B2 (ja) | 1990-03-05 | 1990-03-05 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998805B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327463A (ja) * | 1992-05-15 | 1993-12-10 | Mitsubishi Electric Corp | 出力回路 |
| JP4752904B2 (ja) * | 2008-12-09 | 2011-08-17 | 日本電気株式会社 | 温度測定回路、及び、方法 |
| CN103001096A (zh) * | 2012-08-22 | 2013-03-27 | 苏州久三智能科技有限公司 | 一种电线感应装置 |
-
1990
- 1990-03-05 JP JP5175690A patent/JP2998805B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03255372A (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0420238B2 (ja) | ||
| JPS6365166B2 (ja) | ||
| KR870002693B1 (ko) | 증폭기 장치 | |
| JP2998805B2 (ja) | 積分回路 | |
| KR900000482B1 (ko) | 전류미터(mirror)회로 | |
| JPH0351724Y2 (ja) | ||
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2950885B2 (ja) | 測光装置 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS61998A (ja) | サンプル・ホールド回路 | |
| JP2509463Y2 (ja) | 差動増幅回路 | |
| JPS6133710Y2 (ja) | ||
| JP2550416B2 (ja) | クランプ回路 | |
| JP3041917B2 (ja) | ピークホールド回路 | |
| JPS6027968B2 (ja) | 電気シヤツタ回路 | |
| JPH0537549Y2 (ja) | ||
| JPH06132737A (ja) | 電流増幅回路 | |
| JPS5921531Y2 (ja) | 直接結合増幅器のミユ−テイング回路 | |
| JPH0415887A (ja) | 演算増幅回路 | |
| JPH0828615B2 (ja) | 温度補償回路 | |
| JPS60250711A (ja) | シユミツト・トリガ−回路 | |
| JPS5992604A (ja) | 検波回路 | |
| JPH0728187B2 (ja) | 差動増幅回路 | |
| JPH04129306A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |