JP2996098B2 - Frequency mixer - Google Patents
Frequency mixerInfo
- Publication number
- JP2996098B2 JP2996098B2 JP6178967A JP17896794A JP2996098B2 JP 2996098 B2 JP2996098 B2 JP 2996098B2 JP 6178967 A JP6178967 A JP 6178967A JP 17896794 A JP17896794 A JP 17896794A JP 2996098 B2 JP2996098 B2 JP 2996098B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- gate
- fets
- degrees
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superheterodyne Receivers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、無線通信における送受
信装置に利用する。本発明は、マイクロ波帯における受
信用周波数混合器として利用するに適する。本発明は、
送信用の周波数変換器としても利用できる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used for a transmitting / receiving apparatus in wireless communication. The present invention is suitable for use as a reception frequency mixer in a microwave band. The present invention
It can also be used as a frequency converter for transmission.
【０００２】本発明はＦＥＴ（電界効果トランジスタ）
を用いて実現するモノリシック集積回路による周波数混
合器に適する。The present invention relates to an FET (field effect transistor)
It is suitable for a frequency mixer by a monolithic integrated circuit realized by using
【０００３】[0003]
【従来の技術】従来の受信周波数混合器においては、雑
音指数と変換ロスが重要なパラメータであるが、受信周
波数と局発周波数の鏡像関係にある周波数（イメージ周
波数）に存在する雑音も同じ中間周波数帯域に変換され
るため、それが受信機全体の雑音指数の劣化として現れ
るのでイメージ抑圧比も受信周波数混合器としては重要
なパラメータの一つになっている。2. Description of the Related Art In a conventional reception frequency mixer, noise figure and conversion loss are important parameters. However, noise existing at a frequency (image frequency) that is a mirror image between the reception frequency and the local oscillation frequency is also the same intermediate value. Since it is converted into a frequency band, it appears as a deterioration in the noise figure of the entire receiver, and thus the image suppression ratio is also one of the important parameters for the reception frequency mixer.
【０００４】特に大容量伝送をするディジタルマイクロ
波受信装置では、イメージ周波数に隣接チャネルが存在
することがあり、イメージ抑圧比を大きくするため周波
数混合器としてイメージリジェクション型の構成が採用
されている。従来、周波数混合器はダイオードを用いた
ものが多かったが、近年モノリシックマイクロ波集積回
路が作られるようになり、そのモノリシックマイクロ波
集積回路に適した回路としてＦＥＴ（電界効果トランジ
スタ）を用いた周波数混合器が使用されることが増えて
きた。ＦＥＴ周波数混合器の特徴は局発信号レベルが低
いことと、特に図２に示す従来のデュアルゲートＦＥＴ
の場合は、局発信号ポートと受信信号ポート間のアイソ
レーションがあるため、ダイオードミキサーのように１
８０度位相器をつかってアイソレーションをとる必要が
なくなるため小型化できるメリットがある。この構成に
ついては「Microwave Mixers」（Stephan A.Mass Artec
hHouse ）に記述されている（公知資料名 特開昭６２
−１６６４８１号公報 ダブルバランス型ミキサ回
路）。In particular, in a digital microwave receiving apparatus for large-capacity transmission, an adjacent channel may exist at an image frequency, and an image rejection type configuration is employed as a frequency mixer to increase an image suppression ratio. . In the past, many frequency mixers used diodes, but in recent years monolithic microwave integrated circuits have been made, and as a circuit suitable for the monolithic microwave integrated circuit, a frequency using an FET (field effect transistor) is used. Mixers are increasingly being used. The characteristic of the FET frequency mixer is that the local oscillation signal level is low, and in particular, the conventional dual gate FET shown in FIG.
In the case of, since there is isolation between the local oscillation signal port and the reception signal port, as in a diode mixer,
There is no need to use an 80-degree phase shifter for isolation, and there is an advantage that the size can be reduced. This configuration is described in “Microwave Mixers” (Stephan A. Mass Artec
hHouse) (publicly known material: Japanese Patent Laid-Open No. Sho 62)
No. 166481, a double-balanced mixer circuit).
【０００５】また、図３は従来のデュアルゲート電界効
果トランジスタを用いたイメージキャンセル型周波数混
合器の構成を示したものである（前述の“Microwave Mi
xers”より抜粋）。この従来のイメージキャンセル型周
波数混合器の構成では出力周波数すなわち中間周波数帯
での９０度ハイブリッドが必要であり、中間周波数帯で
の９０度ハイブリッドは周波数が低く大きさが大きくな
る。FIG. 3 shows the structure of an image canceling type frequency mixer using a conventional dual-gate field-effect transistor (see the aforementioned "Microwave Mi
xers "). This conventional image canceling type frequency mixer requires an output frequency, that is, a 90-degree hybrid in the intermediate frequency band, and the 90-degree hybrid in the intermediate frequency band has a low frequency and a large size. Become.
【０００６】[0006]
【発明が解決しようとする課題】このように、従来のイ
メージキャンセル型周波数混合器は、中間周波数帯での
９０度ハイブリッドが必要であり、その周波数は低く、
かつ大きいために、一般にモノリシックマイクロ波集積
回路内に取り込むことは困難であり、パッケージ化する
際に薄膜基板などを用いて取り込むか、または別の部品
として受信機内において複合化する必要があった。この
ためモノリシック集積回路として周波数混合器は小型化
しても付随回路が小型化されず、受信装置全体としての
大幅な小型化は困難であった。As described above, the conventional image canceling type frequency mixer requires a 90-degree hybrid in the intermediate frequency band, and its frequency is low.
Because of its large size, it is generally difficult to incorporate it into a monolithic microwave integrated circuit, and it has been necessary to incorporate it into a package using a thin film substrate or the like, or to combine it as a separate component in a receiver. For this reason, even if the frequency mixer is reduced in size as a monolithic integrated circuit, the accompanying circuit is not reduced in size, and it is difficult to significantly reduce the size of the entire receiver.
【０００７】本発明はこのような問題を解決するもの
で、イメージ抑圧比の高いイメージリジョクション型周
波数混合器を実現して、モノリシックマイクロ波集積回
路内に１チップとして集積し小型化をはかることができ
る周波数混合器を提供することを目的とする。The present invention solves such a problem, and realizes an image rejection type frequency mixer having a high image suppression ratio, which is integrated as one chip in a monolithic microwave integrated circuit to reduce the size. It is an object of the present invention to provide a frequency mixer.
【０００８】[0008]
【課題を解決するための手段】本発明は、ＦＥＴを用い
たモノリシック集積回路に関するもので、二つのデュア
ルゲート型ＦＥＴを備え、前記各ＦＥＴの一方のゲート
に高周波信号が接続され、他方のゲートに局部発振信号
が接続され、前記二つのＦＥＴの混合出力が相加される
位相になるように相互に接続された平衡型の周波数混合
器において、前記二つのＦＥＴの各混合出力の通路に、
それぞれ二つのＦＥＴに対して、イメージ周波数では変
換損失が大きくなり前記高周波信号周波数では変換損失
が小さくなる負荷インピーダンスを与える位相調整ライ
ンを備えたことを特徴とする。SUMMARY OF THE INVENTION The present invention relates to a monolithic integrated circuit using FETs, comprising two dual-gate FETs, one of which has a high-frequency signal connected to one gate and the other a gate. A local oscillation signal is connected to a balanced frequency mixer that is connected to each other so that the mixed output of the two FETs has an added phase.In a path of each mixed output of the two FETs,
Each of the two FETs is provided with a phase adjustment line for providing a load impedance at which the conversion loss increases at the image frequency and the conversion loss decreases at the high-frequency signal frequency.
【０００９】前記位相調整ラインは、前記高周波信号周
波数に対して位相回転が実質的に４５度以下または１３
５度以上であり、前記イメージ周波数に対して位相回転
が実質的に４５度以上１３５度以下となる長さに設定さ
れ、前記二つのＦＥＴの出力電極と負荷との間に設けら
れた互いに等しい長さの位相調整ラインであり、前記二
つのＦＥＴの一方のゲートおよび他方のゲートに、それ
ぞれ高周波信号および局部発振信号を分配する通路に、
二つのＦＥＴに互いに１８０度位相の相違する信号を与
えるように、１８０度ハイブリッド回路を備えることが
望ましい。The phase adjustment line has a phase rotation of substantially 45 degrees or less or 13 degrees with respect to the high frequency signal frequency.
5 degrees or more, and the length is set so that the phase rotation is substantially 45 degrees or more and 135 degrees or less with respect to the image frequency, and is equal to each other provided between the output electrodes of the two FETs and the load. A phase adjustment line having a length, and a path for distributing a high-frequency signal and a local oscillation signal to one gate and the other gate of the two FETs, respectively.
It is desirable to provide a 180-degree hybrid circuit so that two FETs are supplied with signals that are 180 degrees out of phase with each other.
【００１０】[0010]
【作用】デュアルゲート型ＦＥＴを周波数混合器として
利用すると、混合出力（ＦＥＴのドレイン電極となるよ
うに設計することが多い）側の負荷インピーダンスが大
きくなると変換損失が増大し、負荷インピーダンスが小
さくなると変換損失が減少する。したがって、混合出力
の通路に位相調整ラインを設け、この位相調整ラインが
イメージ周波数ではＦＥＴの負荷インピーダンスが大き
くなり、高周波信号周波数ではＦＥＴの負荷インピーダ
ンスが小さくなるような値に設定することにより、イメ
ージ周波数に対して変換損失を大きく、高周波信号周波
数に対して変換損失を小さくすることができる。したが
って、混合出力を利用する後段の回路では、イメージ周
波数を除去するための回路を一部省略し、あるいは不要
にし、もしくはイメージ周波数を除去するための回路を
簡単な回路にすることにより安価に構成することができ
るようになる。When a dual-gate FET is used as a frequency mixer, the conversion loss increases when the load impedance on the mixed output side (often designed to be the drain electrode of the FET) increases, and when the load impedance decreases. Conversion loss is reduced. Therefore, a phase adjustment line is provided in the path of the mixed output, and the phase adjustment line is set to a value such that the load impedance of the FET increases at the image frequency and the load impedance of the FET decreases at the high frequency signal frequency. It is possible to increase the conversion loss with respect to the frequency and reduce the conversion loss with respect to the high frequency signal frequency. Therefore, in the subsequent circuit using the mixed output, the circuit for removing the image frequency is partially omitted or unnecessary, or the circuit for removing the image frequency is configured inexpensively by a simple circuit. Will be able to
【００１１】モノリシック集積回路として本発明の回路
を実現する場合には、この位相調整ラインは、二つのＦ
ＥＴの出力電極と負荷との間に設けられた互いに等しい
長さの位相調整ラインとすることが回路形態を設計する
上から便利である。その場合に位相調整ラインの長さ
は、高周波信号周波数に対して位相回転が実質的に４５
度以下または１３５度以上であり、イメージ周波数に対
して位相回転が実質的に４５度以上１３５度以下となる
長さに設定することにより、実用的に十分な結果が得ら
れた。When implementing the circuit of the present invention as a monolithic integrated circuit, this phase adjustment line
It is convenient from the viewpoint of designing a circuit form to use phase adjustment lines of the same length provided between the output electrode of the ET and the load. In this case, the length of the phase adjustment line is such that the phase rotation is substantially 45 with respect to the high frequency signal frequency.
By setting the length to be less than or equal to 135 degrees or more and 135 degrees or less with respect to the image frequency, a practically sufficient result was obtained.
【００１２】[0012]
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図であ
る。Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the embodiment of the present invention.
【００１３】本発明実施例は、第一のデュアルゲート型
ＦＥＴ４および第二のデュアルゲート型ＦＥＴ５を備
え、この各ＦＥＴ４および５の一方のゲートに高周波信
号が接続され、他方のゲートに局部発振信号が接続さ
れ、二つのＦＥＴ４および５の混合出力が相加される位
相になるように相互に接続され、さらに、本発明の特徴
として、二つのＦＥＴ４および５の各混合出力の通路
に、それぞれ二つのＦＥＴ４および５に対して、イメー
ジ周波数では変換損失が大きくなり前記高周波信号周波
数では変換損失が小さくなる負荷インピーダンスを与え
る第一の位相調整ライン６および第二の位相調整ライン
７を備える。The embodiment of the present invention comprises a first dual-gate type FET 4 and a second dual-gate type FET 5. A high-frequency signal is connected to one gate of each of the FETs 4 and 5, and a local oscillation signal is connected to the other gate. Are connected to each other so that the mixed outputs of the two FETs 4 and 5 have an added phase. Further, as a feature of the present invention, two paths are provided in the paths of the mixed outputs of the two FETs 4 and 5, respectively. The first and second FETs 4 and 5 are provided with a first phase adjustment line 6 and a second phase adjustment line 7 that provide a load impedance at which the conversion loss increases at the image frequency and the conversion loss decreases at the high-frequency signal frequency.
【００１４】第一の位相調整ライン６および第二の位相
調整ライン７は、前記高周波信号周波数に対して位相回
転が実質的に４５度以下または１３５度以上であり、前
記イメージ周波数に対して位相回転が実質的に４５度以
上１３５度以下となる長さに設定され、また、第一のデ
ュアルゲート型ＦＥＴ４および第二のデュアルゲート型
ＦＥＴ５の出力電極と負荷との間に設けられた互いに等
しい長さの位相調整ラインであり、二つのＦＥＴ４およ
び５の一方のゲートおよび他方のゲートに、それぞれ高
周波信号および局部発振信号を分配する通路に、二つの
ＦＥＴ４および５に互いに１８０度位相の相違する信号
を与えるように、第一のハイブリッド回路８および第二
のハイブリッド回路９を備える。The first phase adjustment line 6 and the second phase adjustment line 7 have a phase rotation of substantially 45 degrees or less or 135 degrees or more with respect to the high frequency signal frequency, and a phase rotation with respect to the image frequency. The rotation is set to have a length substantially equal to or more than 45 degrees and equal to or less than 135 degrees, and equal to each other provided between the output electrodes of the first dual-gate FET 4 and the second dual-gate FET 5 and the load. This is a phase adjustment line having a length. The two FETs 4 and 5 have one gate and the other gate provided with a path for distributing a high-frequency signal and a local oscillation signal, respectively. A first hybrid circuit 8 and a second hybrid circuit 9 are provided to provide a signal.
【００１５】次に、このように構成された本発明実施例
の動作について説明する。Next, the operation of the embodiment of the present invention configured as described above will be described.
【００１６】第一のデュアルゲート型ＦＥＴ４および第
二のデュアルゲート型ＦＥＴ５を接続した第一の位相調
整ライン６および第二の位相調整ライン７の中央部から
中間周波数出力端子３に出力が取り出される。第一のデ
ュアルゲート型ＦＥＴ４および第二のデュアルゲート型
ＦＥＴ５の上側ゲートおよび下側ゲートはそれぞれ第一
のハイブリッド回路８および第二のハイブリッド９を介
して無線周波数入力端子１および局部発振信号入力端子
２に接続されているので、第一のデュアルゲート型ＦＥ
Ｔ４と第二のデュアルゲート型ＦＥＴ５との間は、無線
周波数信号（ＩＦ）および局部発振信号（Ｌ０）はとも
に逆相の関係にある。An output is taken out to the intermediate frequency output terminal 3 from the center of the first phase adjustment line 6 and the second phase adjustment line 7 to which the first dual gate type FET 4 and the second dual gate type FET 5 are connected. . The upper gate and the lower gate of the first dual gate type FET 4 and the second dual gate type FET 5 are connected to the radio frequency input terminal 1 and the local oscillation signal input terminal via the first hybrid circuit 8 and the second hybrid 9, respectively. 2, the first dual-gate FE
The radio frequency signal (IF) and the local oscillation signal (L0) are in an anti-phase relationship between T4 and the second dual-gate FET 5.
【００１７】しかし、第一のデュアルゲート型ＦＥＴ４
および第二のデュアルゲート型ＦＥＴ５にとっての無線
周波数信号（ＩＦ）と局部発振信号（Ｌ０）との位相差
関係は同じであるために、第一のデュアルゲート型ＦＥ
Ｔ４および第二のデュアルゲート型ＦＥＴ５からの局部
発振信号（Ｌ０）と無線周波数信号（ＲＦ）のリーク成
分は出力ポートにおいて互いにキャンセルし、第一のデ
ュアルゲート型ＦＥＴ４および第二のデュアルゲート型
ＦＥＴ５から得られる中間周波数（ＩＦ）出力は同相で
重なり出力される。However, the first dual gate type FET 4
Since the phase difference between the radio frequency signal (IF) and the local oscillation signal (L0) is the same for the second dual-gate FET 5 and the first dual-gate FE,
The leak components of the local oscillation signal (L0) and the radio frequency signal (RF) from T4 and the second dual-gate FET 5 cancel each other at the output port, and the first dual-gate FET 4 and the second dual-gate FET 5 Are output in an in-phase manner.
【００１８】ところが変換ロスはデュアルゲート型ＦＥ
Ｔのドレイン側のインピーダンスが開放状態になると増
加するため、負荷に対して最適な位相ライン長としてイ
メージ周波数での電気長を４５度から１３５度の間の長
さとし、受信周波数に対しては４５度以下または１３５
度から１８０度の長さに設定することでイメージ周波数
に対しては変換ロスが増大し、所望の受信周波数に対し
ては変換ロスにより低下しない状態を実現できる。この
ようにして受信帯域とイメージ帯域の変換ロス比を大き
くすることにより、イメージ周波数雑音を抑圧すること
が可能となる。However, the conversion loss is a dual gate type FE.
Since the impedance on the drain side of T increases when it is opened, the electrical length at the image frequency is set to a length between 45 degrees and 135 degrees as an optimal phase line length for the load, and 45 degrees for the reception frequency. degrees or less or 135
By setting the length from degrees to 180 degrees, it is possible to realize a state where the conversion loss increases for the image frequency and does not decrease due to the conversion loss for the desired reception frequency. By increasing the conversion loss ratio between the reception band and the image band in this way, it is possible to suppress image frequency noise.
【００１９】[0019]
【発明の効果】以上説明したように本発明によれば、デ
ュアルゲート型ＦＥＴ周波数混合器の出力部にイメージ
周波数帯域において最適な電気長を持つ位相ラインを備
えることによって、イメージ抑圧比の高いイメージリジ
ェクション型ＦＥＴ周波数混合器を実現することがで
き、これによってモノリシックマイクロ波集積回路内に
１チップとして集積可能な小型化されたイメージキャン
セル型周波数混合器の実現が可能となり、受信装置の小
型化を図ることができる。As described above, according to the present invention, by providing a phase line having an optimum electric length in an image frequency band at an output portion of a dual gate type FET frequency mixer, an image having a high image suppression ratio can be obtained. It is possible to realize a rejection type FET frequency mixer, thereby realizing a miniaturized image canceling type frequency mixer that can be integrated as a single chip in a monolithic microwave integrated circuit, and miniaturizing a receiving device. Can be achieved.
【図１】本発明実施例の構成を示す回路図。FIG. 1 is a circuit diagram showing a configuration of an embodiment of the present invention.
【図２】従来例におけるダイオード構成によるイメージ
リジェクション型周波数混合器の構成を示すブロック
図。FIG. 2 is a block diagram showing a configuration of an image rejection type frequency mixer having a diode configuration in a conventional example.
【図３】従来例における電界効果トランジスタ構成によ
るイメージリジェクション型周波数混合器の構成を示す
ブロック図。FIG. 3 is a block diagram showing a configuration of an image rejection type frequency mixer having a field effect transistor configuration in a conventional example.
１ 無線周波数入力端子 ２ 局部発振信号入力端子 ３ 中間周波数出力端子 ４ 第一のデュアルゲート型ＦＥＴ ５ 第二のデュアルゲート型ＦＥＴ ６ 第一の位相調整ライン ７ 第二の位相調整ライン ８ 第一のハイブリッド回路 ９ 第二のハイブリッド回路 DESCRIPTION OF SYMBOLS 1 Radio frequency input terminal 2 Local oscillation signal input terminal 3 Intermediate frequency output terminal 4 First dual gate type FET 5 Second dual gate type FET 6 First phase adjustment line 7 Second phase adjustment line 8 First Hybrid circuit 9 Second hybrid circuit
Claims (3)
前記各ＦＥＴの一方のゲートに高周波信号が接続され、
他方のゲートに局部発振信号が接続され、前記二つのＦ
ＥＴの混合出力が相加される位相になるように相互に接
続された平衡型の周波数混合器において、 前記二つのＦＥＴの各混合出力の通路に、それぞれ二つ
のＦＥＴに対して、イメージ周波数では変換損失が大き
くなり前記高周波信号周波数では変換損失が小さくなる
負荷インピーダンスを与える位相調整ラインを備え、 前記位相調整ラインは、前記高周波信号周波数に対して
位相回転が実質的に４５度以下または１３５度以上であ
り、前記イメージ周波数に対して位相回転が実質的に４
５度以上１３５度以下となる長さに設定された ことを特
徴とする周波数混合器。1. A semiconductor device comprising two dual-gate FETs,
A high-frequency signal is connected to one gate of each of the FETs,
A local oscillation signal is connected to the other gate, and the two F
In a balanced frequency mixer interconnected such that the mixed output of the ET has an added phase, the path of the mixed output of the two FETs, two FETs respectively, conversion loss increases a phase adjustment line to provide a load impedance conversion loss is small in the high frequency signal frequency, the phase adjustment line, to the high-frequency signal frequency
The phase rotation is substantially 45 degrees or less or 135 degrees or more
And the phase rotation is substantially 4 with respect to the image frequency.
A frequency mixer characterized in that the length is set to be not less than 5 degrees and not more than 135 degrees .
Ｔの出力電極と負荷との間に設けられた互いに等しい長
さの位相調整ラインである請求項１記載の周波数混合
器。2. The phase adjustment line is connected to the two FEs.
T frequency mixer according to claim 1 Symbol mounting a phase adjustment line of same length provided between the output electrode and the load.
他方のゲートに、それぞれ高周波信号および局部発振信
号を分配する通路に、二つのＦＥＴに互いに１８０度位
相の相違する信号を与えるように、１８０度ハイブリッ
ド回路を備えた請求項１または２記載の周波数混合器。3. A path for distributing a high-frequency signal and a local oscillation signal to one gate and the other gate of the two FETs, respectively. 3. The frequency mixer according to claim 1, further comprising a hybrid circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178967A JP2996098B2 (en) | 1994-07-29 | 1994-07-29 | Frequency mixer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178967A JP2996098B2 (en) | 1994-07-29 | 1994-07-29 | Frequency mixer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846435A JPH0846435A (en) | 1996-02-16 |
| JP2996098B2 true JP2996098B2 (en) | 1999-12-27 |
Family
ID=16057805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6178967A Expired - Fee Related JP2996098B2 (en) | 1994-07-29 | 1994-07-29 | Frequency mixer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996098B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162106A (en) * | 1982-03-23 | 1983-09-26 | Nec Corp | Microwave band mixer |
| JP2563286B2 (en) * | 1986-12-05 | 1996-12-11 | 松下電器産業株式会社 | Frequency mixing circuit |
-
1994
- 1994-07-29 JP JP6178967A patent/JP2996098B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0846435A (en) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2938392B2 (en) | Single-balanced frequency downconverter for direct broadcasting satellite transmission and hybrid ring signal synthesizer | |
| EP1820277B1 (en) | Harmonic reject receiver architecture and mixer | |
| US5590412A (en) | Communication apparatus using common amplifier for transmission and reception | |
| US20050079829A1 (en) | Antenna switch | |
| KR100432801B1 (en) | Receiving mixer circuit for mobile radio transceiver designed to operate with multiple modulation modes and multiple frequency bands | |
| JP2006166277A (en) | Transmission/reception apparatus and module | |
| JP2004180281A (en) | Orthogonal mixer circuit and mobile terminal using the same | |
| EP1424770B1 (en) | Balanced sub-harmonic mixer | |
| US20120178390A1 (en) | Filter circuit, wireless transmitter, and wireless receiver | |
| CN111030601A (en) | Multi-core mixer with local oscillator leakage compensation | |
| US7130577B2 (en) | Low noise converter employed in satellite broadcast reception system and receiver apparatus | |
| US4677691A (en) | Microwave receiver | |
| US5732345A (en) | Quasi-double balanced dual-transformer dual FET mixer, which achieves better isolation by using a first and second diplexer, and a transmission line RF balun | |
| US20060091944A1 (en) | I/Q quadrature demodulator | |
| JP3227641B2 (en) | Mixer circuit and frequency conversion method | |
| US5323064A (en) | Radio frequency signal frequency converter | |
| US4691379A (en) | Mixer circuit | |
| JP2002111525A (en) | Dual-output tuner | |
| JP2996098B2 (en) | Frequency mixer | |
| JP3412399B2 (en) | Even harmonic mixer, quadrature mixer, image rejection mixer, double balanced mixer, receiving device, transmitting device, and phase locked oscillator | |
| JP2563286B2 (en) | Frequency mixing circuit | |
| JP2001127652A (en) | High frequency radio | |
| WO2023157072A1 (en) | Mixer | |
| US6990326B2 (en) | Image suppression filter circuit | |
| JPH1117456A (en) | Even higher harmonic mixer, orthogonal mixer, image rejection mixer receiver and phase synchronizing oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |