JP2995335B2 - 二端子素子 - Google Patents
二端子素子Info
- Publication number
- JP2995335B2 JP2995335B2 JP22184090A JP22184090A JP2995335B2 JP 2995335 B2 JP2995335 B2 JP 2995335B2 JP 22184090 A JP22184090 A JP 22184090A JP 22184090 A JP22184090 A JP 22184090A JP 2995335 B2 JP2995335 B2 JP 2995335B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- terminal element
- pixel electrode
- linear resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は計測器の表示パネル、パソコンの画像表示装
置、液晶テレビなどの液晶パネルにおける二端子素子に
関する。
置、液晶テレビなどの液晶パネルにおける二端子素子に
関する。
本発明は、画素電極と駆動用電極間に非線形抵抗膜を
設けた二端子素子において、画素電極としてガラス基板
上に透明電極と絶縁膜を成膜し、パターニング時に絶縁
膜をサイドエッチングすることにより画素電極上に約１
μｍ小さい形状の絶縁膜を形成した。これにより粗いパ
ターンでも非線形抵抗膜の画素電極と駆動用電極間に挟
まれる面積を小さくでき、画素を小さくすることができ
る。
設けた二端子素子において、画素電極としてガラス基板
上に透明電極と絶縁膜を成膜し、パターニング時に絶縁
膜をサイドエッチングすることにより画素電極上に約１
μｍ小さい形状の絶縁膜を形成した。これにより粗いパ
ターンでも非線形抵抗膜の画素電極と駆動用電極間に挟
まれる面積を小さくでき、画素を小さくすることができ
る。
小型、軽量、薄型、低消費電力の表示装置として、液
晶表示装置は他の表示装置と比べて優位性を持ち、近年
実用化が進められて来ている。液晶表示装置の表示情報
量の増大化を図る目的で薄膜トランジスタなどの三端子
アクティブマトリクス液晶表示装置や、ZnOバリスタや
金属−絶縁膜−金属構造からなるいわゆるMIM形非線形
抵抗素子、絶縁膜部にSiリッチな窒化膜や酸化膜などを
用いた非線形抵抗素子などの二端子アクティブマトリク
ス液晶表示装置が研究されている。
晶表示装置は他の表示装置と比べて優位性を持ち、近年
実用化が進められて来ている。液晶表示装置の表示情報
量の増大化を図る目的で薄膜トランジスタなどの三端子
アクティブマトリクス液晶表示装置や、ZnOバリスタや
金属−絶縁膜−金属構造からなるいわゆるMIM形非線形
抵抗素子、絶縁膜部にSiリッチな窒化膜や酸化膜などを
用いた非線形抵抗素子などの二端子アクティブマトリク
ス液晶表示装置が研究されている。
二端子素子は、三端子素子と比較して、形成膜数が少
なく、パターニング精度はかなり粗くてよいなどの特徴
があり、低コスト、大面積表示装置への応用が可能であ
る。
なく、パターニング精度はかなり粗くてよいなどの特徴
があり、低コスト、大面積表示装置への応用が可能であ
る。
第４図は、非線形抵抗素子を用いた二端子アクティブ
マトリクス液晶表示装置のＸ−Ｙマトリクスパネル回路
図である。行液晶駆動電極と列液晶駆動電極は基板及び
対向基板にそれぞれ通常100〜1000本程形成される。Ｘ
−Ｙ交差部には液晶33と非線形抵抗素子34が形成され
る。第３図は非線形抵抗素子として、Siリッチな窒化シ
リコン膜などを用いた従来の二端子素子の正面図と側面
図である。透明基板上に画素電極22（I.T.O.）を選択的
に形成した後、非線形抵抗膜26（窒化シリコン）と駆動
電極23（Cr）を堆積し、それぞれを選択的にエッチング
した構造になっている。
マトリクス液晶表示装置のＸ−Ｙマトリクスパネル回路
図である。行液晶駆動電極と列液晶駆動電極は基板及び
対向基板にそれぞれ通常100〜1000本程形成される。Ｘ
−Ｙ交差部には液晶33と非線形抵抗素子34が形成され
る。第３図は非線形抵抗素子として、Siリッチな窒化シ
リコン膜などを用いた従来の二端子素子の正面図と側面
図である。透明基板上に画素電極22（I.T.O.）を選択的
に形成した後、非線形抵抗膜26（窒化シリコン）と駆動
電極23（Cr）を堆積し、それぞれを選択的にエッチング
した構造になっている。
このような液晶表示装置の駆動は次のように行う。第
４図の多数の行電極31を一本ずつ上の方から線順次に選
択し、その選択期間内に列電極32によってデータを書き
込む。このとき充分なコントラストで表示が行えるため
には、選択点での液晶に印加される実行電圧が液晶の飽
和電圧よりも大きいこと、非選択点での液晶に印加され
る実行電圧が液晶の闘値電圧よりも小さいことが必要で
ある。非線形抵抗膜を用いると、選択点では書き込み時
（高電圧印加時）には非線形抵抗膜26の抵抗が低くな
り、液晶33に電荷が注入されやすくなり、保持期間（低
電圧印加時）には、非線形抵抗膜26の抵抗が高くなり、
液晶33に注入された電荷が保持されやすくなる。こうし
て液晶33に印加される実行電圧を高く保つことができ
る。非選択時では書き込み時に非線形抵抗膜26の抵抗は
それ程低くならず液晶33にはあまり電荷は注入されな
い。よって液晶33に印加される実行電圧は比較的小さく
抑えられることになり、分割数をかなり大きくしても高
いコントラストを保てる。非線形抵抗素子においては、
書き込み期間、保持期間それぞれの期間に、非線形抵抗
膜が所望の抵抗値になるように膜の組成や構造を決定す
る。また、このような液晶表示装置で表示を行うにあた
って、十分な駆動マージンを得るためには、各々の画素
における液晶部の容量ＣLCと、非線形抵抗素子部の容量
CIとの比を十分大きくすることも必要である。
４図の多数の行電極31を一本ずつ上の方から線順次に選
択し、その選択期間内に列電極32によってデータを書き
込む。このとき充分なコントラストで表示が行えるため
には、選択点での液晶に印加される実行電圧が液晶の飽
和電圧よりも大きいこと、非選択点での液晶に印加され
る実行電圧が液晶の闘値電圧よりも小さいことが必要で
ある。非線形抵抗膜を用いると、選択点では書き込み時
（高電圧印加時）には非線形抵抗膜26の抵抗が低くな
り、液晶33に電荷が注入されやすくなり、保持期間（低
電圧印加時）には、非線形抵抗膜26の抵抗が高くなり、
液晶33に注入された電荷が保持されやすくなる。こうし
て液晶33に印加される実行電圧を高く保つことができ
る。非選択時では書き込み時に非線形抵抗膜26の抵抗は
それ程低くならず液晶33にはあまり電荷は注入されな
い。よって液晶33に印加される実行電圧は比較的小さく
抑えられることになり、分割数をかなり大きくしても高
いコントラストを保てる。非線形抵抗素子においては、
書き込み期間、保持期間それぞれの期間に、非線形抵抗
膜が所望の抵抗値になるように膜の組成や構造を決定す
る。また、このような液晶表示装置で表示を行うにあた
って、十分な駆動マージンを得るためには、各々の画素
における液晶部の容量ＣLCと、非線形抵抗素子部の容量
CIとの比を十分大きくすることも必要である。
（最低でもＣLC/CI≧５） 〔発明が解決しようとする課題〕 このように非線形抵抗素子を用いた液晶表示装置で
は、画素が小さくなると容量比（ＣLC/CI）を十分大き
くするために非線形抵抗素子を小さくする必要があり、
従来の構造ではパターニング精度を上げる必要がある。
本発明はパターニング精度を上げることなく画素を小さ
くすることができる。また、成膜時のゴミ付着、パター
ニング不良等による点欠陥の対策して１画素を分割した
場合も同様である。
は、画素が小さくなると容量比（ＣLC/CI）を十分大き
くするために非線形抵抗素子を小さくする必要があり、
従来の構造ではパターニング精度を上げる必要がある。
本発明はパターニング精度を上げることなく画素を小さ
くすることができる。また、成膜時のゴミ付着、パター
ニング不良等による点欠陥の対策して１画素を分割した
場合も同様である。
本発明は上記問題点を解決するために、ガラス基板上
に透明電極と絶縁膜を成膜し、レジスト塗布、露光、現
像した後、絶縁膜、透明電極をエッチングし、画素電極
パターンを形成する。その後、レジスト剥離前に、絶縁
膜を再度エッチングすることにより画素電極上に約１μ
ｍ小さい形状の絶縁膜を形成した。次に非線形抵抗膜、
金属膜を成膜し、二端子素子および駆動用電極を形成す
る。
に透明電極と絶縁膜を成膜し、レジスト塗布、露光、現
像した後、絶縁膜、透明電極をエッチングし、画素電極
パターンを形成する。その後、レジスト剥離前に、絶縁
膜を再度エッチングすることにより画素電極上に約１μ
ｍ小さい形状の絶縁膜を形成した。次に非線形抵抗膜、
金属膜を成膜し、二端子素子および駆動用電極を形成す
る。
従来の方法では、二端子素子の面積は画素電極と駆動
用電極の線幅（約５μｍ）によって決まり面積を小さく
するためには、パターニング精度を向上する必要があっ
た。本発明では、二端子素子の面積は駆動用電極の線幅
と絶縁壁のサイドエッチング幅（約１μｍ）からなり、
パターニング精度を向上することなく小さくできる。
用電極の線幅（約５μｍ）によって決まり面積を小さく
するためには、パターニング精度を向上する必要があっ
た。本発明では、二端子素子の面積は駆動用電極の線幅
と絶縁壁のサイドエッチング幅（約１μｍ）からなり、
パターニング精度を向上することなく小さくできる。
以下に本発明の実施例を図面に基づいて説明する。第
１図および第２図は本発明の二端子素子を示す図であ
る。第１図は、絶縁膜にSi3N4を用いた場合で、非線形
抵抗膜６と画素電極２との重なる部分にSi3N4の絶縁膜
４が介在され、重なる部分の一部Ａで非線形抵抗膜６と
画素電極２とが接触する構造となっている。まず、I.T.
O.などの透明電極をスパッタ法などによって堆積し、さ
らに連続してSi3N4をPCVD法などにより堆積する。次に
画素電極パターンを選択的にエッチングすることによっ
て形成し、レジスタ剥離前に再度Si3N4をエッチングす
る。これにより画素電極上に約１μｍ小さいSi3N4膜５
が形成される。次に非線形抵抗膜６（例えばSiリッチな
SiNx）と駆動用電極３（例えばCr）をこの順に連続的に
堆積し、１回のマスク工程で連続的にエッチングする。
この時、画素電極２上のSi3N4膜５は駆動用電極３の下
以外は非線形抵抗膜６のエッチング時に同時にエッチン
グされる。Si3N4膜５の形状は２回目のエッチング時間
により決まり、二端子素子の面積を自由に変えられる。
１図および第２図は本発明の二端子素子を示す図であ
る。第１図は、絶縁膜にSi3N4を用いた場合で、非線形
抵抗膜６と画素電極２との重なる部分にSi3N4の絶縁膜
４が介在され、重なる部分の一部Ａで非線形抵抗膜６と
画素電極２とが接触する構造となっている。まず、I.T.
O.などの透明電極をスパッタ法などによって堆積し、さ
らに連続してSi3N4をPCVD法などにより堆積する。次に
画素電極パターンを選択的にエッチングすることによっ
て形成し、レジスタ剥離前に再度Si3N4をエッチングす
る。これにより画素電極上に約１μｍ小さいSi3N4膜５
が形成される。次に非線形抵抗膜６（例えばSiリッチな
SiNx）と駆動用電極３（例えばCr）をこの順に連続的に
堆積し、１回のマスク工程で連続的にエッチングする。
この時、画素電極２上のSi3N4膜５は駆動用電極３の下
以外は非線形抵抗膜６のエッチング時に同時にエッチン
グされる。Si3N4膜５の形状は２回目のエッチング時間
により決まり、二端子素子の面積を自由に変えられる。
第２図は、絶縁膜にポリイミドを用いた場合で、この
例でも非線形抵抗膜６と画素電極４と一部分Ｂで接触し
ている構造となっており、印刷法などによって成膜する
以外はSi3N4の場合と同様である。ポリイミド４は非線
形抵抗膜４のエッチング時にエッチングされずに画素電
極２上に残り、液晶の配向膜とすることも可能である。
例でも非線形抵抗膜６と画素電極４と一部分Ｂで接触し
ている構造となっており、印刷法などによって成膜する
以外はSi3N4の場合と同様である。ポリイミド４は非線
形抵抗膜４のエッチング時にエッチングされずに画素電
極２上に残り、液晶の配向膜とすることも可能である。
以上説明したように本発明によれば、パターニング精
度を向上させることなく二端子素子の面積を1/5程度に
小さくすることができる。
度を向上させることなく二端子素子の面積を1/5程度に
小さくすることができる。
これにより、70μｍ×70μｍ程度の画素をつくること
ができる。
ができる。
第１図と第２図の（ａ）、（ｂ）はそれぞれ本発明の二
端子素子を示す平面、断面図、第３図（ａ）、（ｂ）は
従来の二端子素子を示す平面、断面図、第４図は非線形
抵抗素子を用いた二端子アクティブマトリクス液晶表示
装置のＸ−Ｙマトリクスパネル回路図である。 1,21……基板 2,22……画素電極 3,23……駆動用電極 ４……ポリイミド ５……Si3N4 6,26……非線形抵抗膜 31……行液晶駆動用電極 32……列液晶駆動用電極 33……液晶 34……非線形抵抗素子
端子素子を示す平面、断面図、第３図（ａ）、（ｂ）は
従来の二端子素子を示す平面、断面図、第４図は非線形
抵抗素子を用いた二端子アクティブマトリクス液晶表示
装置のＸ−Ｙマトリクスパネル回路図である。 1,21……基板 2,22……画素電極 3,23……駆動用電極 ４……ポリイミド ５……Si3N4 6,26……非線形抵抗膜 31……行液晶駆動用電極 32……列液晶駆動用電極 33……液晶 34……非線形抵抗素子
Claims (1)
- 【請求項１】透明基板上に複数の画素電極を有し、非線
形抵抗膜、駆動用電極などからなる二端子素子におい
て、前記画素電極と非線形抵抗膜の重なる部分のうち、
一部分で画素電極と非線形抵抗膜とを抵触させ、残りの
部分には絶縁膜を介在させたことを特徴とする二端子素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22184090A JP2995335B2 (ja) | 1990-08-23 | 1990-08-23 | 二端子素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22184090A JP2995335B2 (ja) | 1990-08-23 | 1990-08-23 | 二端子素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04104129A JPH04104129A (ja) | 1992-04-06 |
| JP2995335B2 true JP2995335B2 (ja) | 1999-12-27 |
Family
ID=16773016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22184090A Expired - Fee Related JP2995335B2 (ja) | 1990-08-23 | 1990-08-23 | 二端子素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995335B2 (ja) |
-
1990
- 1990-08-23 JP JP22184090A patent/JP2995335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04104129A (ja) | 1992-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP2630663B2 (ja) | 電気光学装置 | |
| JPH06324350A (ja) | 薄膜電界効果型トランジスタアレイ | |
| KR100281861B1 (ko) | 순스태거형박막트랜지스터 | |
| JPH09127556A (ja) | 表示装置及びその駆動方法 | |
| JP2995335B2 (ja) | 二端子素子 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| EP0461648B1 (en) | Metal-insulator-metal type matrix liquid cristal display free from image sticking | |
| JP2881030B2 (ja) | 液晶表示装置 | |
| JP2893924B2 (ja) | 薄膜トランジスタマトリックスの製造方法および表示装置 | |
| JP2654644B2 (ja) | 横型二端子素子 | |
| JPH03210534A (ja) | 二端子素子 | |
| JPH0723938B2 (ja) | 液晶表示装置の製造方法 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JP2868758B1 (ja) | 液晶表示装置 | |
| JPS61290491A (ja) | マトリクス型表示装置の製造方法 | |
| JPH0731329B2 (ja) | 液晶表示用基板の製造方法 | |
| EP0335724A2 (en) | Thin film transistor array for an electro-optical device and method of manufacturing the same | |
| JPH0497137A (ja) | 液晶表示装置 | |
| JP3052361B2 (ja) | アクティブマトリクス液晶表示装置とその製造方法 | |
| JPS63253331A (ja) | 電気光学装置およびその製造方法 | |
| JPH03210532A (ja) | 二端子素子 | |
| JPH04255830A (ja) | 薄膜トランジスタマトリックス | |
| JPS6261154B2 (ja) | ||
| JPH0324527A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |