JP2991488B2 - Charge transfer device - Google Patents
Charge transfer deviceInfo
- Publication number
- JP2991488B2 JP2991488B2 JP2340371A JP34037190A JP2991488B2 JP 2991488 B2 JP2991488 B2 JP 2991488B2 JP 2340371 A JP2340371 A JP 2340371A JP 34037190 A JP34037190 A JP 34037190A JP 2991488 B2 JP2991488 B2 JP 2991488B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- transistor
- mos transistor
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、電荷結合素子（以下、CCDと略記する）を
用いた電荷転送装置に係わり、特に出力アンプ部の改良
をはかった電荷転送装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Industrial application field) The present invention relates to a charge transfer device using a charge-coupled device (hereinafter abbreviated as CCD), and particularly to an improvement in an output amplifier unit. The present invention relates to a measured charge transfer device.
（従来の技術） 近年、ビデオカメラや電子スチルカメラ等の撮像デバ
イスとして、CCDを用いた固体撮像装置が使用されてい
る。この装置は、光を電気信号（信号電荷）に変換する
光電変換部，光電変換部で得られた信号電荷を転送する
電荷転送部，及び電荷転送部により転送された信号電荷
を取出す信号出力部とからなり、電荷転送部としてCCD
が用いられている。(Prior Art) In recent years, solid-state imaging devices using CCDs have been used as imaging devices such as video cameras and electronic still cameras. This device includes a photoelectric conversion unit that converts light into an electric signal (signal charge), a charge transfer unit that transfers the signal charge obtained by the photoelectric conversion unit, and a signal output unit that extracts the signal charge transferred by the charge transfer unit. CCD as a charge transfer unit
Is used.
この種の固体撮像装置では、特に高感度化が望まれて
おり、高感度化の一貫として、CCDの出力アンプとして
用いられるフローティング・ディフュージョン・アンプ
（以下、FDAと略記する）の高感度化が考えられる。従
来、FDAを構成するMOSトランジスタは、CCDの転送電極
と同時にゲート電極が形成され、そのゲート絶縁膜はCC
Dのゲート絶縁膜と共通である。CCDのゲート絶縁膜は耐
圧，その他の理由によりあまり薄くすることはできず、
このためMOSトランジスタのゲート絶縁膜もあまり薄く
することはできない。In this type of solid-state imaging device, particularly high sensitivity is desired. As part of the enhancement of the sensitivity, the enhancement of the sensitivity of a floating diffusion amplifier (hereinafter abbreviated as FDA) used as a CCD output amplifier is required. Conceivable. Conventionally, the MOS transistor constituting the FDA has a gate electrode formed at the same time as the transfer electrode of the CCD, and its gate insulating film is
It is common with the gate insulating film of D. The gate insulating film of CCD cannot be made very thin due to withstand voltage and other reasons.
Therefore, the gate insulating film of the MOS transistor cannot be made too thin.
感度を高める手法として、FDAのMOSトランジスタの微
細化を行い、不要容量（感度は不要容量に反比例する）
を小さくすることが考えられる。ところが、ゲート絶縁
膜を薄くできないことから、トランジスタの設計ルール
に基づいてトランジスタを微細化することはできない。
つまり、ゲート絶縁膜を薄くできないことから、MOSト
ランジスタの微細化を行って全体の不要容量を小さくす
ることはできず、これが固体撮像装置の高感度化を妨げ
る要因となっていた。また、MOSトランジスタにおける
ゲートとドレイン間の寄生容量も、固体撮像装置の高感
度化を妨げる要因となっていた。Unnecessary capacitance (sensitivity is inversely proportional to unnecessary capacitance) by miniaturizing FDA MOS transistors as a method to increase sensitivity
Can be reduced. However, since the gate insulating film cannot be made thin, the transistor cannot be miniaturized based on the design rule of the transistor.
That is, since the gate insulating film cannot be made thinner, it is not possible to reduce the overall unnecessary capacitance by miniaturizing the MOS transistor, which is a factor that hinders the increase in the sensitivity of the solid-state imaging device. Also, the parasitic capacitance between the gate and the drain of the MOS transistor has been a factor that hinders the enhancement of the sensitivity of the solid-state imaging device.
（発明が解決しようとする課題） このように従来、CCD及び信号出力部からなる電荷転
送装置の出力アンプとして用いられるFDAの出力感度を
高めるには限界があり、これが固体撮像装置の高感度化
を妨げる要因となっていた。(Problems to be Solved by the Invention) As described above, there is a limit in increasing the output sensitivity of the FDA conventionally used as the output amplifier of the charge transfer device including the CCD and the signal output unit, and this increases the sensitivity of the solid-state imaging device. It was a factor that hindered.
本発明は、上記事情を考慮してなされたもので、その
目的とするところは、出力アンプとして用いるFDAの出
力感度の向上をはかることができ、固体撮像装置の高感
度化等に寄与し得る電荷転送装置を提供することにあ
る。The present invention has been made in view of the above circumstances, and an object of the present invention is to improve the output sensitivity of an FDA used as an output amplifier, which can contribute to a higher sensitivity of a solid-state imaging device. A charge transfer device is provided.
［発明の構成］ （課題を解決するための手段） 本発明は、CCDの出力アンプとして用いられるFDAの改
良により出力感度の向上をはかることにある。[Constitution of the Invention] (Means for Solving the Problems) An object of the present invention is to improve output sensitivity by improving an FDA used as an output amplifier of a CCD.
即ち本発明は、半導体基板上にゲート絶縁膜を介して
複数の転送電極を配列してなる電荷結合素子と、この電
荷結合素子の転送電荷を電圧信号に変換する浮遊拡散層
と、この浮遊拡散層で得られた電圧信号を増幅して出力
するMOSトランジスタからなる浮遊拡散層型増幅器とを
備えた電荷転送装置において、浮遊拡散層型増幅器を構
成するMOSトランジスタのゲート絶縁膜の厚さを、電荷
結合素子のゲート絶縁膜の厚さよりも薄く形成してなる
ことを特徴としている。That is, the present invention provides a charge-coupled device in which a plurality of transfer electrodes are arranged on a semiconductor substrate via a gate insulating film, a floating diffusion layer for converting the transfer charge of the charge-coupled device to a voltage signal, A floating diffusion layer type amplifier comprising a MOS transistor for amplifying and outputting a voltage signal obtained in the layer, the thickness of the gate insulating film of the MOS transistor constituting the floating diffusion layer type amplifier, It is characterized in that it is formed to be thinner than the thickness of the gate insulating film of the charge-coupled device.
また、本発明の望ましい実施態様としては、MOSトラ
ンジスタのチャネルとソース・ドレイン領域の少なくと
も一方との間に、ソース・ドレイン領域よりも薄い濃度
の低濃度拡散層を形成したLDD構造を採用することを特
徴としている。As a preferred embodiment of the present invention, an LDD structure in which a low concentration diffusion layer having a concentration lower than that of the source / drain region is formed between the channel of the MOS transistor and at least one of the source / drain regions. It is characterized by.
（４） 本発明によれば、FDAを構成するMOSトランジスタのゲ
ート絶縁膜をCCDのゲート絶縁膜よりも薄く形成してい
るので、設計ルールに基づいてトランジスタの微細化を
はかることができ、不要容量を小さくすることができ
る。さらに、トランジスタとしてLDD構造を用いれば、
不要容量をさらに小さくすることができる。従って、FD
Aにおける出力感度の向上をはかることができ、固体撮
像装置に適用すれば、感度の大幅な向上を達成すること
が可能となる。(4) According to the present invention, the gate insulating film of the MOS transistor constituting the FDA is formed thinner than the gate insulating film of the CCD, so that the transistor can be miniaturized based on the design rules, which is unnecessary. The capacity can be reduced. Furthermore, if an LDD structure is used as a transistor,
Unnecessary capacity can be further reduced. Therefore, FD
The output sensitivity in A can be improved, and when applied to a solid-state imaging device, a significant improvement in sensitivity can be achieved.
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。(Examples) Hereinafter, details of the present invention will be described with reference to the illustrated examples.
第１図は本発明の一実施例に係わる電荷転送装置の出
力部の構成を示す模式図であり、FDAの初段MOSトランジ
スタとCCDの基本構成を示している。FIG. 1 is a schematic diagram showing a configuration of an output unit of a charge transfer device according to an embodiment of the present invention, and shows a basic configuration of a first stage MOS transistor of FDA and a CCD.
半導体基板10の表面層には、浮遊拡散層11及びリセッ
トドレイン12が形成されている。基板10上には、CCDの
転送電極13の最終段と浮遊拡散層11との間に出力ゲート
14が形成され、さらに浮遊拡散層11とリセットドレイン
12との間にリセットゲート15が形成されている。そし
て、浮遊拡散層11にはFDAの初段MOSトランジスタ20のゲ
ート電極21が接続されている。On the surface layer of the semiconductor substrate 10, a floating diffusion layer 11 and a reset drain 12 are formed. On the substrate 10, an output gate is provided between the last stage of the CCD transfer electrode 13 and the floating diffusion layer 11.
14 are formed, and the floating diffusion layer 11 and the reset drain
12, a reset gate 15 is formed. The gate electrode 21 of the first-stage MOS transistor 20 of the FDA is connected to the floating diffusion layer 11.
第２図は上記実施例装置に用いるCCDの転送部とMOSト
ランジスタ20の具体的構造を示す断面図である。CCD部
には、第２図（ａ）に示すように、SiO2膜31,SiN膜32及
びSiO2膜33の３層構造からなるゲート絶縁膜の上に転送
ゲート13が設けられている。これに対し、MOSトランジ
スタ20においては、第２図（ｂ）に示すように、SiO2膜
31の１層からなるゲート絶縁膜の上にゲート電極21が設
けられている。つまり、MOSトランジスタ20において
は、ゲート絶縁膜がCCD部よりも薄くなっている。ま
た、側壁絶縁膜34を形成して、ソース・ドレイン領域22
（22a,22b）とチャネル領域との間に低濃度拡散層23（2
3a,23b）を形成したLDD構造のトランジスタとなってい
る。FIG. 2 is a sectional view showing a specific structure of the transfer section of the CCD and the MOS transistor 20 used in the device of the embodiment. In the CCD section, as shown in FIG. 2A, a transfer gate 13 is provided on a gate insulating film having a three-layer structure of a SiO 2 film 31, a SiN film 32, and a SiO 2 film 33. In contrast, in the MOS transistor 20, as shown in FIG. 2 (b), SiO 2 film
A gate electrode 21 is provided on a single-layer gate insulating film 31. That is, in the MOS transistor 20, the gate insulating film is thinner than the CCD part. Further, a side wall insulating film 34 is formed, and the source / drain region 22 is formed.
(22a, 22b) and the low concentration diffusion layer 23 (2
3a, 23b) are formed in the LDD transistor.
なお、MOSトランジスタ20の形成に際しては、トラン
ジスタ形成領域の絶縁膜32,33を除去したのちゲート電
極21を形成し、ゲート電極21をマスクとしてイオン注入
によりn-層23を形成する。そして、絶縁膜の堆積，全面
エッチバック等により側壁絶縁膜34を形成したのち、ゲ
ート電極21及び側壁絶縁膜34をマスクとしてイオン注入
によりn+層22を形成すればよい。When forming the MOS transistor 20, the gate electrode 21 is formed after removing the insulating films 32 and 33 in the transistor formation region, and the n − layer 23 is formed by ion implantation using the gate electrode 21 as a mask. Then, after forming the sidewall insulating film 34 by depositing an insulating film, etching back the entire surface, or the like, the n + layer 22 may be formed by ion implantation using the gate electrode 21 and the sidewall insulating film 34 as a mask.
ここで、LDD構造とそうでないトランジスタの作用に
ついて、第３図を参照して説明する。LDD構造でないト
ランジスタは、第３図（ａ）に示すようにゲート電極21
の端部とn+領域22の端部とが一致している。これに対し
て、LDD構造のトランジスタは、第３図（ｂ）に示すよ
うに、ゲート電極21の端部がn+領域22の端部よりも内側
に位置する。このため、（ｂ）のトランジスタは（ａ）
に比べて、ゲート電極21の端部における電気力線の数が
少なくなるので、寄生容量が小さいといえる。なお、従
来のLDD構成は微細化が目的であるが、本発明では初段
トランジスタの寄生容量の緩和を目的としている。Here, the function of the transistor having the LDD structure and the transistor having the LDD structure will be described with reference to FIG. A transistor having no LDD structure has a gate electrode 21 as shown in FIG.
And the end of n + region 22 coincide with each other. On the other hand, in the transistor having the LDD structure, the end of the gate electrode 21 is located inside the end of the n + region 22 as shown in FIG. For this reason, the transistor of FIG.
Since the number of lines of electric force at the end of the gate electrode 21 is smaller than that of the gate electrode 21, the parasitic capacitance can be said to be small. Although the conventional LDD configuration aims at miniaturization, the present invention aims at alleviating the parasitic capacitance of the first-stage transistor.
第４図及び第５図は、それぞれMOSトランジスタの端
部における平面図及び断面図を示している。第４図はゲ
ート絶縁膜の膜厚が厚く微細化できない従来のトランジ
スタであり、第５図は本実施例により1/K倍に微細化さ
れたトランジスタを示している。Ｗはトランジスタのゲ
ート幅、Ｌはトランジスタのゲート長、Ｔはゲート絶縁
膜の厚さを表わす。トランジスタのゲート絶縁膜容量は
Ｗ×Ｌ×1/Tに正比例する。従って、1/K倍に微細化され
たトランジスタのゲート絶縁膜容量は で従来のトランジスタの1/K倍に減少する。4 and 5 are a plan view and a cross-sectional view, respectively, at the end of the MOS transistor. FIG. 4 shows a conventional transistor in which the thickness of the gate insulating film is too large to be miniaturized, and FIG. 5 shows a transistor miniaturized to 1 / K times by this embodiment. W represents the gate width of the transistor, L represents the gate length of the transistor, and T represents the thickness of the gate insulating film. The gate insulating film capacitance of the transistor is directly proportional to W × L × 1 / T. Therefore, the gate insulating film capacitance of a transistor miniaturized 1 / K times is Thus, the transistor is reduced to 1 / K times that of the conventional transistor.
但し、EOXはSiO2膜の誘電率とする。Here, E OX is the dielectric constant of the SiO 2 film.
このように本実施例によれば、CCDのゲート絶縁膜はS
iO2膜31,SiN膜32及びSiO2膜33の３層で形成し、FDAを構
成する初段MOSトランジスタ20のゲート絶縁膜はSiO2膜3
1の１層で形成しているので、MOSトランジスタ20のゲー
ト絶縁膜はCCDのゲート絶縁膜よりも薄くなる。このた
め、LSIの設計ルールに従ってトランジスタの微細化を
容易に達成することができ、トランジスタ20における不
要容量を十分に小さくすることができる。さらに、トラ
ンジスタ20としてLDD構造を用いているので、寄生容量
等の不要容量をさらに小さくすることができる。従っ
て、FDAの出力感度の向上をはかることができ、これを
固体撮像装置に適用すれば感度の大幅な向上を達成する
ことが可能となる。Thus, according to the present embodiment, the gate insulating film of the CCD is S
iO 2 film 31, SiN film 32 and formed of three layers of SiO 2 film 33, the gate insulating film of the first stage MOS transistor 20 constituting the FDA is the SiO 2 film 3
Since the gate insulating film is formed of one layer, the gate insulating film of the MOS transistor 20 is thinner than the gate insulating film of the CCD. Therefore, miniaturization of the transistor can be easily achieved in accordance with the LSI design rules, and unnecessary capacitance of the transistor 20 can be sufficiently reduced. Further, since the transistor 20 has the LDD structure, unnecessary capacitance such as parasitic capacitance can be further reduced. Therefore, the output sensitivity of the FDA can be improved, and if this is applied to a solid-state imaging device, it is possible to achieve a significant improvement in sensitivity.
なお、本発明は上述した実施例に限定されるものでは
ない。実施例では、CCDのゲート絶縁膜を３層構造に
し、MOSトランジスタのゲート絶縁膜を単層にしたが、C
CDのゲート絶縁膜は２層であってもよい。また、CCD及
びトランジスタの各ゲート絶縁膜を別工程により形成し
て、トランジスタのゲート絶縁膜をCCDのゲート絶縁膜
よりも薄く形成すれば、CCDのゲート絶縁膜は単層であ
ってもよい。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。The present invention is not limited to the embodiments described above. In the embodiment, the gate insulating film of the CCD has a three-layer structure, and the gate insulating film of the MOS transistor has a single layer.
The gate insulating film of the CD may have two layers. If the gate insulating films of the CCD and the transistor are formed in different steps, and the gate insulating film of the transistor is formed thinner than the gate insulating film of the CCD, the gate insulating film of the CCD may be a single layer. In addition, various modifications can be made without departing from the scope of the present invention.
［発明の効果］ 以上詳述したように本発明によれば、CCDの出力アン
プとして用いられるFDAを構成するMOSトランジスタのゲ
ート絶縁膜をCCDのゲート絶縁膜よりも薄く形成し、該
トランジスタの微細化をはかっているので、FDAの出力
感度の向上をはかることができ、固体撮像装置の高感度
化等に寄与し得る電荷転送装置を実現することが可能と
なる。[Effects of the Invention] As described above in detail, according to the present invention, the gate insulating film of the MOS transistor constituting the FDA used as the output amplifier of the CCD is formed thinner than the gate insulating film of the CCD, Therefore, the output sensitivity of the FDA can be improved, and a charge transfer device that can contribute to an increase in the sensitivity of a solid-state imaging device can be realized.
第１図は本発明の一実施例に係わる電荷転送装置の出力
部の構成を示す模式図、第２図は上記実施例装置に用い
たCCDの転送部とMOSトランジスタの構造を示す断面図、
第３図はLDD構造とそうでないトランジスタの作用を説
明するための模式図、第４図はLDD構造でないMOSトラン
ジスタの構成を示す図、第５図はLDD構造のMOSトランジ
スタの構成を示す図である。 10……半導体基板、 11……浮遊拡散層、 12……リセットドレイン、 13……転送電極、 14……出力ゲート、 15……リセットゲート、 20……MOSトランジスタ、 21……ゲート、 22……ソース・ドレイン領域、 23……低濃度拡散層、 31,33……SiO2膜、 32……SiN膜、 34……側壁絶縁膜。FIG. 1 is a schematic diagram showing a configuration of an output unit of a charge transfer device according to one embodiment of the present invention. FIG. 2 is a cross-sectional view showing a structure of a CCD transfer unit and a MOS transistor used in the above-described embodiment device.
FIG. 3 is a schematic diagram for explaining the function of the transistor having the LDD structure and the transistor having no LDD structure, FIG. 4 is a diagram showing the structure of a MOS transistor having no LDD structure, and FIG. 5 is a diagram showing the structure of a MOS transistor having the LDD structure. is there. 10 semiconductor substrate, 11 floating diffusion layer, 12 reset drain, 13 transfer electrode, 14 output gate, 15 reset gate, 20 MOS transistor, 21 gate, 22 ... drain regions, 23 ...... low-concentration diffusion layer, 31 and 33 ...... SiO 2 film, 32 ...... SiN film, 34 ...... sidewall insulating films.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｈ０１Ｌ 21/8234 27/088 ──────────────────────────────────────────────────続 き Continued on front page (51) Int.Cl. 6 Identification code FI // H01L 21/8234 27/088
Claims (1)
の転送電極を配列してなる電荷結合素子と、この電荷結
合素子により転送された信号電荷を電圧信号に変換する
浮遊拡散層と、この浮遊拡散層で得られた電圧信号を増
幅して出力するMOSトランジスタからなる浮遊拡散層型
増幅器とを備えた電荷転送装置において、 前記MOSトランジスタのゲート絶縁膜の厚さを前記電荷
結合素子のゲート絶縁膜の厚さよりも薄く形成してなる
ことを特徴とする電荷転送装置。1. A charge-coupled device having a plurality of transfer electrodes arranged on a semiconductor substrate via a gate insulating film, a floating diffusion layer for converting signal charges transferred by the charge-coupled device into a voltage signal, A charge transfer device comprising: a floating diffusion layer type amplifier comprising a MOS transistor for amplifying and outputting a voltage signal obtained by the floating diffusion layer; wherein a thickness of a gate insulating film of the MOS transistor is set to A charge transfer device formed to be thinner than a thickness of a gate insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2340371A JP2991488B2 (en) | 1990-11-30 | 1990-11-30 | Charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2340371A JP2991488B2 (en) | 1990-11-30 | 1990-11-30 | Charge transfer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04207043A JPH04207043A (en) | 1992-07-29 |
| JP2991488B2 true JP2991488B2 (en) | 1999-12-20 |
Family
ID=18336306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2340371A Expired - Fee Related JP2991488B2 (en) | 1990-11-30 | 1990-11-30 | Charge transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2991488B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2832136B2 (en) * | 1992-12-28 | 1998-12-02 | シャープ株式会社 | Solid-state imaging device and manufacturing method thereof |
| JP3214432B2 (en) | 1998-02-04 | 2001-10-02 | 日本電気株式会社 | Method for manufacturing solid-state imaging device |
| JP2000068492A (en) | 1998-08-25 | 2000-03-03 | Nec Corp | Solid-state image pickup device and manufacture of the same |
-
1990
- 1990-11-30 JP JP2340371A patent/JP2991488B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04207043A (en) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8629023B2 (en) | CMOS image sensor having double gate insulator therein and method for manufacturing the same | |
| JP2008060097A (en) | Solid-state imaging apparatus, and imaging apparatus | |
| JP3842826B2 (en) | Low-capacity floating diffusion structure for solid-state image sensor and manufacturing method thereof | |
| JP2000012823A (en) | Solid-state image pickup device manufacture thereof | |
| JP2991488B2 (en) | Charge transfer device | |
| JP2746154B2 (en) | Solid-state imaging device | |
| JP3214432B2 (en) | Method for manufacturing solid-state imaging device | |
| US6465819B2 (en) | Solid state imaging apparatus with transistors having different gate insulating film thickness and manufacturing method for the same | |
| JP2002118249A (en) | Solid-state image pick up element | |
| JP3189327B2 (en) | Charge detection device | |
| JP2996567B2 (en) | Method for manufacturing solid-state imaging device | |
| JP3218665B2 (en) | Method for manufacturing charge transfer device | |
| KR100390843B1 (en) | Method for fabricating image sensor capable of reducing capacitance of floating node | |
| JP2784111B2 (en) | Method for manufacturing solid-state imaging device | |
| JPH05152558A (en) | Charge-transfer device | |
| JP2001210815A (en) | Solid-state image pickup element and manufacturing method thereof | |
| JP2006228762A (en) | Charge transfer element and manufacturing method thereof | |
| JP3024183B2 (en) | Method for manufacturing charge-coupled device | |
| JP3570385B2 (en) | Solid-state imaging device | |
| JP2002190587A (en) | Method of manufacturing solid-state image pickup device | |
| JPH01103872A (en) | Solid-state image sensing device | |
| JP2867469B2 (en) | Charge transfer device and method of manufacturing the same | |
| JPH08250695A (en) | Solid-state image sensor | |
| JP2000208748A (en) | Solid-state image pickup element | |
| JPH11238873A (en) | Output part of charge coupled device and formation thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |