JP2991081B2 - 非同期式シリアル通信回線網 - Google Patents
非同期式シリアル通信回線網Info
- Publication number
- JP2991081B2 JP2991081B2 JP7129108A JP12910895A JP2991081B2 JP 2991081 B2 JP2991081 B2 JP 2991081B2 JP 7129108 A JP7129108 A JP 7129108A JP 12910895 A JP12910895 A JP 12910895A JP 2991081 B2 JP2991081 B2 JP 2991081B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input
- signal output
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は非同期式シリアル通信回
線網に係り、３線式回線に対して分散分岐方式でスレー
ブを接続する通信回線網において、全２重・両方向分岐
方式の通信が可能であって、且つスレーブの接続台数の
増減が回線に影響を与えない網構成に関する。
線網に係り、３線式回線に対して分散分岐方式でスレー
ブを接続する通信回線網において、全２重・両方向分岐
方式の通信が可能であって、且つスレーブの接続台数の
増減が回線に影響を与えない網構成に関する。
【０００２】
【従来の技術】従来から、ビデオ編集システムと複数の
ＶＴＲや、ホストコンピュータと複数の端末コンピュー
タを分散分岐方式で回線に接続したＬＡＮ(Local Area
Network)が多種多様に構築されているが、信号グラウン
ド線と２本の信号線からなる３線式回線で全２重・片方
向分岐方式の通信を行う場合には、ビデオ編集システム
やホストコンピュータをマスターとし、ＶＴＲや端末コ
ンピュータをスレーブとして、図３に示されるような網
構成が採用されている。
ＶＴＲや、ホストコンピュータと複数の端末コンピュー
タを分散分岐方式で回線に接続したＬＡＮ(Local Area
Network)が多種多様に構築されているが、信号グラウン
ド線と２本の信号線からなる３線式回線で全２重・片方
向分岐方式の通信を行う場合には、ビデオ編集システム
やホストコンピュータをマスターとし、ＶＴＲや端末コ
ンピュータをスレーブとして、図３に示されるような網
構成が採用されている。
【０００３】同図において、マスター50と各スレーブ5
1,52,53は信号グラウンド(GND)線61と２本の信号線62,6
3からなる３線式回線60に接続されており、信号線62と
信号線63はマスター50側からみた場合にそれぞれ送信用
線と受信用線に相当する。そして、信号線62は各スレー
ブ51,52,53の受信端子ＲXS1,ＲXS2,ＲXS3に直接接続さ
れるが、信号線63はマスター50側の受信端子Ｒm部分で
終端抵抗Ｒmを介してプルアップされており、各スレー
ブ51,52,53側の送信端子ＴXS1,ＴXS2,ＴXS3がNPN型トラ
ンジスタＴrs1,Ｔrs2,Ｔrs3で構成したオープンコレク
タ回路を介して信号線63に接続されている。従って、マ
スター50側からの送信信号は信号線62を介して各スレー
ブ51,52,53の受信端子ＲXS1,ＲXS2,ＲXS3へ直接伝送さ
れるが、各スレーブ51,52,53側からマスター50側へ送信
を行う場合には、各スレーブ51,52,53側が送信信号に対
応させて各オープンコレクタ回路をON/OFF動作させるこ
とにより信号線63の電圧レベルを変化させ、マスター50
側がその電圧レベルの変化を送信信号として受信する。
尚、各スレーブ51,52,53がオープンコレクタ回路を介し
て信号を送出するのは、送信時以外に信号線63との接続
関係を常時フローティング状態にしておくためである。
1,52,53は信号グラウンド(GND)線61と２本の信号線62,6
3からなる３線式回線60に接続されており、信号線62と
信号線63はマスター50側からみた場合にそれぞれ送信用
線と受信用線に相当する。そして、信号線62は各スレー
ブ51,52,53の受信端子ＲXS1,ＲXS2,ＲXS3に直接接続さ
れるが、信号線63はマスター50側の受信端子Ｒm部分で
終端抵抗Ｒmを介してプルアップされており、各スレー
ブ51,52,53側の送信端子ＴXS1,ＴXS2,ＴXS3がNPN型トラ
ンジスタＴrs1,Ｔrs2,Ｔrs3で構成したオープンコレク
タ回路を介して信号線63に接続されている。従って、マ
スター50側からの送信信号は信号線62を介して各スレー
ブ51,52,53の受信端子ＲXS1,ＲXS2,ＲXS3へ直接伝送さ
れるが、各スレーブ51,52,53側からマスター50側へ送信
を行う場合には、各スレーブ51,52,53側が送信信号に対
応させて各オープンコレクタ回路をON/OFF動作させるこ
とにより信号線63の電圧レベルを変化させ、マスター50
側がその電圧レベルの変化を送信信号として受信する。
尚、各スレーブ51,52,53がオープンコレクタ回路を介し
て信号を送出するのは、送信時以外に信号線63との接続
関係を常時フローティング状態にしておくためである。
【０００４】この通信回線網において、マスター50側か
ら回線接続要求を行う場合には、マスター50が送信端子
ＴX0から信号線62へスレーブ特定コードを含んだ接続要
求コマンドを出力し、各スレーブ51,52,53はその接続要
求コマンドを受信端子ＲXS1,ＲXS2,ＲXS3から受信する
が、その特定コードに対応したスレーブが送信端子ＴXS
から前記特定コードとACK信号を含む応答コマンドを信
号線63へ出力し、マスター50が返送された応答コマンド
から前記の各信号を受信・確認することでデータリンク
が確立する。そして、以降、マスター50と特定スレーブ
は所定の伝送制御手順に基づいて相手機の特定コードを
含んだヘッダを付加してテキストデータを交信し合う。
一方、各スレーブ51,52,53側から回線接続要求を行う場
合には、スレーブが送信端子ＴXSから信号線63へ自己の
特定コードを含んだ接続要求コマンドを出力し、マスタ
ー50は受信端子ＲX0からそれを受信するが、前記特定コ
ードとACK信号を含む応答コマンドを信号線62へ送出し
てデータリンクを確立させ、以降、前記と同様にテキス
トデータの交信を実行する。尚、この通信回線網では、
回線接続要求が回線上で衝突する場合が発生するため、
コンテンション方式やポーリング／セレクティング方式
等によって回線制御が行われる。
ら回線接続要求を行う場合には、マスター50が送信端子
ＴX0から信号線62へスレーブ特定コードを含んだ接続要
求コマンドを出力し、各スレーブ51,52,53はその接続要
求コマンドを受信端子ＲXS1,ＲXS2,ＲXS3から受信する
が、その特定コードに対応したスレーブが送信端子ＴXS
から前記特定コードとACK信号を含む応答コマンドを信
号線63へ出力し、マスター50が返送された応答コマンド
から前記の各信号を受信・確認することでデータリンク
が確立する。そして、以降、マスター50と特定スレーブ
は所定の伝送制御手順に基づいて相手機の特定コードを
含んだヘッダを付加してテキストデータを交信し合う。
一方、各スレーブ51,52,53側から回線接続要求を行う場
合には、スレーブが送信端子ＴXSから信号線63へ自己の
特定コードを含んだ接続要求コマンドを出力し、マスタ
ー50は受信端子ＲX0からそれを受信するが、前記特定コ
ードとACK信号を含む応答コマンドを信号線62へ送出し
てデータリンクを確立させ、以降、前記と同様にテキス
トデータの交信を実行する。尚、この通信回線網では、
回線接続要求が回線上で衝突する場合が発生するため、
コンテンション方式やポーリング／セレクティング方式
等によって回線制御が行われる。
【０００５】
【発明が解決しようとする課題】ところで、図３の網構
成から明らかなように、前記の通信回線網は片方向分岐
方式であるため、マスター50と各スレーブ51,52,53の間
での通信だけが可能であり、各スレーブ51,52,53はそれ
ら相互間で通信を行うことができない。また、３線式回
線60に対するマスター50の接続回路とスレーブ51,52,53
の接続回路が異なっているため、各スレーブ51,52,53は
その接続回路を変更しなければマスターになることがで
きない。
成から明らかなように、前記の通信回線網は片方向分岐
方式であるため、マスター50と各スレーブ51,52,53の間
での通信だけが可能であり、各スレーブ51,52,53はそれ
ら相互間で通信を行うことができない。また、３線式回
線60に対するマスター50の接続回路とスレーブ51,52,53
の接続回路が異なっているため、各スレーブ51,52,53は
その接続回路を変更しなければマスターになることがで
きない。
【０００６】そして、片方向分岐方式による網構成は、
伝送距離が長いがデータ量は少ないような場合に経済的
に構築できるという利点があるが、スレーブの容量成分
や回線の分岐部での電流エコーによって伝送信号に劣化
が生じるため、実際にはスレーブの接続台数に制限があ
る。
伝送距離が長いがデータ量は少ないような場合に経済的
に構築できるという利点があるが、スレーブの容量成分
や回線の分岐部での電流エコーによって伝送信号に劣化
が生じるため、実際にはスレーブの接続台数に制限があ
る。
【０００７】そこで、本発明は、３線式回線に対して分
散分岐方式でスレーブを接続する非同期式シリアル通信
回線網において、スレーブ同士でも全２重・両方向分岐
方式による通信が可能であり、且つスレーブの接続台数
の増減が通信回線に影響を与えない網構成を提供し、前
記の各課題を解消することを目的として創作された。
散分岐方式でスレーブを接続する非同期式シリアル通信
回線網において、スレーブ同士でも全２重・両方向分岐
方式による通信が可能であり、且つスレーブの接続台数
の増減が通信回線に影響を与えない網構成を提供し、前
記の各課題を解消することを目的として創作された。
【０００８】
【課題を解決するための手段】本発明は、信号グラウン
ド線と２本の信号線からなる３線式回線に対して分散分
岐方式でスレーブを接続する非同期式シリアル通信回線
網において、３線式回線に対する各スレーブの接続部に
分岐装置を設け、前記の各スレーブ側は、信号出力系が
オープンコレクタ回路による出力回路で、信号入力系が
終端抵抗を介してプルアップした入力回路で構成されて
おり、前記の各分岐装置は、スレーブ側に接続される第
１の信号出力系及び隣接した各分岐装置に接続される第
２の信号出力系と第３の信号出力系をそれぞれ２反転入
力式のＯＲ回路とオープンコレクタ回路からなる出力回
路で、また前記の各信号出力系と対になった第１、第２
及び第３の信号入力系をそれぞれ終端抵抗を介してプル
アップした入力回路で構成すると共に、第１の信号入力
系の入力回路と第２及び第３の信号出力系における各Ｏ
Ｒ回路の第１入力端子を接続し、第１の信号出力系にお
けるＯＲ回路の第１入力端子と第２の信号出力系におけ
るＯＲ回路の第２入力端子と第３の信号入力系の入力回
路を接続し、第１の信号出力系におけるＯＲ回路の第２
入力端子と第３の信号出力系におけるＯＲ回路の第２入
力端子と第２の信号入力系の入力回路を接続した回路構
成を有していることを特徴とした非同期式シリアル通信
回線網に係る。
ド線と２本の信号線からなる３線式回線に対して分散分
岐方式でスレーブを接続する非同期式シリアル通信回線
網において、３線式回線に対する各スレーブの接続部に
分岐装置を設け、前記の各スレーブ側は、信号出力系が
オープンコレクタ回路による出力回路で、信号入力系が
終端抵抗を介してプルアップした入力回路で構成されて
おり、前記の各分岐装置は、スレーブ側に接続される第
１の信号出力系及び隣接した各分岐装置に接続される第
２の信号出力系と第３の信号出力系をそれぞれ２反転入
力式のＯＲ回路とオープンコレクタ回路からなる出力回
路で、また前記の各信号出力系と対になった第１、第２
及び第３の信号入力系をそれぞれ終端抵抗を介してプル
アップした入力回路で構成すると共に、第１の信号入力
系の入力回路と第２及び第３の信号出力系における各Ｏ
Ｒ回路の第１入力端子を接続し、第１の信号出力系にお
けるＯＲ回路の第１入力端子と第２の信号出力系におけ
るＯＲ回路の第２入力端子と第３の信号入力系の入力回
路を接続し、第１の信号出力系におけるＯＲ回路の第２
入力端子と第３の信号出力系におけるＯＲ回路の第２入
力端子と第２の信号入力系の入力回路を接続した回路構
成を有していることを特徴とした非同期式シリアル通信
回線網に係る。
【０００９】
【作用】本発明の網構成によれば、隣接した分岐装置相
互間、及び個別の分岐装置とスレーブに係る信号入力系
と信号出力系が、何れも２反転入力式のＯＲ回路とオー
プンコレクタ回路からなる出力回路と終端抵抗を介して
プルアップした入力回路との接続関係になっている。従
って、回線上の各信号線は各分岐装置が介在する度にそ
の第２及び第３の信号入力系に設けられた終端抵抗によ
りプルアップさせて終端せしめられているため、電流エ
コーが防止できると共に、スレーブの接続台数が増減し
ても回線側の整合性に影響を及ぼさない。
互間、及び個別の分岐装置とスレーブに係る信号入力系
と信号出力系が、何れも２反転入力式のＯＲ回路とオー
プンコレクタ回路からなる出力回路と終端抵抗を介して
プルアップした入力回路との接続関係になっている。従
って、回線上の各信号線は各分岐装置が介在する度にそ
の第２及び第３の信号入力系に設けられた終端抵抗によ
りプルアップさせて終端せしめられているため、電流エ
コーが防止できると共に、スレーブの接続台数が増減し
ても回線側の整合性に影響を及ぼさない。
【００１０】また、スレーブからの送信信号は(スレー
ブ側の出力回路)→(分岐装置の第１の信号入力系)→(分
岐装置の第２及び第３の信号出力系)を経て回線上に送
出され、逆に、回線上の信号は(分岐装置の第２又は第
３の信号入力系)→(分岐装置の第１の信号出力系)→(ス
レーブ側の信号入力系)を経てスレーブで受信される。
従って、本発明の網構成は両方向分岐方式になってお
り、且つ個別の分岐装置とスレーブの接続関係は全て同
一であることから、任意のスレーブがマスターになり得
る。
ブ側の出力回路)→(分岐装置の第１の信号入力系)→(分
岐装置の第２及び第３の信号出力系)を経て回線上に送
出され、逆に、回線上の信号は(分岐装置の第２又は第
３の信号入力系)→(分岐装置の第１の信号出力系)→(ス
レーブ側の信号入力系)を経てスレーブで受信される。
従って、本発明の網構成は両方向分岐方式になってお
り、且つ個別の分岐装置とスレーブの接続関係は全て同
一であることから、任意のスレーブがマスターになり得
る。
【００１１】
【実施例】以下、本発明の非同期式シリアル通信回線網
の実施例を図１及び図２を用いて詳細に説明する。先
ず、図１は実施例に係る網構成を示し、GND線31と２本
の信号線32,33からなる３線式回線(以下、単に「回線」と
いう)30に対して入出力回路を付設したマスター10が接
続されていると共に、回線30の経路に各分岐装置21,22,
23を介在させ、その各分岐装置21,22,23に対してそれぞ
れ前記と同様の入出力回路を付設したスレーブ1,2,3が
接続されており、全体として分散分岐方式の網構成を有
している。 そして、前記の各入出力回路は、NPN型ト
ランジスタＴrm,Ｔrs1,Ｔrs2,Ｔrs3を用いたオープンコ
レクタ形式の出力回路と終端抵抗Ｒm,Ｒs1,Ｒs2,Ｒs3を
介してプルアップされた入力回路で構成されている。ま
た、各分岐装置21,22,23の動作に必要な電力(Ｖcc)は対
応した各スレーブ1,2,3側から供給されている。
の実施例を図１及び図２を用いて詳細に説明する。先
ず、図１は実施例に係る網構成を示し、GND線31と２本
の信号線32,33からなる３線式回線(以下、単に「回線」と
いう)30に対して入出力回路を付設したマスター10が接
続されていると共に、回線30の経路に各分岐装置21,22,
23を介在させ、その各分岐装置21,22,23に対してそれぞ
れ前記と同様の入出力回路を付設したスレーブ1,2,3が
接続されており、全体として分散分岐方式の網構成を有
している。 そして、前記の各入出力回路は、NPN型ト
ランジスタＴrm,Ｔrs1,Ｔrs2,Ｔrs3を用いたオープンコ
レクタ形式の出力回路と終端抵抗Ｒm,Ｒs1,Ｒs2,Ｒs3を
介してプルアップされた入力回路で構成されている。ま
た、各分岐装置21,22,23の動作に必要な電力(Ｖcc)は対
応した各スレーブ1,2,3側から供給されている。
【００１２】次に、図２は分岐装置21の回路構成及びそ
の分岐装置21の回線30とスレーブ1に対する接続関係を
示す電気回路図であり、他の分岐装置22,23の回路構成
及びそれらの分岐装置22,23の回線30とスレーブ2,3に対
する接続関係も同様である。ここに、分岐装置21は回線
30上でマスター10と分岐装置22の間に位置しているが、
マスター10側の信号出力系に係る信号線32と接続された
信号入力系、隣接する分岐装置22側の信号出力系に係る
信号線33と接続された信号入力系、及びスレーブ1側の
信号出力系と接続された信号入力系は、それぞれ終端抵
抗Ｒ0,Ｒ1,Ｒ2を介してＨレベルにプルアップされた入
力回路になっている。また、マスター10側の信号入力系
に係る信号線33と接続された信号出力系は２反転入力式
のＯＲ回路Ｇ0とその出力をNPN型トランジスタＴr0のベ
ースに接続したオープンコレクタ回路からなる出力回路
で、隣接する分岐装置22の信号入力系に係る信号線32と
接続された信号出力系は２反転入力式のＯＲ回路Ｇ2と
その出力をNPN型トランジスタＴr2ベースに接続したオ
ープンコレクタ回路からなる出力回路で、スレーブ1側
の信号入力系と接続された信号出力系は２反転入力式の
ＯＲ回路Ｇ1とその出力をNPN型トランジスタＴr1のベー
スに接続したオープンコレクタ回路からなる出力回路で
それぞれ構成されている。
の分岐装置21の回線30とスレーブ1に対する接続関係を
示す電気回路図であり、他の分岐装置22,23の回路構成
及びそれらの分岐装置22,23の回線30とスレーブ2,3に対
する接続関係も同様である。ここに、分岐装置21は回線
30上でマスター10と分岐装置22の間に位置しているが、
マスター10側の信号出力系に係る信号線32と接続された
信号入力系、隣接する分岐装置22側の信号出力系に係る
信号線33と接続された信号入力系、及びスレーブ1側の
信号出力系と接続された信号入力系は、それぞれ終端抵
抗Ｒ0,Ｒ1,Ｒ2を介してＨレベルにプルアップされた入
力回路になっている。また、マスター10側の信号入力系
に係る信号線33と接続された信号出力系は２反転入力式
のＯＲ回路Ｇ0とその出力をNPN型トランジスタＴr0のベ
ースに接続したオープンコレクタ回路からなる出力回路
で、隣接する分岐装置22の信号入力系に係る信号線32と
接続された信号出力系は２反転入力式のＯＲ回路Ｇ2と
その出力をNPN型トランジスタＴr2ベースに接続したオ
ープンコレクタ回路からなる出力回路で、スレーブ1側
の信号入力系と接続された信号出力系は２反転入力式の
ＯＲ回路Ｇ1とその出力をNPN型トランジスタＴr1のベー
スに接続したオープンコレクタ回路からなる出力回路で
それぞれ構成されている。
【００１３】そして、ＯＲ回路Ｇ0の反転入力端子A0と
ＯＲ回路Ｇ2の反転入力端子A2とスレーブ1側の信号出力
系に接続された入力回路(終端抵抗Ｒ1でプルアップ)が
接続されていると共に、ＯＲ回路Ｇ1の反転入力端子A1
とＯＲ回路Ｇ0の反転入力端子B0と隣接する分岐装置22
の信号出力系に係る信号線33に接続された入力回路(終
端抵抗Ｒ2でプルアップ)が接続されており、またＯＲ回
路Ｇ1の反転入力端子B1とＯＲ回路Ｇ2の反転入力端子B2
とマスター10側の信号出力系に係る信号線32に接続され
た入力回路(終端抵抗Ｒ0でプルアップ)が接続されてい
る。
ＯＲ回路Ｇ2の反転入力端子A2とスレーブ1側の信号出力
系に接続された入力回路(終端抵抗Ｒ1でプルアップ)が
接続されていると共に、ＯＲ回路Ｇ1の反転入力端子A1
とＯＲ回路Ｇ0の反転入力端子B0と隣接する分岐装置22
の信号出力系に係る信号線33に接続された入力回路(終
端抵抗Ｒ2でプルアップ)が接続されており、またＯＲ回
路Ｇ1の反転入力端子B1とＯＲ回路Ｇ2の反転入力端子B2
とマスター10側の信号出力系に係る信号線32に接続され
た入力回路(終端抵抗Ｒ0でプルアップ)が接続されてい
る。
【００１４】以上の回路構成により、分岐装置21は次の
ように動作する。先ず、マスター10側から信号線32に送
信信号が出力されると、終端抵抗Ｒ0でプルアップされ
ている入力回路の電圧がその送信信号に対応して変化
し、それがＯＲ回路Ｇ1の出力を変化させてトランジス
タＴr1をON/OFF動作させる。従って、抵抗Ｒs1でプルア
ップされているスレーブ1側の入力回路の電圧はトラン
ジスタＴr1のON/OFF動作に対応して変化し、スレーブ1
はマスター10側からの送信信号を受信することができ
る。また、他のスレーブ2,3側から送信信号が出力され
ると、終端抵抗Ｒ2でプルアップされている入力回路の
電圧がその送信信号に対応して変化し、前記と同様にＯ
Ｒ回路Ｇ1の出力が送信信号で変化せしめられることに
より、スレーブ1は他のスレーブ2,3側からの送信信号を
受信することができる。
ように動作する。先ず、マスター10側から信号線32に送
信信号が出力されると、終端抵抗Ｒ0でプルアップされ
ている入力回路の電圧がその送信信号に対応して変化
し、それがＯＲ回路Ｇ1の出力を変化させてトランジス
タＴr1をON/OFF動作させる。従って、抵抗Ｒs1でプルア
ップされているスレーブ1側の入力回路の電圧はトラン
ジスタＴr1のON/OFF動作に対応して変化し、スレーブ1
はマスター10側からの送信信号を受信することができ
る。また、他のスレーブ2,3側から送信信号が出力され
ると、終端抵抗Ｒ2でプルアップされている入力回路の
電圧がその送信信号に対応して変化し、前記と同様にＯ
Ｒ回路Ｇ1の出力が送信信号で変化せしめられることに
より、スレーブ1は他のスレーブ2,3側からの送信信号を
受信することができる。
【００１５】一方、この分岐装置21に接続されたスレー
ブ1から送信信号が出力されると、出力回路のトランジ
スタＴrs1がその送信信号に対応してON/OFF動作し、そ
れによって各ＯＲ回路Ｇ0,Ｇ2の出力が変化して各トラ
ンジスタＴr0,Ｔr2がON/OFF動作し、マスター10側へは
信号線33を介して、隣接する分岐装置22側へは信号線33
を介して送信信号が伝送され、その送信信号がマスター
10とスレーブ2で受信される。そして、上記のように分
岐装置22,23もこの分岐装置21と同様の回路構成を有し
ているため、送信信号はマスター10とスレーブ2だけで
なく、スレーブ3においても受信できる。また、この実
施例に係る網構成では、マスター10と各スレーブ1,2,3
からみた送信系経路と受信系経路は相互に独立している
ため、常に全２重通信が可能である。
ブ1から送信信号が出力されると、出力回路のトランジ
スタＴrs1がその送信信号に対応してON/OFF動作し、そ
れによって各ＯＲ回路Ｇ0,Ｇ2の出力が変化して各トラ
ンジスタＴr0,Ｔr2がON/OFF動作し、マスター10側へは
信号線33を介して、隣接する分岐装置22側へは信号線33
を介して送信信号が伝送され、その送信信号がマスター
10とスレーブ2で受信される。そして、上記のように分
岐装置22,23もこの分岐装置21と同様の回路構成を有し
ているため、送信信号はマスター10とスレーブ2だけで
なく、スレーブ3においても受信できる。また、この実
施例に係る網構成では、マスター10と各スレーブ1,2,3
からみた送信系経路と受信系経路は相互に独立している
ため、常に全２重通信が可能である。
【００１６】以上に説明した分岐装置21の動作から明ら
かなように、本実施例に係る網構成によれば、全２重・
両方向分岐方式による通信が可能であり、マスター10と
各スレーブ1,2,3の間だけでなく、各スレーブ1,2,3相互
間でも自由に通信を行うことができる。また、分岐装置
21,22,23に対するマスター10と各スレーブ1,2,3の接続
回路は全て同一であるため、マスター10を何れの分岐装
置21,22,23に接続しても網構成上の基本構造は変化せ
ず、スレーブを任意的にマスターへ変更することができ
る。
かなように、本実施例に係る網構成によれば、全２重・
両方向分岐方式による通信が可能であり、マスター10と
各スレーブ1,2,3の間だけでなく、各スレーブ1,2,3相互
間でも自由に通信を行うことができる。また、分岐装置
21,22,23に対するマスター10と各スレーブ1,2,3の接続
回路は全て同一であるため、マスター10を何れの分岐装
置21,22,23に接続しても網構成上の基本構造は変化せ
ず、スレーブを任意的にマスターへ変更することができ
る。
【００１７】そして、回線30の各信号線32,33について
みると、各分岐回路21,22,23において終端抵抗でプルア
ップした状態で終端せしめられているため、回線30上に
現れる信号が分岐装置21,22,23で電流エコーを発生させ
るようなことはなく、原理的には回線30に対するスレー
ブの接続台数を増減させても回線30に影響を与えないと
いう利点を有している。更に、マスター10や各スレーブ
1,2,3の信号論理レベルが少々異なっていても、それが
各分岐装置21,22,23の作動可能範囲にあれば接続を許容
でき、またスレーブの接続台数によって信号論理レベル
を調整する必要もない。
みると、各分岐回路21,22,23において終端抵抗でプルア
ップした状態で終端せしめられているため、回線30上に
現れる信号が分岐装置21,22,23で電流エコーを発生させ
るようなことはなく、原理的には回線30に対するスレー
ブの接続台数を増減させても回線30に影響を与えないと
いう利点を有している。更に、マスター10や各スレーブ
1,2,3の信号論理レベルが少々異なっていても、それが
各分岐装置21,22,23の作動可能範囲にあれば接続を許容
でき、またスレーブの接続台数によって信号論理レベル
を調整する必要もない。
【００１８】
【発明の効果】本発明の非同期式シリアル通信回線網
は、以上の構成を有していることにより、次のような効
果を奏する。 (1) 回線に対して分散分岐方式でスレーブを接続する通
信回線網において、簡単な回路構成の分岐装置を接続す
るだけで、全２重・両方向分岐方式の通信を可能にす
る。 (2) 原理的にスレーブの設置台数が回線に影響を与え
ず、スリーブの容量成分を考慮することなくスレーブを
増設することが可能になる。 (3) 回線上の分岐点で電流エコーが発生せず、信号の劣
化を防止して通信品質を向上させることができる。 (4) 回線上の分岐装置に対する接続回路を変更すること
なくマスターとスレーブを任意的に接続することがで
き、スレーブを自由にマスターへ変更することができ
る。 (5) 分岐装置の作動可能な範囲で信号論理レベルが異な
るスレーブを接続でき、その意味において接続するスレ
ーブの許容範囲を拡大すると共に、スレーブの接続台数
の増減に伴って信号論理レベルを調整するような必要を
なくす。
は、以上の構成を有していることにより、次のような効
果を奏する。 (1) 回線に対して分散分岐方式でスレーブを接続する通
信回線網において、簡単な回路構成の分岐装置を接続す
るだけで、全２重・両方向分岐方式の通信を可能にす
る。 (2) 原理的にスレーブの設置台数が回線に影響を与え
ず、スリーブの容量成分を考慮することなくスレーブを
増設することが可能になる。 (3) 回線上の分岐点で電流エコーが発生せず、信号の劣
化を防止して通信品質を向上させることができる。 (4) 回線上の分岐装置に対する接続回路を変更すること
なくマスターとスレーブを任意的に接続することがで
き、スレーブを自由にマスターへ変更することができ
る。 (5) 分岐装置の作動可能な範囲で信号論理レベルが異な
るスレーブを接続でき、その意味において接続するスレ
ーブの許容範囲を拡大すると共に、スレーブの接続台数
の増減に伴って信号論理レベルを調整するような必要を
なくす。
【図１】本発明の非同期式シリアル通信回線網の実施例
に係る網構成を示す図である。
に係る網構成を示す図である。
【図２】分岐装置の回路構成及びその分岐装置の回線と
スレーブに対する接続関係を示す電気回路図である。
スレーブに対する接続関係を示す電気回路図である。
【図３】従来の全２重・片方向分岐方式によるＬＡＮの
網構成を示す図である。
網構成を示す図である。
1,2,3,51,52,53…スレーブ、10,50…マスター、21,22,2
3…分岐装置、30…３線式回線、31,61…信号グラウンド
(GND)線、32,33,62,63…信号線、A0,A1,A2,B0,B1,B2…
反転入力端子、Ｇ0,Ｇ1,Ｇ2…２反転入力式のＯＲ回
路、Ｒ0,Ｒ1,Ｒ2,Ｒm,Ｒs1,Ｒs2,Ｒs3…終端抵抗、Ｔr
0,Ｔr1,Ｔr2,Ｔrm,Ｔrs1,Ｔrs2,Ｔrs3…NPN型トランジ
スタ。
3…分岐装置、30…３線式回線、31,61…信号グラウンド
(GND)線、32,33,62,63…信号線、A0,A1,A2,B0,B1,B2…
反転入力端子、Ｇ0,Ｇ1,Ｇ2…２反転入力式のＯＲ回
路、Ｒ0,Ｒ1,Ｒ2,Ｒm,Ｒs1,Ｒs2,Ｒs3…終端抵抗、Ｔr
0,Ｔr1,Ｔr2,Ｔrm,Ｔrs1,Ｔrs2,Ｔrs3…NPN型トランジ
スタ。
Claims (1)
- 【請求項１】 信号グラウンド線と２本の信号線からな
る３線式回線に対して分散分岐方式でスレーブを接続す
る非同期式シリアル通信回線網において、３線式回線に
対する各スレーブの接続部に分岐装置を設け、前記の各
スレーブ側は、信号出力系がオープンコレクタ回路によ
る出力回路で、信号入力系が終端抵抗を介してプルアッ
プした入力回路で構成されており、前記の各分岐装置
は、スレーブ側に接続される第１の信号出力系及び隣接
した各分岐装置に接続される第２の信号出力系と第３の
信号出力系をそれぞれ２反転入力式のＯＲ回路とオープ
ンコレクタ回路からなる出力回路で、また前記の各信号
出力系と対になった第１、第２及び第３の信号入力系を
それぞれ終端抵抗を介してプルアップした入力回路で構
成すると共に、第１の信号入力系の入力回路と第２及び
第３の信号出力系における各ＯＲ回路の第１入力端子を
接続し、第１の信号出力系におけるＯＲ回路の第１入力
端子と第２の信号出力系におけるＯＲ回路の第２入力端
子と第３の信号入力系の入力回路を接続し、第１の信号
出力系におけるＯＲ回路の第２入力端子と第３の信号出
力系におけるＯＲ回路の第２入力端子と第２の信号入力
系の入力回路を接続した回路構成を有していることを特
徴とした非同期式シリアル通信回線網。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7129108A JP2991081B2 (ja) | 1995-04-28 | 1995-04-28 | 非同期式シリアル通信回線網 |
| TW085103017A TW293976B (ja) | 1995-04-28 | 1996-03-13 | |
| US08/622,092 US5742186A (en) | 1995-04-28 | 1996-03-26 | Asynchronous serial communication channel network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7129108A JP2991081B2 (ja) | 1995-04-28 | 1995-04-28 | 非同期式シリアル通信回線網 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08307436A JPH08307436A (ja) | 1996-11-22 |
| JP2991081B2 true JP2991081B2 (ja) | 1999-12-20 |
Family
ID=15001269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7129108A Expired - Fee Related JP2991081B2 (ja) | 1995-04-28 | 1995-04-28 | 非同期式シリアル通信回線網 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5742186A (ja) |
| JP (1) | JP2991081B2 (ja) |
| TW (1) | TW293976B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2812146B1 (fr) * | 2000-07-21 | 2003-01-17 | Alliance Pour Les Technologies | Composants programmables et systemes pour des communications en full-duplex entre un maitre et plusieurs esclaves |
| DE10144316B4 (de) * | 2001-09-10 | 2006-03-02 | Lisa Dräxlmaier GmbH | Bussystem nach dem Master-Slave-Prinzip |
| US7865641B2 (en) * | 2006-09-29 | 2011-01-04 | Qimonda Ag | Synchronization and scheduling of a dual master serial channel |
| CN101482749A (zh) * | 2008-01-11 | 2009-07-15 | 鸿富锦精密工业（深圳）有限公司 | 主设备对从设备的自动定址*** |
| CN114224354B (zh) * | 2021-11-15 | 2024-01-30 | 吉林大学 | 心律失常分类方法、装置及可读存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3694665A (en) * | 1970-11-05 | 1972-09-26 | Sanders Associates Inc | Wired or circuit |
| US5315175A (en) * | 1993-03-18 | 1994-05-24 | Northern Telecom Limited | Quasi-differential bus |
| US5978877A (en) * | 1993-03-31 | 1999-11-02 | Fujitsu Limited | Translating SCSI bus control and/or data signals between differential and single-ended formats |
| US5604450A (en) * | 1995-07-27 | 1997-02-18 | Intel Corporation | High speed bidirectional signaling scheme |
-
1995
- 1995-04-28 JP JP7129108A patent/JP2991081B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-13 TW TW085103017A patent/TW293976B/zh active
- 1996-03-26 US US08/622,092 patent/US5742186A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW293976B (ja) | 1996-12-21 |
| US5742186A (en) | 1998-04-21 |
| JPH08307436A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191663B1 (en) | Echo reduction on bit-serial, multi-drop bus | |
| US5781747A (en) | Method and apparatus for extending the signal path of a peripheral component interconnect bus to a remote location | |
| US6509988B1 (en) | IEEE serial bus physical layer interface having a speed setting circuit | |
| US5784648A (en) | Token style arbitration on a serial bus by passing an unrequested bus grand signal and returning the token by a token refusal signal | |
| US5836785A (en) | Apparatus and method to uniquely identify similarly connected electrical devices | |
| US5949982A (en) | Data processing system and method for implementing a switch protocol in a communication system | |
| US5579486A (en) | Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer | |
| JP2909084B2 (ja) | ラン通信装置およびそれに使用する媒体アダプタ | |
| US4638311A (en) | Apparatus for providing masterless collision detection | |
| US4965723A (en) | Bus data path control scheme | |
| WO1994016389A1 (en) | A communication node with a first bus configuration for arbitration and a second bus configuration for data transfer | |
| US20050185665A1 (en) | Management method for a bidirectional and simultaneous exchange of digital signals and a corresponding interface for a bidirectional and simultaneous communication | |
| JPS5951186B2 (ja) | 制御装置 | |
| JP2006527549A (ja) | 時間依存型デジタル装置を直列に相互接続するためのシリアル・バス・インターフェースおよび方法 | |
| JP2991081B2 (ja) | 非同期式シリアル通信回線網 | |
| US6219353B1 (en) | Message hub | |
| US6609172B1 (en) | Breaking up a bus to determine the connection topology and dynamic addressing | |
| US5703883A (en) | Expandable repeater controller | |
| US6167474A (en) | Apparatus and method for distributed arbitration of shared resources | |
| JP2510221B2 (ja) | ネットワ―クのノ―ドアドレス設定方式 | |
| US4730250A (en) | Local area network processing system | |
| EP0076401B1 (en) | Self adjusting, distributed control, access method for a multiplexed single signal data bus | |
| US5550533A (en) | High bandwidth self-timed data clocking scheme for memory bus implementation | |
| JP3201666B2 (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| JP3815702B2 (ja) | 伝送路延長方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |