JP2990969B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2990969B2 JP2990969B2 JP4248642A JP24864292A JP2990969B2 JP 2990969 B2 JP2990969 B2 JP 2990969B2 JP 4248642 A JP4248642 A JP 4248642A JP 24864292 A JP24864292 A JP 24864292A JP 2990969 B2 JP2990969 B2 JP 2990969B2
- Authority
- JP
- Japan
- Prior art keywords
- energy density
- annealing
- crystal nuclei
- silicon layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜プロセスで積層形
成される半導体素子の製造方法に係り、特に、大面積上
に堆積された非晶質導体層上に紫外線を照射させ、アニ
ールすることにより結晶化させて多結晶半導体層を得る
際のアニールの方法に関する。
成される半導体素子の製造方法に係り、特に、大面積上
に堆積された非晶質導体層上に紫外線を照射させ、アニ
ールすることにより結晶化させて多結晶半導体層を得る
際のアニールの方法に関する。
【０００２】
【従来の技術】近年、大型で高解像度の液晶パネルや、
高速で高解像度の密着型イメージセンサへの要求が高ま
るにつれ、大面積の絶縁基板上に薄膜トランジスタ（Ｔ
ＦＴ）を高性能かつ均一に作製することが望まれてい
る。歪点温度は低いが安価で大面積化が容易なガラス基
板にＴＦＴを作製する場合、ＴＦＴの動作層となる多結
晶シリコン（poly-Si）層を形成する方法として、例え
ば、ガラス基板上にアモルファスシリコン層を堆積し、
このアモルファスシリコン層をパルスレーザーであるエ
キシマレーザーでアニールして多結晶シリコンを得る方
法が提案されている（Extended Abstracts of the 1991
International Conference on Solid State Devices a
nd Materials, 1991, pp623）。上記方法によれば、紫
外線で高エネルギーであるが短いパルス幅（２０nsec）
のビームを出射できるエキシマレーザー（例えば、Ｋｒ
Ｆなら発振波長２４８ｎｍ）を用いるため、膜内の欠陥
を少なくでき且つ基板に熱ダメージを与えにくいので、
熱歪点の低いガラス基板を絶縁性基板として使用でき且
つ高性能なＴＦＴを実現できるというという利点があ
る。
高速で高解像度の密着型イメージセンサへの要求が高ま
るにつれ、大面積の絶縁基板上に薄膜トランジスタ（Ｔ
ＦＴ）を高性能かつ均一に作製することが望まれてい
る。歪点温度は低いが安価で大面積化が容易なガラス基
板にＴＦＴを作製する場合、ＴＦＴの動作層となる多結
晶シリコン（poly-Si）層を形成する方法として、例え
ば、ガラス基板上にアモルファスシリコン層を堆積し、
このアモルファスシリコン層をパルスレーザーであるエ
キシマレーザーでアニールして多結晶シリコンを得る方
法が提案されている（Extended Abstracts of the 1991
International Conference on Solid State Devices a
nd Materials, 1991, pp623）。上記方法によれば、紫
外線で高エネルギーであるが短いパルス幅（２０nsec）
のビームを出射できるエキシマレーザー（例えば、Ｋｒ
Ｆなら発振波長２４８ｎｍ）を用いるため、膜内の欠陥
を少なくでき且つ基板に熱ダメージを与えにくいので、
熱歪点の低いガラス基板を絶縁性基板として使用でき且
つ高性能なＴＦＴを実現できるというという利点があ
る。
【０００３】上記方法によると、レーザーを照射する際
にそのエネルギー密度により多結晶シリコンの粒径が変
化するという性質を有する。通常は、多結晶シリコンの
粒径を大きくして良好な電界効果移動度μを得るため、
比較的大きい４５０ｍＪ／ｃｍ2程度のエネルギー密度
のレーザーで照射が行なわれるが、この場合、多結晶シ
リコン層の表面平坦性が悪化してＴＦＴ特性が十分でな
かったり、また、膜における特性のばらつきが生じ易く
なるので、シフトレジスタ等の駆動回路の設計や作成に
悪影響を及ぼすという問題点があった。 また、多結晶
シリコン層の表面平坦性を良好とするため、低いエネル
ギー密度のレーザーで照射を行なうと、今度は電界効果
移動度μが小さくなり特性が良好なＴＦＴを得ることが
できない。
にそのエネルギー密度により多結晶シリコンの粒径が変
化するという性質を有する。通常は、多結晶シリコンの
粒径を大きくして良好な電界効果移動度μを得るため、
比較的大きい４５０ｍＪ／ｃｍ2程度のエネルギー密度
のレーザーで照射が行なわれるが、この場合、多結晶シ
リコン層の表面平坦性が悪化してＴＦＴ特性が十分でな
かったり、また、膜における特性のばらつきが生じ易く
なるので、シフトレジスタ等の駆動回路の設計や作成に
悪影響を及ぼすという問題点があった。 また、多結晶
シリコン層の表面平坦性を良好とするため、低いエネル
ギー密度のレーザーで照射を行なうと、今度は電界効果
移動度μが小さくなり特性が良好なＴＦＴを得ることが
できない。
【０００４】本発明は上記実情に鑑みてなされたもの
で、高い電界効果移動度μを維持しつつ特性が基板内で
ばらつくことが少ない多結晶半導体層の製造方法を提供
することを目的としている。
で、高い電界効果移動度μを維持しつつ特性が基板内で
ばらつくことが少ない多結晶半導体層の製造方法を提供
することを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するため
請求項１の発明は、絶縁基板上に堆積した非晶質半導体
層に対して、複数回のレーザ照射を行うことにより、こ
れを溶融再結晶化させて多結晶半導体層を得る工程を具
備する半導体素子の製造方法であって、次の各工程を具
備している。第１の工程として、前記非晶質半導体層を
レーザの照射により多結晶化する際に、非晶質半導体か
ら多結晶半導体に相転移するに必要なしきい値エネルギ
ー密度ＥＴＨより高く、且つ粒径が１０００オングスト
ローム以下となる多数の結晶核が形成されるエネルギー
密度Ｅ１で非晶質半導体層をアニールする。第２の工程
として、前記エネルギー密度Ｅ１より高いエネルギー密
度Ｅ２で前記結晶核が形成された多結晶半導体層を再度
アニールし第１の工程で準備された結晶核内外の欠陥を
溶融する。そして、前記エネルギー密度Ｅ２は、第１の
工程で形成された全ての結晶核を完全に再溶融する大き
さより小さく設定する。
請求項１の発明は、絶縁基板上に堆積した非晶質半導体
層に対して、複数回のレーザ照射を行うことにより、こ
れを溶融再結晶化させて多結晶半導体層を得る工程を具
備する半導体素子の製造方法であって、次の各工程を具
備している。第１の工程として、前記非晶質半導体層を
レーザの照射により多結晶化する際に、非晶質半導体か
ら多結晶半導体に相転移するに必要なしきい値エネルギ
ー密度ＥＴＨより高く、且つ粒径が１０００オングスト
ローム以下となる多数の結晶核が形成されるエネルギー
密度Ｅ１で非晶質半導体層をアニールする。第２の工程
として、前記エネルギー密度Ｅ１より高いエネルギー密
度Ｅ２で前記結晶核が形成された多結晶半導体層を再度
アニールし第１の工程で準備された結晶核内外の欠陥を
溶融する。そして、前記エネルギー密度Ｅ２は、第１の
工程で形成された全ての結晶核を完全に再溶融する大き
さより小さく設定する。
【０００６】請求項２の発明は、絶縁基板上に堆積した
アモルファスシリコン層に対して、複数回のエキシマレ
ーザの照射を行うことにより、これを溶融再結晶化させ
て多結晶シリコン層を得る工程を具備する半導体素子の
製造方法であって、次の各工程具備している。第１の工
程として、前記アモルファスシリコン層をレーザの照射
により多結晶化する際に、アモルファスシリコンから多
結晶シリコンに相転移するに必要なしきい値エネルギー
密度ＥＴＨより大きいエネルギー密度Ｅ１でアモルファ
スシリコン層をアニールし、粒径が１０オングストロー
ム以上１０００オングストローム以下となる結晶核を形
成する。第２の工程として、前記エネルギー密度Ｅ１よ
り大きく且つ第１の工程で形成された全ての結晶核を完
全に再溶融する大きさより小さいエネルギー密度Ｅ２で
結晶核が準備された多結晶シリコン層を再度アニール
し、前記結晶核内外の欠陥を溶融する。
アモルファスシリコン層に対して、複数回のエキシマレ
ーザの照射を行うことにより、これを溶融再結晶化させ
て多結晶シリコン層を得る工程を具備する半導体素子の
製造方法であって、次の各工程具備している。第１の工
程として、前記アモルファスシリコン層をレーザの照射
により多結晶化する際に、アモルファスシリコンから多
結晶シリコンに相転移するに必要なしきい値エネルギー
密度ＥＴＨより大きいエネルギー密度Ｅ１でアモルファ
スシリコン層をアニールし、粒径が１０オングストロー
ム以上１０００オングストローム以下となる結晶核を形
成する。第２の工程として、前記エネルギー密度Ｅ１よ
り大きく且つ第１の工程で形成された全ての結晶核を完
全に再溶融する大きさより小さいエネルギー密度Ｅ２で
結晶核が準備された多結晶シリコン層を再度アニール
し、前記結晶核内外の欠陥を溶融する。
【０００７】
【作用】本発明によれば、非晶質半導体（アモルファス
シリコン）から多結晶半導体（多結晶シリコン）に相転
移するに必要なしきい値エネルギー密度ＥTHより大きい
エネルギー密度Ｅ1のレーザー光を照射することによ
り、非晶質半導体層をアニールして該層中に１０００オ
ングストローム以下の多数の微小結晶核を形成する。
シリコン）から多結晶半導体（多結晶シリコン）に相転
移するに必要なしきい値エネルギー密度ＥTHより大きい
エネルギー密度Ｅ1のレーザー光を照射することによ
り、非晶質半導体層をアニールして該層中に１０００オ
ングストローム以下の多数の微小結晶核を形成する。
【０００８】前記工程で作製された多結晶半導体層（po
ly-Si層）には、結晶核内部及び境界において欠陥が多
く存在する。そして、前記エネルギー密度Ｅ1より大き
いエネルギー密度Ｅ2のレーザー光を照射することによ
り、前記結晶核内外の欠陥を溶融する。この時、エネル
ギー密度Ｅ2を、第１の工程で形成された全ての結晶核
を完全に再溶融する大きさより小さくしたので、第１の
工程で形成された結晶核自体はほとんど熔けず、この核
が律速因子となり粒径が強制的に小さく均一化される。
ly-Si層）には、結晶核内部及び境界において欠陥が多
く存在する。そして、前記エネルギー密度Ｅ1より大き
いエネルギー密度Ｅ2のレーザー光を照射することによ
り、前記結晶核内外の欠陥を溶融する。この時、エネル
ギー密度Ｅ2を、第１の工程で形成された全ての結晶核
を完全に再溶融する大きさより小さくしたので、第１の
工程で形成された結晶核自体はほとんど熔けず、この核
が律速因子となり粒径が強制的に小さく均一化される。
【０００９】
【実施例】本発明の一実施例について図１及び図２を参
照しながら説明する。ガラス等の絶縁性基板１１上にＬ
ＰＣＶＤ法等により１０００オングストローム程度の膜
厚のアモルファスシリコン（ａ−Ｓｉ）層１２を堆積し
（図１（ａ））、ａ−Ｓｉからpoly-Siに相転移するに
必要なしきい値エネルギー密度ＥTHより大きいエネルギ
ー密度Ｅ1を有するエキシマレーザーを照射することに
よりａ−Ｓｉのアニールを行ない、多数の結晶核を有す
るpoly-Si層１３ａを形成する（図１（ｂ））。続い
て、エネルギー密度Ｅ1より大きいエネルギー密度Ｅ2を
有するエキシマレーザーを照射し、エネルギー密度Ｅ1
のエキシマレーザーを照射することにより形成された前
記結晶核内外の欠陥を溶融除去し、結晶性が良好なpoly
-Si層１３ｂを形成する（図１（ｃ））。この時、エネ
ルギー密度Ｅ2を、前記工程で形成された全ての結晶核
を完全に再溶融する大きさより小さく設定することによ
り、前記工程で形成された結晶核は熔けず、この核の粒
径によりpoly-Siの粒径が決まるので強制的に小さく均
一化させることができる。エキシマレーザーは、ＫｒＦ
（２４８ｎｍ発振）で、パルス幅２０ｎｓｅｃ、ビーム
の大きさは７×７mm2、ビーム内のエネルギー均一性は
±５％以下のものを使用した。また、この場合のしきい
値エネルギー密度ＥTHは１７０ｍＪ／ｃｍ2であった。
照しながら説明する。ガラス等の絶縁性基板１１上にＬ
ＰＣＶＤ法等により１０００オングストローム程度の膜
厚のアモルファスシリコン（ａ−Ｓｉ）層１２を堆積し
（図１（ａ））、ａ−Ｓｉからpoly-Siに相転移するに
必要なしきい値エネルギー密度ＥTHより大きいエネルギ
ー密度Ｅ1を有するエキシマレーザーを照射することに
よりａ−Ｓｉのアニールを行ない、多数の結晶核を有す
るpoly-Si層１３ａを形成する（図１（ｂ））。続い
て、エネルギー密度Ｅ1より大きいエネルギー密度Ｅ2を
有するエキシマレーザーを照射し、エネルギー密度Ｅ1
のエキシマレーザーを照射することにより形成された前
記結晶核内外の欠陥を溶融除去し、結晶性が良好なpoly
-Si層１３ｂを形成する（図１（ｃ））。この時、エネ
ルギー密度Ｅ2を、前記工程で形成された全ての結晶核
を完全に再溶融する大きさより小さく設定することによ
り、前記工程で形成された結晶核は熔けず、この核の粒
径によりpoly-Siの粒径が決まるので強制的に小さく均
一化させることができる。エキシマレーザーは、ＫｒＦ
（２４８ｎｍ発振）で、パルス幅２０ｎｓｅｃ、ビーム
の大きさは７×７mm2、ビーム内のエネルギー均一性は
±５％以下のものを使用した。また、この場合のしきい
値エネルギー密度ＥTHは１７０ｍＪ／ｃｍ2であった。
【００１０】次に、前記poly-Si層をフォトリソ法によ
り島状にパターニングして動作層１４を形成し、続いて
ＬＰＣＶＤ法により１０００オングストロームのＳｉＯ
2を全面に堆積してゲート絶縁膜１５を形成する。そし
て、前記動作層１４の略中央部に対応するゲート絶縁膜
１５上にＬＰＣＶＤ法により３０００オングストローム
のpolyーSiを堆積し、パターニングしてゲート電極１６
を形成する（図１（ｄ））。ゲート電極１６をマスクと
してイオンを注入によりドーパントを注入し、ソース部
１７ａ及びドレイン部１７ｂを形成し（図１（ｅ））、
ＬＰＣＶＤ法により７０００オングストロームの膜厚に
ＳｉＯ2を堆積して層間絶縁膜１８を形成する（図１
（ｆ））。イオン注入する際、ｎチャネルＴＦＴとした
い部分にはリン（Ｐ）を、ｐチャネルＴＦＴとしたい部
分にはホウ素（Ｂ）を注入した。次に層間絶縁膜１８を
パターニングして前記ソース部１７ａ及びドレイン部１
７ｂに対応する位置にコンタクト孔１９を開口し、水素
化処理を３５０℃にて行なった後、Ａｌを堆積及びパタ
ーニングして配線２０を形成し、薄膜トランジスタを作
製する（図１（ｇ））。
り島状にパターニングして動作層１４を形成し、続いて
ＬＰＣＶＤ法により１０００オングストロームのＳｉＯ
2を全面に堆積してゲート絶縁膜１５を形成する。そし
て、前記動作層１４の略中央部に対応するゲート絶縁膜
１５上にＬＰＣＶＤ法により３０００オングストローム
のpolyーSiを堆積し、パターニングしてゲート電極１６
を形成する（図１（ｄ））。ゲート電極１６をマスクと
してイオンを注入によりドーパントを注入し、ソース部
１７ａ及びドレイン部１７ｂを形成し（図１（ｅ））、
ＬＰＣＶＤ法により７０００オングストロームの膜厚に
ＳｉＯ2を堆積して層間絶縁膜１８を形成する（図１
（ｆ））。イオン注入する際、ｎチャネルＴＦＴとした
い部分にはリン（Ｐ）を、ｐチャネルＴＦＴとしたい部
分にはホウ素（Ｂ）を注入した。次に層間絶縁膜１８を
パターニングして前記ソース部１７ａ及びドレイン部１
７ｂに対応する位置にコンタクト孔１９を開口し、水素
化処理を３５０℃にて行なった後、Ａｌを堆積及びパタ
ーニングして配線２０を形成し、薄膜トランジスタを作
製する（図１（ｇ））。
【００１１】次に、上記ＴＦＴの製造方法において、特
性が良好であり且つ均一化が図れるＴＦＴを得るための
エネルギー密度Ｅ1及びエネルギー密度Ｅ2についての検
討を行なった。上記方法により得られたｎチャネルＴＦ
Ｔ及びｐチャネルＴＦＴの移動度のバラツキについて、
エネルギー密度Ｅ2を４５０ｍＪ／ｃｍ2に固定したとき
のエネルギー密度Ｅ1依存性について測定したグラフを
図２に示す。図２におけるエネルギー密度Ｅ1＝０ｍＪ
／ｃｍ2が従来例に相当するものである（単一のエネル
ギー密度Ｅ2でアニールを行なう）。上記実施例の場
合、しきい値エネルギー密度ＥTHは約１７０ｍＪ／ｃｍ
2であるが、エネルギー密度Ｅ1が２７０ｍＪ／ｃｍ2を
越える付近から急激に移動度が均一化し、従来にない均
一性が得られることが確認できる。
性が良好であり且つ均一化が図れるＴＦＴを得るための
エネルギー密度Ｅ1及びエネルギー密度Ｅ2についての検
討を行なった。上記方法により得られたｎチャネルＴＦ
Ｔ及びｐチャネルＴＦＴの移動度のバラツキについて、
エネルギー密度Ｅ2を４５０ｍＪ／ｃｍ2に固定したとき
のエネルギー密度Ｅ1依存性について測定したグラフを
図２に示す。図２におけるエネルギー密度Ｅ1＝０ｍＪ
／ｃｍ2が従来例に相当するものである（単一のエネル
ギー密度Ｅ2でアニールを行なう）。上記実施例の場
合、しきい値エネルギー密度ＥTHは約１７０ｍＪ／ｃｍ
2であるが、エネルギー密度Ｅ1が２７０ｍＪ／ｃｍ2を
越える付近から急激に移動度が均一化し、従来にない均
一性が得られることが確認できる。
【００１２】次に、ｎチャネルＴＦＴ及びｐチャネルＴ
ＦＴの移動度のバラツキについて、エネルギー密度Ｅ1
を２７０ｍＪ／ｃｍ2に固定したときのエネルギー密度
Ｅ2依存性について測定したグラフを図３に示す。この
グラフによると、エネルギー密度Ｅ2の増加とともに移
動度の特性は向上するが、エネルギー密度Ｅ2が５２０
ｍＪ／ｃｍ2のように大きすぎると均一性が悪化する。
従って、エネルギー密度Ｅ2としては、４００〜５００
ｍＪ／ｃｍ2程度が適当であることが解る。
ＦＴの移動度のバラツキについて、エネルギー密度Ｅ1
を２７０ｍＪ／ｃｍ2に固定したときのエネルギー密度
Ｅ2依存性について測定したグラフを図３に示す。この
グラフによると、エネルギー密度Ｅ2の増加とともに移
動度の特性は向上するが、エネルギー密度Ｅ2が５２０
ｍＪ／ｃｍ2のように大きすぎると均一性が悪化する。
従って、エネルギー密度Ｅ2としては、４００〜５００
ｍＪ／ｃｍ2程度が適当であることが解る。
【００１３】上記実施例では、エネルギー密度Ｅ1によ
る第１のアニールで多数の結晶核を形成し、エネルギー
密度Ｅ1より大きいエネルギー密度Ｅ2により第２のアニ
ールを行ない、前記結晶核内外の欠陥を除去する。第２
のアニールで消滅しない程度の核とするためには、第１
のアニールにおいて、核の大きさを１０オングストロー
ム以上とする必要がある。小さすぎる核を保持するため
には、より低いエネルギー密度Ｅ2を使用することも考
えられるが、その場合、膜中欠陥が溶融除去されずに良
好なＴＦＴ特性を得ることができない。また、核が大き
すぎると膜の表面平坦性が劣化し、しきい値電圧等のＴ
ＦＴ特性を悪化させるので、核の大きさは１０００オン
グストローム以下である必要がある。また、エネルギー
密度Ｅ2が大きすぎると核の大小によらず全ての核を完
全溶融し、Ｅ1＝０の従来と同じく不均一な膜質となっ
てしまう。エネルギー密度Ｅ2が５２０ｍＪ／ｃｍ2以上
であると上記現象が生じる。
る第１のアニールで多数の結晶核を形成し、エネルギー
密度Ｅ1より大きいエネルギー密度Ｅ2により第２のアニ
ールを行ない、前記結晶核内外の欠陥を除去する。第２
のアニールで消滅しない程度の核とするためには、第１
のアニールにおいて、核の大きさを１０オングストロー
ム以上とする必要がある。小さすぎる核を保持するため
には、より低いエネルギー密度Ｅ2を使用することも考
えられるが、その場合、膜中欠陥が溶融除去されずに良
好なＴＦＴ特性を得ることができない。また、核が大き
すぎると膜の表面平坦性が劣化し、しきい値電圧等のＴ
ＦＴ特性を悪化させるので、核の大きさは１０００オン
グストローム以下である必要がある。また、エネルギー
密度Ｅ2が大きすぎると核の大小によらず全ての核を完
全溶融し、Ｅ1＝０の従来と同じく不均一な膜質となっ
てしまう。エネルギー密度Ｅ2が５２０ｍＪ／ｃｍ2以上
であると上記現象が生じる。
【００１４】表面平坦性は第１のアニールのエネルギー
密度Ｅ1に大きく依存するので、エネルギー密度Ｅ2を４
５０ｍＪ／ｃｍ2に固定し、表面平坦性のエネルギー密
度Ｅ1依存性について原子間力顕微鏡で測定した。その
結果を図４に示す。表面平坦性は、アニールされたpoly
ーSi層の最も低い位置を基準面とし、この基準面との高
低差により定義した。測定においては、アニールされた
polyーSi層において、任意に選択した２μｍ×２μｍの
面積部分（３つ若しくは４つの位置）での前記基準面と
の高低差を各エネルギー密度Ｅ1毎に２万点程度測定
し、その平均値を図４に表示したものである。図ではエ
ネルギー密度Ｅ1＝０が従来法に相当する。Ｅ1＝０ある
いはＥ1が小さい場合は、Ｅ1で生じる核が小さすぎてＥ
2照射時に消滅してしまい、ステップ的にアニールする
効果が現れない。また、エネルギー密度Ｅ1が大きすぎ
ると、次に述べる図５の関係から最終的な膜の平坦性が
劣化してしまうので適当でない。図４より、各測定点で
の表面平坦性が均一となるエネルギー密度Ｅ1は、２４
０〜３８０ｍＪ／ｃｍ2程度であり、表面平坦性が低い
値を示し且つ均一性に優れるのはエネルギー密度Ｅ1が
２７０ｍＪ／ｃｍ2であることが確認できた。なお、別
の実験からエネルギー密度Ｅ1が２７０ｍＪ／ｃｍ2の条
件において、平坦性のみならず粒径も最も均一になって
いることがわかった。エキシマレーザーのエネルギー密
度の変化に対する核（グレイン）の大きさは図５のよう
になるので、エネルギー密度Ｅ1は２７０ｍＪ／ｃｍ2に
対応するグレインサイズは２００オングストロームとな
り、この粒径を有する多結晶シリコン層を有するＴＦＴ
が良好な特性を有し、且つ特性の均一化を図ることがで
きるわけである。また、第２のアニールのエネルギー密
度Ｅ2は、第１のアニールで形成された結晶核を完全に
再溶融してしまう大きさより小さくする必要があり、第
１のアニールのエネルギー密度Ｅ1を２７０ｍＪ／ｃｍ2
とした場合、エネルギー密度Ｅ2は４５０ｍＪ／ｃｍ2程
度となる。
密度Ｅ1に大きく依存するので、エネルギー密度Ｅ2を４
５０ｍＪ／ｃｍ2に固定し、表面平坦性のエネルギー密
度Ｅ1依存性について原子間力顕微鏡で測定した。その
結果を図４に示す。表面平坦性は、アニールされたpoly
ーSi層の最も低い位置を基準面とし、この基準面との高
低差により定義した。測定においては、アニールされた
polyーSi層において、任意に選択した２μｍ×２μｍの
面積部分（３つ若しくは４つの位置）での前記基準面と
の高低差を各エネルギー密度Ｅ1毎に２万点程度測定
し、その平均値を図４に表示したものである。図ではエ
ネルギー密度Ｅ1＝０が従来法に相当する。Ｅ1＝０ある
いはＥ1が小さい場合は、Ｅ1で生じる核が小さすぎてＥ
2照射時に消滅してしまい、ステップ的にアニールする
効果が現れない。また、エネルギー密度Ｅ1が大きすぎ
ると、次に述べる図５の関係から最終的な膜の平坦性が
劣化してしまうので適当でない。図４より、各測定点で
の表面平坦性が均一となるエネルギー密度Ｅ1は、２４
０〜３８０ｍＪ／ｃｍ2程度であり、表面平坦性が低い
値を示し且つ均一性に優れるのはエネルギー密度Ｅ1が
２７０ｍＪ／ｃｍ2であることが確認できた。なお、別
の実験からエネルギー密度Ｅ1が２７０ｍＪ／ｃｍ2の条
件において、平坦性のみならず粒径も最も均一になって
いることがわかった。エキシマレーザーのエネルギー密
度の変化に対する核（グレイン）の大きさは図５のよう
になるので、エネルギー密度Ｅ1は２７０ｍＪ／ｃｍ2に
対応するグレインサイズは２００オングストロームとな
り、この粒径を有する多結晶シリコン層を有するＴＦＴ
が良好な特性を有し、且つ特性の均一化を図ることがで
きるわけである。また、第２のアニールのエネルギー密
度Ｅ2は、第１のアニールで形成された結晶核を完全に
再溶融してしまう大きさより小さくする必要があり、第
１のアニールのエネルギー密度Ｅ1を２７０ｍＪ／ｃｍ2
とした場合、エネルギー密度Ｅ2は４５０ｍＪ／ｃｍ2程
度となる。
【００１５】以上のことから上記実施例における最適な
エネルギー密度Ｅ1及びエネルギー密度Ｅ2として、Ｅ1
＝２７０ｍＪ／ｃｍ2，Ｅ2＝４５０ｍＪ／ｃｍ2を選択
し、ｎチャネルＴＦＴ及びｐチャネルＴＦＴの作製を行
なったところ、特性の均一化が図れるとともに、移動度
μ，しきい値電圧ＶTH，最小リーク電流ＩMINとして次
のような良好な値を得ることができた（ＴＦＴのサイズ
は、ゲート幅／ゲート長＝５０μｍ／１０μｍであ
る）。 ｎチャネルＴＦＴ ｐチャネルＴＦＴ 移動度μ（cm2／V・S） ５７ ４５ しきい値電圧ＶTH（V） ０．８ −２．７ 最小リーク電流ＩMIN（pA） ８ −２
エネルギー密度Ｅ1及びエネルギー密度Ｅ2として、Ｅ1
＝２７０ｍＪ／ｃｍ2，Ｅ2＝４５０ｍＪ／ｃｍ2を選択
し、ｎチャネルＴＦＴ及びｐチャネルＴＦＴの作製を行
なったところ、特性の均一化が図れるとともに、移動度
μ，しきい値電圧ＶTH，最小リーク電流ＩMINとして次
のような良好な値を得ることができた（ＴＦＴのサイズ
は、ゲート幅／ゲート長＝５０μｍ／１０μｍであ
る）。 ｎチャネルＴＦＴ ｐチャネルＴＦＴ 移動度μ（cm2／V・S） ５７ ４５ しきい値電圧ＶTH（V） ０．８ −２．７ 最小リーク電流ＩMIN（pA） ８ −２
【００１６】ここで、移動度が均一化した場合のpoly-S
i膜の粒径を透過電子顕微鏡で評価したところ、平均粒
径は従来の約５０％に減少していたが、基板内の分布を
みるときわめて粒径が均一化していることが確認でき
た。従って、上記実施例のように異なるエネルギ−密度
によりステップ的にアニールを行なう場合、粒径の均一
化により移動度が均一化することがわかる。
i膜の粒径を透過電子顕微鏡で評価したところ、平均粒
径は従来の約５０％に減少していたが、基板内の分布を
みるときわめて粒径が均一化していることが確認でき
た。従って、上記実施例のように異なるエネルギ−密度
によりステップ的にアニールを行なう場合、粒径の均一
化により移動度が均一化することがわかる。
【００１７】次に、本実施例方法による粒径の均一化の
原理について説明する。最初のアニールの際に照射され
るレーザーのエネルギー密度Ｅ1は、しきい値エネルギ
ーＥTHより大きいもののａ−Ｓｉを完全に多結晶化させ
るには相対的には小さいため、アニール後の膜中には多
数の微小な結晶性の核が生じるとともに、アモルファス
に近い欠陥が多数残存する。この状態において、大きな
エネルギー密度Ｅ2のレーザ−を照射すると、膜内の欠
陥は溶融除去されるが準備された多数の結晶核は熔けな
いので、この核により粒径が強制的に小さく均一化され
る。このとき、エネルギー密度Ｅ2を大きくすると（上
記実施例では５２０ｍＪ／ｃｍ2以上）、準備した結晶
核までも完全に再溶融してしまうので、従来の単一エネ
ルギー密度のみを用いたアニールと同じ結果になる。
原理について説明する。最初のアニールの際に照射され
るレーザーのエネルギー密度Ｅ1は、しきい値エネルギ
ーＥTHより大きいもののａ−Ｓｉを完全に多結晶化させ
るには相対的には小さいため、アニール後の膜中には多
数の微小な結晶性の核が生じるとともに、アモルファス
に近い欠陥が多数残存する。この状態において、大きな
エネルギー密度Ｅ2のレーザ−を照射すると、膜内の欠
陥は溶融除去されるが準備された多数の結晶核は熔けな
いので、この核により粒径が強制的に小さく均一化され
る。このとき、エネルギー密度Ｅ2を大きくすると（上
記実施例では５２０ｍＪ／ｃｍ2以上）、準備した結晶
核までも完全に再溶融してしまうので、従来の単一エネ
ルギー密度のみを用いたアニールと同じ結果になる。
【００１８】すなわち、アニールは、図６（ａ）に示す
ように、レーザービーム６１を基板上で移動させて行な
うが、まんべんなく照射させるため１回のビームの一辺
の長さＬの１割程度をオーバーラップさせて照射を行な
う。そのため、ビーム端のエネルギー減少部の影響やビ
ーム内のエネルギーばらつき及び膜内に生じる温度勾配
や温度ゆらぎがそのままpoly-Si膜の粒径に反映し、図
７に示すように平均粒径は１５００オングストロームと
大きいがグレインの粒径にばらつきを生じさせる（特
に、オーバーラップ領域で他の部分に比較してグレイン
径が極端に小さくなる）。これに対して異なるエネルギ
−密度によりステップ的にアニールを行なう場合、図６
（ｂ）に示すように、既にエネルギー密度Ｅ1（２７０
ｍＪ／ｃｍ2）でアニールされた部分を再度エネルギー
密度Ｅ2（４５０ｍＪ／ｃｍ2）でアニールする。そのた
め、グレイン径はエネルギー密度が小さい１回目のアニ
ールで決定されるので粒径は８００オングストロームと
小さくなるものの、２回目のアニールの際にビーム内で
のエネルギー密度のばらつきや温度ばらつきによるグレ
イン径のばらつきへの影響を受けることを防ぐ（図７に
示すように、特にオーバーラップ領域におけるグレイン
径の落ち込み幅が小さくなる）。以上から、エネルギー
密度Ｅ1は適当な大きさの核を準備して粒径や平坦性を
均一化する役割を、エネルギー密度Ｅ2は残存する欠陥
を除去する役割をそれぞれ担っているといえる。
ように、レーザービーム６１を基板上で移動させて行な
うが、まんべんなく照射させるため１回のビームの一辺
の長さＬの１割程度をオーバーラップさせて照射を行な
う。そのため、ビーム端のエネルギー減少部の影響やビ
ーム内のエネルギーばらつき及び膜内に生じる温度勾配
や温度ゆらぎがそのままpoly-Si膜の粒径に反映し、図
７に示すように平均粒径は１５００オングストロームと
大きいがグレインの粒径にばらつきを生じさせる（特
に、オーバーラップ領域で他の部分に比較してグレイン
径が極端に小さくなる）。これに対して異なるエネルギ
−密度によりステップ的にアニールを行なう場合、図６
（ｂ）に示すように、既にエネルギー密度Ｅ1（２７０
ｍＪ／ｃｍ2）でアニールされた部分を再度エネルギー
密度Ｅ2（４５０ｍＪ／ｃｍ2）でアニールする。そのた
め、グレイン径はエネルギー密度が小さい１回目のアニ
ールで決定されるので粒径は８００オングストロームと
小さくなるものの、２回目のアニールの際にビーム内で
のエネルギー密度のばらつきや温度ばらつきによるグレ
イン径のばらつきへの影響を受けることを防ぐ（図７に
示すように、特にオーバーラップ領域におけるグレイン
径の落ち込み幅が小さくなる）。以上から、エネルギー
密度Ｅ1は適当な大きさの核を準備して粒径や平坦性を
均一化する役割を、エネルギー密度Ｅ2は残存する欠陥
を除去する役割をそれぞれ担っているといえる。
【００１９】また、２７０ｍＪ／ｃｍ2のエネルギー密
度で単独アニールを行なった場合、２７０ｍＪ／ｃｍ2
及び４５０Ｊ／ｃｍ2のエネルギー密度で２回アニール
を行なった場合、４５０ｍＪ／ｃｍ2のエネルギー密度
で単独アニールを行なった場合のそれぞれについて、表
面平坦性における分布について測定した結果を図８に示
す。横軸の表面平坦性は、図４と同様に、アニールされ
たpolyーSi層の最も低い位置を基準面とし、この基準面
との高低差とした。また、測定においては、アニールさ
れたpolyーSi層において、任意に選択した２μｍ×２μ
ｍの面積部分（例えば３つ若しくは４つの位置）での前
記基準面との高低差を各面積について２万点程度測定
し、その数を分母として０〜１００（ｎｍ）の各高低差
（表面平坦性）が占める割合を縦軸にとって表示したも
のである。図より、４５０ｍＪ／ｃｍ2のエネルギー密
度で単独アニールを行なった場合に比較して、２７０ｍ
Ｊ／ｃｍ2及び４５０Ｊ／ｃｍ2のエネルギー密度で２回
アニールを行なう場合の方が、高低差（表面平坦性）の
分布の広がり幅が小さくなるとともに、高低差（表面平
坦性）の平均値も図の左側にシフトしてその値を小さく
し、表面平坦性の均一化が図れることを確認することが
できた。なお、２７０ｍＪ／ｃｍ2のエネルギー密度で
単独アニールを行なった場合、平坦性は良好であるが膜
内の欠陥が多数存在するためＴＦＴへの適用はできな
い。
度で単独アニールを行なった場合、２７０ｍＪ／ｃｍ2
及び４５０Ｊ／ｃｍ2のエネルギー密度で２回アニール
を行なった場合、４５０ｍＪ／ｃｍ2のエネルギー密度
で単独アニールを行なった場合のそれぞれについて、表
面平坦性における分布について測定した結果を図８に示
す。横軸の表面平坦性は、図４と同様に、アニールされ
たpolyーSi層の最も低い位置を基準面とし、この基準面
との高低差とした。また、測定においては、アニールさ
れたpolyーSi層において、任意に選択した２μｍ×２μ
ｍの面積部分（例えば３つ若しくは４つの位置）での前
記基準面との高低差を各面積について２万点程度測定
し、その数を分母として０〜１００（ｎｍ）の各高低差
（表面平坦性）が占める割合を縦軸にとって表示したも
のである。図より、４５０ｍＪ／ｃｍ2のエネルギー密
度で単独アニールを行なった場合に比較して、２７０ｍ
Ｊ／ｃｍ2及び４５０Ｊ／ｃｍ2のエネルギー密度で２回
アニールを行なう場合の方が、高低差（表面平坦性）の
分布の広がり幅が小さくなるとともに、高低差（表面平
坦性）の平均値も図の左側にシフトしてその値を小さく
し、表面平坦性の均一化が図れることを確認することが
できた。なお、２７０ｍＪ／ｃｍ2のエネルギー密度で
単独アニールを行なった場合、平坦性は良好であるが膜
内の欠陥が多数存在するためＴＦＴへの適用はできな
い。
【００２０】上記実施例においては、半導体膜としてＳ
ｉを使用した例について説明したが、Ｇｅ，ＳｉＧｅ，
ＩｎＳｂ等の半導体膜にも適用することができる。ま
た、レーザーとしては、エキシマレーザーに限らずルビ
ーレーザー等の他のパルスレーザーを用いてもよい。ま
た上記実施例の場合、レーザーアニールにより形成され
たpoly-Si層はＴＦＴの動作層として用いられたが、半
導体装置やＴＦＴのゲート電極や抵抗体にpoly-Si層を
使用した場合、これらの作製の際に本実施例方法を適用
してもよい。
ｉを使用した例について説明したが、Ｇｅ，ＳｉＧｅ，
ＩｎＳｂ等の半導体膜にも適用することができる。ま
た、レーザーとしては、エキシマレーザーに限らずルビ
ーレーザー等の他のパルスレーザーを用いてもよい。ま
た上記実施例の場合、レーザーアニールにより形成され
たpoly-Si層はＴＦＴの動作層として用いられたが、半
導体装置やＴＦＴのゲート電極や抵抗体にpoly-Si層を
使用した場合、これらの作製の際に本実施例方法を適用
してもよい。
【００２１】
【発明の効果】本発明方法によれば、非晶質半導体（ア
モルファスシリコン）から多結晶半導体（多結晶シリコ
ン）に相転移するに必要なしきい値エネルギー密度ＥTH
より大きいエネルギー密度Ｅ1のレーザー光を照射する
ことにより、非晶質半導体層をアニールして該層中に１
０００オングストローム以下の多数の微小結晶核を形成
し、前記エネルギー密度Ｅ1より大きいエネルギー密度
Ｅ2のレーザー光を照射することにより、前記結晶核内
外の欠陥を溶融させるので、前記結晶核により粒径が強
制的に小さく均一化され、半導体素子の特性の向上及び
均一性を図ることができる。
モルファスシリコン）から多結晶半導体（多結晶シリコ
ン）に相転移するに必要なしきい値エネルギー密度ＥTH
より大きいエネルギー密度Ｅ1のレーザー光を照射する
ことにより、非晶質半導体層をアニールして該層中に１
０００オングストローム以下の多数の微小結晶核を形成
し、前記エネルギー密度Ｅ1より大きいエネルギー密度
Ｅ2のレーザー光を照射することにより、前記結晶核内
外の欠陥を溶融させるので、前記結晶核により粒径が強
制的に小さく均一化され、半導体素子の特性の向上及び
均一性を図ることができる。
【図１】 （ａ）ないし（ｇ）は本発明方法の一実施例
の製造プロセスを説明する工程図である。
の製造プロセスを説明する工程図である。
【図２】 実施例方法で得られるＴＦＴの移動度のエネ
ルギー密度Ｅ1依存性を示すグラフ図である。
ルギー密度Ｅ1依存性を示すグラフ図である。
【図３】 実施例方法で得られるＴＦＴの移動度のエネ
ルギー密度Ｅ2依存性を示すグラフ図である。
ルギー密度Ｅ2依存性を示すグラフ図である。
【図４】 実施例方法で得られる半導体膜の表面平坦性
のエネルギー密度Ｅ1依存性を示すグラフ図である。
のエネルギー密度Ｅ1依存性を示すグラフ図である。
【図５】 ａ−Ｓｉを多結晶化させる際のグレインサイ
ズのエネルギー密度Ｅ1依存性を示すグラフ図である。
ズのエネルギー密度Ｅ1依存性を示すグラフ図である。
【図６】 （ａ）及び（ｂ）はレーザービームによるア
ニールを行なう場合の模式図である。
ニールを行なう場合の模式図である。
【図７】 アニールを行なう場合のビーム位置とグレイ
ンサイズとの関係を示すグラフ図である。
ンサイズとの関係を示すグラフ図である。
【図８】 アニールに際しての表面平坦性の分布を示す
グラフ図である。
グラフ図である。
１１…絶縁性基板、 １２…アモルファスシリコン層、
１３…poly-Si層、１４…動作層、 １５…ゲート絶
縁膜、 １６…ゲート電極、 １７ａ…ソース部、 １
７ｂ…ドレイン部、 １８…層間絶縁膜、 １９…コン
タクト孔、２０…配線
１３…poly-Si層、１４…動作層、 １５…ゲート絶
縁膜、 １６…ゲート電極、 １７ａ…ソース部、 １
７ｂ…ドレイン部、 １８…層間絶縁膜、 １９…コン
タクト孔、２０…配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/20
Claims (2)
- 【請求項１】絶縁基板上に堆積した非晶質半導体層に対
して、複数回のレーザ照射を行うことにより、これを溶
融再結晶化させて多結晶半導体層を得る工程を具備する
半導体素子の製造方法であって、 前記非晶質半導体層をレーザの照射により多結晶化する
際に、非晶質半導体から多結晶半導体に相転移するに必
要なしきい値エネルギー密度ＥＴＨより高く、且つ粒径
が１０００オングストローム以下となる多数の結晶核が
形成されるエネルギー密度Ｅ１で非晶質半導体層をアニ
ールする第１の工程と、 前記エネルギー密度Ｅ１より高いエネルギー密度Ｅ２で
前記結晶核が形成された多結晶半導体層を再度アニール
し第１の工程で準備された結晶核内外の欠陥を溶融する
第２の工程とを有し、 前記エネルギー密度Ｅ２は、第１の工程で形成された全
ての結晶核を完全に再溶融する大きさより小さいことを
特徴とする半導体素子の製造方法。 - 【請求項２】絶縁基板上に堆積したアモルファスシリコ
ン層に対して、複数回のエキシマレーザの照射を行うこ
とにより、これを溶融再結晶化させて多結晶シリコン層
を得る工程を具備する半導体素子の製造方法であって、 前記アモルファスシリコン層をレーザの照射により多結
晶化する際に、アモルファスシリコンから多結晶シリコ
ンに相転移するに必要なしきい値エネルギー密度ＥＴＨ
より大きいエネルギー密度Ｅ１でアモルファスシリコン
層をアニールし、粒径が１０オングストローム以上１０
００オングストローム以下となる結晶核を形成する第１
の工程と、 前記エネルギー密度Ｅ１より大きく且つ第１の工程で形
成された全ての結晶核を完全に再溶融する大きさより小
さいエネルギー密度Ｅ２で結晶核が準備された多結晶シ
リコン層を再度アニールし、前記結晶核内外の欠陥を溶
融する第２の工程と、 を有することを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4248642A JP2990969B2 (ja) | 1992-08-25 | 1992-08-25 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4248642A JP2990969B2 (ja) | 1992-08-25 | 1992-08-25 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677131A JPH0677131A (ja) | 1994-03-18 |
| JP2990969B2 true JP2990969B2 (ja) | 1999-12-13 |
Family
ID=17181157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4248642A Expired - Fee Related JP2990969B2 (ja) | 1992-08-25 | 1992-08-25 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990969B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4667334B2 (ja) * | 1994-07-22 | 2011-04-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3871725B2 (ja) * | 1994-07-22 | 2007-01-24 | 株式会社半導体エネルギー研究所 | レーザー処理方法 |
| US6300176B1 (en) | 1994-07-22 | 2001-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method |
| TW297138B (ja) | 1995-05-31 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
| JP2002151410A (ja) * | 2000-08-22 | 2002-05-24 | Sony Corp | 結晶質半導体材料の製造方法および半導体装置の製造方法 |
| JP4919546B2 (ja) * | 2000-09-18 | 2012-04-18 | 東芝モバイルディスプレイ株式会社 | 多結晶シリコン膜の形成方法 |
| JP4024508B2 (ja) * | 2001-10-09 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2007081414A (ja) * | 2006-10-10 | 2007-03-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP5236929B2 (ja) * | 2007-10-31 | 2013-07-17 | 富士フイルム株式会社 | レーザアニール方法 |
| KR101009429B1 (ko) * | 2008-04-23 | 2011-01-19 | 주식회사 엔씰텍 | 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법 |
| JP2010103485A (ja) * | 2008-09-24 | 2010-05-06 | Sony Corp | 半導体装置、半導体製造方法、半導体製造装置および表示装置 |
-
1992
- 1992-08-25 JP JP4248642A patent/JP2990969B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677131A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
| US6815269B2 (en) | Thin-film transistor and method for manufacturing the same | |
| JP3389022B2 (ja) | 半導体装置 | |
| JP2990969B2 (ja) | 半導体素子の製造方法 | |
| KR20050003283A (ko) | 결정화 특성이 향상된 다결정 실리콘 박막의 제조방법 및이를 이용한 액정표시장치의 제조방법 | |
| JPH1084114A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR101016510B1 (ko) | 레이저 결정화방법 및 결정화 장치 | |
| JPH07176757A (ja) | 薄膜トランジスタの製造方法 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3206071B2 (ja) | 半導体素子の製造方法 | |
| JP3114226B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
| JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPH08316486A (ja) | 薄膜半導体素子 | |
| JP3048829B2 (ja) | 半導体装置の製造方法 | |
| JPH09306839A (ja) | 半導体の溶融結晶化方法及び不純物活性化方法 | |
| JPH06132218A (ja) | 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法 | |
| JPH0786602A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0697196A (ja) | 半導体装置およびその製造方法 | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPH09237767A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |